KR20090023031A - 가변형 캐패시터 및 그 제조방법 - Google Patents
가변형 캐패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090023031A KR20090023031A KR1020080033255A KR20080033255A KR20090023031A KR 20090023031 A KR20090023031 A KR 20090023031A KR 1020080033255 A KR1020080033255 A KR 1020080033255A KR 20080033255 A KR20080033255 A KR 20080033255A KR 20090023031 A KR20090023031 A KR 20090023031A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- dielectric layer
- substrate
- electrode
- predetermined thickness
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000005684 electric field Effects 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/01—Details
- H01G5/011—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/01—Details
- H01G5/013—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체나 상유전체 등과 같이 전계에 대해서 유전율이 변화하는 성질을 이용한 가변형 평행판 캐패시터 및 그 제조방법에 관한 것으로, 기판과, 상기 기판의 상면에 형성되는 하부전극과, 상기 하부전극의 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층과, 상기 유전체층의 상면에 가장자리 전계가 많이 발생하도록 형성되는 핑거(Finger)형 또는 메쉬(Mesh)형 구조의 상부전극을 포함한다.
본 발명에 의하면, 평행판 캐패시터의 상부전극에 의해 전극의 가장자리에서 발생한 가장자리 전계를 가변 유전체에 균일하게 분포시킴으로써, 가변성(Tunability)을 증가시키고 인가전압을 감소시킬 수 있는 효과가 있다.
가변형 캐패시터, 평행판 캐패시터, 전극구조, 강유전체, 상유전체
Description
본 발명은 가변형 캐패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 평행판 캐패시터 상부전극의 모양을 기존의 사각형에서 핑거형(Finger)이나 메쉬(Mesh)형으로 다양하게 변형시켜 전극 주위에 가장자리 전계의 형성을 증가시켜 상/하부전극 사이의 가변 유전체에 균일하게 분포시킴으로써, 가변성을 증가시키고 인가전압을 감소시킬 수 있는 가변형 캐패시터 및 그 제조방법에 관한 것이다.
일반적으로, 가변형 평행판 캐패시터는 강유전체(Ferroelectrics) 또는 상유전체(Paraelectric) 등과 같이 인가된 전계에 의하여 유전율이 변화하는 성질을 이용한 것이다.
종래의 가변형 평행판 캐패시터의 가변성은 주로 가변 유전체의 가변성에 의존하여 가변성이 낮고 인가전압이 높은 단점이 있다{참조문헌; US 20050212615 A "Frequency tunable device"(Liang, Chun-Sheng) 2005.9.29, US 5472935 A "Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films"(Yandrofski, Robert M.) 1995.12.05}.
그러나, 종래 기술에 따른 사각형 구조로 이루어진 상부전극의 가장자리에 주로 높은 전계가 분포하여 전체적으로는 불균일한 전계가 분포하여 낮은 가변성과 높은 인가전압을 요구하는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 평행판 캐패시터의 가변성(Tunability)을 증가시킬 수 있도록 한 가변형 캐패시터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 평행판 캐패시터의 동작전압을 감소시킬 수 있도록 한 가변형 캐패시터 및 그 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판; 상기 기판의 상면에 형성되는 하부전극; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및 상기 유전체층의 상면에 가장자리 전계가 많이 발생하도록 형성되는 핑거(Finger)형 구조의 상부전극을 포함하는 가변형 캐패시터를 제공하는 것이다.
본 발명의 제2 측면은, 기판; 상기 기판의 상면에 형성되는 하부전극; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및 상기 유전체층의 상면에 가장자리 전계가 많이 발생하도록 형성되는 메쉬(Mesh)형 구조의 상부전극을 포함하는 가변형 캐패시터를 제공하는 것이다.
본 발명의 제3 측면은, 기판; 상기 기판의 상면에 가장자리 전계가 많이 발생하도록 형성되는 핑거(Finger)형 구조의 하부전극; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및 상기 유전체층의 상면에 형성되는 상부전극을 포함하는 가변형 캐패시터를 제공하는 것이다.
본 발명의 제4 측면은, 기판; 상기 기판의 상면에 가장자리 전계가 많이 발생하도록 형성되는 메쉬(Mesh)형 구조의 하부전극; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및 상기 유전체층의 상면에 형성되는 상부전극을 포함하는 가변형 캐패시터를 제공하는 것이다.
여기서, 상기 유전체층은 강유전체 또는 상유전체 물질로 이루어짐이 바람직하다.
바람직하게, 상기 상부전극 또는 상기 하부전극을 구성하는 선의 폭과 간격은 1㎛ 내지 3㎛ 정도로 이루어질 수 있다.
본 발명의 제5 측면은, 기판 상에 일정 두께의 하부전극을 형성하는 단계; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및 상기 유전체층의 상면에 일정 두께의 상부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 핑거(Finger)형 구조로 식각하는 단계를 포함하는 가변형 캐패시터의 제조방법을 제공하는 것이다.
본 발명의 제6 측면은, 기판 상에 일정 두께의 하부전극을 형성하는 단계; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및 상기 유전체층의 상면에 일정 두께의 상부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 메쉬(Mesh)형 구조로 식각하는 단계를 포함하는 가변형 캐패시터의 제조방법을 제공하는 것이다.
본 발명의 제7 측면은, 기판 상에 일정 두께의 하부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 핑거(Finger)형 구조로 식각하는 단계; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및 상기 유전체층의 상면에 일정 두께의 상부전극을 형성하는 단계를 포함하는 가변형 캐패시터의 제조방법.
본 발명의 제8 측면은, 기판 상에 일정 두께의 하부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 메쉬(Mesh)형 구조로 식각하는 단계; 상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및 상기 유전체층의 상면에 일정 두께의 상부전극을 형성하는 단계를 포함하는 가변형 캐패시터의 제조방법을 제공하는 것이다.
여기서, 상기 유전체층은 강유전체 또는 상유전체 물질로 형성함이 바람직하다.
바람직하게, 상기 상부전극 또는 상기 하부전극을 구성하는 선의 폭과 간격이 1㎛ 내지 3㎛ 정도되도록 식각할 수 있다.
이상에서 설명한 바와 같은 본 발명의 가변형 캐패시터 및 그 제조방법에 따르면, 평행판 캐패시터의 상부전극을 핑거(Finger)형 또는 메쉬(Mesh)형과 같이 가장자리 전계가 많이 발생하도록 하는 구조로 변형하여 전극의 가장자리에서 발생한 가장자리 전계를 상/하부전극 사이의 가변 유전체에 균일하게 분포시킴으로써, 가변성(Tunability)을 증가시키고 인가전압을 감소시킬 수 있는 이점이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하 기 위하여 제공되어지는 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 가변형 캐패시터를 설명하기 위한 사시도, 단면도 및 평면도이고, 도 2는 본 발명의 일 실시예에 적용된 상부전극의 여러 가지 구조들을 나타낸 도면으로서, (가)는 종래 기술의 사각형(Rectangle) 구조이고, (나)는 본 발명의 가장자리 전계가 많이 발생하도록 하는 핑거(Finger)형 구조이며, (다)는 본 발명의 가장자리 전계가 많이 발생하도록 하는 메쉬(Mesh)형 구조이다.
도 1a 내지 도 1c 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 가변형 평행판 캐패시터는, 기판(100), 하부전극(200), 유전체층(300) 및 상부전극(400)을 포함하여 이루어진다.
여기서, 기판(100)은 캐패시터 소자의 기판으로서 사용되는 것이라면 특히 한정되지 않고 적용가능하며, 예컨대, 실리콘, 게르마늄 등의 반도체 기판, SiGe, SiC, GaAs, InGaAs 등의 화합물 반도체 기판, 유리, 사파이어, 알루미나(Alumina), 석영(Quartz), 수지 등의 절연성 기판 중 어느 하나의 기판을 사용할 수도 있다.
하부전극(200)은 소정 두께의 사각판 형상으로 이루어지는 바, 기판(100)의 상면에 형성되어 있으며, 하부전극(200)의 일측 말단부가 기판(100)의 외측으로 돌출되도록 형성되어 있다.
또한, 하부전극(200)은 전도성 금속물질로서, 예컨대, 백금(Pt), 이리듐(Ir), 산화이리듐(IrO2), 루테늄(Ru) 및 산화루테늄(RuO2) 중에 선택된 어느 하나 이거나, 또는 그 조합으로 이루어진 재질을 사용할 수 있다.
유전체층(300)은 하부전극(200)의 말단 부분 즉, 기판(100)의 외측으로 돌출된 부분을 제외한 전체를 감싸도록 하부전극(200)을 포함한 기판(100) 상에 형성되어 있다.
또한, 유전체층(300)은 가변 유전체인 강유전체(Ferroelectrics)(예컨대, PZT(PbZrxTi1-xO3), BST(BaXSr1-xTiO3) 또는 Y1(SrBi2Ta209) 등) 또는 상유전체(Paraelectric)(예컨대, SrZrO3, BaZrO3, Ba(Zrx, Ti1-x)O3(x＞0.2), Ba(Hfx, Ti1-x)O3(x＞0.24) 또는 Ba(Snx, Ti1-x)O3(x＞0.15) 등) 물질로 이루어짐이 바람직하다.
그리고, 상부전극(400)은 소정 두께의 사각판 형상으로 이루어지는 바, 유전체층(300)의 상면에 형성되어 있으며, 상부전극(400)의 일측 말단부가 전술한 하부전극(200)의 일측 말단부와 대칭되게 기판(100)의 외측으로 돌출되도록 형성되어 있다.
또한, 상부전극(400)은 전도성 금속물질로서, 예컨대, 백금(Pt), 이리듐(Ir), 산화이리듐(IrO2), 루테늄(Ru) 및 산화루테늄(RuO2) 중에 선택된 어느 하나이거나, 또는 그 조합으로 이루어진 재질을 사용할 수 있다.
이와 같이 구성된 상부전극(400)은 예컨대, 핑거(Finger)형이나 메쉬(Mesh)형으로 형성되어, 전극 주위에 가장자리 전계의 형성을 증가시켜 상/하부전극(400/200) 사이의 가변 유전체에 균일하게 분포시킴으로써, 가변성을 증가시키고 인가전압을 감소시킬 수 있다.
한편, 본 발명의 일 실시예에 적용된 상부전극(400)의 구조를 핑거(Finger)형이나 메쉬(Mesh)형으로 형성하였지만, 이에 국한하지 않으며, 가장자리 전계가 많이 발생하도록 하는 구조로 할 수 있다. 예컨대, 하부전극(200)의 구조를 핑거(Finger)형이나 메쉬(Mesh)형과 같이 가장자리 전계가 많이 발생하도록 하는 구조로 형성할 수도 있다.
이하에는 본 발명의 일 실시예에 따른 가변형 캐패시터의 제조방법에 대하여 상세하게 설명하기로 한다.
먼저, 일정 두께의 기판(100)을 준비한 후, 기판(100) 상에 소정 두께의 하부전극(200)을 형성한다.
그런 다음, 기판(100)의 외측으로 돌출된 일측 말단 부분을 제외한 하부전극(200)의 전체를 감싸도록 하부전극(200)을 포함한 기판(100)의 전체 상부면에 강유전체 또는 상유전체 물질을 예컨대, 고주파 마그네트론 스퍼터링(RF magnetron sputtering) 기법에 의해 약 1000Å 내지 3000Å(바람직하게는, 약 2000Å 이상) 두께로 증착하여 유전체층(300)을 형성한다.
이후에, 예컨대, 리소그래피(Lithography) 공정을 이용하여 하부전극(200)보다 약 2㎛ 내지 5㎛ 정도 크게 형성되도록 유전체층(300)을 식각한 후, 식각된 유전체층(300)의 상면에 소정 두께의 상부전극(400)을 형성한다.
그런 다음, 상부전극(400)을 예컨대, 핑거(Finger)형이나 메쉬(Mesh)형과 같이 가장자리 전계가 많이 발생하도록 하는 구조로 식각한다. 이때, 상부전극(400) 을 구성하는 선의 폭과 간격은 약 1㎛ 내지 3㎛ 정도로 하여 가장자리 전계가 고르게 분포되도록 함이 바람직하다.
한편, 전술한 본 발명의 일 실시예에서 적용된 리소그래피(Lithography) 기법은 반도체 웨이퍼 상에 집적회로를 정의한 복잡한 패턴을 인쇄하여 형성하는 일반적인 기술로서, 예컨대, 광학 리소그래피, EUV 리소그래피(EUVL), X-ray 리소그래피, Ion-beam Projection 리소그래피, Electron-Beam 리소그래피, Dip pen 리소그래피, AFM 및 STM을 이용한 Proximal Probe 리소그래피 기법 등이 적용될 수 있다.
전술한 본 발명에 따른 가변형 캐패시터 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 가변형 캐패시터를 설명하기 위한 사시도, 단면도 및 평면도이다.
도 2는 본 발명의 일 실시예에 적용된 상부전극의 여러 가지 구조들을 나타낸 도면으로서, (가)는 종래 기술의 사각형(Rectangle) 구조이고, (나)는 본 발명의 가장자리 전계가 많이 발생하도록 하는 핑거(Finger)형 구조이며, (다)는 본 발명의 가장자리 전계가 많이 발생하도록 메쉬(Mesh)형 구조이다.
Claims (12)
- 기판;상기 기판의 상면에 형성되는 하부전극;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및상기 유전체층의 상면에 가장자리 전계가 많이 발생하도록 형성되는 핑거(Finger)형 구조의 상부전극을 포함하는 가변형 캐패시터.
- 기판;상기 기판의 상면에 형성되는 하부전극;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및상기 유전체층의 상면에 가장자리 전계가 많이 발생하도록 형성되는 메쉬(Mesh)형 구조의 상부전극을 포함하는 가변형 캐패시터.
- 기판;상기 기판의 상면에 가장자리 전계가 많이 발생하도록 형성되는 핑 거(Finger)형 구조의 하부전극;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및상기 유전체층의 상면에 형성되는 상부전극을 포함하는 가변형 캐패시터.
- 기판;상기 기판의 상면에 가장자리 전계가 많이 발생하도록 형성되는 메쉬(Mesh)형 구조의 하부전극;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 형성되는 유전체층; 및상기 유전체층의 상면에 형성되는 상부전극을 포함하는 가변형 캐패시터.
- 제1 항 내지 제4 항 중 어느 한 항에 있어서,상기 유전체층은 강유전체 또는 상유전체 물질로 이루어진 것을 특징으로 하는 가변형 캐패시터.
- 제1 항 내지 제4 항 중 어느 한 항에 있어서,상기 상부전극 또는 상기 하부전극을 구성하는 선의 폭과 간격은 1㎛ 내지 3㎛ 정도로 이루어진 것을 특징으로 하는 가변형 캐패시터.
- 기판 상에 일정 두께의 하부전극을 형성하는 단계;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및상기 유전체층의 상면에 일정 두께의 상부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 핑거(Finger)형 구조로 식각하는 단계를 포함하는 가변형 캐패시터의 제조방법.
- 기판 상에 일정 두께의 하부전극을 형성하는 단계;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및상기 유전체층의 상면에 일정 두께의 상부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 메쉬(Mesh)형 구조로 식각하는 단계를 포함하는 가변형 캐패시터의 제조방법.
- 기판 상에 일정 두께의 하부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 핑거(Finger)형 구조로 식각하는 단계;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및상기 유전체층의 상면에 일정 두께의 상부전극을 형성하는 단계를 포함하는 가변형 캐패시터의 제조방법.
- 기판 상에 일정 두께의 하부전극을 형성한 후, 가장자리 전계가 많이 발생하도록 메쉬(Mesh)형 구조로 식각하는 단계;상기 하부전극의 일측 말단 부분을 제외한 전체를 감싸도록 상기 하부전극을 포함한 기판 상에 일정 두께의 유전체층을 형성하는 단계; 및상기 유전체층의 상면에 일정 두께의 상부전극을 형성하는 단계를 포함하는 가변형 캐패시터의 제조방법.
- 제7 항 내지 제10 항 중 어느 한 항에 있어서,상기 유전체층은 강유전체 또는 상유전체 물질로 형성하는 것을 특징으로 하는 가변형 캐패시터의 제조방법.
- 제7 항 내지 제10 항 중 어느 한 항에 있어서,상기 상부전극 또는 상기 하부전극을 구성하는 선의 폭과 간격이 1㎛ 내지 3㎛ 정도되도록 식각하는 것을 특징으로 하는 가변형 캐패시터의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070087045 | 2007-08-29 | ||
| KR1020070087045 | 2007-08-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090023031A true KR20090023031A (ko) | 2009-03-04 |
Family
ID=40692793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080033255A KR20090023031A (ko) | 2007-08-29 | 2008-04-10 | 가변형 캐패시터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090023031A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148522A (zh) * | 2019-05-31 | 2019-08-20 | 中国电子科技集团公司第十三研究所 | 表贴型微调电容器及电容微调方法 |
| US11527542B2 (en) | 2019-12-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | System-on-chip with ferroelectric random access memory and tunable capacitor |
-
2008
- 2008-04-10 KR KR1020080033255A patent/KR20090023031A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148522A (zh) * | 2019-05-31 | 2019-08-20 | 中国电子科技集团公司第十三研究所 | 表贴型微调电容器及电容微调方法 |
| US11527542B2 (en) | 2019-12-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | System-on-chip with ferroelectric random access memory and tunable capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100845642B1 (ko) | 가변형 인터디지털 캐패시터 및 그 제조방법 | |
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| US6377440B1 (en) | Dielectric varactors with offset two-layer electrodes | |
| US8680649B2 (en) | Multi-layer film capacitor with tapered film sidewalls | |
| US20110012697A1 (en) | Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element | |
| JPH05135999A (ja) | 誘電体膜コンデンサ | |
| KR940703070A (ko) | 전압 가변 커패시터 | |
| US8773213B2 (en) | Resistance-capacitance oscillation circuit | |
| JP2006185935A (ja) | キャパシタ部品 | |
| Lesaicherre et al. | A Gbit-scale DRAM stacked capacitor technology with ECR MOCVD SrTiO/sub 3/and RIE patterned RuO/sub 2/TiN storage nodes | |
| KR20090023031A (ko) | 가변형 캐패시터 및 그 제조방법 | |
| KR100507631B1 (ko) | 융기형캐패시터전극의제조방법 | |
| Chung et al. | (Pb, Sr) TiO3 thin films for a ULSI DRAM capacitor prepared by liquid source misted chemical deposition | |
| WO2021123205A1 (de) | Piezoelektrisches element und verfahren zum herstellen eines piezoelektrischen elements | |
| JP2875777B2 (ja) | 半導体装置 | |
| US8773212B2 (en) | Resistance-capacitance oscillation circuit | |
| KR100351806B1 (ko) | 가변 커패시터 및 그 제조방법 | |
| JP2009021770A (ja) | Ｅｂｇ素子，そのアレイ構造，高周波回路 | |
| KR20100059276A (ko) | Ｐｉｐ 커패시터 제조 방법 | |
| JP4759117B2 (ja) | 金属酸化物膜付き基板及び金属酸化物膜付き基板の製造方法 | |
| KR100724624B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| JPH08186106A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| Lee et al. | The Effect of Top-electrode Perimeter on the Tunability of Tunable Varactors Based on a BZN/BST/BZN Thin Film | |
| Lee | Tunability improvement of tunable capacitors using the finger patterned electrode | |
| JP2006173367A (ja) | 誘電体容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |