TWI808249B - 薄膜電晶體陣列 - Google Patents

薄膜電晶體陣列 Download PDF

Info

Publication number
TWI808249B
TWI808249B TW108131201A TW108131201A TWI808249B TW I808249 B TWI808249 B TW I808249B TW 108131201 A TW108131201 A TW 108131201A TW 108131201 A TW108131201 A TW 108131201A TW I808249 B TWI808249 B TW I808249B
Authority
TW
Taiwan
Prior art keywords
wiring
capacitor
electrode
row
aforementioned
Prior art date
Application number
TW108131201A
Other languages
English (en)
Other versions
TW202018956A (zh
Inventor
石崎守
兩澤克彥
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW202018956A publication Critical patent/TW202018956A/zh
Application granted granted Critical
Publication of TWI808249B publication Critical patent/TWI808249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供一種耗電量小的薄膜電晶體陣列。薄膜電晶體陣列係包含:列配線、行配線、電容器配線；及沿著第1方向及第2方向排列設成矩陣狀的具有薄膜電晶體等之複數個畫素，複數個畫素係形成M列N行的有效區域，薄膜電晶體的源極電極連接於列配線，閘極電極連接於行配線，汲極電極連接於畫素電極，電容器電極連接於電容器配線，行配線係橫亙在第2方向連接的M個畫素之長度，列配線係橫亙在第1方向排列的N/2個畫素之長度，電容器配線係橫亙在第1方向排列的N個畫素之長度。

Description

薄膜電晶體陣列
本發明係有關於薄膜電晶體陣列。本發明的薄膜電晶體陣列可使用於顯示裝置。又，本發明的薄膜電晶體陣列係適合於低耗電的用途上。
以將半導體本身設為基板的電晶體、積體電路技術為基礎，在玻璃基板上製造非晶矽(a-Si)、多晶矽(poly-Si)的薄膜電晶體(Thin Film Transistor：TFT)陣列，並應用於液晶顯示器等。TFT係發揮開關的作用，在藉由被賦予行配線(閘極配線)的選擇電壓將TFT設為導通時，被賦予列配線(源極配線)的信號電壓寫入被連接在汲極電極的畫素電極。被寫入的電壓係被保持於設在汲極電極或畫素電極與電容器電極之間的儲存電容器。(在TFT陣列的情況，源極與汲極的功效會依寫入電壓的極性而變化，所以並未以動作來決定名稱。於是，權宜地將一方稱為源極，另一方稱為汲極，事先統一稱呼方式。本發明中，將連接於配線的那方稱為源極，連接於畫素電極的那方稱為汲極。)
TFT陣列的技術逐漸進展到以液晶作為顯示媒體的液晶顯示裝置。近年來，開發有將薄膜電晶體陣列與電泳媒體組合成的電子紙顯示裝置且作為比液晶還低耗電的顯示裝置備受期待。原因為一般的液晶顯示裝置係只能在進行驅動的期間作顯示，為了維持顯示而有必要持續驅動，相對地電泳型電子紙在驅動結束後也會保持顯示，故而無須持續驅動。
再者，已揭示有將電子紙與屬於個體辨識技術的RFID作組合，且作為容器(container)的顯示部之技術(專利文獻1)。透過使保存於RFID的內容物資料顯示在顯示部，即便是目視也能確認資料。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-233786號公報
[發明欲解決之課題]
此種顯示裝置有使用內建之電池的電力進行重寫的型態及將進行RFID的重寫之讀寫器( reader/ writer)的電波轉換成電力，使用其電力進行重寫的型態。任一型態都具有減低重寫時之耗電量的課題。在內建電池的顯示裝置中，當耗電量大時需要頻繁地進行電池交換。在使用RF電波的電力之顯示裝置中，當耗電量大時，則只能以電波強的短距離進行重寫。
本發明係有鑑於如此的習知技術之狀況而研創者，以提供減少耗電量之薄膜電晶體陣列為課題。 [用以解決課題之手段]
用以解決上述課題之本發明的一態樣為一種薄膜電晶體陣列，包含：絕緣基板；在絕緣基板上延伸於第1方向的複數個列配線、延伸於和第1方向正交的第2方向之複數個行配線、延伸於第1方向的複數個電容器配線；具有沿著第1方向及第2方向排列設置成矩陣狀之薄膜電晶體、畫素電極及電容器電極之複數個畫素，複數個畫素係形成在第1方向排列N個且在第2方向排列M個之由M列N行(M、N為自然數)的矩陣構造構成之矩形狀的有效區域(可用於顯示的區域)，薄膜電晶體具有閘極電極、源極電極、汲極電極，源極電極連接於列配線，閘極電極連接於行配線，汲極電極連接於畫素電極，電容器電極連接於電容器配線，行配線係橫亙在有效區域排列於第2方向的M個畫素之長度，列配線係橫亙在有效區域排列於第1方向的N/2個畫素之長度，電容器配線係與列配線相異的長度，為橫亙在有效區域排列於第1方向的N個畫素之長度。 [發明之效果]
依據本發明，可提供耗電量小的薄膜電晶體陣列。亦即，本發明透過使用於顯示裝置而可減低顯示裝置在重寫時的耗電量，可減少電池內建型的顯示裝置之電池交換頻度。又，可增長從RF電波進行電力轉換的型態的顯示裝置之可重寫距離。
[用以實施發明的形態]
針對本發明的實施形態，使用以下圖面作詳細說明。此外，在以下使用的圖面中，為使說明容易理解，並未按比例尺正確地描繪。又，針對在各實施形態例間相同或對應的構成，賦予相同的參考符號並省略說明。
(第1～第3實施形態的基本構成) 將涉及本發明第1～第3實施形態的薄膜電晶體陣列的基本構成分別顯示於圖1A、圖2A或圖3A。如圖1A、圖2A、圖3A所示，薄膜電晶體陣列包含：絕緣基板1(未圖示)；在絕緣基板1上延伸於圖面的縱向(第1方向)之複數個列配線4L；在和縱向正交的圖面的橫向(第2方向)延伸之複數個行配線2L；縱向延伸的複數個電容器配線8L；及沿著縱向及橫向排列設置成矩陣狀的複數個畫素(供配置畫素的位置以正方形表示。畫素本身未圖示)。複數個畫素係形成由在縱向排列N個且在橫向排列M個之M列N行(M、N為自然數)的矩陣構造所成之矩形狀的有效區域。
在圖1A、圖2A、圖3A雖無記載，但畫素具有薄膜電晶體和畫素電極10與電容器電極8，薄膜電晶體具有閘極電極2、源極電極4、汲極電極5，在源極電極4・汲極電極5間具有半導體圖案6，半導體圖案6係隔著閘極絕緣膜3和閘極電極2具有重疊。電容器電極8係和畫素電極10之間具有靜電容。源極電極4連接於列配線4L，閘極電極2連接於行配線2L，汲極電極5連接於畫素電極10，電容器電極8連接於電容器配線8L。詳如後述，此等電極及配線係隔著複數個絕緣膜被積層。
圖1A、圖2A、圖3A係表示行配線2L、列配線4L、電容器配線8L的平面配置和長度。行配線2L係橫亙在有效區域排列於橫向的M個畫素之長度。列配線4L係橫亙在有效區域排列於縱向的N/2個畫素之長度。電容器配線8L係橫亙在有效區域排列於縱向的N個畫素之長度。行配線2L、列配線4L、電容器配線8L的積層方向之位置係任意的。亦即，圖1A、圖2A、圖3A中，雖記載列配線4L與電容器配線8L是比行配線2L還上層，但不是那樣亦可。此外，關於顯示面的上半和下半的區域，以下亦稱為上區域、下區域。又，在上區域、下區域的分別形成的行配線2L、列配線4L亦稱為上區域行配線2L、下區域行配線2L、上區域列配線4L、下區域列配線4L。
如圖1A所示，在第1實施形態的薄膜電晶體陣列中，列配線4L係按每1條由縱向排列的N/2個畫素所構成的列各配置1條。藉此，列配線4L係在2個區域分別各設置M條，而在有效區域整體中合計設置2M條。又，行配線2L係按每1條由橫向排列的M個畫素所構成的行各配置1條。藉此，行配線2L係在2個區域分別設置N/2條，而在有效區域整體中合計設置N條。又，電容器配線8L係按每1條由縱向排列的N個畫素所構成的列各配置1條。藉此，電容器配線8L係在有效區域整體中設置M條。
如圖2A所示，在第2實施形態的薄膜電晶體陣列中，列配線4L係按每1條由縱向排列的N/2個畫素所構成的列各配置1條。藉此，列配線4L係在2個區域分別各設置M條，而在有效區域整體合計設置2M條。又，行配線2L係按每1條由橫向排列的M個畫素所構成的行各配置1條。藉此，行配線2L係在2個區域分別各設置N/2條，而在有效區域整體中合計設置N條。又，電容器配線8L係按每2條由縱向排列的N個畫素所構成的列各配置1條。藉此，在有效區域整體中設置M/2條。
如圖3A所示，在第3實施形態的薄膜電晶體陣列中，列配線4L係按每1條由縱向排列的N/2個畫素所構成的列各配2條。藉此，列配線4L係在2個區域分別設置2M條，而在有效區域整體中合計設置4M條。又，行配線2L係按每2條由橫向排列的M個畫素所構成的行各配置1條。藉此，行配線2L係在2個區域分別配置N/4條，而在有效區域整體合計設置N/2條。電容器配線8L係按每1條由縱向排列的N個畫素所構成的列各配置1條。藉此，在有效區域整體中設置M條。
習知的薄膜電晶體陣列的基本構成顯示在圖36和圖38。圖36的薄膜電晶體陣列具有：縱向延伸的列配線4L；橫向延伸的行配線2L；及橫向延伸的電容器配線8L。行配線2L係達到(橫亙)在有效區域的橫向排列的全畫素之長度，列配線4L係達到在有效區域的縱向排列的全畫素之長度，電容器配線8L係達到在有效區域的橫向排列的全畫素之長度。朝向圖36的薄膜電晶體陣列的供電線顯示在圖37。閘極供電線11連接於行配線2L的左端，源極供電線12連接於列配線4L的下端，電容器供電線13連接於電容器配線8L的右端。
圖38的薄膜電晶體陣列具有：縱向延伸的列配線4L；橫向延伸的行配線2L；及縱向延伸的電容器配線8L。行配線2L係達到在有效區域的橫向排列的全畫素之長度，列配線4L係達到在有效區域的縱向排列的全畫素之長度，電容器配線8L係達到在有效區域的縱向排列的全畫素之長度。朝向圖38的薄膜電晶體陣列的供電線顯示在圖39。閘極供電線11連接於行配線2L的左端，源極供電線12連接於列配線4L的下端，電容器供電線13連接於電容器配線8L的上端。
如此一來，行配線2L和列配線4L必定具有交叉部，電容器配線8L至少和行配線2L或列配線4L具有交叉部。交叉部具有和配線彼此的重疊面積及絕緣膜的厚度及介電常數相依的靜電容。將行配線・列配線間電容設為Cgsl，行配線・電容器配線間電容設為Cgc，及列配線・電容器配線間電容設為Csc。
又，透過將行配線2L或列配線4L的大部分以畫素電極10覆蓋，雖可防止行配線2L或列配線4L的電位直接影響顯示，但無法忽略行配線2L或列配線4L與畫素電極10間之靜電容。將行配線・畫素電極間電容設為Cgp，列配線・畫素電極間電容設為Csp。
又，TFT係在源極電極4・汲極電極5間具有半導體圖案6，半導體圖案6係隔著閘極絕緣膜3和閘極電極2具有重疊。源極電極4或汲極電極5的一部分亦和閘極電極2具有重疊，故而原理上，具有閘極電極・源極電極間電容Cgs及閘極電極・汲極電極間電容Cgd。而且，電容器電極8係在畫素電極10之間具有靜電容Cs。
圖4A係表示構成本發明第1～3的實施形態的薄膜電晶體陣列之薄膜電晶體的例子之剖面圖。圖4A的TFT係於絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。
圖4A係示意地顯示會產生各配線、電極間之靜電容(行配線・列配線間電容Cgsl、行配線・電容器配線間電容Cgc、列配線・電容器配線間電容Csc、行配線・畫素電極間電容Cgp、列配線・畫素電極間電容Csp、閘極電極・源極電極間電容Cgs、閘極電極・汲極電極間電容Cgd、儲存電容Cs)的區域。(Cgsl和Cgc係重疊部未被剖面所包含，故以箭頭標記。)TFT為導通的情況(計算閘極饋通電壓時)，要算出Cgs時，閘極電極2・源極電極4的重疊面積加上通道部6C約一半的面積，要算出Cgd時，閘極電極2・汲極電極5的重疊面積加上通道部6C約一半的面積。TFT為截止的情況(計算寄生電容時)，Cgs僅閘極電極2・源極電極4的重疊面積，而Cgd僅閘極電極2・汲極電極5的重疊面積有關係。Cs係以畫素電極10/電容器絕緣膜9/電容器電極8所構成。
圖4B係表示構成本發明第1～3的實施形態的薄膜電晶體陣列之薄膜電晶體的例子之剖面圖。圖4B的TFT係在絕緣基板1上依序具有：具有源極電極4・列配線4L・汲極電極5的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。
圖4B係示意地顯示會產生各配線、電極間之靜電容(行配線・列配線間電容Cgsl、行配線・電容器配線間電容Cgc、列配線・電容器配線間電容Csc、行配線・畫素電極間電容Cgp、列配線・畫素電極間電容Csp、閘極電極・源極電極間電容Cgs、閘極電極・汲極電極間電容Cgd、儲存電容Cs)的區域。(因為Cgsl和Cgc係重疊部未被剖面所包含，所以用箭頭標記。)TFT為導通的情況(計算閘極饋通電壓(feed through voltage)時)，要算出Cgs時，閘極電極2・源極電極4的重疊面積加上通道部6C約一半的面積，要算出Cgd時，閘極電極2・汲極電極5的重疊面積加上通道部6C約一半的面積。TFT為截止的情況(計算寄生電容時)，Cgs僅和閘極電極2・源極電極4的重疊面積，而Cgd僅和閘極電極2・汲極電極5的重疊面積有關係。Cs係以畫素電極10/電容器絕緣膜9/電容器電極8所構成。
圖4C係表示構成本發明第1～3的實施形態的薄膜電晶體陣列之薄膜電晶體的例子之剖面圖。圖4C的TFT係於絕緣基板1上依序具有：具有閘極電極2・行配線2L・汲極副電極5S的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。
圖4C係示意地顯示會產生各配線、電極間的靜電容(行配線・列配線間電容Cgsl、行配線・電容器配線間電容Cgc、行配線・畫素電極間電容Cgp、列配線・畫素電極間電容Csp、閘極電極・源極電極間電容Cgs、閘極電極・汲極電極間電容Cgd、儲存電容Cs)的區域。(Cgsl和Cgc係重疊部未被剖面所包含，故以箭頭標記。Csc因沒有重疊部而大致為0。)TFT為導通的情況(計算閘極饋通電壓時)，要算出Cgs時，閘極電極2・源極電極4的重疊面積加上通道部6C約一半的面積，要算出Cgd時，閘極電極2・汲極電極5的重疊面積加上通道部6C約一半面積。TFT為截止的情況(計算寄生電容時)，Cgs僅和閘極電極2・源極電極4的重疊面積，而Cgd僅和閘極電極2・汲極電極5的重疊面積有關係。Cs主要以電容器電極8/閘極絕緣膜3/汲極副電極5S所構成，但也加上了畫素電極10/層間絕緣膜7/電容器電極8的份。
圖4D係表示構成本發明第1～3的實施形態的薄膜電晶體陣列之薄膜電晶體的例子之剖面圖。圖4D的TFT係於絕緣基板1上依序具有：具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L・汲極副電極5S的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。
圖4D係示意地顯示會產生各配線、電極間的靜電容(行配線・列配線間電容Cgsl、行配線・電容器配線間電容Cgc、行配線・畫素電極間電容Cgp、列配線・畫素電極間電容Csp、閘極電極・源極電極間電容Cgs、閘極電極・汲極電極間電容Cgd、儲存電容Cs)的區域。(Cgsl和Cgc係重疊部未被剖面所包含，故以箭頭標記。Csc因沒有重疊部而大致為0。)TFT為導通的情況(計算閘極饋通電壓時)，要算出Cgs時，閘極電極2・源極電極4的重疊面積加上通道部6C約一半的面積，要算出Cgd時，閘極電極2・汲極電極5的重疊面積加上通道部6C約一半的面積。TFT為截止的情況(計算寄生電容時)，Cgs僅和閘極電極2・源極電極4的重疊面積，而Cgd僅和閘極電極2・汲極電極5的重疊面積有關係。Cs係以汲極副電極5S/閘極絕緣膜3/電容器電極8所構成。
在以上8種靜電容中，因為Cgsl和Cgs、Cgp和Cgd係處於並列關係，所以透過使Cgsl包含於Cgs，Cgp包含於Cgd而成為6種類。6種類中的Cs係為保持電位而設計成大的値，反之，Cgs、Cgd、Csp、Csc、Cgc係相對較小。又，Cgs和Cgd無法設為0，大小在位數上係相同程度。Csp、Csc或Cgc雖亦有依設計而成為0的情況，但就算大亦是和Cgs、Cgd相同程度。
6種靜電容中直接連接於列配線4L的是Cgs、Csc、Csp//Cs，而直接連接於行配線2L的是Cgs、Cgc、Cgd//Cs。此處的//係意指電容的串聯電路，例如為Csp//Cs=1/(1/Csp+1/Cs)。
於圖36、圖38的薄膜電晶體陣列中，列配線4L的數量為M。連接於1條列配線4L的Cgs、Csc、Csp係各N個，亦即靜電容C=N(Cgs+Csc+Csp//Cs)。
由於列配線4L係配合各行的數據變更電壓，所以被充放電最多的是每1行寫入反極性的情況。1圖框所消耗的電量係可如圖33般作計算。其中，列配線4L的電壓波形為V4，寫入白與寫入黑的電壓為±Vs，列配線電阻(狹義上係列配線電阻與串聯電阻(源極驅動器的輸出電阻等)之和)為R。在圖33，橫軸係時間t。源極驅動器的正電源的電壓為Vp，電流為Ip，負電源的電壓為Vn，電流為In，GND線的電壓為V0 =0，電流為I0 。正電源的消耗電力為Pp，負電源的消耗電力為Pn，GND線的消耗電力P0 =0。為簡化式子而將各充電波形的積分範圍標記成t=0～∞，只要比時間常數CR夠大即可，例如在t=0～3CR時亦含有電量的95％而大約等於t=0～∞。1條列配線且1圖框所消耗的電量係(2N-1)C(Vs)2 。因此，M條源極配線且1圖框所消耗的電量係M×(2N-1)×N(Cgs+Csc+Csp//Cs)×(Vs)2 =MN(2N-1)(Cgs+Csc+Csp//Cs)(Vs)2 ，在N比1充分大的情況視為2MN2 (Cgs+Csc+Csp//Cs)(Vs)2 。消耗的電量最小的是不改變列配線的電壓之情況，1圖框所消耗的電量係0。
於圖36、圖38的薄膜電晶體陣列中，行配線2L的數量係N。連接於1條行配線的Cgs、Cgc、Cgd//Cs係各M個，亦即靜電容C=M(Cgs+Cgc+Cgd//Cs)。
行配線2L因為在進行各行之選擇時會使電壓按截止→導通→截止之方式作變更，所以充放電次數係不依存於畫像，電壓變化次數係平均1圖框2次。當行配線的電壓變化量設為ΔVg時，1圖框所消耗的電量係可如圖34般作計算。行配線2L的電壓波形為V2。其中，圖34係TFT為p通道的情況，在n通道的情況，電壓的正負變相反，但電量相同。閘極的正電壓為Vp，負電壓為Vn，行配線電阻(狹義上行配線電阻與串聯電阻(閘極驅動器的輸出電阻等)之和)為R。在圖34，橫軸係時間t。後述的閘極驅動器14的正電源的電壓為Vp，電流為Ip，負電源的電壓為Vn，電流為In。正電源的消耗電力為Pp，負電源的消耗電力為Pn。為了簡化式子而將各充電波形的積分範圍標記成t=0～∞，只要比時間常數CR夠大即可，例如在t=0～3CR亦含有電量的95％而大約等於t=0～∞。1條行配線且1圖框所消耗的電量係C(ΔVg)2 。因此，N條閘極配線且1圖框所消耗的電量係N×M(Cgs+Cgc+ Cgd//Cs)×(ΔVg)2 =MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 。
於圖36、圖38的薄膜電晶體陣列中，畫素數係為MN。TFT為導通時被充電的是Cs和Cgd，亦即靜電容C=Cs+Cgd。被充電的是變更全畫素的顯示之情況。在那情況，當列配線的電壓變化量設為Vs時，1圖框所消耗的電量可如圖35般作計算。畫素的電壓波形為Vpixel。TFT電阻(狹義上TFT電阻與串聯電阻(列配線電阻等)之和)為R。在圖35，橫軸係時間t。在已寫入汲極電壓Vd=Vs時，電流為Itft，消耗電力為Ptft。為了簡化式子而將充電波形的積分範圍標記成t=0～∞，只要比時間常數CR夠大即可，例如在t=0～3CR亦含有電量的95％而大約等於t=0～∞。1個TFT且1圖框所消耗的電量係(Cs+Cgd)(Vs)2 ，MN個則為MN(Cs+Cgd)(Vs)2 。Vd=-Vs的情況也是相同的値。消耗電量最小的是未改變全畫素電位的情況，消耗電量為0。
依據以上，在配線所消耗的電量之最大値若N比1夠大，則係平均1圖框為2MN2 (Cgs+Csc+Csp//Cs)(Vs)2 +MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 。因列配線電壓變化所致之消耗電量與2MN2 成比例，行配線電壓變化所致之消耗電量與MN成比例。(Cgs+Csc+Csp//Cs)與(Cgs+Cgc+Cgd//Cs)之大小在位數上是相同程度，通常，因為N的値係數十～數百，所以因列配線電壓變化所致之消耗電量的最大値是比起因行配線電壓變化所致之消耗電量還大。
在配線以外的TFT部分、儲存電容部分的構造是相同的TFT陣列的情況，圖36的Cgs和圖38的Cgs、圖36的Csp和圖38的Csp、圖36的Cgd和圖38的Cgd、及圖36的Cs和圖38的Cs係相同。於是，Csc小的構造(如圖38般，電容器配線8L平行於列配線4L且電容器配線8L與列配線4L不重疊)者比起Cgc小的構造(如圖36般，電容器配線8L平行於行配線2L且電容器配線8L與行配線2L不重疊)在消耗電量的最大値上較小。又，因列配線4L電壓變化所致之消耗電量係與N的平方成比例，故當N小則消耗電量小。
於是，若是圖1A的構造，相較於圖38雖列配線4L的數量增加成2M，但是連接於1條列配線4L的Cgs、Csc、Csp的數量減少為N/2，平均1圖框的電壓變化次數也會減半，在列配線4L的消耗電量之最大値係減半成(2M)(N/2)(N-1)(Cgs+Csc+Csp)(Vs)2 ≒MN2 (Cgs+Csc+ Csp)(Vs)2 。因此，可大幅地減低在列配線4L的消耗電量。此外，在行配線2L的消耗電量係MN(Cgs+Cgc+ Cgd//Cs)(ΔVg)2 而不變。
其次若是圖2A的構造，相較於圖1，電容器配線8L的數量減半，行配線2L・電容器配線8L之重疊的數量成為一半。因為行配線・電容器配線間電容係大致起因於配線彼此的重疊，所以連接於1條行配線2L的Cgc的數量成為M/2。因此，在行配線2L的消耗電量減低成MN(Cgs+Cgc/2+Cgd//Cs)(ΔVg)2 。在列配線4L的消耗電量之最大値係與圖1相同的(2M)(N/2)(N-1)(Cgs+Csc+ Csp)(Vs)2 ≒MN2 (Cgs+Csc+Csp)(Vs)2 。
再者，就圖3A的構造而言，相較於圖38雖然列配線4L的數量會增加成4M，但是連接於1條列配線4L的Cgs、Csc的數量減為N/4。因為和畫素電極10重疊的列配線4L成為2條，所以Csp的數量只減為N/2。平均1圖框的列配線電壓變化次數也是N/4，故而在列配線4L的消耗電量之最大値係減少為(4M)(N/4)(N/2-1)(Cgs/4+Csc/4+Csp/2) (Vs)2 ≒MN2 (Cgs+Csc+2Csp)(Vs)2 /2。因此，可將在列配線4L的消耗電量大幅減低。此外，在行配線2L的消耗電量與圖1相同的MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 。
一方面，在TFT所消耗的電量之最大値MN(Cs+Cgd)(Vs)2 的係數為MN，在列配線4L的消耗電量之最大値MN2 (Cgs+Csc+2Csp)(Vs)2 /2的係數為MN2 ，故而若Cs與NCgs/2是相同程度，且Cgd、Csc、Csp小的話，則在TFT的平均1圖框的消耗電量與在列配線4L的平均1圖框的消耗電量係相同程度。
其中在電子紙的情況，多有將同一畫像橫亙複數圖框寫入的情況。例如在將橫條紋的畫像橫亙複數圖框描繪之情況，列配線4L的消耗電量MN2 (Cgs+Csc+Csp)(Vs)2 /2在寫入中的各圖框是必要的，但是TFT的消耗電量MN(Cs+Cgd)(Vs)2 只有開始寫入的圖框是必要的，在寫入同一電壓的圖框並不需要。因此，就數個圖框或者數十個圖框的寫入整體而言在列配線4L的消耗電量較大。
依據以上，在TFT的配線構造是圖1A的情況，比習知的圖38還能減低耗電量。圖2A、圖3A的情況係比圖1A還更可減低耗電量。
此外，希望M列N行的有效區域係滿足M≥N/2者。原因在於，在M＜N/2的情況，若在圖38的構造中將行列調換設為N列M行的話，則成為在配線的消耗電量的最大値≒2NM2 (Cgs+Csc+Csp//Cs)(Vs)2 +MN(Cgs+Cgc+Cgd//Cs) (ΔVg)2 ，會變得比在圖1的構造的配線的消耗電量之最大値≒MN2 (Cgs+Csc+Csp//Cs)(Vs)2 +MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 還小的緣故。亦即，本發明在M≥N/2的情況效果大。
更希望的是，M列N行的有效區域係滿足M≥N更好。原因在於，在N/2≤M＜N的情況，若在調換行列之後適用圖1的構造，則成為在列配線的消耗電量之最大値≒NM2 (Cgs+Csc+Csp//Cs)(Vs)2 +MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 ，會變得比在未調換行列之下適用圖1的構造之情況的配線的消耗電量之最大値≒MN2 (Cgs+Csc+Csp//Cs) (Vs)2 +MN(Cgs+Cgc+Cgd//Cs)(ΔVg)2 還小的緣故。但是，依據有效區域的畫素數M×N及所使用的驅動器之輸出數的關係，也可使用N/2≤M＜N。
圖1A、圖2A、圖3A的構造中，列配線4L的長度是畫素(N/2)個份，相對地，與列配線4L平行的電容器配線8L的長度是畫素N個份。另一方面，通常的面板的電容器配線8L的長度為，在如圖36般和行配線2L平行的情況係與行配線2L的長度相同，在如圖38般和列配線4L平行的情況係與列配線4L的長度相同。本發明具有透過將列配線4L的長度設為畫素(N/2)個份而一邊抑制消耗電力，一邊透過將各電容器配線8L的長度設為畫素N個份而使朝各電容器配線8L的供電係在各電容器配線的至少每1處即可解決的優點。或者，具有透過由上下朝各電容器配線進行供電而可防止因電容器配線的電阻所致之電壓降下之優點。
圖1B、圖2B、圖3B的構造中，更在有效區域的中央具有電容器連接配線8C。藉此構造，朝電容器配線8L的供電係成為僅向電容器連接配線8C供電，變得非常容易。又，透過電容器連接配線8C和行配線2L沒有重疊，電容器連接配線8C和列配線4L不具有重疊，以防止Cgc、Csc變大。
又，不僅圖1A、圖2A、圖3A，儘管在圖1B、圖2B、圖3B的構造中於有效區域的中央具有電容器連接配線8C，將從有效區域之上起算第N/2行與第N/2+1行的畫素間距P與其他行的畫素間距P設為相同。亦即，將鄰接之畫素間的在縱向中的間距設為一定。藉此，觀察者不會有畫像似上下分離的感覺。為使畫素間距一致，電容器連接配線8C較佳為配置在比畫素電極10還靠下層。在電容器連接配線8C有和第N/2行的畫素電極10、第N/2+1行的畫素電極10重疊的情況，減少第N/2行、第N/2+1行的電容器電極8的面積即可，俾抵銷因重疊所致之靜電容。電容器連接配線8C係如後述般，亦可在複數個導電層並列形成。
(第1實施形態之詳細) 在第1實施形態的薄膜電晶體陣列中，在複數個行配線2L的至少一部分的一端連接閘極供電線11，在形成於2個區域的一方的列配線4L之和2個區域的另一方相反側的一端上連接第1源極供電線12，在形成於2個區域的另一方的列配線4L之和2個區域的一方相反側的一端上連接第2源極供電線12，在電容器配線8L的兩端或一端連接電容器供電線13，藉此能進行供電。再者，於一端連接有閘極供電線11的行配線2L之另一端連接閘極中間線11M，經由閘極中間線11M連接於未連接有閘極供電線11的行配線2L。
具體言之，在圖1A所示的構造中，例如圖5A般，透過閘極供電線11連接於行配線2L的左端或右端、源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的上下端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。(所謂共電極電位係在薄膜電晶體陣列和具有對向電極的對向基板之間包夾顯示媒體的構造之顯示裝置中向對向電極施加的電位。在顯示媒體是液晶的情況適合使用。一方面，在顯示媒體是電泳粒子的情況，適合使用電容器電源電位、GND電位或共電極電位。)
圖5A的情況，有效區域以外的配線彼此重疊亦少，有效區域以外的消耗電量受到抑制。在圖5A中的有效區域以外，配線彼此重疊的係僅源極供電線12與電容器供電線13的交叉部(2(M-1)處)。圖5A的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖5A中，閘極驅動器14分離成2個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極・源極一體型驅動器。
或者在圖1A所示的構造中，例如圖5B般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L之一方的左端或右端其中的一端、閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L之一方的左端或右端的另一端、閘極中間線11M的另一端連接於上區域行配線2L或下區域行配線2L之另一方的左端或右端、源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的下端或上端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。
在這情況，有效區域以外的配線彼此重疊少，有效區域以外的消耗電量受到抑制。在圖5B中的有效區域以外，配線彼此重疊的係僅源極供電線12與電容器供電線13的交叉部(M處)。圖5B的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖5B中，閘極驅動器14為1個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖6的(a)～圖6的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素1列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖6的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖6的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖6的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖6的(b)係表示於圖6的(a)所示的狀態之上具有層間絕緣膜7，在其上具有電容器電極8・電容器配線8L的狀態。圖6的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。
圖6的(c)係表示於圖6的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。
或者，在第1～3的實施形態的薄膜電晶體陣列之有效區域的上區域與下區域之間具有電容器連接配線8C之情況，透過在複數個行配線2L的至少一部分的一端連接閘極供電線11、在形成於2個區域的一方的列配線4L之和2個領域的另一方相反側的一端上連接第1源極供電線12、在形成於2個領域的另一方的列配線4L之和2個領域的一方相反側的一端上連接第2源極供電線12、及在電容器連接配線8C的一端或兩端連接電容器供電線13而可進行供電。再者，於在一端連接有閘極供電線11的行配線2L之另一端連接閘極中間線11M，經由連接閘極中間線11M連接於未連接有閘極供電線11的行配線2L亦可。
具體言之，在圖1B所示的構造中，例如圖5C般，透過閘極供電線11連接於行配線2L的左端或右端，源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。(所謂共電極電位係在薄膜電晶體陣列和具有對向電極的對向基板之間包夾顯示媒體的構造之顯示裝置中向對向電極施加的電位。在顯示媒體是液晶的情況適合使用。一方面，在顯示媒體是電泳粒子的情況，適合使用電容器電源電位、GND電位或共電極電位。)
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖5C的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖5C中，閘極驅動器14分離成2個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極・源極一體型驅動器。
或者在圖1B所示的構造中，例如圖5D般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L的一方之左端或右端的一端，閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L的一方之左端或右端的另一端，閘極中間線11M的另一端連接於上區域行配線2L或下區域行配線2L的另一方之左端或右端，源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端，及電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖5D的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖5D中，閘極驅動器14為1個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖7的(a)～圖13的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素1列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖7的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖7的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖7的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖7的(b)係表示於圖7的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖7的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。電容器連接配線8C3係和行配線2L、列配線4L沒有重疊。
圖7的(c)係表示於圖7的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖7的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖8的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。圖8的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線的作用亦可。圖8的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線的作用亦可。
圖8的(b)係表示於圖8的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖8的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L，是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖8的(c)係表示於圖8的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖8的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖9的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。圖9的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖9的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖9的(b)係表示於圖9的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖9的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖9的(c)係表示於圖9的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖9的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖10的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。圖10的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖10的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖10的(b)係表示於圖10的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖10的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L之整體看成是電容器配線時之中點的電容器配線8L是經由層間絕緣膜7的開口及閘極絕緣膜3的開口與電容器連接配線8C1電性連接。
圖10的(c)係表示於圖10的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C1具有重疊的份量Cs，所以如圖10的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖11的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜3的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1～2係和行配線2L、列配線4L沒有重疊。圖11的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖11的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖11的(b)係表示於圖11的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖11的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由層間絕緣膜7的開口與電容器連接配線8C2電性連接。
圖11的(c)係表示於圖11的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖11的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖12的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。圖12的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖12的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖12的(b)係表示於圖12的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖12的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與第1導電層的電容器連接配線8C1電性連接。電容器連接配線8C1與8C3係和行配線2L、列配線4L沒有重疊。
圖12的(c)係表示於圖12的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖12的(b)般，透過第N/2行與第N/2+1行的電容器電極8作成比其他行的電容器電極8還小，可將Cs同等地保持。
圖13的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1～2係和行配線2L、列配線4L沒有重疊。圖13的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖13的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖13的(b)係表示於圖13的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖13的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖13的(c)係表示於圖13的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖13的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖14的(a)～圖20的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4B的TFT般，在絕緣基板1上依序具有：具有源極電極4・列配線4L・汲極電極5的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素，下方的剖面圖係沿著平面圖的虛線之剖面圖。
圖14的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖14的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用亦可。圖14的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用亦可。
圖14的(b)係表示於圖14的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖14的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。電容器連接配線8C3係和行配線2L、列配線4L沒有重疊。
圖14的(c)係表示於圖14的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖14的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖15的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。圖15的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖15的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖15的(b)係表示於圖15的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖15的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由層間絕緣膜7的開口與電容器連接配線8C2電性連接。
圖15的(c)係表示於圖15的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖15的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖16的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。圖16的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖16的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖16的(b)係表示於圖16的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖16的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖16的(c)係表示於圖16的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖16的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖17的(a)係表示在絕緣基板1上具有半導體圖案6，其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C1，其上具有閘極絕緣膜3，且其上具有閘極電極2・行配線2L之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。圖17的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖17的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖17的(b)係表示於圖17的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖17的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與第1導電層的電容器連接配線8C1電性連接。
圖17的(c)係表示於圖17的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C1具有重疊的份量Cs，所以如圖17的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖18的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜3的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1～2係和行配線2L、列配線4L沒有重疊。圖18的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖18的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖18的(b)係表示於圖18的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L之狀態。圖18的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由層間絕緣膜7的開口與電容器連接配線8C2電性連接。
圖18的(c)係表示於圖18的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖18的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖19的(a)係表示在絕緣基板1上具有半導體圖案6，其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C1，其上具有閘極絕緣膜3，且其上具有閘極電極2・行配線2L的狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。圖19的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖19的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖19的(b)係表示於圖19的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖19的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，中點的電容器配線8L兼任電容器連接配線8C3，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與第1導電層的電容器連接配線8C1電性連接。電容器連接配線8C1與8C3係和行配線2L、列配線4L沒有重疊。
圖19的(c)係表示於圖19的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖19的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖20的(a)係表示於絕緣基板1上具有半導體圖案6，其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C1，其上具有閘極絕緣膜3，且其上具有閘極電極2・行配線2L・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1與8C2係和行配線2L、列配線4L沒有重疊。圖20的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖20的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖20的(b)係表示於圖20的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖20的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖20的(c)係表示於圖20的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口和層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖13的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖21的(a)～圖23的(b)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列係如圖4C的TFT般，依序在絕緣基板1上具有：具有閘極電極2・行配線2L・汲極副電極5S的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5・電容器電極8的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素，下方的剖面圖係沿著平面圖的虛線之剖面圖。
圖21的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・汲極副電極5S，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器電極8・電容器配線8L・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。汲極電極5係經由閘極絕緣膜3的開口與汲極副電極5S連接，汲極副電極5S係隔介閘極絕緣膜3與電容器電極8具有重疊。圖21的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C2繫接，此中點的電容器配線8L兼任電容器連接配線8C2的作用，中點的電容器配線8L與電容器連接配線8C2作為整體實現電容器連接配線8C2的作用。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。
圖21的(b)係表示於圖21的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖21的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖22的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・汲極副電極5S・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。圖22的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由閘極絕緣膜3的開口與第1導電層的電容器連接配線8C1電性連接。
圖22的(b)係表示於圖22的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C1具有重疊的份量Cs，所以如圖22的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖23的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・汲極副電極5S・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖23的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C2繫接，中點的電容器配線8L兼任電容器連接配線8C2的作用，中點的電容器配線8L與電容器連接配線8C2作為整體實現電容器連接配線8C2的作用。又，中點的電容器配線8L是經由閘極絕緣膜的開口與第1導電層的電容器連接配線8C1電性連接。電容器連接配線8C1與8C2係和行配線2L、列配線4L沒有重疊。
圖23的(b)係表示於圖23的(a)所示的狀態上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖23的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖24的(a)～圖26的(b)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4D的TFT般，在絕緣基板1上依序具有：具有源極電極4・列配線4L・汲極電極5・汲極連接配線電極5C的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L・汲極副電極5S的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素，下方的剖面圖係沿著平面圖的虛線之剖面圖。
圖24的(a)係表示在絕緣基板1上具有半導體圖案6，其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器電極8・電容器配線8L・電容器連接配線8C1，其上具有閘極絕緣膜3，且其上具有閘極電極2・行配線2L・汲極副電極5S的狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。汲極電極5係經由閘極絕緣膜3的開口與汲極副電極5S連接，汲極副電極5S係隔介閘極絕緣膜3與電容器電極8具有重疊。圖24的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C1繫接，中點的電容器配線8L兼任電容器連接配線8C1的作用，中點的電容器配線8L與電容器連接配線8C1作為整體實現電容器連接配線8C1的作用。電容器連接配線8C1係和行配線2L、列配線4L沒有重疊。
圖24的(b)所示之狀態係表示於圖24的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C1具有重疊的份量Cs，所以如圖24的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖25的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L・汲極副電極5S・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。圖25的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L是經由閘極絕緣膜3的開口與電容器連接配線8C2電性連接。電容器連接配線8C2係和行配線2L、列配線4L沒有重疊。
圖25的(b)係表示於圖25的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖25的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
圖26的(a)係表示於絕緣基板1上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有閘極電極2・行配線2L・汲極副電極5S・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖26的(a)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C1繫接，此中點的電容器配線8L兼任電容器連接配線8C1，中點的電容器配線8L與電容器連接配線8C1作為整體實現電容器連接配線8C1的作用。又，中點的電容器配線8L是經由閘極絕緣膜的開口與第2導電層的電容器連接配線8C2電性連接。電容器連接配線8C1與8C2係和行配線2L、列配線4L沒有重疊。
圖26的(b)係表示於圖26的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有畫素電極10之構造。畫素電極10係經由層間絕緣膜7的開口及閘極絕緣膜3的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C2具有重疊的份量Cs，所以如圖26的(a)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
此外，雖示出源極電極4・汲極電極5是處在半導體圖案6的上層之頂接觸(top contact)的例子，但亦可為源極電極4・汲極電極5是處在半導體圖案6的下層之底接觸(bottom contact)，亦可為源極電極4・汲極電極5是屬於和半導體圖案6同層的共面(coplanar)。
作為絕緣基板1的材料，可使用玻璃等之無機物或聚對酞酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、聚碳酸酯、聚醯亞胺(PI)、聚醚醯亞胺(PEI)、聚苯乙烯(PS)、聚氯乙烯(PVC)、聚乙烯(PE)、聚丙烯(PP)、尼龍(Ny)、環氧樹脂等之有機物。
作為第1導電層、第2導電層、第3導電層、第4導電層的材料，可使用Al、Ag、Cu、Cr、Ni、Mo、Au、Pt、Nb等之金屬或其等之合金、ITO等之導電性氧化物、碳、導電性高分子等。作為第1導電層、第2導電層、第3導電層、第4導電層的製法，可將墨水印刷・燒成，也可在利用濺鍍等將全面成膜後利用光微影術・蝕刻・阻劑剝離而形成。或者，亦可在利用濺鍍等將全面成膜後透過阻劑印刷・蝕刻・阻劑剝離而形成。
作為閘極絕緣膜3、層間絕緣膜7、電容器絕緣膜9的材料，可使用SiO2 、SiON、SiN等之無機物或聚乙烯基酚(PVP)、環氧樹脂等之有機物。作為閘極絕緣膜3、層間絕緣膜7、電容器絕緣膜9的製法，可透過濺鍍、CVD等之真空成膜或溶液的塗布・燒成而獲得。
作為半導體圖案6的材料，可使用非晶矽、多晶矽等之無機半導體、或聚噻吩系、并苯系、丙烯胺系等之有機半導體、或In2 O3 系、Ga2 O3 系、ZnO系、SnO2 系、InGaZnO系、InGaSnO系、InSnZnO系等之氧化物半導體。作為半導體圖案6的製法，亦可在利用等離子CVD等進行成膜後透過光微影術・蝕刻・阻劑剝離而形成。或者也有將溶液以噴墨(ink jet)、分配器(dispenser)、凸版印刷等進行印刷・燒成的方法。
此外，在圖5A～圖5D所示的構造中，與圖37或圖39所示的構造相比，必要的源極驅動器輸出端子15O數成為倍數。但是，因為各源極驅動器輸出端子15O所承擔的畫素數減半，所以即便源極驅動器輸出端子15O數成為倍數，利用源極驅動器的消耗電量還是小於倍數，係大致相同。又，利用源極驅動器的消耗電量係小於在配線的消耗電量之減少的份量，即便是在源極驅動器的消耗電量增加的情況，整體的消耗電量係減少。
(第2實施形態之詳細) 在第2實施形態的薄膜電晶體陣列中，透過在複數個行配線2L的至少一部分的一端連接閘極供電線11，於形成在2個區域的一方之列配線4L的和2個區域的另一方相反側的一端上連接第1源極供電線12，在形成於2個區域的另一方之列配線4L的2個區域之一方的相反側的一端上連接第2源極供電線12，且在電容器配線8L的兩端或一端上連接電容器供電線13而可進行供電。再者，於一端連接有閘極供電線11的行配線2L之另一端連接閘極中間線11M，經由閘極中間線11M連接於未連接有閘極供電線11的行配線2L。
具體言之，在圖2A所示的構造中，例如圖27A般，透過閘極供電線11連接於行配線2L的左端或右端、源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的上下端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。(所謂共電極電位係在薄膜電晶體陣列和具有對向電極的對向基板之間包夾顯示媒體的構造之顯示裝置中向對向電極施加的電位。在顯示媒體是液晶的情況適合使用。一方面，在顯示媒體是電泳粒子的情況，適合使用電容器電源電位、GND電位或共電極電位。)
圖27A的情況，有效區域以外，配線彼此的重疊亦少，有效區域以外的消耗電量受到抑制。在圖27A中的有效區域以外，配線彼此重疊的僅源極供電線12與電容器供電線13的交叉部(2(M-1)處)。圖27A的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖27A中，閘極驅動器14分離成2個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極・源極一體型驅動器。
或者在圖2A所示的構造中，例如圖27B般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L之一方的左端或右端的一端、閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L之一方的左端或右端的另一端、閘極中間線11M的另一端連接於上區域行配線2L或下區域行配線2L之另一方的左端或右端、源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的下端或上端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。
在這情況，有效區域以外的配線彼此重疊少，有效區域以外的消耗電量受到抑制。在圖27B中的有效區域以外，配線彼此重疊的係僅源極供電線12與電容器供電線13的交叉部((M-1)處)。圖27B的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖27B中，閘極驅動器14為1個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖28的(a)～圖28的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖27A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素2列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖28的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖28的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用亦可。圖28的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用亦可。
圖28的(b)係表示於圖28的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8‧電容器配線8L之狀態。圖28的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。
圖28的(c)係表示於圖28的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。
圖2B所示的構造中，例如圖27C般，透過閘極供電線11連接於行配線2L的左端或右端，源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端，且電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11連接於閘極驅動器輸出端子14O，源極供電線12連接於源極驅動器輸出 端子15O，電容器供電線13連接於共電壓輸出端子或電容器電壓輸出端子16O或GND端子。
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖27C所示的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖27C中，閘極驅動器分離成2個，源極驅動器分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極‧源極一體型驅動器。
或者在圖2B所示的構造中，如圖27D般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L的一方的左端或右端的一端，閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L的一方的左端或右端的另一端，閘極中間線11M的另一端連接於上區域或下區域的另一方的左端或右端，源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端，且電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11連接於閘極驅動器輸出端子14O，源極供電線12連接於源極驅動器輸出端子15O，電容器供電線13連接於共電壓輸出端子或電容器電壓輸出端子16O或GND端子。
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖27D的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖27D中，閘極驅動器為1個，源極驅動器分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖29的(a)～圖29的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；及閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素2列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖29的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜3的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1～2係和行配線2L、列配線4L沒有重疊。圖29的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖29的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖29的(b)係表示於圖29的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖29的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖29的(c)係表示於圖29的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖29的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
或者如第1實施形態之詳細所示般，電容器連接配線8C也可為第1導電層的電容器連接配線8C1、第2導電層的電容器連接配線8C2、第3導電層的電容器連接配線8C3中的1～2層。又，如圖4B所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有源極電極4・列配線4L・汲極電極5的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層，亦可具有電容器連接配線8C。如圖4C所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有閘極電極2・行配線2L・汲極副電極5S的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。如圖4D所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L・汲極副電極5S的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。
此外，雖顯示了源極電極4・汲極電極5是處在半導體圖案6的上層之頂接觸(top contact)的例子，但亦可為源極電極4・汲極電極5是處在半導體圖案6的下層之底接觸(bottom contact)，亦可為源極電極4・汲極電極5是屬於和半導體圖案6同層的共面(coplanar)。
第2實施形態的薄膜電晶體陣列亦能使用和第1實施形態的薄膜電晶體陣列同樣的材料，以同樣的方法形成。
此外，在圖27A～圖27D所示的構造中，相較於在圖37、圖39所示的構造，必要的源極驅動器輸出端子15O的數量成為倍數。但是，因為各源極驅動器輸出端子15O所承擔的畫素數減半，所以即便源極驅動器輸出端子15O的數量成為倍數，利用源極驅動器的消耗電量還是小於倍數，係大致相同。又，利用源極驅動器的消耗電量係比在配線的消耗電量之減少還小，即便是在源極驅動器的消耗電量增加的情況，整體的消耗電量係減少。
(第3實施形態之詳細) 第3實施形態的薄膜電晶體陣列中，透過在複數個行配線2L的至少一部分的一端連接閘極供電線11，於形成在2個區域的一方之列配線4L的和2個區域的另一方相反側的一端上連接第1源極供電線12，在形成於2個區域的另一方之列配線4L的和2個區域的一方的相反側的一端上連接第2源極供電線12，且在電容器配線8L的兩端或一端連接電容器供電線13而可進行供電。再者，於一端連接有閘極供電線11的行配線2L的另一端連接閘極中間線11M，經由閘極中間線11M而連接於未連接有閘極供電線11的行配線2L。
具體言之，在圖3A所示的構造中，例如圖30A般，透過閘極供電線11連接於行配線2L的左端或右端、源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的上下端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。(所謂共電極電位係在薄膜電晶體陣列和具有對向電極的對向基板之間包夾顯示媒體的構造之顯示裝置中向對向電極施加的電位。在顯示媒體是液晶的情況適合使用。一方面，在顯示媒體是電泳粒子的情況，適合使用電容器電源電位、GND電位或共電極電位。)
圖30A的情況，有效區域以外的配線彼此的重疊亦少，有效區域以外的消耗電量受到抑制。圖30A中的有效區域以外的配線彼此重疊的係僅源極供電線12與電容器供電線13的交叉部((4M-2)處)。圖30A的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖30A中，閘極驅動器14分離成2個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極・源極一體型驅動器。
或者在圖3A所示的構造中，例如圖30B般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L之一方的左端或右端其中一端、閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L之一方的左端或右端的另一端、閘極中間線11M的另一端連接於上區域行配線2L或下區域行配線2L之另一方的左端或右端、源極供電線12連接於上區域列配線4L的上端、別的源極供電線12連接於下區域列配線4L的下端、及電容器供電線13連接於電容器配線8L的下端或上端而可進行供電。閘極供電線11係連接於閘極驅動器14的輸出端子14O，源極供電線12係連接於源極驅動器15的輸出端子15O，電容器供電線13係連接於共電極電位或電容器電源16的輸出端子16O或GND端子。
在這情況，有效區域以外的配線彼此重疊少，有效區域以外的消耗電量受到抑制。圖30B中的有效區域以外的配線彼此重疊的係僅源極供電線12與電容器供電線13的交叉部((2M-1)處)。圖30B的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖30B中，閘極驅動器14為1個，源極驅動器15分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖31的(a)～圖31的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素1列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖31的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極墊5P之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。圖31的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖31的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖31的(b)係表示於圖31的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8‧電容器配線8L之狀態。圖31的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。
圖31的(c)係表示於圖31的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。
在圖3B所示的構造中，如圖30C般，透過閘極供電線11連接於行配線2L的左端或右端，源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端，電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11連接於閘極驅動器輸出端子14O，源極供電線12連接於源極驅動器輸出端 子15O，電容器供電線13連接於共電壓輸出端子或電容器電壓輸出端子16O或GND端子。
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖30C所示的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。圖30C中，閘極驅動器分離成2個，源極驅動器分離成2個，但不受此所限。例如也可使用1個閘極驅動器和2個源極驅動器，也可使用2個或1個閘極‧源極一體型驅動器。
或者在圖3B所示的構造中，例如圖30D般，透過閘極供電線11連接於上區域行配線2L或下區域行配線2L的一方的左端或右端的一端，閘極中間線11M的一端連接於上區域行配線2L或下區域行配線2L的一方的左端或右端的另一端，閘極中間線11M的另一端連接於上區域或下區域的另一方的左端或右端，源極供電線12連接於上區域列配線4L的上端，別的源極供電線12連接於下區域列配線4L的下端，電容器供電線13連接於電容器連接配線8C的左端或右端而可進行供電。閘極供電線11連接於閘極驅動器輸出端子14O，源極供電線12連接於源極驅動器輸出端子15O，電容器供電線13連接於共電壓輸出端子或電容器電壓輸出端子16O或GND端子。
在這情況，可將有效區域以外配線彼此重疊的部分完全消除，使有效區域以外的消耗電量受到抑制。圖30D所示的閘極驅動器14、源極驅動器15、電容器電源16的輸入端子係省略記載。在圖30D中，閘極驅動器為1個，源極驅動器分離成2個，但不受此所限。例如也可使用1個閘極驅動器和1個源極驅動器，也可使用1個閘極・源極一體型驅動器。
圖32的(a)～圖32的(c)係表示薄膜電晶體陣列的製程，該薄膜電晶體陣列如圖4A的TFT般，在絕緣基板1上依序具有：具有閘極電極2・行配線2L的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。上方的平面圖係表示從有效區域之上起算的第N/2行、第N/2+1行、第N/2+2行的畫素1列份，下方的剖面圖係表示沿著平面圖的虛線之剖面。
圖32的(a)係表示於絕緣基板1上具有閘極電極2・行配線2L・電容器連接配線8C1，在其上具有閘極絕緣膜3，在其上具有半導體圖案6，在其上具有源極電極4・列配線4L・汲極電極5・汲極連接配線5C・汲極墊5P・電容器連接配線8C2之狀態。行配線2L係橫向延伸。列配線4L係縱向延伸，上區域的列配線4L係終止於第N/2行的畫素的中途，下區域的列配線4L係終止於第N/2+1行的畫素的中途。第2導電層的電容器連接配線8C2係經由閘極絕緣膜3的開口與第1導電層的電容器連接配線8C1電性連接。又，電容器連接配線8C1～2係和行配線2L、列配線4L沒有重疊。圖32的(a)所示的狀態中，閘極電極2從連續的行配線2L分歧。但是，亦可為行配線2L將複數個閘極電極2之間繫接，閘極電極2兼任行配線2L的作用，閘極電極2與行配線2L作為整體實現行配線2L的作用。圖32的(a)所示的狀態中，源極電極4從連續的列配線4L分歧。但是，亦可為列配線4L將複數個源極電極4之間繫接，源極電極4兼任列配線4L的作用，源極電極4與列配線4L作為整體實現列配線4L的作用。
圖32的(b)係表示於圖32的(a)所示的狀態之上具有層間絕緣膜7，且在其上具有電容器電極8・電容器配線8L・電容器連接配線8C3之狀態。圖32的(b)所示的狀態中，電容器配線8L將複數個電容器電極8之間繫接，電容器電極8兼任電容器配線8L的作用，電容器電極8與電容器配線8L作為整體實現電容器配線的作用。但是，電容器電極8亦可從連續的電容器配線8L分歧。在將繫接電容器電極8之間的電容器配線8L的整體視為電容器配線時的中點的電容器配線8L之間是由電容器連接配線8C3繫接，此中點的電容器配線8L兼任電容器連接配線8C3的作用，中點的電容器配線8L與電容器連接配線8C3作為整體實現電容器連接配線8C3的作用。又，中點的電容器配線8L是經由層間絕緣膜7的開口與第2導電層的電容器連接配線8C2電性連接。
圖32的(c)係表示於圖32的(b)所示的狀態之上具有電容器絕緣膜9，且在其上具有畫素電極10之構造。畫素電極10係經由電容器絕緣膜9的開口及層間絕緣膜7的開口，與汲極墊5P電性連接。又，因為會增加第N/2行與第N/2+1行的畫素電極10和電容器連接配線8C3具有重疊的份量Cs，所以如圖32的(b)般，透過將第N/2行與第N/2+1行的電容器電極8設成比其他行的電容器電極8還小，可將Cs同等地保持。
或者如第1實施形態之詳細所示般，電容器連接配線8C也可以是第1導電層的電容器連接配線8C1、第2導電層的電容器連接配線8C2、第3導電層的電容器連接配線8C3中的1～2層。又，如圖4B所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有源極電極4・列配線4L・汲極電極5的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L的第2導電層；層間絕緣膜7；具有電容器電極8・電容器配線8L的第3導電層；電容器絕緣膜9；及具有畫素電極10的第4導電層。如圖4C所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有閘極電極2・行配線2L・汲極副電極5S的第1導電層；閘極絕緣膜3；具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。如圖4D所示的TFT般，TFT陣列亦可具有電容器連接配線8C，該TFT陣列依序具有：具有源極電極4・列配線4L・汲極電極5・電容器電極8・電容器配線8L的第1導電層；閘極絕緣膜3；具有閘極電極2・行配線2L・汲極副電極5S的第2導電層；層間絕緣膜7；及具有畫素電極10的第3導電層。
此外，雖示出源極電極4・汲極電極5是處在半導體圖案6的上層之頂接觸(top contact)的例子，但亦可為源極電極4・汲極電極5是處在半導體圖案6的下層之底接觸(bottom contact)，亦可為源極電極4・汲極電極5是屬於和半導體圖案6同層的共面(coplanar)。
第3實施形態的薄膜電晶體陣列亦能使用和第1實施形態的薄膜電晶體陣列同樣的材料，以同樣的方法形成。
此外，在圖30A～圖30D所示的構造中，相較於在圖37、圖39所示的構造，必要的源極驅動器輸出端子15O的數量成為4倍。但是，因為各源極驅動器輸出端子15O所承擔的畫素數減為4分之1，所以即便源極驅動器輸出端子15O數量變成4倍，利用源極驅動器的消耗電量係小於4倍，為大致相同。又，因為利用源極驅動器的消耗電量比利用配線的消耗電量之減少還小，所以即便是利用源極驅動器的消耗電量增加的情況，整體的消耗電量還是減少。 [實施例]
(實施例1) 製作了圖1B所示的TFT。列配線數2M=690，行配線數N/2=96。進行圖5D的連接，使用1行條紋畫像進行逐行交互寫入+15V與-15V。使用示波器(Keysight Technologies製，Infinivision DSO-X 4024A)的電流探針可觀測源極驅動器IC的電源的電流波形，寫入中的正電源的平均電流係0.7mA，負電源的平均電流係-0.7mA。乘上電壓±15V求得的消耗電力係合計21mW，再者乘上圖框時間20ms求得的消耗電量係0.42mJ/圖框。此乃係在列配線的消耗電量。又，雖欲使用示波器的電流探針來觀測閘極驅動器IC之電源的電流波形，但小而無法觀測。亦即，在行配線的消耗電量小於在列配線的消耗電量。又，驅動器IC的邏輯電源的消耗電量係0.06mJ/圖框以下。
(實施例2) 製作了圖2B所示的TFT。列配線數2M=690，行配線數N/2=96。進行圖27D的連接，使用1行條紋畫像進行逐行交互寫入+15V與-15V。使用示波器的電流探針可觀測源極驅動器IC的電源的電流波形，寫入中的正電源的平均電流係0.7mA，負電源的平均電流係-0.7mA。乘上電壓±15V求得的消耗電力係合計21mW，再者乘上圖框時間20ms求得的消耗電量係0.42mJ/圖框。此乃係在列配線的消耗電量。又，雖欲使用示波器的電流探針來觀測閘極驅動器IC的電源的電流波形，但小而無法觀測。亦即，在行配線的消耗電量係小於在列配線的消耗電量。又，驅動器IC的邏輯電源的消耗電量係0.06mJ/圖框以下。
(實施例3) 製作了圖3B所示的TFT。列配線數4M=1380，行配線數N/4=48。進行圖30D的連接，使用1行條紋畫像進行逐行交互寫入+15V與-15V。使用示波器的電流探針可觀測源極驅動器IC的電源的電流波形，寫入中的正電源的平均電流係0.4mA，負電源的平均電流係-0.4mA。乘上電壓±15V求得的消耗電力係合計12mW，再者乘上圖框時間20ms求得的消耗電量係0.24mJ/圖框。此為在列配線的消耗電量。又，雖欲使用示波器的電流探針來觀測閘極驅動器IC的電源的電流波形，但小而無法觀測。亦即，在行配線的消耗電量係比在列配線的消耗電量還小。又，驅動器IC的邏輯電源的消耗電量係0.06mJ/圖框以下。
以上，使用具備電容器連接配線的實施例進行了各測定。然而，在圖1A、圖2A、圖3A所示的有效區域之中央未具備電容器連接配線的實施形態中也可獲得同樣的結果。
(比較例) 製作了圖38所示的TFT。列配線數M=345，行配線數N=192。進行圖39的連接，使用1行條紋畫像進行逐行交互寫入+15V與-15V。使用示波器的電流探針可觀測源極驅動器IC的電源的電流波形，寫入中的正電源的平均電流係1.4mA，負電源的平均電流係-1.4mA。乘上電壓±15V求得的消耗電力係合計42mW，再者乘上圖框時間20ms求得的消耗電量係0.84mJ/圖框。此為在列配線的消耗電量。又，雖欲使用示波器的電流探針來觀測閘極驅動器IC的電源的電流波形，但小而無法觀測。亦即，在行配線的消耗電量係比在列配線的消耗電量還小。又，驅動器IC的邏輯電源的消耗電量係0.06mJ/圖框以下。 [產業上利用之可能性]
本發明可使用於電子紙等之顯示裝置。
1:絕緣基板 2:閘極電極 2L:行配線 3:閘極絕緣膜 4:源極電極 4L:列配線 5:汲極電極 5C:汲極連接配線 5P:汲極墊 5S:汲極副電極 6:半導體圖案 6C:通道部 7:層間絕緣膜 8:電容器電極 8L:電容器配線 8C:電容器連接配線 8C1:電容器連接配線(第1導電層) 8C2:電容器連接配線(第2導電層) 8C3:電容器連接配線(第3導電層) 9:電容器絕緣膜 10:畫素電極 11:閘極供電線 11M:閘極中間線 12:源極供電線 13:電容器供電線 14:閘極驅動器 14O:閘極驅動器輸出端子 15:源極驅動器 15O:源極驅動器輸出端子 16:電容器電源 16O:電容器電壓輸出端子
圖1A係表示本發明第1實施形態的薄膜電晶體陣列的一例之平面圖。 圖1B係表示本發明第1實施形態的薄膜電晶體陣列的一例之平面圖。 圖2A係表示本發明第2實施形態的薄膜電晶體陣列的一例之平面圖。 圖2B係表示本發明第2實施形態的薄膜電晶體陣列的一例之平面圖。 圖3A係表示本發明第3實施形態的薄膜電晶體陣列的一例之平面圖。 圖3B係表示本發明第3實施形態的薄膜電晶體陣列的一例之平面圖。 圖4A係表示電極間的靜電容之一例的剖面圖。 圖4B係表示電極間的靜電容之一例的剖面圖。 圖4C係表示電極間的靜電容之一例的剖面圖。 圖4D係表示電極間的靜電容之一例的剖面圖。 圖5A係表示朝第1實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖5B係表示朝第1實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖5C係表示朝第1實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖5D係表示朝第1實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖6係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖7係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖8係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖9係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖10係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖11係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖12係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖13係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖14係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖15係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖16係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖17係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖18係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖19係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖20係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖21係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖22係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖23係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖24係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖25係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖26係表示第1實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖27A係表示朝第2實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖27B係表示朝第2實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖27C係表示朝第2實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖27D係表示朝第2實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖28係表示第2實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖29係表示第2實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖30A係表示朝第3實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖30B係表示朝第3實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖30C係表示朝第3實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖30D係表示朝第3實施形態的薄膜電晶體陣列供電的例子之平面圖。 圖31係表示第3實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖32係表示第3實施形態的薄膜電晶體陣列的製程之平面圖和剖面圖。 圖33係表示在列配線的電壓波形、電流波形、電量的計算之圖。 圖34係表示在行配線的電壓波形、電流波形、電量的計算之圖。 圖35係表示在畫素TFT的電壓波形、電流波形、電量的計算之圖。 圖36係表示習知的薄膜電晶體陣列的一例之平面圖。 圖37係表示朝圖36的薄膜電晶體的供電例子之平面圖。 圖38係表示習知的薄膜電晶體陣列的一例之平面圖。 圖39係表示朝圖38的薄膜電晶體的供電例子之平面圖。
2L:行配線
4L:列配線
8L:電容器配線
P:畫素間距

Claims (19)

  1. 一種薄膜電晶體陣列，包含：絕緣基板；在前述絕緣基板上延伸於第1方向之複數個列配線、延伸於和前述第1方向正交的第2方向之複數個行配線、延伸於前述第1方向之複數個電容器配線；及沿著前述第1方向及前述第2方向排列設置成矩陣狀且具有薄膜電晶體、畫素電極及電容器電極之複數個畫素，其中複數個前述畫素係形成矩形狀的有效區域，該矩形狀的有效區域是由在前述第1方向排列N個且在前述第2方向排列M個之M列N行(M、N為自然數)的矩陣構造所成，前述薄膜電晶體係具有閘極電極、源極電極、汲極電極，前述源極電極連接於前述列配線，前述閘極電極連接於前述行配線，前述汲極電極連接於前述畫素電極，前述電容器電極連接於前述電容器配線，前述行配線係橫亙在前述有效區域中排列於前述第2方向的M個前述畫素之長度，前述列配線係橫亙在前述有效區域中排列於前述第1方向的N/2個前述畫素之長度，前述電容器配線係和前述列配線相異的長度，為橫亙在前述有效區域排列於前述第1方向的N個前述畫素之長度。
  2. 如請求項1之薄膜電晶體陣列，其進一步具有延伸於前述第2方向之電容器連接配線，前述電容器連接配線係就前述有效區域中排列於前述第2方 向的複數個前述電容器配線全部，連接各自的全長的中點以將前述有效區域區化成排列於前述第1方向的2個區域，並且和前述行配線及前述列配線都不具有重疊。
  3. 如請求項1或2之薄膜電晶體陣列，其中在前述有效區域中的M列N行係滿足M
    Figure 108131201-A0305-02-0077-1
    N/2。
  4. 如請求項1或2之薄膜電晶體陣列，其中鄰接的前述畫素間的在前述第1方向中之間距係一定的。
  5. 如請求項2之薄膜電晶體陣列，其中透過前述列配線是按每1條由排列於前述第1方向的N/2個前述畫素所構成的列各配置1條，而在前述2個區域分別設置M條，以於前述有效區域整體中合計設置2M條，透過前述行配線是按每1條由排列於前述第2方向的M個前述畫素所構成的行各配置1條，而在前述2個區域分別設置N/2條，以於前述有效區域整體中合計設置N條，透過前述電容器配線是按每1條由排列於前述第1方向的N個前述畫素所構成的列各配置1條，以於前述有效區域整體中設置M條。
  6. 如請求項2之薄膜電晶體陣列，其中透過前述列配線是按每1條由排列於前述第1方向的N/2個前述畫素所構成的列各配置1條，而在前述2個區域分別設置M條，以於前述有效區域整體中合計設置2M條，透過前述行配線是按每1條由排列於前述第2方向的M個前述畫素所構成的行各配置1條，而在前述2個區域分別設置N/2條，以於前述有效區域整體中合計設置N條，透過前述電容器配線是按每2條由排列於前述第1方向的N 個前述畫素所構成的列各配置1條，以於前述有效區域整體中設置M/2條。
  7. 如請求項2之薄膜電晶體陣列，其中透過前述列配線是按每1條由排列於前述第1方向的N/2個前述畫素所構成的列各配置2條，而在前述2個區域分別設置2M條，以於前述有效區域整體中合計設置4M條，透過前述行配線是按每2條由排列於前述第2方向的M個前述畫素所構成的行各配置1條，而在前述2個區域分別設置N/4條，以於前述有效區域整體中合計設置N/2條，前述電容器配線是按每1條由排列於前述第1方向的N個前述畫素所構成的列各配置1條，以於前述有效區域整體中設置M條。
  8. 如請求項2之薄膜電晶體陣列，其中複數個前述行配線的至少一部分為，在一端連接有閘極供電線，形成在前述2個區域的一方之前述列配線為，在與前述2個區域的另一方相反側的一端連接有第1源極供電線，形成在前述2個區域的另一方之前述列配線為，在與前述2個區域的一方相反側的一端連接有第2源極供電線，前述電容器連接配線係在至少一端連接有電容器供電線。
  9. 如請求項8之薄膜電晶體陣列，其中在一端連接有前述閘極供電線的前述行配線，係經由連接於另一端的閘極中間線與未連接有前述閘極供電線的前述行配線連接。
  10. 如請求項8之薄膜電晶體陣列，其中 前述閘極供電線連接於閘極驅動器輸出端子，前述源極供電線連接於源極驅動器輸出端子，前述電容器供電線係連接於共電壓輸出端子、電容器電壓輸出端子及GND端子中任一者。
  11. 如請求項9之薄膜電晶體陣列，其中前述閘極供電線連接於閘極驅動器輸出端子，前述源極供電線連接於源極驅動器輸出端子，前述電容器供電線係連接於共電壓輸出端子、電容器電壓輸出端子及GND端子中任一者。
  12. 如請求項2之薄膜電晶體陣列，其中至少依序具有：具有前述閘極電極及前述行配線的層；閘極絕緣膜；具有前述源極電極、前述列配線及前述汲極電極的層；層間絕緣膜；具有前述電容器電極及前述電容器配線的層；電容器絕緣膜；及具有前述畫素電極的層，前述電容器連接配線是在以下各層中的至少任一層，且連接於前述電容器配線：具有前述電容器電極及前述電容器配線的層；具有前述源極電極、前述列配線及前述汲極電極的層；及具有前述閘極電極及前述行配線的層。
  13. 如請求項12之薄膜電晶體陣列，其中前述電容器連接配線，是經由形成於前述層間絕緣膜及前 述閘極絕緣膜當中至少任一者的開口與前述電容器配線連接。
  14. 如請求項2之薄膜電晶體陣列，其中至少依序具有：具有前述源極電極、前述列配線及前述汲極電極的層；閘極絕緣膜；具有前述閘極電極及前述行配線的層；層間絕緣膜；具有前述電容器電極及前述電容器配線的層；電容器絕緣膜；及具有前述畫素電極的層，前述電容器連接配線是在以下各層中的至少任一層，且連接於前述電容器配線：具有前述電容器電極及前述電容器配線的層；具有前述源極電極、前述列配線及前述汲極電極的層；及具有前述閘極電極及前述行配線的層。
  15. 如請求項14之薄膜電晶體陣列，其中電容器連接配線，是經由形成於前述層間絕緣膜及前述閘極絕緣膜當中至少任一者的開口與電容器配線連接。
  16. 如請求項2之薄膜電晶體陣列，其中至少依序具有：具有前述閘極電極、前述行配線及連接於前述汲極電極的汲極副電極之層；閘極絕緣膜；具有前述源極電極、前述列配線、前述汲極電極、前述電容器電極及前述電容器配線之層； 層間絕緣膜；及具有前述畫素電極之層，前述電容器連接配線，是在以下各層中的至少任一層，且連接於前述電容器配線：具有前述源極電極、前述列配線、前述汲極電極、前述電容器電極及前述電容器配線之層；具有前述閘極電極、前述行配線及前述汲極副電極之層。
  17. 如請求項16之薄膜電晶體陣列，其中前述電容器連接配線，是經由形成於前述閘極絕緣膜的開口與前述電容器配線連接。
  18. 如請求項2之薄膜電晶體陣列，其中至少依序具有：具有前述源極電極、前述列配線、前述汲極電極、前述電容器電極及前述電容器配線之層；閘極絕緣膜；具有前述閘極電極、前述行配線及連接於前述汲極電極的汲極副電極之層；層間絕緣膜；及具有前述畫素電極之層，前述電容器連接配線，是在以下各層中的至少任一層，且連接於前述電容器配線：具有前述源極電極、前述列配線、前述汲極電極、前述電容器電極及前述電容器配線之層；具有前述閘極電極、前述行配線及前述汲極副電極之層。
  19. 如請求項18之薄膜電晶體陣列，其中 前述電容器連接配線，是經由形成於前述閘極絕緣膜的開口與前述電容器配線連接。
TW108131201A 2018-08-30 2019-08-30 薄膜電晶體陣列 TWI808249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018161979 2018-08-30
JP2018-161979 2018-08-30

Publications (2)

Publication Number Publication Date
TW202018956A TW202018956A (zh) 2020-05-16
TWI808249B true TWI808249B (zh) 2023-07-11

Family

ID=69644272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131201A TWI808249B (zh) 2018-08-30 2019-08-30 薄膜電晶體陣列

Country Status (6)

Country Link
US (1) US20210183903A1 (zh)
EP (1) EP3846199A4 (zh)
JP (1) JPWO2020045297A1 (zh)
CN (1) CN112640085A (zh)
TW (1) TWI808249B (zh)
WO (1) WO2020045297A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725073A (zh) * 2002-03-19 2006-01-25 精工爱普生株式会社 液晶显示装置和电光装置
TW201421698A (zh) * 2012-10-31 2014-06-01 Toppan Printing Co Ltd 薄膜電晶體陣列

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
JP4497601B2 (ja) * 1999-11-01 2010-07-07 シャープ株式会社 液晶表示装置の製造方法
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP2003150111A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd アクティブマトリクス型ｅｌ表示装置及びその駆動方法
JP3994752B2 (ja) 2002-02-08 2007-10-24 凸版印刷株式会社 リターナブルコンテナ
JP4932823B2 (ja) * 2006-03-06 2012-05-16 シャープ株式会社 アクティブマトリクス基板、表示装置及びテレビジョン受像機
CN101438337B (zh) * 2006-06-30 2012-07-18 夏普株式会社 Tft基板、包括该基板的显示面板和显示装置、tft基板制造方法
JP4187027B2 (ja) * 2006-09-13 2008-11-26 ソニー株式会社 表示装置
WO2008078441A1 (ja) * 2006-12-25 2008-07-03 Sharp Kabushiki Kaisha 液晶表示パネル、液晶表示素子、及び、液晶表示装置
JP5014810B2 (ja) * 2007-01-17 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置およびその製造方法
WO2012108334A1 (ja) * 2011-02-09 2012-08-16 シャープ株式会社 アクティブマトリクス基板、ｘ線センサ装置、表示装置
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6323055B2 (ja) * 2014-02-21 2018-05-16 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725073A (zh) * 2002-03-19 2006-01-25 精工爱普生株式会社 液晶显示装置和电光装置
TW201421698A (zh) * 2012-10-31 2014-06-01 Toppan Printing Co Ltd 薄膜電晶體陣列

Also Published As

Publication number Publication date
TW202018956A (zh) 2020-05-16
EP3846199A4 (en) 2021-10-27
US20210183903A1 (en) 2021-06-17
CN112640085A (zh) 2021-04-09
JPWO2020045297A1 (ja) 2021-09-24
WO2020045297A1 (ja) 2020-03-05
EP3846199A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US5606340A (en) Thin film transistor protection circuit
US8593438B2 (en) Electrophoretic display and electronic device
US20070182685A1 (en) Display device
US20030098935A1 (en) Liquid crystal display having reduced flicker
CN111009532A (zh) 显示装置
US8258556B2 (en) Thin film transistor, thin film transistor array panel, and display device
US20210183902A1 (en) Thin film transistor array
CN111474790A (zh) 阵列基板和液晶显示面板
US20240057421A1 (en) Array base plate, display panel and display apparatus
KR20050031945A (ko) 액티브 매트릭스형 표시 장치
TWI808249B (zh) 薄膜電晶體陣列
CN112563306A (zh) 显示设备
US8928829B2 (en) Display device
US6670936B1 (en) Liquid crystal display
JP4360128B2 (ja) 電気光学装置および電子機器
US8576207B2 (en) Self-emission type display and method for fabricating the same
US11935484B2 (en) Display panel and display apparatus
WO2021065870A1 (ja) 表示部品及び表示装置
CN105679220B (zh) 显示面板
US11644729B2 (en) Active matrix substrate and liquid crystal display device
EP4274403A1 (en) Display substrate and display apparatus
TWI821451B (zh) 薄膜電晶體陣列及其製造方法
JP2021057532A (ja) 表示部品及び表示装置
US10634963B2 (en) Thin-film transistor array and method for manufacturing the same
CN118285169A (zh) 显示面板以及显示装置