TWI807895B - 半導體結構及半導體結構的製作方法 - Google Patents
半導體結構及半導體結構的製作方法 Download PDFInfo
- Publication number
- TWI807895B TWI807895B TW111124585A TW111124585A TWI807895B TW I807895 B TWI807895 B TW I807895B TW 111124585 A TW111124585 A TW 111124585A TW 111124585 A TW111124585 A TW 111124585A TW I807895 B TWI807895 B TW I807895B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- alignment mark
- region
- semiconductor structure
- isolation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 44
- 238000002955 isolation Methods 0.000 claims abstract description 127
- 230000004888 barrier function Effects 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 10
- 230000000717 retained effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000523 sample Substances 0.000 abstract description 23
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000012858 packaging process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 314
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000012876 topography Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
本公開提供了一種半導體結構及半導體結構的製作方法，涉及半導體技術領域，半導體結構包括互連線層，互連線層包括第一區域和第二區域，第一區域上包括第一對準標記；隔離結構設置在互連線層的第二區域上；再分佈層隨形覆蓋互連線層的第一區域和隔離結構，再分佈層包括第二對準標記，第二對準標記位於第一對準標記上方。在本公開的半導體結構中，部分再分佈層覆蓋第一對準標記形成第二對準標記，第一對準標記的形貌轉移到第二對準標記，第二對準標記相對第一對準標記的偏差較小，進行封裝過程中，可以通過探針對再分佈層的第二對準標記進行識別，便於對半導體結構進行量測和定位封裝，提高了半導體結構的定位精度。
Description
本公開涉及半導體技術領域，尤其涉及半導體結構及半導體結構的製作方法。
半導體封裝向小型化、高集成度和多功能性方向發展，對於半導體封裝的可靠性的要求越來越高。為了確保封裝效果，在後段製程中，為了降低連線複雜度，通常在半導體結構的前段製程中，在半導體結構上形成對準標記，通過探針檢測對準標記，以提升製程封裝過程的可靠性。
但是，後段製程中，可能會在前段製程的半導體結構上覆蓋多層材料層，前段製程中的半導體結構的對準標記的形貌需要經過多次轉移，導致對準標記的形貌發生極大變化，影響探針檢測的精確度。
有鑑於此，本發明提出以下技術方案，以解決上述問題。
以下是對本公開詳細描述的主題的概述。本概述並非是為了限制請求項的保護範圍。
本公開提供了一種半導體結構及半導體結構的製作方法。
根據本公開的一實施例，提供了一種半導體結構，所述半導體結構包括：互連線層，所述互連線層包括第一區域和第二區域，所述互連線層的第一區域包括第一對準標記；隔離結構，所述隔離結構設置在所述互連線層的第二區域；再分佈層，所述再分佈層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述再分佈層包括第二對準標記，所述第二對準標記位於所述第一對準標記的上方。
其中，所述第一區域與所述第二區域相鄰，所述再分佈層覆蓋所述隔離結構的側壁。
其中，所述半導體結構還包括：介質層，所述介質層設置在所述互連線層的第一區域，所述介質層位於所述互連線層與所述再分佈層之間，所述介質層的厚度小於預設閾值。
其中，所述半導體結構還包括：阻擋層，所述阻擋層至少覆蓋所述隔離結構的頂部。
其中，所述阻擋層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述阻擋層位於所述再分佈層的下方。
其中，所述半導體結構包括功能區域，所述互連線層的第一區域與所述功能區域電性隔離。
其中，所述第一對準標記包括多個第一子標記，所述第二對準標記包括多個第二子標記；相鄰的所述第一子標記之間的間距為第一間距，相鄰的所述第二子標記之間的間距為第二間距，所述第二間距為所述第一間距的80%-98%。
根據本公開的另一實施例，提供了一種半導體結構的製作方法，所述半導體結構的製作方法包括：提供第一結構，所述第一結構包括互連線層以及隔離結構，所述互連線層包括第一區域和第二區域，所述互連線層的第一區域形成有第一對準標記，所述隔離結構形成於所述互連線層的第二區域；形成再分佈層，所述再分佈層隨形覆蓋所述互連線層的第一區域和所述隔離結構，部分所述再分佈層在所述第一對準標記的上方形成第二對準標記。
其中，所述第一對準標記包括多個第一子標記，所述第二對準標記包括多個第二子標記；相鄰的所述第一子標記之間的間距為第一間距，相鄰的所述第二子標記之間的間距為第二間距，所述第二間距為所述第一間距的80%-98%。
其中，提供第一結構，包括：提供互連線層；形成初始隔離層，所述初始隔離層覆蓋所述互連線層；去除位於所述互連線層的第一區域中的全部所述初始隔離層，暴露出所述第一對準標記的頂面和側壁以及所述互連線層的第一區域的部分頂面；或者，去除位於所述互連線層的第一區域中的部分所述初始隔離層，所述互連線層的第一區域中被保留的所述初始隔離層形成介質層；位於所述互連線層的第二區域中的所述初始隔離層被保留形成所述隔離結構。
其中，所述介質層的厚度小於預設閾值。
其中，形成初始隔離層，包括：沉積隔離材料，形成所述初始隔離層，所述初始隔離層覆蓋所述互連線層的頂面，所述初始隔離層的頂面為平面。
其中，所述半導體結構的製作方法，還包括：形成阻擋層，所述阻擋層至少覆蓋所述隔離結構的頂部，所述阻擋層位於所述隔離結構和所述互連線層之間。
其中，所述阻擋層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述阻擋層位於所述再分佈層下方。
其中，形成再分佈層之後，還包括：
通過熱退火工藝處理所述再分佈層。
本公開所提供的半導體結構及半導體結構的製作方法中，部分再分佈層覆蓋第一對準標記的外表面形成第二對準標記，第一對準標記的形貌轉移到第二對準標記，第二對準標記相對第一對準標記的偏差較小，通過探針在再分佈層的外表面識別第二對準標記的位置，從而更準確的量測定位元第一對準標記，降低連線複雜度，本公開所提供的半導體結構及半導體結構的製作方法便於對半導體結構進行量測、定位封裝，提高了半導體結構的定位精度。
在閱讀並理解了附圖和詳細描述後，可以明白其他方面。
為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合本公開實施例中的附圖，對公開實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本公開一部分實施例，而不是全部的實施例。基於本公開中的實施例，本領域技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。需要說明的是，在不衝突的情況下，本公開中的實施例及實施例中的特徵可以相互任意組合。
本公開實施例提供的半導體結構及半導體結構的製作方法，半導體結構包括互連線層，互連線層包括第一區域和第二區域，第一區域包括第一對準標記；隔離結構設置在互連線層的第二區域；再分佈層隨形覆蓋互連線層的第一區域和隔離結構，再分佈層包括第二對準標記，第二對準標記位於第一對準標記上方。部分再分佈層覆蓋第一對準標記的外表面形成第二對準標記，第一對準標記的形貌轉移到第二對準標記，第二對準標記相對第一對準標記的偏差較小，通過探針在再分佈層的外表面識別第二對準標記的位置，從而更準確的量測定位元第一對準標記，便於對半導體結構進行量測、定位封裝，提高了半導體結構的定位精度。
根據一個示例性實施例，本實施例提供了一種半導體結構，如第1圖-第7圖所示，本實施例中的半導體結構包括互連線層10，互連線層10包括第一區域11和第二區域12，互連線層10的第一區域11包括第一對準標記20。半導體結構還包括隔離結構30以及再分佈層40，隔離結構30設置在互連線層10的第二區域12，再分佈層40隨形覆蓋互連線層10的第一區域11和隔離結構30。再分佈層40包括第二對準標記50，第二對準標記50位於第一對準標記20上方。
在本實施例中，互連線層10設置於襯底上，襯底可以為半導體襯底，半導體襯底的材料可以包括矽（Si）、鍺（Ge）、或矽鍺（GeSi）、碳化矽（SiC）中的一種或多種；或者，還可以包括其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。第一對準標記20的材料可以包括金屬銅（Copper）、鋁（Aluminium）、鉻（Chromium）中的至少一種。再分佈層40的材料包括金屬材料，再分佈層40的材料可以包括為銅（Copper）、鋁（Aluminium）、鉻（Chromium）、鎘（Cadmium）、鎳（Nickel）、銀（Argentum）中的至少一種。
在一些可能的實施例中，互連線層10包括第一區域11和第二區域12，互連線層10的第二區域12為除第一區域11以外的其它區域，第一區域11與第二區域12相鄰，第一區域11與第二區域12形成整個互連線層10。隔離結構30覆蓋互連線層10的第二區域12。
隔離結構30可以包括單層結構或多層結構。其中，隔離結構30的材料可以包括氧化矽、氮化矽或氮氧化矽中的至少一種。如第1圖-第7圖所示，在本實施例中，隔離結構30包括依次覆蓋互連線層10的第一隔離層301、第二隔離層302以及第三隔離層303。第一隔離層301的材料包括氧化矽，第二隔離層302的材料包括氮化矽，第三隔離層303的材料包括氧化矽。
當然，可以理解的是，互連線層10除了包括第一區域11和第二區域12之外，還可以包括其他區域。在一些可能的實施例中，參照第6圖、第7圖，互連線層10包括功能區域13，功能區域13位於第二區域12，功能區域13構成第二區域12的部分結構，且互連線層10的第一區域11和功能區域13電性隔離。其中，功能區域13中形成有功能器件，例如，功能區域13中可以形成有存儲陣列，第一區域11和功能區域13電性隔離，能夠避免第一區域11的器件和功能區域13的功能器件電導通，以免第一區域11的器件干擾功能區域13中的功能器件。
如第1圖-第7圖所示，第一對準標記20設置在互連線層10的第一區域11，第一對準標記20和功能區域13中的器件電性隔離。隔離結構30的頂面高於第一對準標記20的頂面，再分佈層40連續覆蓋隔離結構30的頂面和側壁以及第一對準標記20的外表面。
再分佈層40隨形覆蓋第一對準標記20和隔離結構30，覆蓋第一對準標記20的外表面的再分佈層40形成第二對準標記50，即再分佈層40的部分結構形成第二對準標記50，第二對準標記50覆蓋第一對準標記的外表面，第二對準標記50的形貌和第一對準標記20的形貌相似。本實施例中的“形貌相似”類似於數學中的“相似”，比如，第二對準標記50的形貌和第一對準標記20的形貌相似，雖然第二對準標記50和第一對準標記20的尺寸不同，但第二對準標記50和第一對準標記20形狀相同。
在一些可能的實施例中，如第1圖-第7圖所示，第一對準標記20包括多個第一子標記21，多個第一子標記21彼此獨立設置，任意相鄰的兩個第一子標記21之間的間距可以相同或不同。當然，可以理解的是，第一子標記21的數量根據實際需求設定，第一對準標記20也可以僅包括一個第一子標記21。第二對準標記50包括多個第二子標記51，多個第二子標記51和多個第一子標記21一一對應設置，每個第二子標記51覆蓋與其對應的第一子標記21。可以理解的是，當第一子標記21的數量為一個時，第二子標記51的數量也為一個。
在一些實施例中，如第1圖-第7圖所示，相鄰的兩個第一子標記21之間的間距為第一間距W1，相鄰的兩個第二子標記51之間的間距為第二間距W2，第二間距W2為第一間距W1的80%-98%，每個第一子標記21的形貌轉移到位於其上方的第二子標記51。本實施例中，通過控制再分佈層40的厚度，以使第二間距W2為第一間距W1的80%-98%，避免再分佈層40太厚將相鄰的兩個第一子標記21之間的溝槽填平，導致難以通過探針檢測到第二對準標記50的問題。示例性的，第二間距W2可以為第一間距W1的80%、82%、84%、85%、87%、89%、90%、92%、94%、95%、97%或98%。
在一些實施例中，第一子標記21在互連線層10上形成的投影可以為三角形、四邊形或直角折線形，則第二子標記51在互連線層10上形成的投影是與第一子標記21的投影相似的三角形、四邊形或直角折線形，第一子標記21和第二子標記51具有相同的高寬比。本實施例中，以第一子標記21在互連線層10上形成的投影為正方形，覆蓋在第一子標記21上的第二子標記51在互連線層10上形成的投影同樣為正方形作為示例，對本實施例的半導體結構進行說明。
第二子標記51的形貌和第一子標記21的形貌具有高相似性，通過探針劃過再分佈層40的外表面時，可以通過高度差的變化定位第二子標記51的位置，以量測定位元第一子標記21的位置，提高了探針檢測的精度。
在一些實施例中，第一子標記21還可以包括缺口或凸起，相應的，第二子標記51具有和第一子標記21的缺口或凸起相似的缺口或凸起。在後續製程中，通過探針劃過再分佈層40的外表面，通過第二子標記51的缺口或凸起與其它區域產生對比，識別第二子標記51的位置並根據第二子標記51定位第一子標記21的位置，缺口或凸起能使探針探測的更加精準，降低了探測檢測失敗的機率。
本實施例的半導體結構，再分佈層40的部分結構覆蓋第一對準標記20形成第二對準標記50，以使第一對準標記20的形貌轉移到第二對準標記50中，確保第二對準標記50和第一對準標記20的形貌具有高相似度，以使後續製程中，通過探針劃過再分佈層40的外表面進行能夠根據第二對準標記50的形貌定位第一子標記21的位置和形貌，提高了探針對半導體結構進行定位的檢測精度，同時降低了檢測難度。
在一些實施例中，如第2圖-第14圖所示，半導體結構還包括介質層90，介質層90的材料可以包括氧化矽、氮化矽或氮氧化矽中的至少一種。介質層90設置在互連線層10的第一區域11，介質層90位於互連線層10與再分佈層40之間，介質層90的厚度小於預設閾值。介質層90和隔離結構30可以連接成一體。當然，可以理解的是，介質層90和隔離結構30也可以為分體結構。
在一個示例中，介質層90設置位於第一對準標記20和第二對準標記50之間，預設閾值為第一對準標記20的高度的十分之一，即介質層90的厚度小於第一對準標記20的高度的十分之一，避免介質層90的厚度太大導致第一對準標記20的形貌經過介質層90的轉移發生形變，確保第一對準標記20的形貌能夠良好的轉移到第二對準標記50，以使後續通過探針測試再分佈層40的外表面定位第一對準標記20的檢測結果更加準確。
在一些實施例中，如第1圖-第15圖所示，半導體結構還包括阻擋層60，阻擋層60的材料包括鉭（Tantalum）或鉭的化合物、鈦（Titanium）或鈦的化合物。阻擋層60至少覆蓋互連線層10的第二區域12上隔離結構30的頂部。在一個示例中，如第2圖所示，阻擋層60可以隨形覆蓋互連線層10的第一區域11和隔離結構30，阻擋層60位於再分佈層40下方，防止再分佈層40中的材料向互連線層10中擴散，以免互連線層10被污染。
在一個示例中，如第1圖-第6圖所示，功能區域13位於第二區域12，第二區域12中還設置有電隔離結構（圖中未示出），電隔離結構用於電隔離第一區域11和功能區域13。因此，在本示例中，為了防止再分佈層40中的材料向功能區域13中擴散，可以只在第二區域12的頂面設置阻擋層60，也即阻擋層60可以僅覆蓋隔離結構30的頂面，即可避免造成功能區域13中的器件污染。
如第3圖所示，本公開一示例性的實施例提供的半導體結構的製作方法，包括如下的步驟：
步驟S110：提供第一結構，第一結構包括互連線層以及隔離結構，互連線層包括第一區域和第二區域，互連線層的第一區域形成有第一對準標記，隔離結構形成於互連線層的第二區域。
如第1圖-第14圖所示，本實施例中的第一結構70為進行後段製程的半導體結構，互連線層10設置於襯底上，襯底可以為半導體襯底，半導體襯底的材料可以包括矽（Si）、鍺（Ge）、或矽鍺（GeSi）、碳化矽（SiC）中的一種或多種；或者，還可以包括其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。
參照第2圖-第7圖所示，互連線層10包括第一區域11和第二區域12，互連線層10的第二區域12為除第一區域11以外的其它區域，第一區域11與第二區域12相鄰，第一區域11與第二區域12形成整個互連線層。隔離結構30覆蓋互連線層10的第二區域12，且隔離結構30的頂面高於第一對準標記20的頂面。其中，隔離結構30的材料可以包括氧化矽、氮化矽或氮氧化矽中的至少一種。第一對準標記20的材料可以包括金屬銅（Copper）、鋁（Aluminium）、鉻（Chromium）中的至少一種。
在一些實施例中，參照第6圖、第7圖，第一結構70的互連線層10包括功能區域13，功能區域13位於第二區域12中，且互連線層10的第一區域11和功能區域13電性隔離。由於第一對準標記20設置在互連線層10的第一區域11，且第一區域11與功能區域13之間電性隔離，因此，第一對準標記20和功能區域13中的器件電性隔離，以免第一區域11的器件和功能區域13的功能器件電導通對功能區域13產生干擾。
步驟S120：形成再分佈層，再分佈層隨形覆蓋互連線層的第一區域和隔離結構，部分再分佈層在第一對準標記的上方形成第二對準標記。
如第1圖-第14圖所示，在形成再分佈層40的過程中，可以選用化學氣相沉積工藝（Chemical Vapor Deposition，CVD）、物理氣相沉積工藝（Physical Vapor Deposition，PVD）、原子層沉積工藝（Atomic Layer Deposition，ALD）或濺射（sputtering）中的任一種沉積工藝沉積導電材料，導電材料隨形覆蓋互連線層10的第一區域11和隔離結構30，形成再分佈層40。位於第一區域11的再分佈層40的部分結構隨形覆蓋第一對準標記20，形成了覆蓋第一對準標記20的外側壁的第二對準標記50。
本實施例的半導體結構的製作方法，將第一對準標記的形貌轉移到第二對準標記，以便後續通過探針在再分佈層的表面根據第二對準標記，從而更準確的量測定位元第一對準標記，降低連線複雜度，在再分佈層表面即可量測、定位，提高了半導體結構的量測和定位對準的精度。
根據一個示例性實施例，本實施例是對上述實施例的步驟S110提供第一結構的進一步說明。在實施過程中，如第7圖所示，形成於第一區域11的第一對準標記20包括多個第一子標記21，相鄰的兩個第一子標記21之間的間距為第一間距W1，第一子標記21在互連線層10上形成的投影可以為三角形、四邊形或直角折線形。
如第1圖-第7圖所示，本實施例形成的第二對準標記50包括多個第二子標記51，第二子標記51的數量和第一子標記21的數量相同，且每個第二子標記51對應覆蓋在一個第一子標記21的外表面。其中，第二子標記51在互連線層10上形成的投影與其覆蓋的第一子標記21的投影相似的三角形、四邊形或直角折線形。相鄰的兩個第二子標記51之間的間距為第二間距W2，第二間距W2為第一間距W1的80%-98%。示例性的，第二間距W2可以為第一間距W1的80%、82%、84%、85%、87%、89%、90%、92%、94%、95%、97%或98%。
在一些實施例中，第一子標記21的高度為第一高度，第二子標記51的高度為第二高度，第二高度和第一高度的比值為1.1~1.2:1。
本實施例形成的半導體結構，第二子標記與其對應覆蓋的第一子標記具有相同的高寬比，每個第一子標記的形貌轉移到位於其上方的第二子標記。
在一些實施例中，第一子標記21還可以包括缺口或凸起，第二子標記51具有和第一子標記21的缺口或凸起相似的缺口或凸起。在後續通過探針進行檢測時，根據缺口或凸起與其它區域產生對比進行定位，以使探針探測的更加精準，避免了探測檢測失敗的情況。
如第4圖所示，本公開一示例性的實施例提供的一種半導體結構的製作方法，包括如下的步驟：
步驟S210：提供互連線層。
如第1圖-第7圖所示，本實施例中的互連線層10為進行後段製程的半導體結構，互連線層10的結構和上述實施例相同，在此不再贅述。
步驟S220：形成初始隔離層，初始隔離層覆蓋互連線層。
如第1圖-第8圖所示，形成初始隔離層31可以採用以下方法：通過原子層沉積工藝、化學氣相沉積工藝、物理氣相沉積工藝或濺射工藝中的任一種沉積工藝沉積隔離材料，以形成初始隔離層31，初始隔離層31覆蓋互連線層10的頂面。如第1圖-第9圖所示，通過化學機械研磨（Chemical Mechanical Polish，CMP）工藝將初始隔離層31的頂面研磨平整，以便後續在初始隔離層31的頂面形成遮罩層。
步驟S230：形成初始阻擋層，初始阻擋層覆蓋初始隔離層的頂面。
在實施該步驟的過程中，如第1圖-第1圖0所示，通過上述任一種沉積工藝沉積阻擋材料，阻擋材料覆蓋在初始隔離層31的頂面形成初始阻擋層61，初始阻擋層61用於防止後續沉積形成的再分佈層40的材料向初始隔離層31中滲透，造成其它器件污染。
步驟S240：去除位於互連線層的第一區域中的全部初始隔離層，暴露出第一對準標記的頂面和側壁以及互連線層的第一區域的部分頂面。
如第1圖-第11圖所示，在初始阻擋層61的頂面形成遮罩層80，遮罩層80位於互連線層10的第二區域12的上方，刻蝕去除遮罩層80暴露出的初始阻擋層61，將遮罩層80的圖案轉移到初始阻擋層61。再根據初始阻擋層61刻蝕初始隔離層31，以互連線層10的頂面作為刻蝕停止層，去除位於互連線層10的第一區域11的全部初始隔離層31，以將遮罩層80的圖案延伸到初始隔離層31中。如第11圖、第12圖所示，位於互連線層10的第二區域12中的初始隔離層31被保留形成隔離結構30。位於互連線層10的第二區域12中的初始阻擋層61被保留形成阻擋層60，阻擋層60覆蓋互連線層10的第二區域12中的隔離結構30的頂部，阻擋層60位於隔離結構30和後續形成的再分佈層40之間。
如第1圖-第12圖所示，隔離結構30的側壁將互連線層10的第一區域11圍合成凹槽，凹槽暴露出第一對準標記20的頂面和側壁以及互連線層10的第一區域11的頂面。
步驟S250：形成再分佈層，再分佈層隨形覆蓋互連線層的第一區域和隔離結構，部分再分佈層在第一對準標記的上方形成第二對準標記。
如第1圖-第12圖所示，本實施例中形成再分佈層40的步驟和上述實施例的步驟S120的實施方式相同，在此不再贅述。
本實施例的製作方法，位於互連線層的第一區域的再分佈層直接覆蓋在第一對準標記的外表面形成為第二對準標記，第一對準標記的形貌直接轉移到第二對準標記，第二對準標記的深寬比的比例合理，第二對準標記的形貌滿足光刻機和套准量測機台的光學要求，在後續通過探針劃過第二對準標記的外表面對半導體結構進行套准量測或定位檢測時，探針能夠精確靈敏的檢測到第二對準標記，以根據第二對準標記確定第一對準標記的位置，從而對半導體結構進行套准或定位對準。
根據一個示例性實施例，本實施例相對上述實施例，又增加了以下步驟，以對再分佈層40進行處理：
步驟S260：通過熱退火工藝處理再分佈層。
本實施例中，將半導體結構置於熱退火腔室中，高溫退火處理半導體結構，示例性的，可以採用快速熱退火（rapid thermal anneal，RTA）或是爐管退火（furnace anneal）。例如，可以將半導體結構置於900℃~1200℃的熱退火腔室進行快速熱退火處理。或者，還可以將半導體結構置於600℃~800℃的爐管退火，退火處理設置為10min~120min。
經過熱退火處理，參照第1圖，再分佈層40材料更加緊密、更加規則，減小再分佈層40的內部材料之間的間隙，再分佈層40的外表面更加平滑均勻，消除了再分佈層40的外表面的表面應力，減少再分佈層40的變形與裂紋傾向，且能夠進一步提高再分佈層40的電性能。
本實施例中，通過熱退火工藝對再分佈層進行加工，以使再分佈層的外表面平滑且無應力，探針劃過再分佈層的外表面檢測第二對準標記時，減小了再分佈層的外表面的大顆粒對探針的損耗，以使探針能夠保持較高的靈敏度，提高了探針的使用壽命，降低了檢測成本。
如第5圖所示，本公開一示例性的實施例提供的一種半導體結構的製作方法，包括如下的步驟：
步驟S310：提供互連線層。
如第1圖-第7圖所示，本實施例中的互連線層10為進行後段製程的半導體結構，互連線層10的結構和上述實施例相同，在此不再贅述。
步驟S320：形成初始隔離層，初始隔離層覆蓋互連線層。
本實施例中，步驟S320的實施方式和上述實施例中步驟S220的實施方式相同，在此不再贅述。
步驟S330：去除位於互連線層的第一區域中的部分初始隔離層，互連線層的第一區域中被保留的初始隔離層形成介質層。
如第1圖-第13圖所示，直接在初始隔離層31的頂面形成遮罩層80，根據遮罩層80刻蝕去除位於互連線層10的第一區域11中的部分初始隔離層31。如第1第3圖、14所示，互連線層10的第一區域11中的部分初始隔離層被保留形成介質層90，位於互連線層10的第二區域12中的初始隔離層31被保留形成隔離結構30。
如第1圖-第14圖所示，在本實施例中，介質層90的厚度小於預設閾值。預設閾值為第一對準標記20的高度的十分之一，即介質層90的厚度小於第一對準標記20的高度的十分之一，避免介質層90的厚度太大導致第一對準標記20的形貌經過介質層90的轉移發生形變，確保第一對準標記20的形貌能夠良好的轉移到第二對準標記50，以使後續通過探針測試再分佈層40的外表面的檢測結果更加準確。
步驟S340：形成阻擋層，阻擋層隨形覆蓋互連線層的第一區域和隔離結構。
如第1圖-第15圖所示，沉積阻擋材料形成阻擋層60，部分阻擋層60覆蓋介質層90，另一部分阻擋層60覆蓋隔離結構30的頂面和側壁，覆蓋介質層90的阻擋層60位於互連線層10的第一區域11，第一對準標記20的形貌通過介質層90轉移到覆蓋介質層90的部分阻擋層60中。
在本實施例中，阻擋層60的厚度小於預設閾值，預設閾值為第一對準標記20的高度的十分之一，即阻擋層60的厚度小於第一對準標記20的高度的十分之一，避免阻擋層60的厚度太大導致第一對準標記20的形貌經過介質層90和阻擋層60的轉移變形。
步驟S350：形成再分佈層，再分佈層隨形覆蓋互連線層的第一區域和隔離結構，部分再分佈層在第一對準標記的上方形成第二對準標記。
本實施例中形成再分佈層40的步驟和上述實施例步驟S250的實施方式相同，在此不再贅述。
如第1圖-第15圖所示，本實施例形成的再分佈層隨形覆蓋阻擋層60，阻擋層60位於隔離結構60和再分佈層40之間。位於互連線層10的第一區域11的部分再分佈層40形成第二對準標記50，第二對準標記50覆蓋第一對準標記20的外表面，第一對準標記20的形貌經過介質層90和阻擋層60轉移至第二對準標記50，第二對準標記50具有和第一對準標記20相似的形貌。
步驟S360：通過熱退火工藝處理再分佈層。
本實施例中熱退火工藝的步驟和上述實施例步驟S260的實施方式相同，在此不再贅述。
本實施例的製作方法，去除位於互連線層的第一區域的部分初始隔離層後，再沉積形成阻擋層，以使阻擋層覆蓋隔離結構的頂面、側壁以及介質層，阻擋層能夠避免再分佈層中的材料向隔離結構和介質層中擴散造成功能區域污染，阻擋層保護功能區域的效果更好。
本說明書中各實施例或實施方式採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分相互參見即可。
在本說明書的描述中，參考術語“實施例”、“示例性的實施例”、“一些實施方式”、“示意性實施方式”、“示例”等的描述意指結合實施方式或示例描述的具體特徵、結構、材料或者特點包含於本公開的至少一個實施方式或示例中。
在本說明書中，對上述術語的示意性表述不一定指的是相同的實施方式或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施方式或示例中以合適的方式結合。
在本公開的描述中，需要說明的是，術語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水準”、“內”、“外”等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本公開和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本公開的限制。
可以理解的是，本公開所使用的術語“第一”、“第二”等可在本公開中用於描述各種結構，但這些結構不受這些術語的限制。這些術語僅用於將第一個結構與另一個結構區分。
在一個或多個附圖中，相同的元件採用類似的附圖標記來表示。為了清楚起見，附圖中的多個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本公開的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本公開。但正如本領域技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本公開。
最後應說明的是：以上各實施例僅用以說明本公開的技術方案，而非對其限制；儘管參照前述各實施例對本公開進行了詳細的說明，本領域技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本公開各實施例技術方案的範圍。
10:互連線層
11:第一區域
12:第二區域
13:功能區域
20:第一對準標記
21:第一子標記
30:隔離結構
301:第一隔離層
302:第二隔離層
303:第三隔離層
31:初始隔離層
40:再分佈層
50:第二對準標記
51:第二子標記
60:阻擋層
61:初始阻擋層
70:第一結構
80:遮罩層
90:介質層
W1:第一間距
W2:第二間距
第1圖為根據一示例性實施例示出的半導體結構的示意圖；
第2圖為根據一示例性實施例示出的半導體結構的示意圖；
第3圖為根據一示例性實施例示出的半導體結構的製作方法的流程圖；
第4圖為根據一示例性實施例示出的半導體結構的製作方法的流程圖；
第5圖為根據一示例性實施例示出的半導體結構的製作方法的流程圖；
第6圖為根據一示例性實施例示出的互連線層的俯視圖；
第7圖為第6圖中示出的A-A截面的示意圖；
第8圖為根據一示例性實施例示出的形成初始隔離層的A-A截面的示意圖；
第9圖為根據一示例性實施例示出的研磨初始隔離層的頂面的A-A截面的示意圖；
第10圖為根據一示例性實施例示出的形成初始阻擋層的A-A截面的示意圖；
第11圖為根據一示例性實施例示出的形成遮罩層的A-A截面的示意圖；
第12圖為根據一示例性實施例示出的第一結構的A-A截面的示意圖；
第13圖為根據一示例性實施例示出的形成遮罩層的A-A截面的示意圖；
第14圖為根據一示例性實施例示出的第一結構的A-A截面的示意圖；
第15圖為根據一示例性實施例示出的形成阻擋層的A-A截面的示意圖。
10:互連線層
21:第一子標記
30:隔離結構
301:第一隔離層
302:第二隔離層
303:第三隔離層
40:再分佈層
50:第二對準標記
51:第二子標記
60:阻擋層
W2:第二間距
Claims (10)
- 一種半導體結構，所述半導體結構包括：互連線層，所述互連線層包括第一區域和第二區域，所述互連線層的第一區域包括第一對準標記；隔離結構，所述隔離結構設置在所述互連線層的第二區域，所述隔離結構的頂面高於所述第一對準標記的頂面；以及再分佈層，所述再分佈層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述再分佈層包括第二對準標記，所述第二對準標記位於所述第一對準標記的上方。
- 如請求項1所述的半導體結構，其中，所述第一區域與所述第二區域相鄰，所述再分佈層覆蓋所述隔離結構的側壁。
- 如請求項1所述的半導體結構，其中，所述半導體結構還包括：介質層，所述介質層設置在所述互連線層的第一區域，所述介質層位於所述互連線層與所述再分佈層之間，所述介質層的厚度小於預設閾值。
- 如請求項1所述的半導體結構，其中，所述半導體結構還包括：阻擋層，所述阻擋層至少覆蓋所述隔離結構的頂部；優選地，所述阻擋層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述阻擋層位於所述再分佈層的下方。
- 如請求項1所述的半導體結構，其中，所述半導體結構包括功能區域，所述互連線層的第一區域與所述功能區域電性隔離。
- 如請求項1所述的半導體結構，其中，所述第一對準標記包括多個第一子標記，所述第二對準標記包括多個第二子標記； 相鄰的所述第一子標記之間的間距為第一間距，相鄰的所述第二子標記之間的間距為第二間距，所述第二間距為所述第一間距的80%-98%。
- 一種半導體結構的製作方法，其中，所述半導體結構的製作方法包括：提供第一結構，所述第一結構包括互連線層以及隔離結構，所述互連線層包括第一區域和第二區域，所述互連線層的第一區域形成有第一對準標記，所述隔離結構形成於所述互連線層的第二區域，所述隔離結構的頂面高於所述第一對準標記的頂面；以及形成再分佈層，所述再分佈層隨形覆蓋所述互連線層的第一區域和所述隔離結構，部分所述再分佈層在所述第一對準標記的上方形成第二對準標記。
- 如請求項7所述的半導體結構的製作方法，其中，所述第一對準標記包括多個第一子標記，所述第二對準標記包括多個第二子標記；相鄰的所述第一子標記之間的間距為第一間距，相鄰的所述第二子標記之間的間距為第二間距，所述第二間距為所述第一間距的80%-98%。
- 如請求項7所述的半導體結構的製作方法，其中，在該提供第一結構的步驟中，還包括：提供互連線層；形成初始隔離層，所述初始隔離層覆蓋所述互連線層；去除位於所述互連線層的第一區域中的全部所述初始隔離層，暴露出所述第一對準標記的頂面和側壁以及所述互連線層的第一區域的部分頂面；或者，去除位於所述互連線層的第一區域中的部分所述初始隔離層，所述互連線層的第一區域中被保留的所述初始隔離層形成介質層；以及位於所述互連線層的第二區域中的所述初始隔離層被保留形成所述隔離結構； 優選地，所述介質層的厚度小於預設閾值；優選地，形成初始隔離層，包括：沉積隔離材料，形成所述初始隔離層，所述初始隔離層覆蓋所述互連線層的頂面，所述初始隔離層的頂面為平面。
- 如請求項9所述的半導體結構的製作方法，其中，所述半導體結構的製作方法，還包括：形成阻擋層，所述阻擋層至少覆蓋所述隔離結構的頂部，所述阻擋層位於所述隔離結構和所述互連線層之間；優選地，所述阻擋層隨形覆蓋所述互連線層的第一區域和所述隔離結構，所述阻擋層位於所述再分佈層下方；優選地，形成再分佈層之後，還包括：通過熱退火工藝處理所述再分佈層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210462528.5A CN114628503B (zh) | 2022-04-29 | 2022-04-29 | 半导体结构及半导体结构的制作方法 |
| CN202210462528.5 | 2022-04-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI807895B true TWI807895B (zh) | 2023-07-01 |
| TW202343732A TW202343732A (zh) | 2023-11-01 |
Family
ID=81906623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111124585A TWI807895B (zh) | 2022-04-29 | 2022-06-30 | 半導體結構及半導體結構的製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230352420A1 (zh) |
| CN (1) | CN114628503B (zh) |
| TW (1) | TWI807895B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938364A (zh) * | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种在铜制程mim电容工艺中采用对准标记的方法 |
| TW201721779A (zh) * | 2015-09-25 | 2017-06-16 | 英特爾公司 | 具有超高密度互連能力的混合間距封裝體 |
| TW201807753A (zh) * | 2016-08-19 | 2018-03-01 | 台灣積體電路製造股份有限公司 | 半導體封裝及其形成方法 |
| US20210366823A1 (en) * | 2020-05-21 | 2021-11-25 | Intel Corporation | Back end of line integration for self-aligned vias |
| US20210375745A1 (en) * | 2020-06-02 | 2021-12-02 | Intel Corporation, Santa Clara, CA | Directed self-assembly structures and techniques |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280295A (ja) * | 2001-03-22 | 2002-09-27 | Sony Corp | 半導体素子の製造方法および撮像素子の製造方法 |
| DE10227304A1 (de) * | 2002-06-19 | 2004-01-15 | Infineon Technologies Ag | Verfahren zum Belichten eines Halbleiterwafers in einem Belichtungsapparat |
-
2022
- 2022-04-29 CN CN202210462528.5A patent/CN114628503B/zh active Active
- 2022-06-10 US US17/806,361 patent/US20230352420A1/en active Pending
- 2022-06-30 TW TW111124585A patent/TWI807895B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938364A (zh) * | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种在铜制程mim电容工艺中采用对准标记的方法 |
| TW201721779A (zh) * | 2015-09-25 | 2017-06-16 | 英特爾公司 | 具有超高密度互連能力的混合間距封裝體 |
| TW201807753A (zh) * | 2016-08-19 | 2018-03-01 | 台灣積體電路製造股份有限公司 | 半導體封裝及其形成方法 |
| US20210366823A1 (en) * | 2020-05-21 | 2021-11-25 | Intel Corporation | Back end of line integration for self-aligned vias |
| US20210375745A1 (en) * | 2020-06-02 | 2021-12-02 | Intel Corporation, Santa Clara, CA | Directed self-assembly structures and techniques |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202343732A (zh) | 2023-11-01 |
| CN114628503B (zh) | 2022-11-29 |
| CN114628503A (zh) | 2022-06-14 |
| US20230352420A1 (en) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9773739B2 (en) | Mark structure and fabrication method thereof | |
| US6888260B2 (en) | Alignment or overlay marks for semiconductor processing | |
| KR20060135122A (ko) | 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법. | |
| JP2002329662A (ja) | オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法 | |
| TW202006886A (zh) | 利用選擇性雙層介電質再生長的完全自對準介層窗 | |
| US12218073B2 (en) | Semiconductor marks and forming methods thereof | |
| KR20090095611A (ko) | 반도체 제조 중 의도하지 않은 입자의 존재를 검출하기 위한 방법 및 시스템 | |
| TWI807895B (zh) | 半導體結構及半導體結構的製作方法 | |
| TWI330590B (en) | Method of selecting photomask blank substrates | |
| US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
| CN115241155A (zh) | 电容测试器件及其制作方法 | |
| WO2022205726A1 (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
| JP2005043159A (ja) | 圧力センサ | |
| US20120231564A1 (en) | Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same | |
| KR20070018527A (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| CN111128770B (zh) | 铝垫的形成方法以及包含铝垫的器件 | |
| WO2019024340A1 (zh) | 一种应力传感器结构及其制作方法 | |
| CN106158890B (zh) | 影像感应器 | |
| US20080318389A1 (en) | Method of forming alignment key of semiconductor device | |
| CN219642834U (zh) | 半导体器件 | |
| TWI550697B (zh) | 半導體元件的製作以及檢測方法 | |
| JP7411826B2 (ja) | 半導体構造及びその製造方法 | |
| JP2010232669A (ja) | 半導体装置及び半導体製造方法 | |
| KR100559619B1 (ko) | 중첩도 측정용 정렬 마크 및 그 제조 방법 | |
| CN116705766A (zh) | 半导体器件、其制作方法及其量测方法 |