CN115241155A - 电容测试器件及其制作方法 - Google Patents

电容测试器件及其制作方法 Download PDF

Info

Publication number
CN115241155A
CN115241155A CN202210877351.5A CN202210877351A CN115241155A CN 115241155 A CN115241155 A CN 115241155A CN 202210877351 A CN202210877351 A CN 202210877351A CN 115241155 A CN115241155 A CN 115241155A
Authority
CN
China
Prior art keywords
electrode
layer
electrodes
capacitance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210877351.5A
Other languages
English (en)
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210877351.5A priority Critical patent/CN115241155A/zh
Publication of CN115241155A publication Critical patent/CN115241155A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种电容测试器件及其制作方法。电容测试器件包括：衬底；多个电容结构，设置于衬底上，每一个电容结构均包括第一电极、第二电极以及设置于第一电极和第二电极之间的介电层；其中，至少两个电容结构具有面积不同的第一电极，以及面积均相同的第二电极。本公开实施例所提供的电容测试器件中，在衬底上直接形成多个电容结构，多个电容结构中的至少部分电容结构具有面积不同的第一电极以及面积相同的第二电极，如此，能够对各个电容结构直接进行测试，从而直接测试出电容的特性，一方面能够提高测试效率，减少研发周期，另一方面能够排除掉其他干扰因素的影响，从而保证测试的准确性。

Description

电容测试器件及其制作方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种电容测试器件及其制作方法。
背景技术
在半导体器件的开发、生产制造等过程中，均需要对存储器件中的电容或介电材料的各项特性进行研究和测试，然而，现有的测试过程存在着测试困难、测试数据不准确，且会导致开发周期的延长。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种电容测试器件及其制作方法。
本公开的第一方面提供一种电容测试器件，所述电容测试器件包括：
衬底；
多个电容结构，设置于所述衬底上，每一个所述电容结构均包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介电层；
其中，至少两个所述电容结构具有面积不同的第一电极，以及面积均相同的第二电极。
根据本公开的一些实施例，多个所述电容结构包括至少一行沿第一方向间隔排布的所述电容结构，位于同一行的所述电容结构的第一电极的面积各不相同。
根据本公开的一些实施例，位于同一行沿所述第一方向的所述电容结构的第一电极的面积依次减小，第二电极的面积相同。
根据本公开的一些实施例，位于同一行沿所述第一方向的所述电容结构的第一电极的面积呈线性关系依次减小。
根据本公开的一些实施例，所述电容结构为平面电容。
根据本公开的一些实施例，同一所述电容结构中，所述介电层的面积大于等于所述第一电极的面积且小于所述第二电极的面积，所述第一电极的顶面和部分所述第二电极的顶面露出。
根据本公开的一些实施例，所述第二电极和所述第一电极均呈矩形，所述第一电极的宽度与所述第二电极的宽度相等，所述第一电极的长度小于所述第二电极的长度。
根据本公开的一些实施例，位于同一行的所述第一电极和所述第二电极的中心在所述衬底上的投影位于同一条直线上，所述直线与所述行的方向一致。
根据本公开的一些实施例，位于同一行沿所述第一方向的所述电容结构中，各相邻第一电极之间的中心间距均相等。
本公开的第二方面提供一种电容测试器件的制作方法，所述电容测试器件的制作方法包括：
提供衬底；
在所述衬底上形成多个电容结构，每个所述电容结构均包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介电层，至少两个所述电容结构具有面积不同的第一电极，以及面积均相同的第二电极。
根据本公开的一些实施例，所述在所述衬底上形成多个电容结构，包括：
在所述衬底上形成堆叠结构，所述堆叠结构包括保护层、阻挡层、第一电极层、初始介电层和第二电极层；
刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，保留的所述第一电极层构成所述第二电极，保留的所述初始介电层构成所述介电层，保留的所述第二电极层构成所述第一电极。
根据本公开的一些实施例，所述刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，包括：
在所述第二电极层上形成第一掩膜层，所述第一掩膜层包括至少一行沿第一方向间隔排布的第一预设图案，位于同一行沿所述第一方向的所述第一预设图案的面积依次减小；
以所述第一掩膜层为掩膜，刻蚀所述第二电极层和所述初始介电层，得到所述第一电极和所述介电层。
根据本公开的一些实施例，不同的所述第一预设图案的面积呈线性关系依次减小。
根据本公开的一些实施例，位于同一行沿所述第一方向的所述第一预设图案中，各相邻第一预设图案之间的中心间距均相等。
根据本公开的一些实施例，所述刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，还包括：
形成第二掩膜层，所述第二掩膜层包括至少一行沿所述第一方向间隔排布的第二预设图案，所述第二预设图案覆盖所述第一电极以及所述第一电极层中靠近所述第一电极的部分区域，位于同一行沿所述第一方向的各所述第二预设图案的面积均相等；
以所述第二掩膜层为掩膜，刻蚀所述第一电极层，得到所述第二电极。
根据本公开的一些实施例，所述电容测试器件的制作方法还包括：
形成第三掩膜层，所述第三掩膜层包括至少一条沿第一方向延伸的第三预设图案，每一条所述第三预设图案均覆盖位于同一行的所述第一电极和所述第二电极；
以所述第三掩膜层为掩膜，刻蚀所述阻挡层，或者，以所述第三掩膜层为掩膜，刻蚀所述阻挡层和所述保护层。
本公开实施例所提供的电容测试器件中，在衬底上直接形成多个电容结构，多个电容结构中的至少部分电容结构具有面积不同的第一电极以及面积相同的第二电极，如此，能够对各个电容结构直接进行测试，从而直接测试出电容的特性，一方面能够提高测试效率，减少研发周期，另一方面能够排除掉其他干扰因素的影响，从而保证测试的准确性。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是一种DRAM的基本结构示意图；
图2是根据一示例性实施例示出的电容测试器件的俯视图；
图3是图2中A-A向剖视图；
图4是根据一示例性实施例示出的电容测试器件的俯视图；
图5是图4中B-B向剖视图；
图6是图4中B-B向剖视图；
图7是根据一示例性实施例示出的电容测试器件中的第一电极结构示意图；
图8是根据一示例性实施例示出的电容测试器件中的第二电极结构示意图；
图9是根据一示例性实施例示出的电容测试器件与测试探针的配合示意图；
图10是根据一示例性实施例示出的电容测试器件的制作方法流程图；
图11是根据一示例性实施例示出的电容测试器件的制作方法流程图；
图12是根据一示例性实施例示出的电容测试器件的制作方法流程图；
图13是根据一示例性实施例示出的电容测试器件的制作方法中形成堆叠结构的结构示意图；
图14是根据一示例性实施例示出的电容测试器件的制作方法中形成第一掩膜层的结构示意图；
图15是根据一示例性实施例示出的电容测试器件的制作方法中第一掩膜层的俯视图；
图16是根据一示例性实施例示出的电容测试器件的制作方法中刻蚀第二电极层和初始介电层的示意图；
图17是根据一示例性实施例示出的电容测试器件的制作方法中形成第一电极和介电层的结构示意图；
图18是根据一示例性实施例示出的电容测试器件的制作方法中形成第二掩膜层的结构示意图；
图19是根据一示例性实施例示出的电容测试器件的制作方法中第二掩膜层的俯视图；
图20是根据一示例性实施例示出的电容测试器件的制作方法中刻蚀第一电极层的示意图；
图21是根据一示例性实施例示出的电容测试器件的制作方法中第三掩膜层的俯视图。
附图标记：
10、晶体管；11、有源区；12、栅极；20、电容结构；30、测试探针；
100、衬底；
200、电容结构；210、第一电极；211、第一侧边；212、第二侧边；213、第三侧边；214、第四侧边；210a、第二电极层；220、介电层；220a、初始介电层；230、第二电极；230a、第一电极层；231、第五侧边；232、第六侧边；233、第七侧边；234、第八侧边；
300、保护层；310、条形保护部；
400、阻挡层；410、条形阻挡部；
500、第一掩膜层；510、第一预设图案；
600、第二掩膜层；610、第二预设图案；
700、第三掩膜层；710、第三预设图案。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在半导体器件的开发、生产制造等过程中，均需要对电容的各项特性进行研究和测试。例如，如图1所示，DRAM(Dynamic Random Access Memory，动态随机存取内存)的基本结构包括晶体管10和电容结构20，晶体管10包括设置于衬底上的有源区11，栅极12与有源区11的沟道连接，电容结构20的第二电极与有源区11的漏区(Drain)连接。电容结构20的电极形状、尺寸，电容结构20的材料，工艺均会对电容结构20的特性产生影响，例如电容大小、漏电等。因此，在研发阶段，需要对不同的电容结构20进行测试，从而根据测试结果确定最终产品的电容结构20。
如图1所示，对于DRAM而言，通常是先进行晶体管10的制程，再进行电容结构20的制程，晶体管10的制程占据整个制程周期的一半以上，在对电容结构20进行制程研究之前，首先要进行晶体管10的制程，然后再进行电容结构20制程研究，从而延长开发周期。另外，在完成晶体管10制程之后再进行电容结构20测试时，电容结构20的测试数据会受到晶体管10等其他电器件的影响，例如会受到寄生电容的影响，导致测试结果不准确，从而影响电容结构20制程研究。
基于此，本公开示例性实施例提供了一种电容测试器件，直接在衬底上形成多个电容结构，多个电容结构中的至少部分电容结构具有面积不同的第一电极以及面积相同的第二电极，如此，能够对各个电容结构直接进行测试，从而直接测试出电容的特性，一方面能够提高测试效率，减少研发周期，另一方面能够排除掉形状等其他干扰因素的影响，从而保证测试的准确性。
本公开一示例性实施例提供一种电容测试器件，如图2和图3所示，电容测试器件包括衬底100以及设置于衬底100上的多个电容结构200。衬底100用于为电容结构200提供支撑基础，衬底100的材料例如可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物，示例性地，衬底100为空挡片。
每一个电容结构200均包括第一电极210、第二电极230以及设置于第一电极210和第二电极230之间的介电层220。其中，第一电极210可以为上电极，则第二电极230为下电极，也可以是，第一电极210为下电极，则第二电极230为上电极。其中，至少两个电容结构200具有面积不同的第一电极210，以及面积均相同的第二电极230，如此，通过对各个电容结构200进行测试，从而研究电极面积对电容结构200的特性影响。其中，第一电极210和第二电极230的材料例如可以为氮化钛。
在一个实施例中，多个电容结构200中至少有两个电容结构200的第一电极210的形状相同，面积不同且第二电极230的形状和面积均相同，即，至少两个电容结构200具有第一形状的第一电极，以及第二形状的第二电极，第一形状和第二形状可以相同也可以不同。例如，两个电容结构200的第一电极210的形状即第一形状均为圆形，且两个电容结构200的第一电极210的直径不同，对应的两个第二电极230的形状即第二形状均为圆形，且两个电容结构200的第二电极230的直径相等。再例如，两个电容结构200的第一电极210的形状即第一形状均为矩形，且两个电容结构200的第一电极210的对应边长之比均相等，两个电容结构200的第二电极230的形状即第二形状均为矩形，且两个电容结构200的第二电极230的对应边长均相等。
本实施例中，在衬底100上直接形成多个电容结构200，多个电容结构200中的至少部分电容结构200具有面积不同的第一电极210以及面积相同的第二电极230，如此，能够对各个电容结构200直接进行测试，从而直接测试出电容的特性，一方面能够提高测试效率，减少研发周期，另一方面能够排除掉其他干扰因素的影响，例如晶体管等其他器件产生的寄生电容的影响，从而保证测试的准确性。
当然，可以理解的，在其他的实施例中，不同电容结构200的第一电极210、第二电极230以及介电层220也可以采用不同的材料制作，例如，一部分电容结构200的介电层220采用高介电(high-k)材料，另一部分电容结构200的介电层220采用低介电(low-k)材料。低介电材料通常指的是介电常数低于3.0的材料，高介电材料通常指的是介电常数高于3.9的材料，从而可以实现对具有不同材料的介电层220的电容结构200的测试，用于研究不同材料的介电层220对电容结构200的电容、漏电等特性的影响。
本公开一示例性实施例中，如图2所示，电容测试器件的多个电容结构200包括至少一行沿第一方向间隔排布的电容结构200，第一方向例如为图2所示的方向x，位于同一行的电容结构200的第一电极210的面积各不相同，位于同一行的电容结构200的第二电极220面积均相同。电容结构200可以为一行，也可以如图4所示，电容结构200为多行，多行电容结构200可形成电容结构200阵列。
本实施例中，通过将电容结构200成行设置，能够方便电容测试器件的版图设计，以及辅助制作装置(例如掩膜版)的设计和制作，从而提高设计效率，进而缩短研发周期。
其中，当包括多行电容结构200时，各行的多个电容结构200一一对应，各行中相对应的电容结构200可以相同也可以不同，也可以有部分相同，部分不同，此处所述的不同，可以为第一电极210形状不同、第一电极210面积不同、第二电极230形状不同、第二电极230面积不同、介电层220的材料不同等等。示例性地，各行中相对应的电容结构200的第一电极210形状和面积均相同，第二电极230的形状和面积也均相同，介电层220的材料不同，如此，通过对各行电容结构200的测试，实现单一变量即介电层220的材料对电容特性影响的研究。
本公开一示例性实施例中，位于同一行沿第一方向的电容结构200的第一电极210的面积依次减小，第二电极230的面积相同。示例性地，如图2所示，位于同一行的电容结构200中，第二电极230面积均相同，且沿由左向右的方向，第一电极210的面积依次减小。
本实施例中，将同一行中的电容结构200中的第一电极210面积设置为依次减小，而第一电极210的面积保持不变，如此设计，通过对同一行中各个电容结构200的测试，即可实现第一电极210尺寸对电容特性影响的研究。
例如，在对各个电容结构200进行电容测试后，根据测试的电容大小生成电容-第一电极面积的关系曲线，如此，通过关系曲线即可有效排除异常数据(例如排除其他寄生电容的影响)，示例性地，生成的关系曲线为直线，则确定为数据不存在异常，当生成的关系曲线存在数据偏离时，则将偏离的数据确定为异常数据。
一实施例中，位于同一行沿第一方向的电容结构200的第一电极210的面积呈线性关系依次减小，由于第一电极210的面积呈线性关系减小，如此，能够进一步保证电容与第一电极面积的线性关系，排除第一电极210的面积不规则变化对检测结果的影响。
其中，当包括多行电容结构200时，如图4所示，各行中相对应的电容结构200的第二电极230面积可以相等，如此，方便第二电极230的版图设计，即，在形成一个第二电极230的图案之后，通过阵列即可形成所有的第二电极230图案。各行中相对应的电容结构200的第二电极230面积也可以不相等，以实现第二电极230尺寸对电容特性影响的研究。例如，各行中相对应的电容结构200的第一电极210面积相等，如此，在对各个电容结构200进行电容测试后，对于每一列电容结构200，均能够电容-第二电极面积的关系曲线，进而实现对第二电极230面积的研究。
一些实施例中，电容结构200为柱状电容，第二电极230呈柱状，第一电极210包绕于第二电极230的外周。在另一些实施例中，电容结构200为平面电容，即第二电极230、介电层、第一电极210均呈平面结构且依次堆叠设置于衬底100上。将电容结构200设置为平面电容，能够进一步减少因电容制程引入的干扰因素，例如能够除去电容孔关键尺寸变化、电容孔刻蚀不干净等干扰因素，从而进一步提高电容测试结果的准确性。另外，采用平面电容也更方便地与测试探针接触(后面有具体介绍)，以方便测试过程的进行。
本公开一示例性实施例中，如图3所示，同一电容结构200中，介电层220的面积大于等于第一电极210的面积且小于第二电极230的面积，第一电极210的顶面和第二电极230的部分顶面露出，例如，第一电极210在第二电极230上的投影位于第二电极230的外轮廓之内，从而第二电极230露出的顶面围绕第一电极210。
本实施例中，将第一电极210的顶面以及第二电极230的部分顶面露出，从而方便第一电极210和第二电极230的制作，且由于第二电极230有部分表面露出，从而能够方便测试探针与第一电极210以及第二电极230接触以实现对电容结构200的测试。
一实施例中，第二电极230的部分顶面由第一电极210的一侧露出，例如，同一行中的各第二电极230均由第一电极210的同侧露出，以便测试探针的布置。示例性地，如图7和图8所示，第二电极230和第一电极210均呈矩形，第一电极210的宽度W1与第二电极230的宽度W2相等，第一电极210的长度L1小于第二电极230的长度L2。如此，同一行中的各电容结构200，通过改变各电容结构200中的第一电极210的长度L1即可得到不同的第一电极210面积，方便版图设计，且便于实现第一电极210尺寸对电容特性影响的研究。
继续参考图7，第一电极210包括依次相连的第一侧边211、第二侧边212、第三侧边213和第四侧边214，第一侧边211和第三侧边213相对，第二侧边212和第四侧边214相对。如图8所示，第二电极230包括依次相连的第五侧边231、第六侧边232、第七侧边233和第八侧边234，第五侧边231与第七侧边233相对，第六侧边232和第八侧边234相对。其中，第一侧边211与第五侧边231平齐，第二侧边212与第六侧边232平齐，第三侧边213与第七侧边233平齐，第四侧边214与第八侧边234平行。如此，方便第一电极210和第二电极230的制作，且在设计第一电极210和第二电极230的掩膜版时，可以在设计其中一个掩膜版之后，通过简单的改动即可完成另一个掩膜版的设计，提高设计效率。
本公开一示例性实施例中，第一电极210和第二电极230的中心在衬底100上的投影位于同一条直线上，例如，如图2所示，第一电极210和第二电极230的中心在衬底100上的投影均位于直线L上，直线L与行的方向即x方向一致。
本实施例中，将第一电极210和第二电极230的中心设置在同一直线上，如此，可以采用测试探针成排设置的便探针卡对同一行的电容结构200进行同时测试，从而提高测试效率。
本公开一示例性实施例中，位于同一行沿第一方向的电容结构200中，各相邻第一电极210之间的中心间距均相等，例如，如图2所示，各相邻第一电极210之间的中心间距分别为，C1与C2之间的中心间距D1、C2与C3之间的中心间距D2、C3与C4之间的中心间距D3、C4与C5之间的中心间距D4、C5与C6之间的中心间距D5，D1＝D2＝D3＝D4＝D5。
本实施例中，各相邻第一电极210之间的中心间距均相等，如此，可直接将第一电极210作为测试垫，采用WAT(wafer acceptable test，晶圆的可靠性测试)方式实现电容的自动量测。例如，中心间距等于两倍WAT测试探针的间距，如图9所示，测试探针30可以依次与第一电极210、第二电极230接触，利用现有的WAT测试探针即可实现对各电容结构200自动量测，从而进一步提高测试效率。
本公开一示例性实施例中，如图3所示，电容测试器件还包括保护层300和阻挡层400，保护层300设置于衬底100上，阻挡层400设置于保护层300上。保护层300用于对衬底100形成保护，保护层300的材料例如可以为四乙基正硅酸盐(TEOS)。阻挡层400设置于保护层300上，阻挡层400可以作为刻蚀停止层，阻挡层400的材料例如可以为碳氧化硅。
一些实施例中，如图4结合图5所示，阻挡层400包括多个沿第一方向延伸并沿第二方向间隔排布的条形阻挡部410，每个条形阻挡部410上设置一行电容结构200，第二方向与第一方向呈夹角设置，第二方向可以与第一方向垂直，第二方向例如为图4中所示的方向y，保护层300为整层结构。在另一些实施例中，如图4结合图6所示，阻挡层400包括多个沿第一方向延伸并沿第二方向间隔排布的条形阻挡部410，保护层300包括与各条形阻挡部410一一对应的条形保护部310。通过设置条形阻挡部410、条形保护部310，将各行电容结构200隔开，从而使得同一行电容结构200所在的膜层环境相同，且各行电容结构200之间互不影响。另外，条形阻挡部410之间的空间、条形保护部310之间的空间还可用于设置对准标记等其他结构，以提高电容测试器件的整体结构紧凑性。
本实施例提供的电容测试器件还可以作为控片(Monitor Wafer)，监控电容结构200的介电层220制程稳定性。
本公开一示例性实施例提供一种电容测试器件的制作方法，如图10所示，电容测试器件的制作方法包括如下步骤：
S100：提供衬底。
衬底100用于为电容结构200提供支撑基础，衬底100的材料例如可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物，示例性地，衬底100为空挡片。
S200：在衬底上形成多个电容结构，每个电容结构均包括第一电极、第二电极以及设置于第一电极和第二电极之间的介电层，至少两个电容结构具有面积不同的第一电极，以及面积均相同的第二电极。
本实施例中，在衬底100上直接形成多个电容结构200，多个电容结构200中的至少部分电容结构200具有面积不同的第一电极210以及面积相同的第二电极230，如此，能够对各个电容结构200直接进行测试，从而直接测试出电容的特性，一方面能够提高测试效率，减少研发周期，另一方面能够排除掉其他干扰因素的影响，例如晶体管等其他器件产生的寄生电容的影响，从而保证测试的准确性。
本公开一示例性实施例中，如图11所示，步骤S200具体包括：
S210：在衬底上形成堆叠结构，堆叠结构包括保护层、阻挡层、第一电极层、初始介电层和第二电极层。
如图13所示，堆叠结构包括由下至上依次堆叠设置的保护层300、阻挡层400、第一电极层230a、初始介电层220a和第二电极层210a。示例性地，堆叠结构中的各层均可采用原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical VaporDeposition，简称CVD)等沉积工艺形成。保护层300的材料例如可以为四乙基正硅酸盐(TEOS)。阻挡层400的材料例如可以为碳氧化硅。第一电极层230a和第二电极层210a的材料例如可以为氮化钛。初始介电层220a可以为高介电(high-k)材料，也可以采用低介电(low-k)材料。
S220：刻蚀去除部分第二电极层、部分初始介电层以及部分第一电极层，保留的第一电极层构成第二电极，保留的初始介电层构成介电层，保留的第二电极层构成第一电极。
本实施例中，通过依次刻蚀去除部分第二电极层210a，部分初始介电层220a和部分第一电极层230a，即可得到各电容结构200，例如可采用光刻(Lithography)、刻蚀(Etch)等方式去除部分第二电极层210a，部分初始介电层220a和部分第一电极层230a，制作方法简单，各电容结构200中的第一电极210和第二电极230的尺寸可控。
本公开一示例性实施例中，如图12所示，步骤S220具体包括：
S221：在第二电极层上形成第一掩膜层，第一掩膜层包括至少一行沿第一方向间隔排布的第一预设图案，位于同一行沿第一方向的第一预设图案的面积依次减小。
如图14所示，在第二电极层210a上形成第一掩膜层500，第一掩膜层500用于图案化第二电极层210a和初始介电层220a以形成电容结构200的第一电极210和介电层220。如图15所示，第一掩膜层500包括至少一行沿第一方向间隔排布的第一预设图案510，位于同一行的第一预设图案510中，沿第一方向即x方向，不同的第一预设图案510的面积依次减小，如此，通过第一掩膜层500图案化第二电极层210a得到的各第一电极210中，位于同一行的第一电极210的面积也依次减小。第一预设图案510可以为方形、圆形、椭圆形等任意形状，进而形成方形、圆形、椭圆形的第一电极210。第一掩膜层500可以包括一行沿第一方向间隔排布的第一预设图案510，也可以包括多行第一预设图案510，在包括多行第一预设图案510时，不同行的第一预设图案510可以相同也可以不同。
示例性地，第一掩膜层500的形成可以是，在第二电极层210a上形成整层的第一掩膜层500，可以通过沉积工艺在第二电极层210a上形成第一掩膜层500。第一掩膜层500的材料例如可以为二氧化硅、氮化硅、氮氧化硅、氮化钛等。在第一掩膜层500上形成图形化的第一光刻胶层，第一光刻胶层包括至少一行沿第一方向间隔排布的第一预设图案，基于第一光刻胶层，图案化第一掩膜层500，以将第一预设图案转移至所述第一掩膜层500中，例如，采用刻蚀方式对经第一光刻胶层暴露出的第一掩膜层500进行刻蚀，从而图案化第一掩膜层500。
S222：以第一掩膜层为掩膜，刻蚀第二电极层和初始介电层，得到第一电极和介电层。
如图16所示，利用刻蚀工艺将第一掩膜层500上的第一预设图案510转移至第二电极层210a以及初始介电层220a中，从而去除第二电极层210a的部分结构以及初始介电层220a的部分结构，如图17所示，保留的第二电极层210a即构成第一电极210，保留的初始介电层220a即构成介电层220。
本实施例中，位于同一行沿第一方向的第一预设图案510的面积依次减小，如此，形成的电容结构200中，位于同一行沿第一方向的电容结构200的第一电极210的面积依次减小，如此设计，通过对同一行中各个电容结构200的测试，即可实现第一电极210尺寸对电容特性影响的研究。
一实施例中，位于同一行沿第一方向的第一预设图案510中，各相邻第一预设图案510之间的中心间距均相等，如此，形成的电容结构200中，位于同一行沿第一方向的电容结构200的第一电极210中，各相邻第一电极210之间的中心间距均相等，如此，可直接将第一电极210作为测试垫，采用WAT(wafer acceptable test，晶圆的可靠性测试)方式实现电容的自动量测。
继续参考图12，步骤S220还包括：
S223：形成第二掩膜层，第二掩膜层包括至少一行沿第一方向间隔排布的第二预设图案，第二预设图案覆盖第一电极以及第一电极层中靠近第一电极的部分区域，位于同一行沿第一方向的各第二预设图案的面积均相等。
如图18所示，形成的第二掩膜层600用于图案化第一电极层230a以形成电容结构200的第二电极230。如图19所示，第二掩膜层600包括至少一行沿第一方向间隔排布的第二预设图案610，第二预设图案610覆盖第一电极210以及第一电极层230a中靠近第一电极210的部分区域，例如覆盖位于第一电极210周围的第一电极层230a区域，再例如，如图所示，覆盖位于第一电极210一侧的第一电极层230a区域。位于同一行的各第二预设图案610的面积相同，如此，通过第二掩膜层600图案化第一电极层230a得到的各第二电极230中，位于同一行的第二电极230的面积相同。第二预设图案610可以为方形、圆形、椭圆形等任意形状，进而形成方形、圆形、椭圆形的第二电极230。第二掩膜层600可以包括一行沿第一方向间隔排布的第二预设图案610，也可以包括多行第二预设图案610，在包括多行第二预设图案610时，不同行的第二预设图案610可以相同也可以不同。
示例性地，第二掩膜层600的形成可以是，形成整层的第二掩膜层600，可以通过沉积工艺形成第二掩膜层600。第二掩膜层600的材料例如可以为二氧化硅、氮化硅、氮氧化硅、氮化钛等。在第二掩膜层600上形成图形化的第二光刻胶层，第二光刻胶层包括至少一行沿第一方向间隔排布的第二预设图案，基于第二光刻胶层，图案化第二掩膜层600，以将第二预设图案转移至所述第二掩膜层600中，例如，采用刻蚀方式对经第二光刻胶层暴露出的第二掩膜层600进行刻蚀，从而图案化第二掩膜层600。
S224：以第二掩膜层为掩膜，刻蚀第一电极层，得到第二电极。
如图20所示，利用刻蚀工艺将第二掩膜层600上的第二预设图案610转移至第一电极层230a中，从而去除第一电极层230a的部分结构，保留的第一电极层230a即构成第二电极230。
本实施例中，位于同一行的第二预设图案610的面积相同，从而得到的电容结构200中，同一行电容结构200的各第二电极230的面积相同，如此，方便研究第一电极210面积对电容性能的影响。
本公开一示例性实施例中，电容测试器件的制作方法还包括：
形成第三掩膜层700，第三掩膜层700包括至少一条沿第一方向延伸的第三预设图案710，每一条第三预设图案710均覆盖位于同一行的第一电极210和第二电极230。
如图21所示，形成的第三掩膜层700用于图案化阻挡层400，以形成条形阻挡部410，或者图案化阻挡层400和保护层300，以形成条形阻挡部410和条形保护部310。如图所示，第三掩膜层700包括至少一条沿第一方向延伸的第三预设图案710，第三预设图案710覆盖同一行的各个第一电极210和各个第二电极230。第三掩膜层700可以包括一条第三预设图案710，则覆盖一行的各个第一电极210和第二电极230，也可以包括多条沿第二方向间隔排布的第三预设图案710，则每一条第三预设图案710均覆盖一行第一电极210和第二电极230。
本实施例中，通过图案化阻挡层400，或者图案化阻挡层400和保护层300，将各行电容结构200隔开，从而使得同一行电容结构200所在的膜层环境相同，且各行电容结构200之间互不影响。另外，条形阻挡部410之间的空间、条形保护部310之间的空间还可用于设置对准标记等其他结构，以提高电容测试器件的整体结构紧凑性。
示例性地，第三掩膜层700的形成可以是，形成整层的第三掩膜层700，可以通过沉积工艺形成第三掩膜层700。第三掩膜层700的材料例如可以为二氧化硅、氮化硅、氮氧化硅、氮化钛等。在第三掩膜层700上形成图形化的第三光刻胶层，第三光刻胶层包括至少一条沿第一方向延伸的第三预设图案，基于第三光刻胶层，图案化第三掩膜层700，以将第三预设图案转移至第三掩膜层700中，例如，采用刻蚀方式对经第三光刻胶层暴露出的第三掩膜层700进行刻蚀，从而图案化第三掩膜层700。
以第三掩膜层700为掩膜，刻蚀阻挡层400，或者，以第三掩膜层700为掩膜，刻蚀阻挡层400和保护层300。
一些实施例中，以第三掩膜层700为掩膜，仅刻蚀阻挡层400，从而得到整层的保护层300以及位于保护层300上的条形阻挡部410，另一些实施例中，以第三掩膜层700为掩膜，刻蚀阻挡层400和保护层300，从而得到条形保护部310以及条形保护部310上的条形阻挡部410。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种电容测试器件，其特征在于，所述电容测试器件包括：
衬底；
多个电容结构，设置于所述衬底上，每一个所述电容结构均包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介电层；
其中，至少两个所述电容结构具有面积不同的第一电极以及面积均相同的第二电极。
2.根据权利要求1所述的电容测试器件，其特征在于，多个所述电容结构包括至少一行沿第一方向间隔排布的所述电容结构，位于同一行的所述电容结构的第一电极的面积各不相同。
3.根据权利要求2所述的电容测试器件，其特征在于，位于同一行沿所述第一方向的所述电容结构的第一电极的面积依次减小，第二电极的面积相同。
4.根据权利要求3所述的电容测试器件，其特征在于，位于同一行沿所述第一方向的所述电容结构的第一电极的面积呈线性关系依次减小。
5.根据权利要求1所述的电容测试器件，其特征在于，所述电容结构为平面电容。
6.根据权利要求5所述的电容测试器件，其特征在于，同一所述电容结构中，所述介电层的面积大于等于所述第一电极的面积且小于所述第二电极的面积，所述第一电极的顶面和部分所述第二电极的顶面露出。
7.根据权利要求6所述的电容测试器件，其特征在于，所述第二电极和所述第一电极均呈矩形，所述第一电极的宽度与所述第二电极的宽度相等，所述第一电极的长度小于所述第二电极的长度。
8.根据权利要求2所述的电容测试器件，其特征在于，位于同一行的所述第一电极和所述第二电极的中心在所述衬底上的投影位于同一条直线上，所述直线与所述行的方向一致。
9.根据权利要求2所述的电容测试器件，其特征在于，位于同一行沿所述第一方向的所述电容结构中，各相邻第一电极之间的中心间距均相等。
10.一种电容测试器件的制作方法，其特征在于，所述电容测试器件的制作方法包括：
提供衬底；
在所述衬底上形成多个电容结构，每个所述电容结构均包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介电层，至少两个所述电容结构具有面积不同的第一电极，以及面积均相同的第二电极。
11.根据权利要求10所述的电容测试器件的制作方法，其特征在于，所述在所述衬底上形成多个电容结构，包括：
在所述衬底上形成堆叠结构，所述堆叠结构包括保护层、阻挡层、第一电极层、初始介电层和第二电极层；
刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，保留的所述第一电极层构成所述第二电极，保留的所述初始介电层构成所述介电层，保留的所述第二电极层构成所述第一电极。
12.根据权利要求11所述的电容测试器件的制作方法，其特征在于，所述刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，包括：
在所述第二电极层上形成第一掩膜层，所述第一掩膜层包括至少一行沿第一方向间隔排布的第一预设图案，位于同一行沿所述第一方向的所述第一预设图案的面积依次减小；
以所述第一掩膜层为掩膜，刻蚀所述第二电极层和所述初始介电层，得到所述第一电极和所述介电层。
13.根据权利要求12所述的电容测试器件的制作方法，其特征在于，位于同一行沿所述第一方向的所述第一预设图案中，各相邻第一预设图案之间的中心间距均相等。
14.根据权利要求12所述的电容测试器件的制作方法，其特征在于，所述刻蚀去除部分所述第二电极层、部分所述初始介电层以及部分所述第一电极层，还包括：
形成第二掩膜层，所述第二掩膜层包括至少一行沿所述第一方向间隔排布的第二预设图案，所述第二预设图案覆盖所述第一电极以及所述第一电极层中靠近所述第一电极的部分区域，位于同一行沿所述第一方向的各所述第二预设图案的面积均相等；
以所述第二掩膜层为掩膜，刻蚀所述第一电极层，得到所述第二电极。
15.根据权利要求14所述的电容测试器件的制作方法，其特征在于，所述电容测试器件的制作方法还包括：
形成第三掩膜层，所述第三掩膜层包括至少一条沿第一方向延伸的第三预设图案，每一条所述第三预设图案均覆盖位于同一行的所述第一电极和所述第二电极；
以所述第三掩膜层为掩膜，刻蚀所述阻挡层，或者，以所述第三掩膜层为掩膜，刻蚀所述阻挡层和所述保护层。
CN202210877351.5A 2022-07-21 2022-07-21 电容测试器件及其制作方法 Pending CN115241155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210877351.5A CN115241155A (zh) 2022-07-21 2022-07-21 电容测试器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210877351.5A CN115241155A (zh) 2022-07-21 2022-07-21 电容测试器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115241155A true CN115241155A (zh) 2022-10-25

Family

ID=83675009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210877351.5A Pending CN115241155A (zh) 2022-07-21 2022-07-21 电容测试器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115241155A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802745A (zh) * 2022-11-21 2023-03-14 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802745A (zh) * 2022-11-21 2023-03-14 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram
CN115802745B (zh) * 2022-11-21 2024-05-17 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram

Similar Documents

Publication Publication Date Title
KR102490277B1 (ko) 반도체 장치 및 그 제조 방법
KR101827353B1 (ko) 디램 소자 및 이의 제조 방법
US8330246B2 (en) Intermediate structures for forming circuits
KR100248881B1 (ko) 반도체 장치 및 그 제조 방법
JP3039210B2 (ja) 半導体装置の製造方法
US8399916B2 (en) Semiconductor device and manufacturing method thereof
US20080268646A1 (en) Reduced area dynamic random access memory (dram) cell and method for fabricating the same
JPH08236727A (ja) 半導体装置、ｄｒａｍセルおよび製造方法
US20050272251A1 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
US6743693B2 (en) Method of manufacturing semiconductor memory
US6600333B1 (en) Method and test structure for characterizing sidewall damage in a semiconductor device
US5783462A (en) Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS
CN115241155A (zh) 电容测试器件及其制作方法
US6905897B1 (en) Wafer acceptance testing method and structure of a test key used in the method
US7732838B2 (en) Semiconductor device and manufacturing method thereof
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
US6342420B1 (en) Hexagonally symmetric integrated circuit cell
KR20030003100A (ko) 반도체 장치 및 그 제조 방법
JP4037657B2 (ja) 容量素子の形成方法および半導体装置の製造方法
TWI817536B (zh) 半導體結構
US20240006178A1 (en) Semiconductor structure
WO2024000657A1 (zh) 半导体测试结构及其制备方法、测试方法
US20230230837A1 (en) Semiconductor structure and method of forming the same
TWI269045B (en) Method for measuring the resistance of deep trench capacitor
US6878965B2 (en) Test structure for determining a region of a deep trench outdiffusion in a memory cell array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination