TWI797936B - 晶片檢測方法 - Google Patents

晶片檢測方法 Download PDF

Info

Publication number
TWI797936B
TWI797936B TW110149596A TW110149596A TWI797936B TW I797936 B TWI797936 B TW I797936B TW 110149596 A TW110149596 A TW 110149596A TW 110149596 A TW110149596 A TW 110149596A TW I797936 B TWI797936 B TW I797936B
Authority
TW
Taiwan
Prior art keywords
wafer
tested
detection
electrical
groove
Prior art date
Application number
TW110149596A
Other languages
English (en)
Other versions
TW202326162A (zh
Inventor
洪健哲
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110149596A priority Critical patent/TWI797936B/zh
Priority to CN202211077473.2A priority patent/CN116413576A/zh
Application granted granted Critical
Publication of TWI797936B publication Critical patent/TWI797936B/zh
Publication of TW202326162A publication Critical patent/TW202326162A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Die Bonding (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種晶片檢測方法，包括下述步驟。首先，提供一檢測載具，其中，該檢測載具包括一載具本體、複數個電性檢測頭以及一檢測單元，該載具本體上形成有一凹槽，該等電性檢測頭耦接該檢測單元，該等電性檢測頭位於該凹槽之中，該檢測單元設於該載具本體之上。接著，提供一待測晶片，其中，該待測晶片包括一第一表面、一第二表面以及複數個電性接點，該第一表面相反於該第二表面，該等電性接點分布於該待測晶片的邊緣。再，將該待測晶片置於該凹槽之中，該等電性檢測頭分別直接抵接該等電性接點，檢測單元透過該等電性檢測頭對該待測晶片進行檢測。

Description

晶片檢測方法
本發明之實施例係有關於一種晶片檢測方法，特別係有關於一種毋須打線耦接過程的晶片檢測方法。
習知針對四方平面無引腳晶片封裝(Quad Flat No leads、QFN)的故障檢測方法，係將晶片研磨至晶背裸露，再將晶片打線耦接至印刷電路板。接著，透過印刷電路板對晶片進行燒錄檢測。然而，習知的打線耦接過程十分耗工耗時，且難以將檢測完畢之晶片取下再利用。
本發明之實施例係為了欲解決習知技術之問題而提供之晶片檢測方法，包括下述步驟。首先，提供一檢測載具，其中，該檢測載具包括一載具本體、複數個電性檢測頭以及一檢測單元，該載具本體上形成有一凹槽，該等電性檢測頭耦接該檢測單元，該等電性檢測頭位於該凹槽之中，該檢測單元設於該載具本體之上。接著，提供一待測晶片，其中，該待測晶片包括一第一表面、一第二表面以及複數個電性接點，該第一表面相反於該第二表面，該等電性接點分布於該待測晶片 的邊緣。再，將該待測晶片置於該凹槽之中，該等電性檢測頭分別直接抵接該等電性接點，檢測單元透過該等電性檢測頭對該待測晶片進行檢測。
在一實施例中，該等電性檢測頭與該等電性接點之間並非以打線連接的方式進行連結。
在一實施例中，該第一表面相反於該第二表面，每一電性接點至少有部分位於該第二表面，當該待測晶片被置於該凹槽之中時，該第一表面朝向該凹槽。
在一實施例中，該待測晶片包括複數個晶片側壁，每一電性接點至少有部分位於其中之一該晶片側壁，該等電性檢測頭朝該等晶片側壁延伸而直接抵接該等電性接點。
在一實施例中，該晶片檢測方法其更包括以下步驟。在將該待測晶片置入於該凹槽之前，先移除該待測晶片之該第二表面上的部分結構以顯露該待測晶片背面。接著，提供一光學檢測裝置，在該待測晶片置於該凹槽中的情況下，對該待測晶片之該第二表面上進行光學檢測。
在一實施例中，該待測晶片具有一金屬接地層，該金屬接地層位於該第二表面，在所述之移除該待測晶片之該第二表面上的部分結構的步驟中，該金屬接地層被全部移除或部分移除。
在一實施例中，該載具本體包括一本體表面，當該待測晶片置於該凹槽之內時，該待測晶片之該第二表面的高度等於或低於該本體表面的高度。
在另一實施例中，本發明提供一種檢測載具，適於對一待測晶片進行檢測，包括一載具本體、複數個電性檢測頭以及一檢測單元。載具本體形成有一凹槽。電性檢測頭設於該載具本體，該等電性檢測頭凸出於該凹槽之內。檢測單元設於該載具本體，該等電性檢測頭耦接該檢測單元。該待測晶片包括複數個電性接點，當該待測晶片置於該凹槽之中時，該等電性檢測頭分別直接抵接該等電性接點，該檢測單元透過該等電性檢測頭對該待測晶片進行檢測。
在一實施例中，該等電性檢測頭包括彈簧針連接器或是金手指彈片，當該待測晶片置於該凹槽之中時，該等電性檢測頭分別於該待測晶片的四個側邊直接抵接該等電性接點。
應用本發明實施例之晶片檢測方法，由於檢測載具之電性檢測頭分別直接抵接待測晶片之電性接點以進行檢測。因此省略了習知技術繁瑣的打線步驟。此外，被檢測完畢之晶片也可以很方便的被取下再利用。此外，本發明實施例之檢測載具及待測晶片可一併送入光學檢測裝置進行光學檢測，因此可簡化檢測流程，提高檢測效率。
D:檢測載具
1:載具本體
11:凹槽
12:推撥缺口
13:本體表面
21:電性檢測頭
22:檢測單元
23:通用序列匯流排接頭
C:待測晶片
31:第一表面
32:第二表面
33:晶片側壁
35:電性接點
39:線路結構
S11，S12，S13:步驟
S21，S22:步驟
第1A圖係顯示本發明實施例之檢測載具。
第1B圖係顯示本發明實施例之待測晶片。
第2圖顯示本發明實施例之待測晶片置於檢測載具之中的情形。
第3圖係顯示本發明實施例之晶片檢測方法的流程圖。
第4圖係顯示本發明實施例之晶片檢測方法的細節步驟。
第5圖係顯示本發明實施例之光學檢測裝置。
第1A圖係顯示本發明實施例之檢測載具。第1B圖係顯示本發明實施例之待測晶片。第2圖顯示本發明實施例之待測晶片置於檢測載具之中的情形。搭配參照第1A、1B、2圖，本發明實施例之檢測載具D，適於對一待測晶片C進行檢測。該檢測載具D包括一載具本體1、複數個電性檢測頭21以及一檢測單元22。載具本體1形成有一凹槽11。電性檢測頭21設於該載具本體1，該等電性檢測頭21凸出於該凹槽11之內。檢測單元22設於該載具本體1，該等電性檢測頭21耦接該檢測單元22。該待測晶片C包括複數個電性接點35，當該待測晶片C置於該凹槽11之中時，該等電性檢測頭21分別直接抵接該等電性接點35，該檢測單元22透過該等電性檢測頭21對該待測晶片C進行檢測。
搭配參照第1A、1B、2圖，在一實施例中，該等電性檢測頭21可以為彈簧針連接器(Pogo-pin)。當該待測晶片C置於該凹槽11之中時，該等電性檢測頭21分別於該待測晶片C的四個側邊直接抵接該等電性接點35。在此實施例中，由於彈簧針連接器(Pogo-pin)提供彈性力，因此該等電 性檢測頭21亦對該待測晶片C提供夾持定位的效果。在一實施例中，該等電性檢測頭21凸出於該凹槽11之內壁。在另一實施例中，該等電性檢測頭21亦可以為金手指彈片或其他形式的檢測頭，上述揭露並未限制本發明。
本發明之實施例中，該等電性檢測頭係以彈力抵接的方式電性連接與該等電性接點。因此，與習知技術不同的，本發明實施例之該等電性檢測頭與該等電性接點之間並非以打線連接的方式進行連結。
搭配參照第1A、1B、2圖，該待測晶片C包括一第一表面31以及一第二表面32，該第一表面31相反於該第二表面32，每一電性接點35至少有部分位於該第二表面32，當該待測晶片C被置於該凹槽11之中時，該第一表面31朝向該凹槽11。
搭配參照第1A、1B、2圖，在一實施例中，該待測晶片C包括複數個晶片側壁33，每一電性接點35至少有部分位於其中之一該晶片側壁33，該等電性檢測頭21朝該等晶片側壁33延伸而直接抵接該等電性接點35。
搭配參照第1A、1B、2圖，在一實施例中，該載具本體1可以為一電路板。該凹槽11的深度可等於或大於該待測晶片C的厚度。當該待測晶片C置於該凹槽11之中時，該待測晶片C接觸該凹槽11的底部。
搭配參照第1A、1B、2圖，在一實施例中，該檢測單元22可以為線上仿真器(In-Circuit Emulator，ICE)。該檢測單元22可以對該待測晶片C進行檢測，例如， 對該待測晶片C進行燒錄檢測。在一實施例中，該檢測載具D可更包括一通用序列匯流排接頭(USB)23，該通用序列匯流排接頭23耦接該檢測單元22。
搭配參照第1A、1B、2圖，在一實施例中，該載具本體1形成有推撥缺口12，該推撥缺口12形成於該凹槽11的邊緣，使用者可透過將手工具插入該推撥缺口12，以對凹槽11中的待測晶片C進行推撥，以方便取出待測晶片C。
第3圖係顯示本發明實施例之晶片檢測方法的流程圖。參照第3圖，在一實施例中，本發明提供一種晶片檢測方法，包括下述步驟。首先，提供一檢測載具，其中，該檢測載具包括一載具本體、複數個電性檢測頭以及一檢測單元，該載具本體上形成有一凹槽，該等電性檢測頭耦接該檢測單元，該等電性檢測頭位於該凹槽之中，該檢測單元設於該載具本體之上(S11)。接著，提供一待測晶片，其中，該待測晶片包括一第一表面、一第二表面以及複數個電性接點，該第一表面相反於該第二表面，該等電性接點分布於該待測晶片的邊緣(S12)。再，將該待測晶片置於該凹槽之中，該等電性檢測頭分別直接抵接該等電性接點，檢測單元透過該等電性檢測頭對該待測晶片進行檢測(S13)。
第4圖係顯示本發明實施例之晶片檢測方法的細節步驟。參照第4圖，在一實施例中，該晶片檢測方法其更包括以下步驟。在將該待測晶片置入於該凹槽之前，先移除該待測晶片之該第二表面上的部分結構以顯露該待測晶片背面(S21)。接著，提供一光學檢測裝置，在該待測晶片置於該凹 槽中的情況下，對該待測晶片之該第二表面上進行光學檢測(S22)。
第5圖係顯示本發明實施例之光學檢測裝置。搭配參照第1B、5圖，在一實施例中，該待測晶片C具有一金屬接地層(例如E-pad，未顯示)，該金屬接地層(未顯示)位於該第二表面32，在所述之移除該待測晶片之該第二表面上的部分結構的步驟中，該金屬接地層被全部移除或部分移除(如第1B圖所顯示的)。藉此，待測晶片C內部的線路結構39可以被光學檢測裝置進行檢驗。該光學檢測裝置4可以為光學顯微鏡。該光學檢測裝置4可以對待測晶片C內部的缺陷熱點進行定位。
搭配參照第2、5圖，在一實施例中，該載具本體1包括一本體表面13(上表面)，當該待測晶片C置於該凹槽11之內時，該待測晶片C之該第二表面32的高度等於或低於該本體表面13的高度。藉此，參照第5圖，當光學檢測裝置4對該待測晶片C進行光學檢測時，光學檢測裝置4不會碰撞該載具本體1之該本體表面13或該待測晶片C(上表面)。
在一實施例中，本發明之待測晶片C以為四方平面無引腳晶片封裝(Quad Flat No leads、QFN)晶片。
應用本發明實施例之晶片檢測方法，由於檢測載具之電性檢測頭分別直接抵接待測晶片之電性接點以進行檢測。因此省略了習知技術繁瑣的打線步驟。此外，被檢測完畢之晶片也可以很方便的被取下再利用。此外，本發明實施例 之檢測載具及待測晶片可一併送入光學檢測裝置進行光學檢測，因此可簡化檢測流程，提高檢測效率。
雖然本發明已以具體之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技術者，在不脫離本發明之精神和範圍內，仍可作些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S11，S12，S13:步驟

Claims (5)

  1. 一種晶片檢測方法，包括：提供一檢測載具，其中，該檢測載具包括一載具本體、複數個電性檢測頭以及一檢測單元，該載具本體上形成有一凹槽，該等電性檢測頭耦接該檢測單元，該等電性檢測頭位於該凹槽之中，該檢測單元設於該載具本體之上；提供一待測晶片，其中，該待測晶片包括一第一表面、一第二表面以及複數個電性接點，該第一表面相反於該第二表面，該等電性接點分布於該待測晶片的邊緣；移除該待測晶片之該第二表面上的部分結構以顯露該待測晶片背面的內部結構；提供一光學檢測裝置，在該待測晶片置於該凹槽中的情況下，對該待測晶片之該第二表面上進行光學檢測；以及將該待測晶片置於該凹槽之中，該等電性檢測頭分別直接抵接該等電性接點，檢測單元透過該等電性檢測頭對該待測晶片進行檢測，其中，該等電性檢測頭與該等電性接點之間並非以打線連接的方式進行連結，其中，該第一表面相反於該第二表面，每一電性接點至少有部分位於該第二表面，當該待測晶片被置於該凹槽之中時，該第一表面朝向該凹槽。
  2. 如請求項1之晶片檢測方法，其中，該待測晶片包括複數個晶片側壁，每一電性接點至少有部分位於其中之一該晶片側壁，該等電性檢測頭朝該等晶片側壁延伸而直接抵接該等電性接點。
  3. 如請求項1之晶片檢測方法，其中，該等電性檢測頭包括彈簧針連接器或是金手指彈片。
  4. 如請求項1之晶片檢測方法，其中，該待測晶片具有一金屬接地層，該金屬接地層位於該第二表面；在所述之移除該待測晶片之該第二表面上的部分結構的步驟中，該金屬接地層被全部移除或部分移除。
  5. 如請求項1之晶片檢測方法，其中，該載具本體包括一本體表面，當該待測晶片置於該凹槽之內時；該待測晶片之該第二表面的高度等於或低於該本體表面的高度。
TW110149596A 2021-12-30 2021-12-30 晶片檢測方法 TWI797936B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110149596A TWI797936B (zh) 2021-12-30 2021-12-30 晶片檢測方法
CN202211077473.2A CN116413576A (zh) 2021-12-30 2022-09-05 芯片检测方法及其检测载具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149596A TWI797936B (zh) 2021-12-30 2021-12-30 晶片檢測方法

Publications (2)

Publication Number Publication Date
TWI797936B true TWI797936B (zh) 2023-04-01
TW202326162A TW202326162A (zh) 2023-07-01

Family

ID=86945049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149596A TWI797936B (zh) 2021-12-30 2021-12-30 晶片檢測方法

Country Status (2)

Country Link
CN (1) CN116413576A (zh)
TW (1) TWI797936B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW551496U (en) * 2002-08-27 2003-09-01 Wang-Chiuan Jeng Structure improvement of adapting board
TW201243363A (en) * 2011-04-22 2012-11-01 Hon Hai Prec Ind Co Ltd Driving device
US20180159259A1 (en) * 2016-12-05 2018-06-07 Texas Instruments Incorporated Integrated circuit (ic) chip socket
TW201917392A (zh) * 2017-07-10 2019-05-01 南韓商三星電子股份有限公司 通用測試座、半導體測試元件及半導體元件的測試方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW551496U (en) * 2002-08-27 2003-09-01 Wang-Chiuan Jeng Structure improvement of adapting board
TW201243363A (en) * 2011-04-22 2012-11-01 Hon Hai Prec Ind Co Ltd Driving device
US20180159259A1 (en) * 2016-12-05 2018-06-07 Texas Instruments Incorporated Integrated circuit (ic) chip socket
TW201917392A (zh) * 2017-07-10 2019-05-01 南韓商三星電子股份有限公司 通用測試座、半導體測試元件及半導體元件的測試方法

Also Published As

Publication number Publication date
TW202326162A (zh) 2023-07-01
CN116413576A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US5644247A (en) Test socket and method for producing known good dies using the test socket
US7365551B2 (en) Excess overdrive detector for probe cards
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
TWI797936B (zh) 晶片檢測方法
US6342398B1 (en) Method of backside emission analysis for BGA packaged IC's
TWM547673U (zh) 晶圓測試針座結構改良
JP2004311799A (ja) 半導体試験装置
TWI839943B (zh) 對位方法與對位裝置
KR20050087566A (ko) 반도체 테스트 장치의 무삽입력 커넥터 클리어링 방법
KR20020091665A (ko) 프로브 카드의 니들 팁 세정 방법
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
JPS6210998Y2 (zh)
JP3261723B2 (ja) 半導体ウェーハのペレット検査方法
JP4074085B2 (ja) ソケットの検査方法及びソケットの検査ツール
TW202318014A (zh) 封裝陣列基板的測試裝置及其測試方法
JPH0980116A (ja) 半導体チップ用ソケット
TW202413951A (zh) 對位方法與對位裝置
JPH07311242A (ja) インサーキットテスタのテストヘッド部
CN114624568A (zh) 失效分析装置
JPH05134001A (ja) 半導体装置の検査方法
JPH04364485A (ja) 混成集積回路装置の検査方法
JP2826400B2 (ja) 半導体装置の検査方法
TW202409586A (zh) 自動試驗裝置及其介面裝置
TWM621479U (zh) 測試模組
JPH058528Y2 (zh)