CN114624568A - 失效分析装置 - Google Patents
失效分析装置 Download PDFInfo
- Publication number
- CN114624568A CN114624568A CN202210173710.9A CN202210173710A CN114624568A CN 114624568 A CN114624568 A CN 114624568A CN 202210173710 A CN202210173710 A CN 202210173710A CN 114624568 A CN114624568 A CN 114624568A
- Authority
- CN
- China
- Prior art keywords
- substrate
- failure analysis
- chip
- analysis device
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
公开了一种失效分析装置,包括:基板,包括一一对应且电连接的多个第一焊盘和多个第二焊盘,所述第一焊盘用于与芯片的第三焊盘连接;其中,通过所述基板中的所述第二焊盘对所述芯片施加测试信号。本申请的失效分析装置,通过采用高透玻璃作为固定芯片的基板,同时配合基板上形成的第一焊盘和第二焊盘,提高了采用探针测试时的接触情况,进而提高了测试的稳定性。
Description
技术领域
本发明涉及半导体测试技术领域,特别涉及一种失效分析装置。
背景技术
PKG样品,即已封装芯片的失效分析,大多需要I/V曲线来量测及验证组件的电性、参数及特征,然后利用EMMI(微光显微镜)/OBIRCH(光束诱导电阻变化)/Thermal(热点定位)等方式对芯片缺陷进行失效定位。单芯片封装的样品可以去除塑封体取出芯片,或处理到一定程度,即芯片表面或背面露出后进行热点定位,而多芯片堆叠封装的样品则还需要先判断出其中的失效芯片。
在确定好失效芯片,对失效芯片的缺陷进行定位的过程中,常用到探针卡来进行测试。参考图1a,将处理好的芯片110通过胶体121固定在基板120上,然后采用PCB板130的探针131对芯片110上相应的焊盘111进行扎针,通过PCB板130和探针131将测试信号施加在芯片110上,进而获得芯片110的I/V曲线。
但是,采用这种方法对芯片进行的电性测试,存在以下问题:(1)需要借助探针台对芯片110上的焊盘111进行扎针,整个测试过程中转换扎针数量和扎针位置耗时较长,针尖和焊盘111的接触极易损伤针尖造成浪费,且接触电阻的不一致,会导致测试数据的波动;(2)去除塑封体后的芯片借助热熔胶固定在基板的过程中,很难做到完全平整的粘合,且芯片焊盘的金属残留也很难处理到同一水平,这些都会导致针扎不上或是接触不好的问题,甚至出现部分针扎的过深而另一部分针还没扎上的情形,造成芯片的损伤或PCB板的损伤破坏;(3)封装芯片级的测试,需要对封装结构进行处理,暴露背面的焊盘,而在正面抓点时,则需要借助翻转台,这个过程中由于重力和震动的影响极易导致针尖和样品的接触不好的问题,操作难度大;(4)采用Socket的方式只能正面抓点,而具有Socket的PCB板重新打线的方式需要根据实际需求,也就是背面扎针正面抓点,或正面抓点背面扎针的方式来对PKG样品进行相应的处理;(5)将芯片的焊盘与PCB通过金属线连接进行测试的方法,需要采用砂纸或抛光布研磨等方式处理PCB板,容易引起内部电路的损坏或短路,因而PCB板的利用次数会受到限制,相应的成本就会增加。
发明内容
鉴于上述问题,本发明的目的在于提供一种失效分析装置,增加了PCB板的使用次数,且芯片的扎针和抓点方式不受限制。
根据本发明的一方面,提供一种失效分析装置,包括:基板,包括一一对应且电连接的多个第一焊盘和多个第二焊盘,所述第一焊盘用于与芯片的第三焊盘连接;其中,所述基板采用高透玻璃,通过所述第二焊盘对所述芯片施加测试信号。
可选地,还包括:PCB板,包括连接器和通孔,所述连接器用于与测试机连接,所述通孔用于容纳所述基板的至少一部分;转接板,包括多个第四焊盘,所述多个第四焊盘用于与所述基板的多个第二焊盘和所述连接器分别一一对应且连接。
可选地,所述基板的第二焊盘的面积大于第一焊盘的面积。
可选地,还包括:卡扣,位于所述PCB板上,所述卡扣用于固定所述基板和/或所述转接板。
可选地,所述转接板的一侧还包括直插焊盘,所述直插焊盘中包括多个第五焊盘,多个第五焊盘与多个第四焊盘一一对应且电连接。
可选地,所述卡扣包括第一卡扣和第二卡扣,其中,第一卡扣中形成有多个第六焊盘,多个第六焊盘与转接器电连接,且多个第六焊盘用于与多个第五焊盘一一对应且连接;第二卡扣用于拆卸和安装转接板。
可选地,所述PCB板中通孔的形状与所述基板的形状相匹配,用于嵌入所述基板。
可选地,所述第四焊盘为弹簧针脚或半球形金属,所述第六焊盘为弹簧针脚。
可选地,所述转接板与所述PCB板一体成型,所述第四焊盘与所述连接器连接。
可选地,所述通孔用于容纳所述基板上固定的芯片。
可选地,还包括:卡扣盖,与所述卡扣一起用于固定所述基板。
可选地,所述基板的材料为高透玻璃。
可选地,还包括:锁附板,位于所述PCB板上,所述锁附板中的第一探针与连接器电连接;第二探针,位于所述锁附板周围,所述第二探针与所述连接器电连接。
可选地,,所述失效分析装置用于对所述芯片进行失效分析。
本发明提供的失效分析装置,基板采用高透玻璃,且基板上形成有多个第一焊盘和多个第二焊盘,第一焊盘与第二焊盘通过导线一一对应连接,通过第一焊盘与芯片的第三焊盘进行连接,通过对第二焊盘进行扎针和施加测试信号从而对芯片进行电性测试。其中,采用高透玻璃作为基板,由于可以透光,因此抓点方式不受限制。
进一步地,基板上的第二焊盘阵列排布,且面积较大,加上第二焊盘平整且没有金属残留,处于同一平面,因此在对芯片进行测试时,通过第二焊盘扎针不仅可以避免对针尖和芯片的损伤,而且能够降低接触不好的情况和提高接触电阻的稳定性,进而降低测试数据的波动。
进一步地,基板可以采用抛光、研磨、酸洗等多种操作,除去第一焊盘上的金属残留,提高基板的利用次数。同时,基板上的第一焊盘可以适当的增加长度和宽度,提高芯片和第一焊盘连接时的金属连线的次数,从而可以增加基板的使用次数。
在一个实施例中,PCB板上留有与基板的形状相匹配的通孔,且PCB板的通孔周边形成有用于固定基板的卡扣,此外,还包括转接板,转接板上具有与第二焊盘一一对应的第四焊盘,在将基板固定于PCB板上时,将转接板的第四焊盘与基板的第二焊盘面对面放置且固定,转接板的一侧具有直插焊盘,能够与PCB板连接,从而实现与芯片的电连接。采用转接板的方式,能够代替扎针测试方法的繁琐架卡流程,进而节省很多时间。
在另一个实施例中,转接卡与PCB板一体形成,基板与PCB板连接时,第二焊盘与转接板的第四焊盘焊盘接触,实现与芯片的电连接,减少了失效分析装置的部件数量,降低了转接板受损或丢失的情况。
在另一个实施例中,PCB板上还设置有锁附板,锁附板的中心位置开设有通槽,通槽内设置有多个Socket基板,锁附板的通槽附近设置有多个探针,从而失效分析装置也可以对封装结构下的芯片进行失效分析。
进一步地,借助针脚,可以用改进的BNC转插头的电缆线直接对封装的芯片进行测量,避免针尖接触,减少机台的使用和针的浪费,解决接触电阻问题,操作效率更高。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1a至图1d示出了现有技术的四种失效分析装置的结构图;
图2a至图2f示出了根据本发明第一实施例的失效分析装置的结构图;
图3a至图3c示出了根据本发明第一实施例的失效分析装置的使用方法;
图4a和图4b示出了根据本发明第二实施例的失效分析装置的结构图及使用方法;
图5示出了根据本发明第三实施例的失效分析装置的结构图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。
图1a至图1d示出了现有技术的四种失效分析装置的结构图。
参考图1a,,在第一种失效分析装置中,将具有缺陷的芯片110通过胶体121固定在基板120上,然后通过具有探针131的PCB板对芯片110的焊盘111扎针从而进行测试。但这种方式中,去除塑封体后的芯片110借助胶体121固定在基板120的过程中,很难做到完全平整的粘合,且芯片110的焊盘111的金属残留也很难处理到同一水平,这些都会导致针扎不上或是接触不好的问题,甚至出现部分针扎的过深而另一部分针还没扎上的情形,造成芯片110的损伤或PCB板130的损伤破坏。进一步地,可能需要借助探针台对芯片110上的焊盘111进行扎针,整个测试过程中转换扎针数量和扎针位置耗时较长,针尖和焊盘111的接触极易损伤针尖造成浪费,且接触电阻的不一致,会导致测试数据的波动。
参考图1b,在另一种失效分析装置中,PCB板130上设置有锁附板133,通过锁附板133中的Socket对封装状态下的芯片进行电性测试。然而,这种方式中,采用Socket的方式只能正面抓点,而具有Socket的PCB板130重新打线的方式需要根据实际需求,也就是背面扎针正面抓点,或正面抓点背面扎针的方式来对PKG样品进行相应的处理。进一步地,封装芯片级的测试,需要对封装结构进行处理,暴露背面的焊盘,而在正面抓点时,则需要借助翻转台,这个过程中由于重力和震动的影响极易导致针尖和样品的接触不好的问题,操作难度大。
参考图1c和图1d,在另一种失效分析装置中,将芯片110固定在PCB板130的预设区域134中,或者固定在基板120上,然后通过金属线将芯片110上的焊盘111与PCB板130上的焊盘对应连接,从而对芯片110进行电性测试。但是这种方式中,每次测试之后,都需要采用砂纸或抛光布研磨等方式处理PCB板130,这样容易引起PVB板130内部电路的损坏或短路,因而PCB板130的利用次数会受到限制,相应的成本就会增加。
本申请的发明人注意到上述问题,提供了一种失效分析装置。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图2a至图2f示出了根据本发明第一实施例的失效分析装置的结构图;图3a至图3c示出了根据本发明第一实施例的失效分析装置的使用方法。
本申请公开的失效分析装置,包括基板220,PCB板230以及转接板240,该失效分析装置用于对芯片进行失效分析。
其中,参考图2a,图2b,图3a和图3b,基板220的材料采用高透玻璃,基板220分为第一区域和第二区域。第一区域为芯片连接区,用于固定待测试的芯片210,第二区域为信号连接区,用于与PCB板230的电信号连接。第二区域的宽度例如小于第一区域的宽度,使得基板220的形状为“凸”字型。
具体地,基板220的第一表面中,第一区域中包括多个呈线性排列的第一焊盘221,第二区域中包括多个阵列排布的第二焊盘222。第一焊盘221的宽度较小,但长度较长,第二焊盘222面积大于第一焊盘221,待测试的芯片210采用胶体201与基板220的第一区域固定时,芯片210不会遮挡第一焊盘221,通过金属线202将芯片210的第三焊盘211与基板220的第一焊盘221连接,图3b中所示的203例如为焊锡。此外,基板220上的第一焊盘221与第二焊盘222通过导线223连接,由于芯片210的第三焊盘211与第一焊盘221连接,从而芯片210与第二焊盘222也电连接。
在该实施例中,可以通过探针对第二焊盘222进行扎针,从而对芯片210进行电性测试。采用高透玻璃作为基板210,不会影响对芯片210的扎针和抓点,同时,通过较长的第一焊盘221可以增加芯片210与基板220的连接次数,采用面积较大且平整的第二焊盘作为扎针的焊盘,可以提高扎针时的接触效果,进而提高测试的稳定性。此外,高透玻璃可以采用抛光、研磨、酸洗等多种操作,除去第一焊盘上的金属残留,进而提高基板的利用次数。
PCB板230包括与基板220的形状相匹配的通孔231,用于将基板220嵌入PCB板230中;在PCB板230第一表面的通孔231与基板220的第二区域相对应的两侧,具有一组卡扣232,卡扣232用于固定基板220和转接板240;在PCB板230的上,还包括连接器234,连接器234用于与测试机连接,从而给PCB板230提供测试信号。
转接板240为形状略大于基板220的第二区域的长方形,具体的,转接板240的宽度大于第二区域的宽度,从而转接板240在通过PCB板230上的卡扣232进行固定时,不会通过通孔231发生移动。
在转接板240的第一表面上,形成有与基板220的第二焊盘222一一对应的第四焊盘241,从而在将基板220与PCB板230固定,转接板240也通过卡扣232与PCB板230固定后,第二焊盘222能够与第四焊盘241一一对应且接触,如图3c所示。此外,在转接板240的一侧,还包括直插焊盘242,且直插焊盘242中包括多个与第四焊盘241一一对应且连接的第五焊盘。
在该实施例中,转接板240的第四焊盘241采用弹簧针脚或金属球,如图2d所示。
进一步地,参考图2e,图2f和图3c,图2e和图2f为别为沿图2c中AA线和BB线的截面放大图。其中,卡扣232包括第一卡扣232a和第二卡扣232b,第一卡扣232a与转接板240的直插焊盘242相对应,第二卡扣232b可以转动,用于安转和拆卸转接板240。具体地,与转接板240的直插焊盘242相对应的第一卡扣232a中,形成有与直插焊盘242的形状相匹配的空间,此外,还具有与直插焊盘242中的第五焊盘一一对应的第六焊盘237,第六焊盘例如为弹簧式焊盘。
在将转接板240与PCB板230固定时,先打开卡扣232b,将其旋转到一侧,然后,将转接板240中具有第四焊盘241的一面朝向PCB板230,将转接板240的直插焊盘242插入卡扣232a中,然后固定卡扣232b,从而将转接板240与PCB板230固定。
此外,参考图3c和图3c,在将基板220嵌入PCB板230的通孔231中时,采用胶带204固定基板220与PCB板230。在其他实施例中,还可以采用其他固定结构。
本申请提供的第一实施例的失效分析结构中,连接器234用于与测试机连接,获取测试信号,此外,连接器234通过走线与卡扣232中的第六焊盘237连接,第六焊盘237与转接板240的直插焊盘242连接,直插焊盘242与第四焊盘241连接,第四焊盘241与基板的第二焊盘222连接,第二焊盘222通过导电223、第一焊盘221以及金属线202与芯片210的第三焊盘211连接,从而测试信号到达芯片210。
在该实施例中,通过转接板240和PCB板230对芯片210进行测试,由于连接器可以直接与测试机连接,因此,省去了采用探针方式时的架卡流程和多次扎针过程,简化了操作过程。
图4a和图4b示出了根据本发明第二实施例的失效分析装置的结构图及使用方法。与第一实施例相比,第二实施例的失效分析装置中,转接板与PCB板一体形成。
参考图4a和图4b,在第二实施例的失效分析装置中,PCB板230的通孔231的形状和大小与基板220的第一区域相对应,在PCB板230与基板220的第二区域相对应的位置,形成有第四焊盘235,第四焊盘235与PCB板230上的连接器234连接。此外,还包括卡扣盖236,用于将基板220与PCB板230固定。
在该实施例中,将芯片210与基板220固定且电连接后,将基板220中的第二焊盘222朝向PCB板230的第四焊盘235的方向放置到相应位置,其中,通孔231用于容纳基板220上固定的芯片210,第二焊盘222与第四焊盘235一一对应且电连接,并通过卡扣盖236将基板220与PCB板230固定连接,卡扣232仅用于固定卡扣盖236。
在该实施例中,将转接板与PCB板230一体形成,可以降低各个焊盘之间的连接通道的数量,从而降低失效分析装置的成本。
图5示出了根据本发明第三实施例的失效分析装置的结构图。与第一实施例和/或第二实施例相比,第三实施例的失效分析装置好包括锁附板238和探针237。
在该实施例中,在第一实施例和第二实施例的失效分析装置的基础上,在PCB板230上增加一个锁附板238,锁附板238中包括多个Socket,用于对封装状态下的芯片进行电性测试。其中,在锁附板238的周围,还形成有探针237,探针237与连接器234对应且电连接,从而还可以通过探针237对锁附板238中的芯片210进行电性测试。
此外,本申请的失效分析装置中还包括转插头250,如图5所示,在PCB板230中的多个焊盘和探针都电连接的情况下,可以通过转插头直接测试芯片210的I/V数据。例如,通过PCB板230的连接器234对芯片210施加测试信号后,通过探针237和转接头250连接到相应仪器直接获得芯片210的I/V曲线。
本发明提供的失效分析装置,基板采用高透玻璃,且基板上形成有多个第一焊盘和多个第二焊盘,第一焊盘与第二焊盘通过导线一一对应连接,通过第一焊盘与芯片的第三焊盘进行连接,通过对第二焊盘进行扎针和施加测试信号从而对芯片进行电性测试。其中,采用高透玻璃作为基板,由于可以透光,因此抓点方式不受限制。
进一步地,基板上的第二焊盘阵列排布,且面积较大,加上第二焊盘平整且没有金属残留,处于同一平面,因此在对芯片进行测试时,通过第二焊盘扎针不仅可以避免对针尖和芯片的损伤,而且能够降低接触不好的情况和提高接触电阻的稳定性,进而降低测试数据的波动。
进一步地,基板可以采用抛光、研磨、酸洗等多种操作,除去第一焊盘上的金属残留,提高基板的利用次数。同时,基板上的第一焊盘可以适当的增加长度和宽度,提高芯片和第一焊盘连接时的金属连线的次数,从而可以增加基板的使用次数。
在一个实施例中,PCB板上留有与基板的形状相匹配的通孔,且PCB板的通孔周边形成有用于固定基板的卡扣,此外,还包括转接板,转接板上具有与第二焊盘一一对应的第四焊盘,在将基板固定于PCB板上时,将转接板的第四焊盘与基板的第二焊盘面对面放置且固定,转接板的一侧具有直插焊盘,能够与PCB板连接,从而实现与芯片的电连接。采用转接板的方式,能够代替扎针测试方法的繁琐架卡流程,进而节省很多时间。
在另一个实施例中,转接卡与PCB板固定连接,基板与PCB板连接时,第二焊盘与转接板的第四焊盘焊盘接触,实现与芯片的电连接,减少了失效分析装置的部件数量,降低了转接板受损或丢失的情况。
在另一个实施例中,PCB板上还设置有锁附板,锁附板的中心位置开设有通槽,通槽内设置有多个Socket基板,锁附板的通槽附近设置有多个探针,从而失效分析装置也可以对封装结构下的芯片进行失效分析。
进一步地,借助针脚,可用改进的BNC转插头的电缆线直接对封装的芯片进行测量,避免针尖接触,减少机台的使用和针的浪费,解决接触电阻问题,操作效率更高。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (14)
1.一种失效分析装置,其特征在于,包括:
基板,包括一一对应且电连接的多个第一焊盘和多个第二焊盘,所述第一焊盘用于与芯片的第三焊盘连接;
其中,通过所述基板中的所述第二焊盘对所述芯片施加测试信号。
2.根据权利要求1所述的失效分析装置,其特征在于,还包括:
PCB板,包括连接器和通孔,所述连接器用于与测试机连接,所述通孔用于容纳所述基板的至少一部分;
转接板,包括多个第四焊盘,所述多个第四焊盘用于与所述基板的多个第二焊盘和所述连接器分别一一对应且连接。
3.根据权利要求2所述的失效分析装置,其特征在于,所述基板的第二焊盘的面积大于第一焊盘的面积。
4.根据权利要求3所述的失效分析装置,其特征在于,还包括:
卡扣,位于所述PCB板上,所述卡扣用于固定所述基板和/或所述转接板。
5.根据权利要求4所述的失效分析装置,其特征在于,所述转接板的一侧还包括直插焊盘,所述直插焊盘中包括多个第五焊盘,多个第五焊盘与多个第四焊盘一一对应且电连接。
6.根据权利要求5所述的失效分析装置,其特征在于,所述卡扣包括第一卡扣和第二卡扣,
其中,第一卡扣中形成有多个第六焊盘,多个第六焊盘与转接器电连接,且多个第六焊盘用于与多个第五焊盘一一对应且连接;
第二卡扣用于拆卸和安装转接板。
7.根据权利要求6所述的失效分析装置,其特征在于,所述PCB板中通孔的形状与所述基板的形状相匹配,用于嵌入所述基板。
8.根据权利要求6所述的失效分析装置,其特征在于,所述第四焊盘为弹簧针脚或半球形金属,所述第六焊盘为弹簧针脚。
9.根据权利要求4所述的失效分析装置,其特征在于,所述转接板与所述PCB板一体成型,所述第四焊盘与所述连接器连接。
10.根据权利要求9所述的失效分析装置,其特征在于,所述通孔用于容纳所述基板上固定的芯片。
11.根据权利要求10所述的失效分析装置,其特征在于,还包括:
卡扣盖,与所述卡扣一起用于固定所述基板。
12.根据权利要求1-11中任一项所述的失效分析装置,其特征在于,所述基板的材料为高透玻璃。
13.根据权利要求1-11中任一项所述的失效分析装置,其特征在于,还包括:
锁附板,位于所述PCB板上,所述锁附板中的第一探针与连接器电连接;
第二探针,位于所述锁附板周围,所述第二探针与所述连接器电连接。
14.根据权利要求13所述的失效分析装置,其特征在于,所述失效分析装置用于对所述芯片进行失效分析。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210173710.9A CN114624568A (zh) | 2022-02-24 | 2022-02-24 | 失效分析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210173710.9A CN114624568A (zh) | 2022-02-24 | 2022-02-24 | 失效分析装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114624568A true CN114624568A (zh) | 2022-06-14 |
Family
ID=81899364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210173710.9A Pending CN114624568A (zh) | 2022-02-24 | 2022-02-24 | 失效分析装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114624568A (zh) |
-
2022
- 2022-02-24 CN CN202210173710.9A patent/CN114624568A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6707311B2 (en) | Contact structure with flexible cable and probe contact assembly using same | |
US5663654A (en) | Universal wafer carrier for wafer level die burn-in | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
US20040051541A1 (en) | Contact structure with flexible cable and probe contact assembly using same | |
KR101064572B1 (ko) | 전자 부품의 시험 장치용 부품 및 시험 방법 | |
JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
KR100652421B1 (ko) | 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법 | |
US6433360B1 (en) | Structure and method of testing failed or returned die to determine failure location and type | |
JP3586106B2 (ja) | Ic試験装置用プローブカード | |
JPH10153644A (ja) | Bgaデバイス・テスト用アダプタ・モジュール | |
JPH10142291A (ja) | Ic試験装置 | |
JP4183859B2 (ja) | 半導体基板試験装置 | |
US5175496A (en) | Dual contact beam assembly for an IC test fixture | |
CN114624568A (zh) | 失效分析装置 | |
US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
JP2559242B2 (ja) | プローブカード | |
JP3596500B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
US6323670B1 (en) | PCB adapter for IC chip failure analysis | |
US20040124507A1 (en) | Contact structure and production method thereof | |
KR20090079271A (ko) | 프로브 카드 | |
CN217484381U (zh) | 探针卡 | |
JP2004138576A (ja) | 電気的接続装置 | |
JP2005019343A (ja) | 接続端子配列部材及びそれを用いたicソケット | |
TW202316129A (zh) | 晶片檢測裝置 | |
US6525553B1 (en) | Ground pin concept for singulated ball grid array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |