CN116413576A - 芯片检测方法及其检测载具 - Google Patents
芯片检测方法及其检测载具 Download PDFInfo
- Publication number
- CN116413576A CN116413576A CN202211077473.2A CN202211077473A CN116413576A CN 116413576 A CN116413576 A CN 116413576A CN 202211077473 A CN202211077473 A CN 202211077473A CN 116413576 A CN116413576 A CN 116413576A
- Authority
- CN
- China
- Prior art keywords
- chip
- detection
- tested
- heads
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 126
- 230000003287 optical effect Effects 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 16
- 238000007689 inspection Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供了一种芯片检测方法及其检测载具，该芯片检测方法包括下述步骤：首先，提供一检测载具，其中，该检测载具包括一载具本体、多个电检测头以及一检测单元，该载具本体上形成有一凹槽，所述多个电检测头耦接该检测单元，所述多个电检测头位于该凹槽之中，该检测单元设于该载具本体之上。接着，提供一待测芯片，其中，该待测芯片包括一第一表面、一第二表面以及多个电接点，该第一表面相反于该第二表面，所述多个电接点分布于该待测芯片的边缘。再，将该待测芯片置于该凹槽之中，所述多个电检测头分别直接抵接所述多个电接点，检测单元通过所述多个电检测头对该芯片进行检测。
Description
技术领域
本发明实施例有关于一种芯片检测方法，特别是有关于一种毋须打线耦接过程的芯片检测方法。
背景技术
已知针对四方平面无引脚芯片封装(Quad Flat No leads、QFN)的故障检测方法，是将芯片研磨至晶背裸露，再将芯片打线耦接至印刷电路板。接着，通过印刷电路板对芯片进行烧录检测。然而，已知的打线耦接过程十分耗工耗时，且难以将检测完毕的芯片取下再利用。
发明内容
本发明实施例是为了欲解决已知技术问题而提供的芯片检测方法，包括下述步骤：首先，提供一检测载具，其中，该检测载具包括一载具本体、多个电检测头以及一检测单元，该载具本体上形成有一凹槽，所述多个电检测头耦接该检测单元，所述多个电检测头位于该凹槽之中，该检测单元设于该载具本体之上。接着，提供一待测芯片，其中，该待测芯片包括一第一表面、一第二表面以及多个电接点，该第一表面相反于该第二表面，所述多个电接点分布于该待测芯片的边缘。再，将该待测芯片置于该凹槽之中，所述多个电检测头分别直接抵接所述多个电接点，检测单元通过所述多个电检测头对该芯片进行检测。
在一实施例中，所述多个电检测头与所述多个电接点之间并非以打线连接的方式进行连结。
在一实施例中，该第一表面相反于该第二表面，每一电接点至少有部分位于该第二表面，当该待测芯片被置于该凹槽之中时，该第一表面朝向该凹槽。
在一实施例中，该待测芯片包括多个芯片侧壁，每一电接点至少有部分位于其中一该芯片侧壁，所述多个电检测头朝所述多个芯片侧壁延伸而直接抵接所述多个电接点。
在一实施例中，该芯片检测方法还包括以下步骤。在将该待测芯片置入于该凹槽之前，先移除该芯片的该第二表面上的部分结构以显露该待测芯片背面。接着，提供一光学检测装置，在该待测芯片置于该凹槽中的情况下，对该芯片的该第二表面上进行光学检测。
在一实施例中，该待测芯片具有一金属接地层，该金属接地层位于该第二表面，在所述移除该芯片的该第二表面上的部分结构的步骤中，该金属接地层被全部移除或部分移除。
在一实施例中，该载具本体包括一本体表面，当该待测芯片置于该凹槽之内时，该待测芯片的该第二表面的高度等于或低于该本体表面的高度。
在另一实施例中，本发明提供一种芯片检测载具，适于对一待测芯片进行检测，包括一载具本体、多个电检测头以及一检测单元。载具本体形成有一凹槽。电检测头设于该载具本体，所述多个电检测头凸出于该凹槽之内。检测单元设于该载具本体，所述多个电检测头耦接该检测单元。该待测芯片包括多个电接点，当该待测芯片置于该凹槽之中时，所述多个电检测头分别直接抵接所述多个电接点，该检测单元通过所述多个电检测头对该芯片进行检测。
在一实施例中，所述多个电检测头包括弹簧针连接器或是金手指弹片，当该待测芯片置于该凹槽之中时，所述多个电检测头分别于该待测芯片的四个侧边直接抵接所述多个电接点。
应用本发明实施例的芯片检测方法，由于检测载具的电检测头分别直接抵接待测芯片的电接点以进行检测。因此省略了已知技术繁琐的打线步骤。此外，被检测完毕的芯片也可以很方便的被取下再利用。此外，本发明实施例的检测载具及待测芯片可一并送入光学检测装置进行光学检测，因此可简化检测流程，提高检测效率。
附图说明
图1A是显示本发明实施例的检测载具。
图1B是显示本发明实施例的待测芯片。
图2是示本发明实施例的待测芯片置于检测载具之中的情形。
图3是显示本发明实施例的芯片检测方法的流程图。
图4是显示本发明实施例的芯片检测方法的细节步骤。
图5是显示本发明实施例的光学检测装置。
附图标记：
D:检测载具
1:载具本体
11:凹槽
12:推拨缺口
13:本体表面
21:电检测头
22:检测单元
23:通用序列总线接头
C:待测芯片
31:第一表面
32:第二表面
33:芯片侧壁
35:电接点
39:线路结构
S11，S12，S13:步骤
S21，S22:步骤
4:光学检测装置
具体实施方式
图1A是显示本发明实施例的检测载具。图1B是显示本发明实施例的待测芯片。图2显示本发明实施例的待测芯片置于检测载具之中的情形。搭配参照图1A、图1B、图2，本发明实施例的检测载具D，适于对一待测芯片C进行检测。该检测载具D包括一载具本体1、多个电检测头21以及一检测单元22。载具本体1形成有一凹槽11。电检测头21设于该载具本体1，所述多个电检测头21凸出于该凹槽11内。检测单元22设于该载具本体1，所述多个电检测头21耦接该检测单元22。该待测芯片C包括多个电接点35，当该待测芯片C置于该凹槽11之中时，所述多个电检测头21分别直接抵接所述多个电接点35，该检测单元22通过所述多个电检测头21对该芯片C进行检测。
搭配参照图1A、图1B、图2，在一实施例中，所述多个电检测头21可以为弹簧针连接器(Pogo-pin)。当该待测芯片C置于该凹槽11之中时，所述多个电检测头21分别于该待测芯片C的四个侧边直接抵接所述多个电接点35。在此实施例中，由于弹簧针连接器(Pogo-pin)提供弹性力，因此所述多个电检测头21亦对该待测芯片C提供夹持定位的效果。在一实施例中，所述多个电检测头21凸出于该凹槽11的内壁。在另一实施例中，所述多个电检测头21亦可以为金手指弹片或其他形式的检测头，上述内容并未限制本发明。
本发明的实施例中，所述多个电检测头是以弹力抵接的方式电连接与所述多个电接点。因此，与已知技术不同的，本发明实施例的所述多个电检测头与所述多个电接点之间并非以打线连接的方式进行连结。
搭配参照图1A、图1B、图2，该待测芯片C包括一第一表面31以及一第二表面32，该第一表面31相反于该第二表面32，每一电接点35至少有部分位于该第二表面32，当该待测芯片C被置于该凹槽11之中时，该第一表面31朝向该凹槽11。
搭配参照图1A、图1B、图2，在一实施例中，该待测芯片C包括多个芯片侧壁33，每一电接点35至少有部分位于其中一该芯片侧壁33，所述多个电检测头21朝所述多个芯片侧壁33延伸而直接抵接所述多个电接点35。
搭配参照图1A、图1B、图2，在一实施例中，该载具本体1可以为一电路板。该凹槽11的深度可等于或大于该待测芯片C的厚度。当该待测芯片C置于该凹槽11之中时，该待测芯片C接触该凹槽11的底部。
搭配参照图1A、图1B、图2，在一实施例中，该检测单元22可以为线上仿真器(In-Circuit Emulator，ICE)。该检测单元22可以对该待测芯片C进行检测，例如，对该待测芯片C进行烧录检测。在一实施例中，该检测载具D可还包括一通用序列总线接头(USB)23，该通用序列总线接头23耦接该检测单元22。
搭配参照图1A、图1B、图2，在一实施例中，该载具本体1形成有推拨缺口12，该推拨缺口12形成于该凹槽11的边缘，使用者可通过将手工具插入该推拨缺口12，以对凹槽11中的待测芯片C进行推拨，以方便取出待测芯片C。
图3是显示本发明实施例的芯片检测方法的流程图。参照图3，在一实施例中，本发明提供一种芯片检测方法，包括下述步骤。首先，提供一检测载具，其中，该检测载具包括一载具本体、多个电检测头以及一检测单元，该载具本体上形成有一凹槽，所述多个电检测头耦接该检测单元，所述多个电检测头位于该凹槽之中，该检测单元设于该载具本体之上(S11)。接着，提供一待测芯片，其中，该待测芯片包括一第一表面、一第二表面以及多个电接点，该第一表面相反于该第二表面，所述多个电接点分布于该待测芯片的边缘(S12)。再，将该待测芯片置于该凹槽之中，所述多个电检测头分别直接抵接所述多个电接点，检测单元通过所述多个电检测头对该芯片进行检测(S13)。
图4是显示本发明实施例的芯片检测方法的细节步骤。参照图4，在一实施例中，该芯片检测方法还包括以下步骤。在将该待测芯片置入于该凹槽之前，先移除该芯片的该第二表面上的部分结构以显露该待测芯片背面(S21)。接着，提供一光学检测装置，在该待测芯片置于该凹槽中的情况下，对该芯片的该第二表面上进行光学检测(S22)。
图5是显示本发明实施例的光学检测装置。搭配参照图1B、图5，在一实施例中，该待测芯片C具有一金属接地层(例如E-pad，未显示)，该金属接地层(未显示)位于该第二表面32，在所述移除该芯片的该第二表面上的部分结构的步骤中，该金属接地层被全部移除或部分移除(如图1B所显示的)。借此，待测芯片C内部的线路结构39可以被光学检测装置进行检验。该光学检测装置4可以为光学显微镜。该光学检测装置4可以对待测芯片C内部的缺陷热点进行定位。
搭配参照图2、图5，在一实施例中，该载具本体1包括一本体表面13(上表面)，当该待测芯片C置于该凹槽11之内时，该待测芯片C的该第二表面32的高度等于或低于该本体表面13的高度。借此，参照图5，当光学检测装置4对该芯片C进行光学检测时，光学检测装置4不会碰撞该载具本体1的该本体表面13或该待测芯片C(上表面)。
在一实施例中，本发明的待测芯片C以为四方平面无引脚芯片封装(Quad Flat Noleads、QFN)芯片。
应用本发明实施例的芯片检测方法，由于检测载具的电检测头分别直接抵接待测芯片的电接点以进行检测。因此省略了已知技术繁琐的打线步骤。此外，被检测完毕的芯片也可以很方便的被取下再利用。此外，本发明实施例的检测载具及待测芯片可一并送入光学检测装置进行光学检测，因此可简化检测流程，提高检测效率。
虽然本发明已以具体的较佳实施例所述如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，仍可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种芯片检测方法，其特征在于，包括：
提供一检测载具，其中，该检测载具包括一载具本体、多个电检测头以及一检测单元，该载具本体上形成有一凹槽，所述多个电检测头耦接该检测单元，所述多个电检测头位于该凹槽之中，该检测单元设于该载具本体之上；
提供一待测芯片，其中，该待测芯片包括一第一表面、一第二表面以及多个电接点，该第一表面相反于该第二表面，所述多个电接点分布于该待测芯片的边缘；
将该待测芯片置于该凹槽之中，所述多个电检测头分别直接抵接所述多个电接点，检测单元通过所述多个电检测头对该芯片进行检测。
2.如权利要求1所述的芯片检测方法，其特征在于，所述多个电检测头与所述多个电接点之间并非以打线连接的方式进行连结。
3.如权利要求2所述的芯片检测方法，其特征在于，该第一表面相反于该第二表面，每一电接点至少有部分位于该第二表面，当该待测芯片被置于该凹槽之中时，该第一表面朝向该凹槽。
4.如权利要求3所述的芯片检测方法，其特征在于，该待测芯片包括多个芯片侧壁，每一电接点至少有部分位于其中一该芯片侧壁，所述多个电检测头朝所述多个芯片侧壁延伸而直接抵接所述多个电接点。
5.如权利要求3所述的芯片检测方法，其特征在于，所述多个电检测头包括弹簧针连接器或是金手指弹片。
6.如权利要求3所述的芯片检测方法，其特征在于，还包括：
在将该待测芯片置入于该凹槽之前，先移除该芯片的该第二表面上的部分结构以显露该待测芯片背面；
提供一光学检测装置，在该待测芯片置于该凹槽中的情况下，对该芯片的该第二表面上进行光学检测。
7.如权利要求6所述的芯片检测方法，其特征在于，该待测芯片具有一金属接地层，该金属接地层位于该第二表面；在所述移除该芯片的该第二表面上的部分结构的步骤中，该金属接地层被全部移除或部分移除。
8.如权利要求6所述的芯片检测方法，其特征在于，该载具本体包括一本体表面，当该待测芯片置于该凹槽之内时；该待测芯片的该第二表面的高度等于或低于该本体表面的高度。
9.一种芯片检测载具，适于对一待测芯片进行检测，其特征在于，包括：
一载具本体，形成有一凹槽；
多个电检测头，设于该载具本体，所述多个电检测头凸出于该凹槽之内；以及
一检测单元，设于该载具本体，所述多个电检测头耦接该检测单元，其中；
该待测芯片包括多个电接点，当该待测芯片置于该凹槽之中时，所述多个电检测头分别直接抵接所述多个电接点；该检测单元通过所述多个电检测头对该芯片进行检测。
10.如权利要求9所述的芯片检测载具，其特征在于，所述多个电检测头包括弹簧针连接器或是金手指弹片，当该待测芯片置于该凹槽之中时，所述多个电检测头分别于该待测芯片的四个侧边直接抵接所述多个电接点。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110149596 | 2021-12-30 | ||
| TW110149596A TWI797936B (zh) | 2021-12-30 | 2021-12-30 | 晶片檢測方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116413576A true CN116413576A (zh) | 2023-07-11 |
Family
ID=86945049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211077473.2A Pending CN116413576A (zh) | 2021-12-30 | 2022-09-05 | 芯片检测方法及其检测载具 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116413576A (zh) |
| TW (1) | TWI797936B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW551496U (en) * | 2002-08-27 | 2003-09-01 | Wang-Chiuan Jeng | Structure improvement of adapting board |
| CN102750209A (zh) * | 2011-04-22 | 2012-10-24 | 鸿富锦精密工业（深圳）有限公司 | 驱动装置 |
| US10439313B2 (en) * | 2016-12-05 | 2019-10-08 | Texas Instruments Incorporated | Integrated circuit (IC) chip socket |
| KR102361639B1 (ko) * | 2017-07-10 | 2022-02-10 | 삼성전자주식회사 | 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법 |
-
2021
- 2021-12-30 TW TW110149596A patent/TWI797936B/zh active
-
2022
- 2022-09-05 CN CN202211077473.2A patent/CN116413576A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202326162A (zh) | 2023-07-01 |
| TWI797936B (zh) | 2023-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4456325B2 (ja) | 検査方法及び検査装置 | |
| CN101458970A (zh) | 电路板测试夹具 | |
| US7365551B2 (en) | Excess overdrive detector for probe cards | |
| CN116413576A (zh) | 芯片检测方法及其检测载具 | |
| US5159266A (en) | Test socket and method for failure analysis of plastic quad flat pack devices | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| KR101398180B1 (ko) | 반도체 디바이스 테스트 보드의 수리방법 | |
| JP3889938B2 (ja) | 太陽電池の内部割れ検査装置 | |
| TW541430B (en) | Test device for semiconductor wafers | |
| US6323670B1 (en) | PCB adapter for IC chip failure analysis | |
| JPH08334546A (ja) | 半導体装置のテスト装置 | |
| KR20030094790A (ko) | 반도체 이디에스 테스트장치의 포고핀 테스트기구 | |
| JP3153834B2 (ja) | 半導体装置のテスト装置及び半導体装置の検査方法 | |
| KR20160143321A (ko) | 디스플레이 패널 검사용 프로버 | |
| JPH0980116A (ja) | 半導体チップ用ソケット | |
| CN112305464A (zh) | 藉由对插连接器进行检测的检测装置与待测物的总成 | |
| CN114624568A (zh) | 失效分析装置 | |
| CN115494368A (zh) | 提高边界扫描测试的脚位测试涵盖率系统及其方法 | |
| US7631420B2 (en) | Apparatus for a wire wrapping process | |
| TW202316129A (zh) | 晶片檢測裝置 | |
| JPS63111474A (ja) | プリント配線板のパタ−ン検査方法及びその装置 | |
| JPH05333094A (ja) | 半導体装置のテスト方法 | |
| KR200462110Y1 (ko) | 번인보드 검사장치의 지그 | |
| JPH051831Y2 (zh) | ||
| JPH0815361A (ja) | プリント配線板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |