TWI795960B - 具有低電磁干擾之源極驅動器及其資料移位方法 - Google Patents

Abstract

揭露一種源極驅動晶片 ，包含轉換電路、移位電路，以及取樣電路。轉換電路接收點對點之串列資料，且將串列資料依序轉換為並列資料。移位電路根據複數個時脈訊號，將並列資料進行資料移位，使並列資料分成複數個子並列資料，且每一子並列資料具有資料移位點。取樣電路在時間順序最晚的資料移位點之後，對每一子並列資料進行取樣，以形成取樣資料。

Description

具有低電磁干擾之源極驅動器及其資料移位方法

本發明涉及一種源極驅動器，具體而言，本發明特別是有關於一種具有低電磁干擾之源極驅動器。

源級驅動晶片(source driver)是應用於液晶顯示器，主要功能是將電壓傳送到面板(panel)的薄膜電晶體元件控制液晶旋轉角度，達到色彩顯示的目的，高解析度(resolution)的應用上，色彩資料的傳輸速率需要提高，在源級驅動晶片的設計上會採用點對點(point-to-point)的傳輸介面協定(interface protocol)來傳輸色彩資料，點對點的資料是以高速的串行資料(serial data)傳輸給源級驅動晶片，源級驅動晶片的輸入級接收到高速串接資料後進行處理，會產生並行資料(parallel data)，此並行資料會經由長走線(long routing line)的匯流排(data bus)傳送給下一級的電路，接著再對並行資料進行取樣(sampling)來達到同步(synchronous)的目的。

然而，匯流排的每條走線等效上為一個負載，走線愈長，負載愈重，並行資料在長走線(即負載大)上傳輸會產生大的瞬時峰值電流。當顯示器的尺寸增加，使得並行資料增加的情形下，大的瞬時峰值電流會造成電磁干擾(electromagnetic interference, EMI)，影響液晶顯示器的使用。

為了解決上述習知的技術問題，本發明的實施例之一個目的在於提供一種低電磁干擾之源極驅動器，減少資料訊號傳輸時的大的瞬時峰值電流造成的電磁干擾。

本發明的實施例之另一個目的在於提供一種適用於源極驅動晶片之匯流排的資料移位方法，將傳輸的並列資料以不同的資料移位點，分成複數筆子並列資料，使得資料傳輸時的瞬時峰值電流減少，降低電磁干擾。

根據本發明的實施例，提供一種源極驅動晶片 ，包含轉換電路、移位電路，以及取樣電路。轉換電路接收點對點之串列資料，且將串列資料依序轉換為並列資料。移位電路根據複數個時脈訊號，將並列資料進行資料移位，使並列資料分成複數個子並列資料，且每一子並列資料具有資料移位點。取樣電路在時間順序最晚的資料移位點之後，對每一子並列資料進行取樣，以形成取樣資料。

根據本發明的實施例，提供一種資料移位方法，適用於源極驅動晶片之資料匯流排，至少包含以下步驟：

接收點對點之串列資料，且將串列資料輸出為並列資料。根據複數個時脈訊號，對並列資料進行資料移位 ，使並列資料分成複數個子並列資料，每一子並列資料具有資料移位點。在時間順序最晚的資料移位點之後，對每一子並列資料進行取樣，以形成取樣資料。

相較於先前技術，在本發明的實施例之源極驅動晶片中，在進行並列資料的傳輸時，不是一次將等於並列資料深度的資料進行資料移位，而是將並列資料分成幾個子並列資料進行資料移位。由於子並列資料的資料深度較短，進行資料移位所產生的瞬時峰值電流較小，產生的電磁干擾也較小。

在所附圖式中，為了清楚起見，各個層、膜、面板、區域等的尺寸可能沒有依照比例繪製。在整個說明書中，相同的元件符號表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。並且，「電性連接」或「耦合」係可為二元件間存在其它元件。

請參閱圖1，其為根據本發明之實施例的具有低電磁干擾之源極驅動器的示意圖。如圖所示，源極驅動器10包含轉換電路100、移位電路200，以及取樣電路300。轉換電路100接收點對點之串列資料110，且將串列資料110依序輸出為並列資料120。

移位電路200根據複數個時脈訊號，將並列資料120進行資料移位 ，使並列資料分成複數個子並列資料(例如圖1中的210 _t1、220 _t2，以及230 _t3)，每一個子並列資料具有資料移位點(即t1、t2，以及t3)。取樣電路300在時間順序最晚的資料移位點之後，對每一子並列資料進行取樣，以形成取樣資料310。前述的串列資料110，舉例來說，可以是一筆18位元深度的資料，經由轉換電路100，輸出成並列資料120，例如將18位元深度的資料分成18筆1位元的資料作傳輸。

應當理解，儘管術語「第一」、 「第二」、 「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、 「部件」、 「區域」、 「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

請參閱圖2，其為根據本發明之實施例的移位電路之移位暫存器的電路架構示意圖。如圖所示，前述的移位電路200可以用多個移位暫存器實施，例如第一移位暫存器210、第二移位暫存器220，以及第三移位暫存器230進行資料移位。舉例來說，可以如圖1所示，將18位元的並列資料分成第一子並列資料210 _t1、第二子並列資料220 _t2，以及第三子並列資料230 _t3，而每一筆子並列資料包含6位元的資料。

前述的第一移位暫存器210、第二移位暫存器220，以及第三移位暫存器230的實施方式，可以如圖2所示，以並列的正反器來實施。舉例來說，第一移位暫存器210可以包含並列的正反器211、正反器212、正反器213、正反器214、正反器215，以及正反器216。同理，第二移位暫存器220可以包含並列的正反器221、正反器222、正反器223、正反器224、正反器225，以及正反器226。第三移位暫存器230可以包含並列的正反器231、正反器232、正反器233、正反器234、正反器235，以及正反器236。

具體而言，上述每一個移位暫存器中的正反器的時脈訊號端，在接收到同一個時脈訊號時開始進行資料移位，例如第一移位暫存器210中的正反器在第一資料移位點(即 _t1的時間)接收到時脈訊號CLK3時，將18位元的並列資料120中的第1筆、第2筆、第3筆、第4筆、第13筆及第14筆資料(即D0、D1、D2、D3、D12，以及D13)從輸入端接收，以形成第一資料移位點之子並列資料210 _t1。

同理，第二移位暫存器220中的正反器在第二資料移位點(即 _t2的時間)接收到時脈訊號CLK4時，將18位元的並列資料120中的第5筆、第6筆、第7筆、第8筆、第15筆及第16筆資料(即D4、D5、D6、D7、D14，以及D15) 從輸入端接收，以形成第二資料移位點之子並列資料220 _t2。第三移位暫存器230中的正反器在第三資料移位點(即 _t3的時間)接收到時脈訊號CLK5時，將18位元的並列資料120中的第9筆、第10筆、第11筆、第12筆、第17筆及第18筆資料(即D8、D9、D10、D11、D16，以及D17) 從輸入端接收，以形成第三資料移位點之子並列資料230 _t3。

請參閱圖3，其為根據本發明之實施例之具有不同資料移位點的子並列資料時序圖。如圖所示，上述的並列資料120可以在圖2中以十八筆1位元的資料作為示例(即D0、D1、D2、…、D17)。移位電路200可以將並列資料120進行資料移位，例如前述將並列資料120分成三個子並列資料(即210 _t1、220 _t2，以及230 _t3)，三者具有不同的資料移位點(即t1、t2，以及t3)。

舉例來說，可以用第一時脈訊號CLK1的第一個上升緣、第二時脈訊號CLK2的第一個上升緣，以及第三時脈訊號CLK3的第一個下降緣，在第三時脈訊號CLK3的第一個下降緣的時間點，將並列資料120中的第1筆、第2筆、第3筆、第4筆、第13筆及第14筆資料分成第一組子並列資料210 _t1。

同理，可以用第三時脈訊號CLK3的第一個上升緣、第四時脈訊號CLK4的第一個上升緣，以及第四時脈訊號CLK4的第一個下降緣，在第四時脈訊號CLK4的第一個下降緣的時間點，將並列資料120中的第5筆、第6筆、第7筆、第8筆、第15筆及第16筆資料分成第二組子並列資料220 _t2。

以及，可以用第五時脈訊號CLK5的第一個上升緣、第二時脈訊號CLK2的第一個下降緣，以及第五時脈訊號CLK5的第一個下降緣，在第五時脈訊號CLK5的第一個下降緣的時間點，將並列資料120中的第9筆、第10筆、第11筆、第12筆、第17筆及第18筆資料分成第三組子並列資料230 _t3。

應注意的是，上述並列資料120的資料深度，僅作為示例性的描述，而不作為限制性，並列資料120的資料深度可以是其他資料深度。同理，要將並列資料120分成多少數量的子並列資料，以及子並列資料包含哪幾筆資料，也不限於以上描述，可以根據需求做出適當調整。

上述取樣電路300開始對各個子並列資料進行取樣的時間點，舉例來說，可以從第四時脈訊號CLK4的第二個上升緣開始，最後形成取樣資料310。然而，取樣電路300開始對各個子並列資料進行取樣的時間點不限制於前述的實施方式，也可以選擇不同的時間點進行取樣。

根據本發明的實施例，將並列資料120分成多個子並列資料的資料移位點，不限制於以上的實施方式，每一個資料移位點之間，除了可以如上描述的第三時脈訊號CLK3的下降緣、第四時脈訊號CLK4的下降緣的時間點，以及第五時脈訊號CLK5的下降緣，選擇相同的時間間隔，也可以選擇不同的時間間隔。

根據本發明的實施例，將並列資料120進行資料移位，不限制於以上的實施方式，每一個資料移位點，除了可以如上述都選擇時脈訊號的下降緣，也可以選擇不同的時間點，例如也可以選擇時脈訊號的上升緣進行資料移位。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域具有通常知識者理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

請參閱圖4，其為單一資料移位點的並列資料時序圖。如圖所示，當並列資料120的全部內容，即18位元的資料同時進行資料移位，例如在第五時脈訊號CLK5的第一個下降緣的時間點，將所有的並列資料120的資料深度進行資料移位，形成同時轉態之並列資料240。由於資料同時轉態之並列資料240的資料深度較深，因此瞬時峰值電流也比較大，電磁干擾的情形較為嚴重。

比較圖3及圖4，相較於先前技術，本發明的實施例以不同的時間點對並列資料120進行資料移位，將一筆資料深度較深的並列資料120分成資料深度較短的幾筆子並列資料，因此瞬時峰值電流較小，可以有效改善電磁干擾的情形。

請參閱圖5，其為根據本發明之實施例的適用於源極驅動器之匯流排的資料移位方法的步驟流程圖。如圖所示，本發明之實施例的匯流排之資料移位方法至少包含以下步驟。

步驟S1：接收點對點之串列資料110，且將串列資料110輸出為並列資料120。

步驟S2：根據複數個時脈訊號，對並列資料120進行資料移位 ，使並列資料120分成複數個子並列資料(即210 _t1、220 _t2，以及230 _t3)，每一子並列資料具有資料移位點(即210 _t1、220 _t2，以及230 _t3中的t1、t2，以及t3)。

步驟S3：在時間順序最晚的資料移位點之後，對每一子並列資料進行取樣，以形成取樣資料310。

根據本發明的實施例，對並列資料120進行資料移位的時間點，為複數個時脈訊號之下降緣，例如在圖3中的第一時脈訊號CLK1至第五時脈訊號CLK5的第一個下降緣。

根據本發明的實施例，進行資料取樣的時間點位於複數個時脈訊號之上升緣，例如在圖3中的第一時脈訊號CLK1至第五時脈訊號CLK5的第二個上升緣。

本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。

10:源極驅動器 100:轉換電路 110:串列資料 120:並列資料 CLK1:第一時脈訊號 CLK2:第二時脈訊號 CLK3:第三時脈訊號 CLK4:第四時脈訊號 CLK5:第五時脈訊號 200:移位電路 210、220、230:移位暫存器 211~216、221~226、231~236:正反器 210 _t1:第一資料移位點之子並列資料 220 _t2:第二資料移位點之子並列資料 230 _t3:第三資料移位點之子並列資料 240:同時轉態之並列資料 D0~D17:子並列資料 300:取樣電路 310:取樣資料 S1、S2、S3:步驟

為了讓本發明之上述及其他目的、特徵優點與實施例更明顯易懂，所附之圖式說明如下：

圖1為根據本發明之實施例的具有低電磁干擾之源極驅動器的示意圖。

圖2為根據本發明之實施例的移位電路之移位暫存器的電路架構示意圖。

圖3為根據本發明之實施例之具有不同資料移位點的子並列資料時序圖。

圖4為單一資料移位點的並列資料時序圖。

圖5為根據本發明之實施例的適用於源極驅動器之匯流排的資料移位方法的步驟流程圖。

120:並列資料

CLK1、CLK2、CLK3、CLK4、CLK5:時脈訊號

210_t1:第一資料移位點之子並列資料

220_t2:第二資料移位點之子並列資料

230_t3:第三資料移位點之子並列資料

D0~D17:子並列資料

310:取樣資料

Claims (8)

1. 一種源極驅動器，至少包含：一轉換電路，接收點對點之一串列資料，且將該串列資料依序轉換為一並列資料；一移位電路，根據複數個時脈訊號，將該並列資料進行資料移位，使該並列資料分成複數個子並列資料，每一該子並列資料具有一資料移位點，其中該移位電路包含：複數個移位暫存器電路，每一該移位暫存器電路於對應之該資料移位點，接收該複數個時脈訊號中對應的該時脈訊號，以進行該資料移位，形成對應之該子並列資料，其中每一該移位暫存器電路包含：複數個正反器，該複數個正反器並列連接，其中每一該正反器之時脈訊號端接收該時脈訊號，且每一該正反器之輸入端接收對應之該子並列資料之中的一筆；以及一取樣電路，在時間順序最晚的該資料移位點之後，對每一該子並列資料進行取樣，以形成一取樣資料。
2. 如請求項1所述之源極驅動器，其中每一該資料移位點之間具有等距的時間間隔。
3. 如請求項1所述之源極驅動器，其中每一該資料移位點之間具有不等距的時間間隔。
4. 如請求項1所述之源極驅動器，其中每一該資料移位點位於該複數個時脈訊號之下降緣。
5. 如請求項1所述之源極驅動器，其中該取樣電路進行該資料取樣 的時間點位於該複數個時脈訊號之上升緣。
6. 一種資料移位方法，適用於一源極驅動晶片之一資料匯流排，包含：接收點對點之一串列資料，且將該串列資料輸出為一並列資料；根據複數個時脈訊號，對該並列資料進行資料移位，使該並列資料分成複數個子並列資料，每一該子並列資料具有一資料移位點，其中將該並列資料分成複數個子並列資料包含：在每一該子並列資料對應的該資料位移點，將該複數個時脈訊號中對應的該時脈訊號輸入至一移位暫存器電路；以及將每一該子並列資料中的每一筆資料，一對一對應輸入至該移位暫存器電路中的一正反器；以及在時間順序最晚的該資料移位點之後，對每一該子並列資料進行取樣，以形成一取樣資料。
7. 如請求項6所述之方法，其中對該並列資料進行該資料移位的時間點，為該複數個時脈訊號之下降緣。
8. 如請求項6所述之方法，其中進行該資料取樣的時間點位於該複數個時脈訊號之上升緣。

Images