TWI793251B - 具有高低起伏的電容器及相關方法 - Google Patents

具有高低起伏的電容器及相關方法 Download PDF

Info

Publication number
TWI793251B
TWI793251B TW108102580A TW108102580A TWI793251B TW I793251 B TWI793251 B TW I793251B TW 108102580 A TW108102580 A TW 108102580A TW 108102580 A TW108102580 A TW 108102580A TW I793251 B TWI793251 B TW I793251B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
capacitor
metal
over
Prior art date
Application number
TW108102580A
Other languages
English (en)
Other versions
TW201941235A (zh
Inventor
傑弗瑞 彼得 甘比諾
布魯斯 格林伍德
安琪 羅瑞蓋茲
Original Assignee
美商半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商半導體組件工業公司 filed Critical 美商半導體組件工業公司
Publication of TW201941235A publication Critical patent/TW201941235A/zh
Application granted granted Critical
Publication of TWI793251B publication Critical patent/TWI793251B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

形成電容器的方法之實施方案可包括：於基材上方沉積第一金屬層；於第一金屬層上方形成光阻劑層；圖案化光阻劑層；利用光阻劑層之圖案來圖案化第一金屬層；於第一金屬層上方沉積介電層；以及於介電層上方沉積第二金屬層，以形成金屬-絕緣體-金屬電容器。

Description

具有高低起伏的電容器及相關方法 [相關申請案的交叉參照]
本申請案主張於2018年1月24日申請之Greenwood等人的美國臨時專利申請案第62/621265號(名稱為「Capacitors With Electrode Topography」)之申請日的優先權，其揭露之全部內容特此以引用的方式併入本文中。
本申請案之態樣大致上係關於電容器。更具體之實施方案涉及用於半導體裝置(諸如影像感測器)中的電容器。
電容器係用以儲存電能並包括由一非導電區域分離的兩個導體。電容器係用於可於電性裝置(諸如照相機、汽車、及電腦)中找到之電路中。
形成電容器的方法之實施方案可包括：於一基材上方沉積一第一金屬層；於上述第一金屬層上方形成一光阻劑層；圖案化上述光阻劑層；利用上述光阻劑層之上述圖案來圖案化上述第一金屬層；於上述第一金屬層上方沉積一介電層；以及於上述介電層上方沉積一第二金屬層以形成一金屬-絕緣體-金屬電容器。
形成電容器之方法的實施方案可包括以下各項中之一者、所有者、或任意者： 電容器之電容可大於或等於25毫微微法拉(femtofarad)/平方微米。
圖案化上述第一金屬層可包括於上述第一金屬層中形成複數個開口，經圖案化的上述第一金屬層包括120nm寬之一節距(pitch)。
圖案化上述第一金屬層可包括於上述第一金屬層中形成複數個開口，各開口包括60nm深之一深度。
形成電容器的方法之實施方案可包括：於一基材上方沉積一第一金屬層；於上述第一金屬層上方耦合一雙嵌段共聚物；選擇性地移除上述雙嵌段共聚物之一部分；利用上述雙嵌段共聚物之一剩餘部分來圖案化上述金屬層；於上述第一金屬層上方沉積一介電層；以及於上述介電層上方沉積一第二金屬層以形成一金屬-絕緣體-金屬(metal-insulator-metal,MIM)裝置。
形成電容器之方法的實施方案可包括以下各項中之一者、所有者、或任意者： 上述第一金屬層可以是一下電極。
上述第二金屬層可以是一上電極。
上述第一金屬層可以是一晶種層。
上述方法可包括在上述第一金屬層與上述介電層之間耦合一第三金屬層。上述第三金屬層可以是一下電極。
上述第一金屬層及上述第二金屬層可包括鈦。
上述方法可包括在上述第一金屬層與上述基材之間耦合一鎢層。
電容器之電容可大於或等於25毫微微法拉(femtofarad)/平方微米。
形成電容器的方法之實施方案可包括：於一基材上方沉積一第一金屬層；於上述第一金屬層上方沉積一第二金屬層；於上述第二金屬層上方沉積一第三金屬層；於上述第三金屬層上方形成一雙嵌段共聚物；以及選擇性地移除上述雙嵌段共聚物之一部分。上述方法亦可包括：使用上述雙嵌段共聚物之一剩餘部分來圖案化上述第三金屬層；移除上述雙嵌段共聚物之上述剩餘部分；於上述第三金屬層上方沉積一介電層；以及於上述介電層上方沉積一第四金屬層以形成一金屬-絕緣體-金屬(metal-insulator-metal,MIM)裝置。
形成電容器之方法的實施方案可包括以下各項中之一者、所有者、或任意者： 上述方法可包括在上述第二金屬層與上述第三金屬層之間沉積一第五金屬層。
上述第五金屬層可包括鎢。
上述雙嵌段共聚物可包括聚苯乙烯及聚甲基丙烯酸甲酯。
圖案化上述第三金屬層可包括蝕刻而部分地穿過上述第三金屬層。
圖案化上述第三金屬層可包括於上述第三金屬層中形成複數個開口，各開口具有30nm之一深度。
圖案化上述第三金屬層可包括於上述第三金屬層中形成複數個開口，經圖案化的上述第三金屬層具有60nm寬之一節距。
上述第一金屬層及上述第三金屬層可包括鈦，且上述第二金屬層可包括鋁。
所屬領域中具有通常知識者從實施方式、圖式、以及申請專利範圍將清楚了解前述及其他態樣、特徵、及優點。
2:第一金屬層
4:基材、半導體基材
6:電絕緣層、絕緣層
8:導電層
10:介電層
12:第二金屬層
14:MIM電容器、電容器
16:開口、第一金屬層
18:基材
20:絕緣層
22:雙嵌段共聚物
24:第三金屬層
26:介電層
28:第二金屬層
30:MIM電容器
32:第一金屬層
34:導電層
36:第一金屬層
38:基材
40:絕緣層
42:通孔
44:第二金屬層
46:第三金屬層
48:雙嵌段共聚物
49:介電層
50:第四金屬層
52:MIM電容器
56:第五金屬層
58:第二金屬層
60:第三金屬層
62:堆疊影像感測器
64:電容器
66:第一晶粒、第一基材
68:第二晶粒、第二基材
70:第三晶粒、第三基材
72:矽貫通孔
74:金屬跡線
下文中將結合隨附圖式描述實施方案，其中類似符號表示類似元件，且：圖1係耦合於基材上方的金屬層之一實施方案之截面側視圖；圖2係圖1之金屬層經圖案化之截面側視圖； 圖3係耦合於圖2之經圖案化的金屬層上方的介電層之一實施方案之截面側視圖；圖4係耦合於圖3之介電層上方的第二金屬層之一實施方案之截面側視圖；圖5係金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容器之一第一實施方案之截面側視圖；圖6係耦合於基材上方的第一金屬層之一實施方案之截面側視圖；圖7係耦合於圖6之第一金屬層上方的雙嵌段共聚物之一實施方案之截面側視圖；圖8係圖7之雙嵌段共聚物經圖案化之截面側視圖；圖9係圖8之第一金屬層經圖案化之截面側視圖；圖10係耦合於圖9之第一金屬層上方的第三金屬層之一實施方案之截面側視圖；圖11係耦合於圖10之第三金屬層上方的介電層之一實施方案之截面側視圖；圖12係耦合於圖11之介電層上方的第二金屬層之一實施方案之截面側視圖；圖13係MIM電容器之另一實施方案之截面側視圖；圖14係耦合於基材上方的第一金屬層之一實施方案之截面側視圖；圖15係圖14之第一金屬層經圖案化之截面側視圖； 圖16係耦合於圖15之第一金屬層上方的介電層之一實施方案之截面側視圖；圖17係耦合於圖16之介電層上方的第二金屬層之一實施方案之截面側視圖；圖18係MIM電容器之另一實施方案；圖19係耦合於基材上方的第一金屬層、第二金屬層、以及第三金屬層之一實施方案之截面側視圖；圖20係耦合於圖19之第三金屬層上方的雙嵌段共聚物之一實施方案之截面側視圖；圖21係圖20之雙嵌段共聚物經圖案化之實施方案之截面側視圖；圖22係圖21之第三金屬層經圖案化之實施方案之截面側視圖；圖23係圖22之第三金屬層之截面側視圖，其中剩餘的雙嵌段共聚物被移除；圖24係耦合於圖23之第三金屬層上方的介電層之一實施方案之截面側視圖；圖25係耦合於圖24之介電層上方的第四金屬層之一實施方案之截面側視圖；圖26係電容器之另一實施方案之截面側視圖；圖27係耦合於基材上方的第一金屬層、第二金屬層、第三金屬層、以及第四金屬層之實施方案之截面側視圖； 圖28係耦合於圖27之第三金屬層上方的雙嵌段共聚物之一實施方案之截面側視圖；圖29係圖28之雙嵌段共聚物經圖案化之截面側視圖；圖30係圖29之第三金屬層經圖案化之截面側視圖；圖31係圖30之第三金屬層之截面側視圖，其中剩餘的雙嵌段共聚物被移除；圖32係堆疊影像感測器之一實施方案之截面側視圖；圖33係第二基材及第三基材之實施方案之截面側視圖；圖34係耦合於第三基材的圖33之第二基材之截面側視圖；圖35係形成於第二基材中的複數個電容器之一實施方案之截面側視圖；及圖36係耦合於圖35之第二基材的第一基材之一實施方案之截面側視圖。
本揭露、其態樣、及其實施方案不限於本文中揭示之特定組件、組裝製程或方法元件。技術領域所已知之與所意欲的電容器一致的許多其他組件、組裝製程、及/或方法元件顯然將適用於本揭露之具體實施方案。據此，例如，雖然揭示具體實施方案，但此類實施方案及實施組件可包含如此類電容器之技術領域中已知的任何形狀、尺寸、風格、類型、模式、版本、量度、濃度、材料、 數量、方法元件、步驟及/或類似者、以及與所意欲的操作及方法一致的實施組件及方法。
此申請書中所揭示的電容器設計之各種實施方案可得到使用相同介電材料的金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容器之電容增加及/或增加兩倍的結果，且不必使用兩倍的堆疊MIM電容器即能夠僅使用一個電容器而非兩個電容器來達到所需的電容。在本文中揭示各種電容器實施方案及其製造方法，以及各種像素及支持電路系統設計與其製造方法。雖然本文中所揭示的電容器一般被認為係MIM電容器，但MIM電容器內的金屬層可由另一導電材料取代以形成非MIM電容器的電容器。
參照圖1至圖5，繪示依循形成具有電極高低起伏(topography)的電容器的方法之方法步驟之各種實施方案的一半導體裝置之實施方案。具體地參照圖1，繪示耦合於基材4上方的第一金屬層2之截面側視圖。金屬層可包括(非限制性實例)鎢、鋁、鈦(Ti)、氮化鈦(TiN)、任何其他金屬、金屬合金、以及其任何組合。在其他實施方案中，非金屬導電層，諸如多晶矽，可用於替代上述金屬層。第一金屬層可以是欲形成的電容器之下電極。如在本文中所用，「下(lower)」應理解為較接近基材4的電極或層。可包括於此申請書所揭示的半導體基材4中之非限制性實例包括單晶矽、二氧化矽、玻璃、絕緣體上覆矽(silicon-on-insulator)、碳化矽、砷化鎵、藍寶石、紅寶石、任何前述物質之多晶或非晶形式、 以及實用於構造半導體裝置之任何其他基材類型。在各種實施方案中，且如圖1所繪示，在電性上的絕緣層6(其可包括介電材料)可耦合在基材4與第一金屬層2之間。在具體實施方案中，絕緣層6可包括二氧化矽。類似地，導電層8可耦合在第一金屬層2與基材4之間。導電層8可以是任何類型之一或多種金屬、其任何組合、或其任何合金。在具體實施方案中，導電層8包括鎢。導電層8及第一金屬層2可一起被視為一下電極堆疊。
參照圖2，繪示圖1之金屬層經圖案化之截面側視圖。在各種實施方案中，形成電容器之方法可包括於第一金屬層上方形成光阻劑層並圖案化此光阻劑層。接著可使用此光阻劑層來圖案化第一金屬層2，且可在上述第一金屬層經圖案化之後移除此光阻劑層。以此方式，可使用微影術將第一金屬層2圖案化。如圖所繪示，第一金屬層2之所得的微影圖案形成第一金屬層2中的複數個開口16。在各種實施方案中，上述複數個開口可包括各種寬度。介於經圖案化之金屬層之相鄰於開口的部分之間的節距(pitch)可以是約120nm；而在其他實施方案中，上述節距可大於或小於120nm。類似地，在各種實施方案中，上述複數個開口可包括約60nm之深度；而在其他實施方案中，上述複數個開口可包括大於或小於60nm之深度。在節距為約120nm、且深度為約60nm的實施方案(或節距約深度的兩倍的其他實施方案)中，所形成的電容器之所得電容可增加約兩倍。
參照圖3，繪示耦合於圖2之經圖案化的金屬層上方的介電層之截面側視圖。在各種實施方案中，形成電容器之方法可包括於第一金屬層2上方沉積介電層10。可使用化學氣相沉積(chemical-vapor deposition,CVD)來沉積介電層。在各種實施方案中，可使用能夠使用CVD沉積的各種介電材料中之任一者；且在各種實施方案中，可使用各種厚度之介電層。介電材料可包括(非限制性實例)二氧化矽、氮化矽、高介電常數(HiK，高於二氧化矽之介電常數)介電材料，或其任何組合。
參照圖4，繪示耦合於圖3之介電層上方的第二金屬層之截面側視圖。在各種實施方案中，形成電容器之方法包括於介電層10上方沉積第二金屬層12以形成MIM電容器。第二金屬層12可包括在本文中所揭示的任何類型之金屬。第二金屬層12可形成電容器之上電極。如在本文中所使用，「上(upper)」應理解為相對於「下」電極之離基材4最遠的電極。如圖所繪示，在各種實施方案中(包括在本文中所揭示的任何實施方案)，第二金屬層12在沉積之後可經平坦化(在各種實施方案中藉由拋光及/或藉由使用化學機械平坦化(chemical mechanical planarization,CMP))，以確保電容器之頂層形成一平面，上述平面實質上與由基材4或絕緣層6所形成的平面平行。參照圖5，繪示一MIM電容器之第一實施方案之截面側視圖。在各種實施方案中，在平坦化之後，可採用額外的圖案化步驟以將MIM電容器14之最終邊緣成形，並以各種通孔及其他結構與其連接，從而允許儲存電荷及從上述結構之放電。形成 MIM電容器之此等後續步驟涉及使用微影術或任何其他圖案化方法來圖案化。
可藉由使用所形成的各個開口之半徑來估計所得電容器14(其中下電極具有高低起伏)之表面積的增加。在經圖案化的下電極之圖案之下伏節距(underlying pitch)為120nm且開口之深度係60nm的情況下，使用所得開口之面積(2πr2)，相較於均等的平面MIM電容器設計，所得的膜使MIM電容器之電容增加約2倍。在其他具體實施方案中，藉由選擇開口的節距約為開口深度之兩倍，電容可實質上加倍。在本文中所揭示的金屬層之各種圖案之每一個將產生具有不同電容的MIM電容器；然而，相較於具有相同平面尺寸但無高低起伏的平面MIM電容器，所有此等版本將具有較大的表面積且因此具有較大的電容。在具體實施方案中(包括在本文中所揭示的實施方案)，各電容器之所得電容可大於或等於25毫微微法拉/平方微米。
參照圖6至圖13，繪示依循形成電容器的方法之各種方法步驟的一半導體裝置之另一實施方案。具體地參照圖6，繪示耦合於基材上方的第一金屬層之截面側視圖。形成電容器之方法可包括於基材18上方形成第一金屬層16。第一金屬層16可以是一晶種層。第一金屬層16可以是任何類型之在本文中所揭示的金屬，且可使用(非限制性實例)濺鍍、蒸鍍、沉積、或金屬沉積之任何其他方法來形成。基材可以是在本文中所揭示的任何類型之基材。在各 種實施方案中，絕緣層20(其可與在本文中所揭示的任何絕緣層相同)可耦合在第一金屬層16與基材18之間。
參照圖7，繪示耦合於圖6之第一金屬層上方的雙嵌段共聚物之截面側視圖。在各種實施方案中，形成電容器之方法可包括於第一金屬層上方耦合雙嵌段共聚物22。在各種實施方案中，雙嵌段共聚物可包括聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)及聚苯乙烯(polystyrene,PS)；然而，在本文中所揭示的其他各種實施方案中可使用各種不同類型之雙嵌段共聚物，其可由形成雙嵌段共聚物的各種方法來形成。例如，可首先使用旋轉塗佈將中性層施加於基材並烘烤，接著以溶劑沖洗。接著，嵌段共聚物溶液可澆注於中性層之頂部上。可接著使用電漿蝕刻或溶劑洗滌來選擇性地刻蝕嵌段共聚物，以選擇性地移除複數個嵌段共聚物域(block copolymer domains)之一者。
參照圖8，繪示圖7之雙嵌段共聚物經圖案化後之截面側視圖。在各種實施方案中，形成電容器之方法可包括選擇性地移除雙嵌段共聚物之一部分。參照圖9，繪示圖8之第一金屬層經圖案化之截面側視圖。形成電容器之方法可包括使用雙嵌段共聚物22之剩餘部分來圖案化第一金屬層16。藉由移除雙嵌段共聚物22的一部分，可使用雙嵌段共聚物於第一金屬層16上形成一圖案，上述圖案採用各種微觀但有順序的形式，諸如(非限制性實例)柱體(post)、支柱(pillar)、波浪線、層狀結構、直線、孔、以及可使用聚合物系統所產生的任何其他微觀結構。上述結構形成為共聚物系統，其 自對準聚合物膜並將聚合物膜配置於主要為PMMA的區域內及主要為PS的區域內。如圖所示，在各種實施方案中，PMMA/PS層之厚度可以是50奈米，但在各種實施方案中，可採用較厚或較薄的層。
在圖7至圖8所繪示之實施方案中，在施加PMMA/PS雙嵌段共聚物之後，相對於PS而選擇性地蝕刻PMMA以形成一PS剩餘圖案。如圖所繪示，可使用兩種選項用於蝕刻：第一種係將PMMA/PS膜暴露於紫外光，接著使用異丙醇(isopropyl alcohol,IPA)沖洗/顯影步驟；以及第二種係低功率氧反應性離子蝕刻(reactive ion etch,RIE)。第一種選項使PS材料硬化，使得IPA僅移除PMMA。第二種選項相對於PS以氧電漿選擇性地蝕刻PMMA。在其他實施方案中，可透過特定溶劑沖洗來移除雙嵌段共聚物之選擇部分，而非蝕刻。
在PS之圖案化之後，雙嵌段共聚物之柱體或剩餘部分在尺寸上非常均勻，而不需使用任何傳統的光微影術方法來將其形成。其亦非常微小，尺寸大約為幾十奈米的數量級，即使使用極紫外線(extreme UV)、X射線微影、或浸潤式微影技術，也難以用傳統的光微影術製程來成像。因此，使用雙嵌段共聚物系統可以更節省成本的方式來精細地圖案化MIM電容器實施方案之第一金屬層。
在使用圖案化選項之任一者後，在一反應性離子蝕刻製程中，使用所得的PS圖案以蝕刻下電極。第一金屬層可經圖案化以包括具有在本文中所揭示的任何深度之複數個開口。在具體實施方案中，這些開口可包括約30nm之深度。類似地，第一金屬層之 相鄰於開口的部分之間的節距可係在本文中所揭示的任何節距，且在一具體實施方案中可以是60nm。接著使用(非限制性實例)灰化或溶劑清洗製程來移除剩餘的PS(未示出)。如圖9所繪示，於此時間點，第一金屬層具有與由雙嵌段共聚物系統所形成的圖案相對應的圖案。此經圖案化的金屬層係本揭露之具體態樣之一者，因為上述圖案化致使具有高低起伏的所有各種電極能夠如本說明書中的各種方法實施方案所揭示般來產生。雖然未繪示中間步驟，但上述方法包括移除剩餘的雙嵌段共聚物，其可以是共聚物之PS部分。
參照圖10，繪示耦合於圖9之第一金屬層上方的第三金屬層之截面側視圖。在各種實施方案中，且如由圖10所繪示，形成電容器之方法可包括於經圖案化的晶種層(或第一金屬層16)上方沉積下電極(或第三金屬層24)。在各種實施方案中，第一金屬層16及第三金屬層24可被認為係下電極堆疊之一部分。第三金屬層24可係任何類型的金屬、其組合、或其合金，且可使用CVD或物理氣相沉積(physical vapor deposition,PVD)來沉積第三金屬層。在各種實施方案中，可使用化學氣相沉積(CVD)於經圖案化的第一金屬層16上方來沉積一鎢層或可使用物理氣相沉積(PVD)於經圖案化的第一金屬層16上方來沉積一TiN層。如圖10所繪示，共形地(conformally)沉積第三金屬層24，圓化經圖案化的第一金屬層16之方形截面形狀，並填充第一金屬層中之這些圖案之間的間隙。在各種實施方案中，所得的形狀可近似為一組連接在一起的半球。
參照圖11，繪示耦合於圖10之第三金屬層上方的介電層之截面側視圖。在各種實施方案中，形成電容器之方法包括於第一金屬層上方(且在圖10所示的實施方案中，直接在第三金屬層上方)沉積介電層26。可使用CVD沉積上述介電層，且可包括在本文中所揭示的任何類型及/或厚度之介電層。參照圖12，繪示耦合於圖11之介電層上方的第二金屬層之截面側視圖。在各種實施方案中，形成電容器之方法可包括，在沉積介電層26之後，於上述介電層上方沉積第二金屬層28以形成MIM電容器。第二金屬層28可形成上電極。如圖所繪示，上電極或第二金屬層28在沉積之後可經平坦化(在各種實施方案中藉由使用化學機械平坦化(CMP)及/或拋光)，以確保電容器之上層形成一平面，上述平面實質上與由基材18或絕緣層20所形成的平面平行。另外，如由圖13所繪示，其繪示在平坦化之後的MIM電容器之另一實施方案之截面側視圖，可採用額外的圖案化步驟(包括在本文中所揭示的任何圖案化方法)以將MIM電容器30之最終邊緣成形，並以各種通孔及其他結構與其連接，從而允許儲存電荷及從上述結構之放電。
可藉由使用所形成的各個開口之半徑來估計所得電容器(其中底電極及頂電極具有高低起伏)之表面積的增加。在經圖案化的下電極之圖案之下伏節距係60nm，且經沉積的開口之高度係30nm(或上述節距係上述開口之高度的約兩倍)的情況下，使用所得開口之面積(2πr2)，相較於均等的平面MIM電容器設計，所得的膜之MIM電容器之電容增加約2倍。在特定實施方案中，電容 器之電容可大於或等於25毫微微法拉/平方微米。在其他實施方案中，上述電容可小於此數值。
在其他實施方案中，形成電容器之方法可類似於在本文中所述關聯於圖6至圖13的方法，其中差別在於上述電容器可不包括第三金屬層。在此類實施方案中，第一金屬層將形成下電極，而介電層將直接耦合於第一金屬層上方。更具體而言，在使用雙嵌段共聚物之實施方案將第一金屬層圖案化以形成經圖案化的下電極之後，可接著在經圖案化的第一金屬層上直接沉積電容器介電質。接著於電容器介電質上方沉積第二金屬層(且可在各種實施方案中經平坦化)以形成上電極。可接著進一步圖案化上電極及下電極以形成MIM電容器。如可由此實施方案中所觀察到，不於此實施方案中進行共形地於晶種層上形成額外層(複數個額外層)之步驟。計算此版本之電容變化指出，若底電極中之圖案具有120nm之節距及60nm之高度，相較於僅為平面的MIM電容器，電容可增加兩倍。此方法可由圖14至圖18所繪示(且應注意的是，圖14至圖18亦包括介於第一金屬層與基材之間的導電層34，其可包括鎢)。參照圖14至圖18，繪示形成具有電極高低起伏的電容器之方法之另一實施方案。除了類似於圖6至圖13之方法外，上述方法亦可類似於在本文中所揭示關聯於圖1至圖5的方法，其中主要差別在於第一金屬層32可使用雙嵌段共聚物而非微影術進行圖案化。所用的雙嵌段共聚物可係在本文中所揭示之任何者，且可以在本文中所揭示的任何圖案來圖案化第一金屬層。
參照圖19至圖26，繪示形成具有電極高低起伏的電容器之另一實施方案。具體地參照圖19，繪示耦合於基材上方的第一金屬層、第二金屬層、及第三金屬層之截面側視圖。在各種實施方案中，第一金屬層、第二金屬層、及第三金屬層可被認為係下電極堆疊之一部分。形成電容器之方法可包括於基材38上方沉積第一金屬層36。第一金屬層36可係在本文中所揭示的任何類型之金屬層，且在特定實施方案中可包括Ti或TiN。基材38可係在本文中所揭示的任何類型之基材。在各種實施方案中，絕緣層40(其可與在本文中所揭示的任何絕緣層相同)可耦合在第一金屬層36與基材38之間。如圖19所繪示，絕緣層40中可包括一或多個通孔42。上述方法亦可包括於第一金屬層36上方沉積第二金屬層44。第二金屬層可包括在本文中所揭示的任何類型之金屬或其合金，且在特定實施方案中可包括鋁或其合金。上述方法亦可包括於第二金屬層44上方沉積第三金屬層46。第三金屬層46可被認為係欲形成的電容器之下電極。第三金屬層46可以是在本文中所揭示的任何類型之金屬，且在具體實施方案中可包括與第一金屬層36相同類型的金屬。第二金屬層44可作為裝置之一些區域中的互連件，且亦可用作在各種實施方案中之MIM電容器之下電極堆疊之一部分。
參照圖20，繪示耦合於圖19之第三金屬層上方的雙嵌段共聚物之截面側視圖。形成電容器之方法可包括於第三金屬層46上方形成雙嵌段共聚物48。雙嵌段共聚物48可以是在本文中所揭示的任何類型之雙嵌段共聚物。參照圖21，繪示圖20之雙嵌段共聚物 經圖案化之截面側視圖。在包括雙嵌段共聚物48的實施方案中，形成電容器之方法包括選擇性地移除雙嵌段共聚物之一部分。可使用在本文中所揭示的任何實施方案來圖案化雙嵌段共聚物48。參照圖22，繪示圖21之第三金屬層經圖案化之截面側視圖。在各種實施方案中，形成電容器之方法包括使用雙嵌段共聚物48的剩餘部分來圖案化第三金屬層46，且接著移除雙嵌段共聚物的剩餘部分，如圖23所繪示。第三金屬層可與本文所揭示的金屬層的任何其他圖案化類似或相同。如圖22及圖23所繪示，在各種實施方案中可僅蝕刻及/或以其他方式而部分地穿過第三金屬層來將第三金屬層46圖案化。在各種實施方案中，可採用各種蝕刻化學物質於各種方法實施方案中蝕刻第三金屬層，包括(非限制性實例)：短期氯反應性離子蝕刻、四氟化碳反應性離子蝕刻、或其任何組合。使用氟基蝕刻化學物質(其對第二金屬層係選擇性的(即，不蝕刻))可降低在第三金屬層之蝕刻及/或圖案化期間於第二金屬層中產生孔隙的風險。各種實施方案中，亦可增厚第三金屬層，以增加製程窗口(process window)並減少孔隙存在於第二金屬層的可能性。
參照圖24，繪示耦合於圖23之第三金屬層上方的介電層之截面側視圖。形成電容器之方法可包括於第三金屬層46上方沉積介電層49。介電層可與在本文中所揭示的任何介電層相同或類似，且可使用在本文中所揭示的任何沉積方法來沉積介電層。參照圖25，繪示耦合於圖24之介電層上方的第四金屬層之截面側視圖。在各種實施方案中，形成電容器之方法可包括於介電層49上方沉積 第四金屬層50，以形成MIM電容器。第四金屬層50可形成電容器之上電極，且可與在本文中所揭示的任何其他上電極金屬層相同或類似。另外，如由圖26所繪示，其繪示在沉積第四金屬層50之後的MIM電容器之另一實施方案之截面側視圖，可採用額外的圖案化步驟以將MIM電容器52之最終邊緣成形，並以各種通孔及其他結構與其連接，從而允許儲存電荷及從上述結構之放電。類似於在本文中所揭示的任何其他電容器，由圖26所繪示的電容器可具有增加的電容。
參照圖27至圖31，繪示依循形成具有電極高低起伏的電容器的方法之另一實施方案之各種方法步驟的一半導體裝置實施方案。由圖27至圖31所繪示的方法步驟可與由圖19至圖23所繪示的步驟方法相同，其中差別在於圖27至圖31所繪示的方法包括在第二金屬層58與第三金屬層60之間沉積第五金屬層56。第五金屬層可包括任何類型之金屬或其合金，且在特定實施方案中可包括鎢。在各種實施方案中，第五金屬層可以是保護層，並防止由圖案化第三金屬層所造成之在第二金屬層58中的孔隙或其他損壞之產生。雖然未繪示，但可於圖27至圖31之第三金屬層上方形成介電層及第四金屬層，從而形成類似於圖24至圖26中所揭示的介電層、第三金屬層、及方法的MIM電容器。
參照圖32，繪示堆疊影像感測器之截面側視圖。堆疊影像感測器62可以是三晶粒背側受光式(backside illuminated,BSI)影像感測器。在各種實施方案中，影像感測器62可包括第一晶 粒66、第二晶粒68、及第三晶粒70。在各種實施方案中，影像感測器62中包括複數個電容器64。可將複數個電容器64包括在介於第一晶粒66與第三晶粒70之間的第二晶粒68中。在各種實施方案中，中間晶粒可僅包括電容器及相關聯之佈線，而不包括其他像素相關之裝置。電容器64可以是在本文中所揭示的任何類型之電容器。在各種實施方案中，並非設計中所包括的所有電容器64都可經電性啟用，但可包括其結構以在晶圓接合期間改良晶圓加工及/或最小化整體晶圓的高低起伏變化。
參照圖33至圖36，繪示製備圖32之影像感測器的製程。參照圖33，繪示第二基材與第三基材之截面側視圖。如圖所繪示，將包括像素裝置及相關電容器的第二基材68薄化。第三基材70可包括影像感測器之數位信號處理組件。在各種實施方案中，處置/載體晶圓(handle/carrier wafer)及黏著劑可在其薄化製程期間接合至第二基材68。參照圖34，繪示耦合於第三基材的第二基材之截面側視圖。形成圖32之影像感測器的方法包括將第二基材耦合至第三基材70，並在第二基材與第三基材之間形成矽貫通孔(through silicon via)72連接。上述方法亦可包括於第二基材上形成一層金屬跡線74。由圖35所繪示，接著，加工經組合的第二基材及第三基材以形成電容器64。上述方法亦可包括將第一基材66耦合至第二基材68。第一基材66可包括用於將第二基材68接合至第一基材66的一組接合墊。第一基材66可包括影像感測器陣列、光二極體、及傳輸閘組件。在將第一基材66接合至第二基材68之後，在各種實施方 案中可對第一基材66(包括影像感測器組件)進行額外的背側加工。如圖36所繪示，接著可將第一基材接合至第二基材以形成複數個三晶粒堆疊BSI影像感測器裝置。
可使用本文所揭示的原理來形成本文所揭示的MIM電容器並且將其等併入到影像感測器裝置或其他半導體裝置中的多種其他方法實施方案。
在各種方法實施方案中，圖案化第一金屬層可包括於第一金屬層中形成複數個開口，其中經圖案化的第一金屬層具有120nm寬之節距。
在一些方法實施方案中，圖案化第一金屬層可包括於上述第一金屬層中形成複數個開口，各開口包含60nm深之一深度。
在一些方法實施方案中，第一金屬層及第二金屬層可包括鈦。
在其他方法實施方案中，上述方法可進一步包括在上述第一金屬層與上述基材之間耦合一鎢層。
在各種方法實施方案中，電容器之電容係大於或等於25毫微微法拉/平方微米。
在上述描述中提及電容器之具體實施方案以及實施組件、子組件、方法及子方法之處，應容易明瞭，在不背離其精神之情況下，可作出諸多修改，且此等實施方案、實施組件、子組件、方法、及子方法可應用於其他電容器。
30‧‧‧MIM電容器

Claims (10)

  1. 一種形成電容器之方法，其包含：於一基材上方沉積一第一金屬層；於該第一金屬層上方耦合一雙嵌段共聚物；選擇性地移除該雙嵌段共聚物之一部分；使用該雙嵌段共聚物之一剩餘部分來圖案化該第一金屬層；於該第一金屬層上方沉積一介電層；於該介電層上方沉積一第二金屬層，以形成一金屬-絕緣體-金屬(metal-insulator-metal,MIM)裝置；及在該第一金屬層以及該介電層之間耦合一第三金屬層，該第三金屬層至少部分地包括一下電極；其中該第一金屬層僅間接地通過一個或多個其他元件與該介電層耦合。
  2. 如請求項1所述形成電容器之方法，其中該第一金屬層至少部分地包括該下電極，該第二金屬層係一上電極，且該第一金屬層係一晶種層。
  3. 一種形成電容器之方法，其包含：於一基材上方沉積一第一金屬層；於該第一金屬層上方沉積一第二金屬層；於該第二金屬層上方沉積一第三金屬層；於該第三金屬層上方形成一雙嵌段共聚物；選擇性地移除該雙嵌段共聚物之一部分； 使用該雙嵌段共聚物之一剩餘部分來圖案化該第三金屬層；移除該雙嵌段共聚物之該剩餘部分；於該第三金屬層上方沉積一介電層；及於該介電層上方沉積一第四金屬層，以形成一金屬-絕緣體-金屬(MIM)裝置。
  4. 如請求項3所述形成電容器之方法，其更包含在該第二金屬層與該第三金屬層之間沉積包含鎢的一第五金屬層。
  5. 如請求項3所述形成電容器之方法，其中該雙嵌段共聚物包含聚苯乙烯及聚甲基丙烯酸甲酯。
  6. 如請求項3所述形成電容器之方法，其中圖案化該第三金屬層包含蝕刻而部分地穿過該第三金屬層。
  7. 如請求項3所述形成電容器之方法，其中該第一金屬層及該第三金屬層包含鈦，且該第二金屬層包含鋁。
  8. 一種形成電容器之方法，包含：在一第一金屬層以及一基板之間耦合一鎢層；在該第一金屬層上方耦合一雙嵌段共聚物；選擇性地去除該雙嵌段共聚物的一部分；用該雙嵌段共聚物的一剩餘部分圖案化該第一金屬層；在該第一金屬層上方沉積一介電層；以及在該介電層上方沉積一第二金屬層，以形成一金屬-絕緣體-金屬(MIM)裝置。
  9. 如請求項8所述之形成電容器之方法，更包括在該 第一金屬層以及該介電層之間耦合一第三金屬層，該第三金屬層至少部分地包括一下電極。
  10. 如請求項8所述之形成電容器之方法，其中該第一金屬層至少部分地包括一下電極。
TW108102580A 2018-01-24 2019-01-23 具有高低起伏的電容器及相關方法 TWI793251B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862621265P 2018-01-24 2018-01-24
US62/621,265 2018-01-24
US16/242,247 US11120941B2 (en) 2018-01-24 2019-01-08 Methods of forming capacitors
US16/242,247 2019-01-08

Publications (2)

Publication Number Publication Date
TW201941235A TW201941235A (zh) 2019-10-16
TWI793251B true TWI793251B (zh) 2023-02-21

Family

ID=67299408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102580A TWI793251B (zh) 2018-01-24 2019-01-23 具有高低起伏的電容器及相關方法

Country Status (3)

Country Link
US (1) US11120941B2 (zh)
CN (1) CN110071066A (zh)
TW (1) TWI793251B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120941B2 (en) * 2018-01-24 2021-09-14 Semiconductor Components Industries, Llc Methods of forming capacitors
US11133304B2 (en) * 2019-11-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging scheme involving metal-insulator-metal capacitor
US11728305B2 (en) * 2021-05-11 2023-08-15 Sandisk Technologies Llc Capacitor structure including bonding pads as electrodes and methods of forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209268B2 (ja) * 1998-08-26 2001-09-17 日本電気株式会社 電界効果トランジスタ及びその能動回路
US6358813B1 (en) * 2000-11-15 2002-03-19 International Business Machines Corporation Method for increasing the capacitance of a semiconductor capacitors
US6387750B1 (en) * 2001-07-02 2002-05-14 Macronix International Co., Ltd. Method of forming MIM capacitor
KR100431744B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100541547B1 (ko) * 2003-07-30 2006-01-11 삼성전자주식회사 아날로그 커패시터 제조방법
US6825080B1 (en) * 2003-10-02 2004-11-30 Chartered Semiconductor Manufacturing Ltd. Method for forming a MIM capacitor
US7670921B2 (en) * 2006-12-28 2010-03-02 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
JP5195843B2 (ja) * 2010-08-18 2013-05-15 富士通セミコンダクター株式会社 半導体装置
US8900963B2 (en) * 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
CN103187243B (zh) * 2011-12-31 2016-03-02 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US9263437B2 (en) * 2013-12-18 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming metal-insulator-metal (MIM) capacitor structure
US11120941B2 (en) * 2018-01-24 2021-09-14 Semiconductor Components Industries, Llc Methods of forming capacitors

Also Published As

Publication number Publication date
US11120941B2 (en) 2021-09-14
CN110071066A (zh) 2019-07-30
TW201941235A (zh) 2019-10-16
US20190228908A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
TWI793251B (zh) 具有高低起伏的電容器及相關方法
TWI273702B (en) Capacitor structure and fabrication method therefor in a dual damascene process
US6750115B1 (en) Method for generating alignment marks for manufacturing MIM capacitors
TW201027626A (en) Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
US9773829B2 (en) Through-semiconductor-via capping layer as etch stop layer
EP2963695A2 (fr) Dispositif électrique multicouches
US20220301879A1 (en) High aspect ratio bosch deep etch
US20170323937A1 (en) High density capacitor structure and method
US9034727B2 (en) Methods and structures for forming integrated semiconductor structures
TWI293794B (en) Pyramid-shaped capacitor structure
US20080157276A1 (en) Semiconductor capacitor and manufacturing method
US11380615B2 (en) Tight pitch wirings and capacitor(s)
US20090114899A1 (en) Resistance memory and method for manufacturing the same
JP2001036010A (ja) 半導体装置の製造方法
US11289493B2 (en) Patterning method
KR101846388B1 (ko) 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
KR100965215B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
US20240124298A1 (en) Semiconductor Devices and Methods of Manufacture
KR100779388B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조
KR100778851B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
TWI578346B (zh) 電容結構與其形成方法
WO2011105282A1 (ja) 配線形成方法、および、半導体基板の製造方法
KR100548518B1 (ko) 금속배선 형성방법
CN110998856A (zh) 电容器及其制作方法
KR20110077162A (ko) 반도체 소자의 커패시터 및 그의 제조 방법