CN103187243B - 半导体器件的制造方法 - Google Patents

Abstract

本发明涉及一种半导体器件的制造方法，包括：利用定向自组装材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的所述表面中形成浅的凹陷；去除所述第一掩模；以第二材料填充所述凹陷，从而形成第二掩模；利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电柱。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件的制造方法。

背景技术

逻辑无源器件(诸如，金属-绝缘体-金属(MIM)电容器对于器件性能的优化变得日益重要。并且，MIM电容器的面积需要随着当前对尺寸缩减的要求而减小。对于存储器用电容器也存在着同样的要求。

在美国专利No.7241695中公开了一种利用纳米微粒制造导电材料柱的方法，其可以用于制造MIM电容器。然而，纳米的微粒的位置的可控性是较差的。

因此，需要制造尺寸减小的无源器件的方法。

发明内容

根据本发明一个方面，提供了一种半导体器件的制造方法，其特征在于，所述方法包括：利用第一材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的露出的表面中形成凹陷；去除所述第一掩模；以第二材料填充所述凹陷，从而形成第二掩模；利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电材料柱，其中所述第一材料是自组装材料。

优选地，所述第一导电材料是金属，所述第二材料是硬掩模材料。

优选地，所述第二材料是硅的氧化物或硅的氮化物。

优选地，所述自组装材料包括嵌段共聚物，所述嵌段共聚物的组分彼此不混溶。

优选地，以第二材料填充所述凹陷从而形成第二掩模的步骤可以包括：在所述导电材料层上沉积所述第二材料，以至少填满所述凹陷；以及对所述第二材料进行回刻，以使得仅所述凹陷中的第二材料被保留。

优选地，所述方法还包括：去除所述第二掩模。

优选地，所述方法还包括：形成绝缘材料层以至少覆盖所述导电柱；以及在所形成的绝缘材料层上形成第二导电材料层。

优选地，所述绝缘材料层被形成为至少填满所述导电材料柱之间的空间。

优选地，通过保形沉积来形成所述绝缘材料层。

优选地，所述第二导电材料包括金属。

优选地，所述孔具有10nm至50nm的直径。

优选地，所述凹陷的深度为30nm至80nm。

优选地，利用等离子化学气相沉积、原子层沉积、或者自由基辅助原子层沉积，来沉积所述第二材料，以填充所述凹陷。

优选地，所述利用自组装材料在第一导电材料层上形成具有孔的第一掩模包括：在所述第一导电材料层上形成约束图案；在所述第一导电材料层上形成由所述自组装材料形成的层，其中所述约束图案使得在自组装后在由所述自组装材料形成的层中形成由第一组分的域所形成的柱，所述柱被第二组分材料的域所围绕；以及去除由第一组分的域所形成的柱，从而形成具有所述孔的所述第一掩模。

优选地，所述方法还包括：去除所述约束图案。

根据本发明，可以简化MIM器件的制造工艺和成本，并可以改善导电材料柱的形态。并且本发明可以和其他图案化技术相结合，从而可以实现更小尺寸的器件。

从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。

附图说明

本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明。

图1-8示出了根据本发明实施例的半导体器件的制造方法的示例，具体的：

图1是示出了利用第一材料在第一导电材料层上形成第一掩模的步骤的示意图；

图2是示出了利用第一掩模对第一导电材料层进行刻蚀以在导电材料层的露出的表面中形成凹陷的步骤的示意图；

图3是示出了以第二材料填充所述凹陷从而形成第二掩模的步骤的示意图；

图4是示出了利用该第二掩模对第一导电材料层进行刻蚀以在所述第一导电材料层中形成导电材料柱的步骤的示意图；

图5是示出了将第二掩模去除的步骤的示意图；

图6A和6B是示出了形成绝缘材料层以至少覆盖所述导电材料柱的步骤的示意图；

图7A和7B是示出了在所形成的绝缘材料层上形成第二导电材料层的步骤的示意图；以及

图8A和8B是示出了示意性地说明形成第一掩模的方法的具体示例的示意图。

应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。

具体实施方式

下面将结合附图说明本发明的实施例。

图1-8示出了根据本发明实施例的半导体器件的制造方法。

如图1所示，利用第一材料在第一导电材料层101上形成第一掩模103。优选地，所述第一导电材料可以是金属。所述第一材料优选是自组装材料。所述自组装材料可以包括嵌段共聚物，构成所述嵌段共聚物的组分彼此不混溶。

第一掩模中可以形成有孔105。优选地，所述孔105可以是基本圆形，然而应当理解，本发明并不限于此。优选地，孔105可以具有10nm至50nm的直径。稍后将结合附图8A和8B具体说明形成掩模103的方法的示例。

接着，如图2中所示，利用第一掩模103对第一导电材料层101进行刻蚀，以在导电材料层101的露出的表面中形成凹陷(例如，孔)201。这里，凹陷201可以被形成为浅的凹陷，例如，所述凹陷可以具有30nm至80nm的深度。

应当理解，这里所给出的孔和凹陷的尺寸仅仅是示例性的，而并不是对本发明的限制。

之后，去除第一掩模103，接着以第二材料填充所述凹陷201，从而形成第二掩模301，如图3中所示。所述第二材料优选是适于形成硬掩模的硬掩模材料。在一个具体的示例中，第二材料可以是硅的氧化物或硅的氮化物。在一个具体的实施例中，可以在去除第一掩模103之后，沉积所述第二材料以至少填满所述凹陷，之后可以对所述第二材料进行回蚀刻，使得仅所述凹陷中的第二材料被保留，从而形成第二掩模201。这里，可以利用等离子化学气相沉积、原子层沉积、或者自由基辅助原子层沉积，来沉积所述第二材料(例如，硅的氧化物或硅的氮化物)，以填充所述凹陷。

接着，利用该第二掩模301对第一导电材料层101进行刻蚀，以在所述第一导电材料层中形成导电材料柱401，如图4中所示。这里，未被第二掩模301所覆盖的第一导电材料将被刻蚀。在图4所示的示例中，该刻蚀并未完全穿过导电材料层101，从而使得在导电材料柱401下方仍保留有导电材料。然而，在替代的实施例中，可以刻蚀穿透金属材料层101，从而形成分立的导电材料柱401。

根据本发明的一个实施例，本发明的方法还可以进一步包括：可选地将第二掩模301去除，如图5所示。

然后，可以形成绝缘材料层601以至少覆盖所述导电材料柱，如图6A和6B所示。在导电材料柱下方还保留有导电材料的情况下，优选地，绝缘材料层还覆盖导电材料层的露出的表面。对所述绝缘材料没有特别的限制，其例如可以包括：硅的氧化物、硅的氮化物、高K(高介电常数)电介质等等。

这里，所述绝缘材料层可以被形成为覆盖导电材料柱401并且至少填满所述导电材料柱之间的空间，如图6A所示。图6A中所示的绝缘材料层已经被平坦化，以利于后续工艺；在其他的实例中，也可以不进行该平坦化。应当理解，本发明并不限于图6A所示情形。例如，也通过保形沉积来形成所述绝缘材料层601，如图6B所示。

之后，可以在所形成的绝缘材料层上形成第二导电材料层701，如图7A和7B所示。优选地，所述第二导电材料可以是金属。这里，所述第二导电材料可以与所述第一导电材料相同或者不同。例如，在所述第一和第二导电材料都为金属的情况下，根据本发明的方法可以制备金属-绝缘体-金属(MIM)电容器。另外，图7A和7B所示的第二导电材料层被平坦化，然而本发明并不限于此。

下面参考图8A和8B示意性地说明形成第一掩模103的方法的具体示例。

如图8A所示，在第一导电材料层(未示出)上形成闭合的约束图案803。这里，图案803可以是抗蚀剂，例如光致抗蚀剂(包括用于电子束(e-beam)曝光的抗蚀剂等，然而并不限于此。另外，这里图案803被示出为方形，然而，并不限于此，其也可以构成为其他期望的形状。

接着，在所述第一导电材料层上形成由所述自组装材料形成的层，例如，可以通过旋涂等。如本领域中已知的，自组装材料可以是嵌段共聚物，例如二嵌段共聚物，构成所述嵌段共聚物的组分彼此不混溶。例如，自组装材料可以由彼此不混溶的第一组分和第二组分构成。举例来说，所述自组装材料可以是聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)，可以由彼此不混溶的第一组分聚苯乙烯(PS)和第二组分聚甲基丙烯酸甲酯(PMMA)构成，例如通过嵌段共聚。在自发或者诱发的自组装之后，第一组分(例如，PMMA)的域与第二组分(例如，PS)的域分开。图8A所示的约束图案使得在由所述自组装材料形成的层中形成由第一组分的域所形成的柱805，所述柱被由第二组分的域所围绕。可以将由第一组分(例如，PMMA)所形成的柱去除，从而形成具有所述具有孔105的第一掩模103。

所述自组装材料并不限于PS-b-PMMA，其也可以选自(但并不限于)以下材料组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯－丙稀))、聚(环氧乙烷-b-已内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)、以及前述材料的组合等等。

图8B示出了另一种约束图案。图8B所示的约束图案包括并列的两个棒条图案801以及在图案801之间的分开的两个棒条图案803。这个的约束图案使得在四个图案801、803之间的空间中形成多个第一组分的柱805。不同的约束导致柱805将可能导致柱的形状、尺寸、分布等相应有所不同。

可选地，在形成所述第一掩模之后，可以将约束图案去除。

本发明的方法可以与多种图案转移方法或手段(例如，纳米压印、二次曝光、侧墙图案化技术等)结合，从而可以实现更加精细尺寸更小的导电材料柱，利于器件的微型化。

以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。本发明的实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改而不偏离本发明的范围。因此，所有这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

利用第一材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；

利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的露出的表面中形成凹陷，所述凹陷底部留有部分所述第一导电材料层；

去除所述第一掩模；

以第二材料填充所述凹陷，从而形成第二掩模；

利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电材料柱，

其中所述第一材料是自组装材料。

2.如权利要求1所述的方法，其特征在于，其中所述第一导电材料是金属，所述第二材料是硬掩模材料。

3.如权利要求1所述的方法，其特征在于，其中所述自组装材料包括嵌段共聚物，所述嵌段共聚物的组分彼此不混溶。

4.如权利要求1所述的方法，其特征在于，其中以第二材料填充所述凹陷从而形成第二掩模的步骤可以包括：

在所述导电材料层上沉积所述第二材料，以至少填满所述凹陷；以及

对所述第二材料进行回刻，以使得仅所述凹陷中的第二材料被保留。

5.如权利要求1所述的方法，其特征在于，所述方法还包括：

去除所述第二掩模。

6.如权利要求1或5所述的方法，其特征在于，所述方法还包括：

形成绝缘材料层以至少覆盖所述导电材料柱；以及

在所形成的绝缘材料层上形成第二导电材料层。

7.如权利要求6所述的方法，其特征在于，其中所述绝缘材料层被形成为至少填满所述导电材料柱之间的空间。

8.如权利要求6所述的方法，其特征在于，其中通过保形沉积来形成所述绝缘材料层。

9.如权利要求6所述的方法，其特征在于，其中所述第二导电材料包括金属。

10.如权利要求1所述的方法，其特征在于，其中所述孔具有10nm至50nm的直径。

11.如权利要求1所述的方法，其特征在于，其中所述凹陷的深度为30nm至80nm。

12.如权利要求1所述的方法，其特征在于，其中利用等离子化学气相沉积、原子层沉积、或者自由基辅助原子层沉积，来沉积所述第二材料，以填充所述凹陷。

13.如权利要求1所述的方法，其特征在于，其中所述利用自组装材料在第一导电材料层上形成具有孔的第一掩模包括：

在所述第一导电材料层上形成约束图案；

在所述第一导电材料层上形成由所述自组装材料形成的层，其中所述约束图案使得在自组装后在由所述自组装材料形成的层中形成由第一组分的域所形成的柱，所述柱被第二组分材料的域所围绕；以及

去除由第一组分的域所形成的柱，从而形成具有所述孔的所述第一掩模。

14.如权利要求13所述的方法，其特征在于，所述方法还包括：

去除所述约束图案。

15.如权利要求13所述的方法，其特征在于，其中所述约束图案包括闭合的约束图案，或者包括并列的两个棒条图案以及在所述棒条图案之间的分开的两个另外的棒条图案。