CN105565260A - 嵌段共聚物自组装制造纳米结构的方法 - Google Patents
嵌段共聚物自组装制造纳米结构的方法 Download PDFInfo
- Publication number
- CN105565260A CN105565260A CN201610066983.8A CN201610066983A CN105565260A CN 105565260 A CN105565260 A CN 105565260A CN 201610066983 A CN201610066983 A CN 201610066983A CN 105565260 A CN105565260 A CN 105565260A
- Authority
- CN
- China
- Prior art keywords
- block copolymer
- area
- cushion
- mask layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种嵌段共聚物自组装制造纳米结构的方法,包括以下步骤:提供半导体衬底,在所述半导体衬底上形成掩模层;在所述掩模层上形成缓冲层;在所述缓冲层上形成嵌段共聚物;对所述嵌段共聚物进行定向自组装,分别形成由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域;在所述第二区域中选择性沉积金属氧化物,形成增强的第二区域;选择性地去除所述第一区域并保留所述增强的第二区域以形成预定图案;利用所述预定图案对所述缓冲层进行刻蚀以形成缓冲层图案;以所述缓冲层图案为掩模,对所述掩模层进行刻蚀,以形成掩模层图案。由于在本发明的方法中引入了缓冲层,能够得到高保真和重复性好的刻蚀结构。
Description
技术领域
本发明涉及集成电路制造领域,更具体地说,涉及一种利用嵌段共聚物自组装技术制造纳米结构的方法。
背景技术
光刻技术是支撑先进的集成电路器件更新换代的核心制造技术之一,每一代新的集成电路的出现,总是以光刻工艺实现更小特征尺寸为主要技术标志的。目前,工业界采用的193nm光刻,并结合浸没式光刻技术、双(多)重图形曝光技术,已经将193nm光学光刻技术延伸到了32nm、20nm甚至到16/14nm节点。然而,极高的工艺开发成本、工艺复杂性及光刻本身的物理限制,制约着现有的光刻技术的进一步发展,尤其在面临更小尺寸的图形制作时存在有很大的局限性,业内急需一种能够兼顾精度与成本的解决方案。
嵌段共聚物(BlockCopolymer)自组装是一种全新的“自下而上”(Bottom-up)的加工技术。由于它是从分子水平出发进行纳米结构的构建,因此可以形成从几个纳米到数百纳米、分辨率几乎连续可调的各种各样井然有序的纳米结构。相反,传统的光刻技术无论是光学曝光、电子束曝光、纳米压印及EUVL等这些图形定义技术还是等离子体刻蚀技术,都主要是基于物理方法在大块的衬底上制作微米乃至纳米尺度的结构或器件,属于“自上而下”(Top-down)的加工方式。由于嵌段共聚物中共价键连接嵌段在化学上的不相容性而易发生自组装,利用嵌段共聚物分子的微观相分离作用,可以方便地获得长程有序的周期性结构,这些周期性结构包括球状相(Spherephase)、柱状相(cylinderphase)、层状相(lamellaphase)和双螺旋相(double-gyriodphase)等。
利用以上嵌段共聚物的特性,使其在薄膜、孔、槽中进行定向自组装(DirectedSelf-assembly,DSA),可以形成不同的纳米结构图案。定向自组装是一种潜力巨大的自下而上(Bottomup)的纳米图形加工技术。使用嵌段共聚物材料通过DSA技术能够在高度有序的二维薄膜上形成规则的纳米结构,而以传统的光学曝光技术很难在这个尺度上进行图案化加工。因此,利用DSA技术替代传统光学曝光技术进行微纳电子器件加工,具有成本低廉、图形分辨率高、边缘粗糙度低等优点,在大面积规则图案制作、通孔制作方面有其独特的优势,在近几年已经引起广泛关注。
当前,通过构建自组装模板制备纳米结构及纳米器件已经成为当前的研究热点。关键在于先利用嵌段共聚物自组装制备模板(模板制备),进而形成光刻图形,再用干法刻蚀技术将其转移到衬底上(模板转移),从而可以用来制备不同尺寸可控的纳米结构阵列和纳米器件。通过改变嵌段共聚物的链长、组成、退火条件等,使其在薄膜、孔、槽中进行定向自组装,可以形成不同的图案,如球状、柱状、层状等。
嵌段共聚物自组装的表面形态与其厚度紧密相关,因此嵌段共聚物材料的厚度一般控制在50nm以下,这对于刻蚀而言是一个很薄的厚度。由于易于制备,PS-b-PMMA是被最广泛研究的嵌段共聚物材料。每个嵌段都具有很窄的分子量分布范围,PS和PMMA的表面能很相近,而且PMMA本身就是一种标准的光刻胶。这种材料之所以引人注目,是由于采用氧等离子体可以将PMMA从模板上选择地去除,而仅留下PS,从而可以用来形成光刻图形。然后,以PS作为掩模层,再进行接下来的刻蚀。另外,为了增强图形的抗蚀性,业界又开发了原子层沉积Al2O3(ALDAl2O3)增强的转移技术,它是利用TMA前驱体容易吸附在含有羟基(-OH)的亲水性材料表面,而不易吸附在非亲水性表面上,从而可以进行选择性的Al2O3原子层沉积。由于PMMA含有-OH基团,而PS仅含有碳、氢元素,因此,Al2O3仅在PMMA表面发生原子层沉积。随后便可以采用氧等离子体刻蚀掉PS,再以沉积了Al2O3的PMMA作为掩模层刻蚀硅衬底。这种技术能够极大的降低刻蚀对嵌段共聚物的依赖。可以将Al2O3增强后的PMMA图形转移到下面的掩模(一般是SiO2)上,或直接进行衬底的刻蚀。值得注意的是,在Al2O3增强后的PMMA向下层SiO2转移过程中,由于一般采用碳氟基刻蚀气体,在工艺过程中产生的AlFx附产物易于沉积在底部,导致掩模层难以彻底打开,因此往往需要大量的过刻蚀及必要的清洗过程,使得较难控制。
鉴于现有技术中存在的上述问题,本发明提供了一种新型的利用嵌段共聚物自组装制造纳米结构制造方法,使得在刻蚀工艺过程中,不致产生较多的附产物堆积在刻蚀图形的底部,因此,自组装模板更易转移到下面的掩模层上,得到需要的刻蚀结构。
发明内容
为了解决现有技术中存在的问题,本发明提供了一种嵌段共聚物自组装制造纳米结构的方法,包括以下步骤:
1)提供半导体衬底,在所述半导体衬底上形成掩模层;
2)在所述掩模层上形成缓冲层;
3)在所述缓冲层上形成嵌段共聚物;
4)对所述嵌段共聚物进行定向自组装,分别形成由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域;
5)在所述第二区域中选择性沉积金属氧化物,形成增强的第二区域;
6)选择性地去除所述第一区域并保留所述增强的第二区域以形成预定图案(即光刻图形);
7)利用所述预定图案对所述缓冲层进行刻蚀以形成缓冲层图案;以及
8)以所述缓冲层图案为掩模,对所述掩模层进行刻蚀,以形成掩模层图案。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,进一步包括:利用所述掩模层图案对所述衬底进行刻蚀,形成衬底图案。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,所述缓冲层为多晶硅或非晶硅。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,所述掩模层是氧化硅、氮化硅、旋涂的非晶碳(SOC)或CVD沉积的非晶碳、硅基抗反射材料SiARC中的一种,或者是氧化硅/氮化硅、SiARC/SOC/氧化硅或氮化硅的复合结构。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,刻蚀所述缓冲层的气体为以下之一或其组合:碳氟基气体,卤基气体、SF6;所述卤基气体为以下之一或其组合:Cl2、HBr。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,刻蚀所述掩模层的气体为碳氟基气体和氧化性气体的组合气体。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,所述碳氟基气体为以下之一或其组合:CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,所述氧化性气体为以下之一或其组合:O2、CO。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,其中,所述半导体衬底是体硅、SOI、Ge、GeOI、应变硅、GeSi等硅基或锗基四族材料中的一种,或者是III、V族非硅基材料。
根据本发明的嵌段共聚物自组装制造纳米结构的方法,在PMMA上原子层沉积Al2O3以形成增强的PMMA区域,并在硬掩模层与嵌段共聚物层之间形成了由非晶硅或多晶硅构成的缓冲层。在刻蚀过程中先将原子层沉积Al2O3增强的PMMA区域图案转移到缓冲层上形成缓冲层图案,然后再将缓冲层图案转移到下面的硬掩模层上。由于在本发明的嵌段共聚物自组装制造纳米结构的方法中引入了由非晶硅或多晶硅构成的缓冲层,降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,并且极大地减少了现有技术中Al2O3刻蚀过程中产生的附产物堆积,因此能够得到高保真和重复性好的刻蚀结构。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显。在附图中:
图1是根据本发明的一个实施方式进行刻蚀之前的半导体结构示意图;
图2是根据本发明的一个实施方式将Al2O3选择性沉积在PMMA中的半导体结构示意图;
图3是根据本发明的一个实施方式去除嵌段共聚物层第一区域后的半导体结构示意图;
图4是根据本发明的一个实施方式刻蚀形成缓冲层图案后的半导体结构示意图;
图5是根据本发明的一个实施方式刻蚀形成硬掩模层图案后的半导体结构示意图;以及
图6是根据本发明的一个实施方式对半导体衬底进行刻蚀后的半导体结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下面结合附图和实施例,对本发明作进一步详细说明。
如图1所示,提供半导体衬底100。该半导体衬底100可以是硅基或锗基材料,例如体硅、SOI、Ge、GeOI、应变硅、GeSi中的一种,优选为体硅衬底,还可以是III、V族材料或其他衬底材料。
在半导体衬底100上采用化学气相沉积或其他方法形成硬掩模层101。该硬掩模层101可以是氧化硅、氮化硅、旋涂的非晶碳(SOC)或CVD沉积的非晶碳、硅基抗反射材料(SiARC)中的一种,或者是氧化硅/氮化硅、SiARC/SOC/氧化硅或氮化硅的复合结构,或是由其他电介质材料组合而成的复合结构,以满足不同线宽尺寸对转移的要求。当然,也可以采用其他薄膜形成该硬掩模层,本发明对此不作严格限定。
然后,在硬掩模层101上形成缓冲层104。该缓冲层104可以是非晶硅或多晶硅。可以通过已知的沉积工艺,例如CVD、原子层沉积、外延等,在硬掩模层101上外延形成非晶硅或多晶硅的缓冲层104。
随后,利用嵌段共聚物定向自组装技术在缓冲层104上形成嵌段共聚物层105。可以采用已有的DSA技术,例如制图外延法(Graphoepitaxy)或者表面化学图案(SurfaceChemicalPattern)法,形成嵌段共聚物层105,本发明对形成嵌段共聚物的DSA技术不做具体限定。通过改变嵌段共聚物的链长、组成、退火条件等,使其在薄膜、孔、槽中进行定向自组装,可以形成不同的嵌段共聚物层图案,如球状、柱状、层状等。本发明对嵌段共聚物层的图案不做具体限定。
根据本发明的一个实施方式,嵌段共聚物层105可以由二元嵌段共聚物形成。然而,该嵌段共聚物层105也可以由多元嵌段共聚物形成。该嵌段共聚物可以选自PS-b-PMMA、PS-b-PSSi、PS-b-PDMS或者PS-b-PVP等二元嵌段共聚物或其他多元共聚物,但本发明不限于此。作为一个例子,在本发明中采用二元嵌段共聚物PS-b-PMMA形成嵌段共聚物层105。然而,在其他例子中,可以采用任何适当的嵌段共聚物形成嵌段共聚物层105。此处,作为一个例子,嵌段共聚物层105包括由第一组分构成PS的第一区域103和由第二组分PMMA构成的第二区域102。
然后,如图2所示,为了增强图形的抗蚀性,采用原子层沉积方法将金属氧化物层选择性地沉积到PMMA嵌段分子之中,形成增强的第二区域102’。在本发明的一个实施方式中,该金属氧化物可以是Al2O3。然而,本发明并不限于此,而是可以采用任何适当的金属氧化物,例如TaN、HfO2、TiO2等。这一增强的转移技术,是利用TMA前驱体容易吸附在含有羟基(-OH)的亲水性材料表面,而不易吸附在非亲水性表面上,从而可以进行选择性的Al2O3原子层沉积。由于PMMA含有-OH基团,而PS仅含有碳、氢元素,因此,仅在PMMA表面发生原子层沉积,形成增强的第二区域102’。
接下来,如图3所示,去除由第一组分PS构成的第一区域103,保留由原子层沉积了Al2O3的第二组分PMMA构成的增强的第二区域102’,形成嵌段共聚物图案。可以采用氧等离子体刻蚀等适当方法去除第一区域103,本发明对此不做具体限定。
随后,如图4所示,以原子层沉积Al2O3的增强第二区域102’为掩模,刻蚀缓冲层104,形成缓冲层图案。缓冲层104可以由非晶硅或多晶硅形成。可以采用任何适当的刻蚀工艺,例如等离子体刻蚀、离子铣、反应离子刻蚀、高密度等离子体刻蚀等干法刻蚀工艺,对缓冲层104进行刻蚀。本发明对此不做具体限定。
接着,如图5所示,以缓冲层图案为掩模,对硬掩模层101进行刻蚀。可以采用等子体干法刻蚀技术将缓冲层的图形转移到下面的硬掩模101上,形成硬掩模层图案。
至此,完成了根据本发明的利用嵌段共聚物自组装制造硬掩模层纳米结构方法的所有步骤。
可选的是,根据本发明的方法还可以进一步包括以硬掩模层图案为掩模,对半导体衬底100进行刻蚀的步骤,形成如图6所示的硅基纳米结构。具体来说,可以以硬掩模层图案为掩模,采用等离子体刻蚀等干法刻蚀技术对半导体衬底100进行刻蚀,形成衬底图案。此处的衬底图案可以是为槽、孔、洞、线型及其他规则或非规则图形或图案。在此处形成的半导体结构的基础上,可以根据已有的半导体制造工艺,形成源漏区、栅极等半导体结构,最终形成所需的半导体器件。
在现有技术中,通常以Al2O3作为掩模层,使得掩模层图案向下层SiO2层转移过程中产生的附产物易于沉积在底部,导致掩模层难以彻底打开,因此往往需要大量的过刻蚀及必要的清洗过程,使得较难控制。
根据本发明利用嵌段共聚物自组装制造纳米结构的方法,采用原子层沉积方法将Al2O3选择性的沉积到PMMA嵌段分子之中,形成增强的第二区域102’。并且,在硬掩模层101与嵌段共聚物层105之间形成了由非晶硅或多晶硅构成的缓冲层104。在刻蚀过程中先将增强的第二区域102’(Al2O3增强的PMMA)图案转移到缓冲层104上形成缓冲层图案,然后再将缓冲层图案转移到下面的硬掩模层上。由于在本发明的利用嵌段共聚物自组装制造纳米结构的方法中引入了由非晶硅或多晶硅构成的缓冲层,降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖,极大地减少了现有技术中刻蚀Al2O3过程中产生的附产物堆积,因此能够得到高保真和重复性好的刻蚀结构。
根据本发明的利用嵌段共聚物自组装制造纳米结构的方法克服了现有技术中的上述缺陷,简化了工艺过程且易于制备,有利于降低成本并实现大规模生产。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易理解,对于目前已存在或者以后即将开发出的工艺、结构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、结构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (10)
1.一种嵌段共聚物自组装制造纳米结构的方法,包括:
1)提供半导体衬底,在所述半导体衬底上形成掩模层;
2)在所述掩模层上形成缓冲层;
3)在所述缓冲层上形成嵌段共聚物;
4)使所述嵌段共聚物进行定向自组装,形成分别由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域;
5)在所述第二区域中选择性沉积金属氧化物,形成增强的第二区域;
6)选择性去除所述第一区域并保留所述增强的第二区域以形成预定图案;
7)利用所述预定图案对所述缓冲层进行刻蚀以形成缓冲层图案;以及
8)以所述缓冲层图案为掩模,对所述掩模层进行刻蚀,以形成掩模层图案。
2.根据权利要求1所述的方法,进一步包括:利用所述掩模层图案对所述衬底进行刻蚀,形成衬底图案。
3.根据权利要求1或2所述的方法,其中,所述缓冲层为多晶硅或非晶硅。
4.根据权利要求1或2所述的方法,其中,所述掩模层是氧化硅、氮化硅、旋涂的非晶碳(SOC)或CVD沉积的非晶碳、硅基抗反射材料SiARC中的一种,或者是氧化硅/氮化硅、SiARC/SOC/氧化硅或氮化硅的复合结构。
5.根据权利要求1或2所述的方法,其中,刻蚀所述缓冲层的气体为以下之一或其组合:碳氟基气体,卤基气体、SF6。
6.根据权利要求5所述的方法,其中,所述卤基气体为以下之一或其组合:Cl2、HBr。
7.根据权利要求1或2所述的方法,其中,刻蚀所述掩模层的气体为碳氟基气体和氧化性气体的组合气体。
8.根据权利要求7所述的方法,其特征在于,所述碳氟基气体为以下之一或其组合:CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8。
9.根据权利要求7所述的方法,其特征在于,所述氧化性气体为以下之一或其组合:O2、CO。
10.根据权利要求1或2所述的方法,其中,所述半导体衬底是体硅、SOI、Ge、GeOI、应变硅、GeSi等硅基或锗基四族材料中的一种,或者是III、V族非硅基材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610066983.8A CN105565260B (zh) | 2016-01-29 | 2016-01-29 | 嵌段共聚物自组装制造纳米结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610066983.8A CN105565260B (zh) | 2016-01-29 | 2016-01-29 | 嵌段共聚物自组装制造纳米结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105565260A true CN105565260A (zh) | 2016-05-11 |
CN105565260B CN105565260B (zh) | 2018-06-26 |
Family
ID=55875982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610066983.8A Active CN105565260B (zh) | 2016-01-29 | 2016-01-29 | 嵌段共聚物自组装制造纳米结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105565260B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109727858A (zh) * | 2018-12-20 | 2019-05-07 | 中国科学院微电子研究所 | 定向自组装模板转移方法 |
CN110556297A (zh) * | 2019-08-02 | 2019-12-10 | 复旦大学 | 一种10纳米以下硅基鳍式场效应晶体管的制备方法 |
CN110622284A (zh) * | 2017-09-12 | 2019-12-27 | 应用材料公司 | 通过化学蚀刻去除选择性沉积缺陷 |
CN110993565A (zh) * | 2019-12-11 | 2020-04-10 | 成都工业学院 | 一种定向自组装制备半导体纳米器件结构的方法 |
CN110993566A (zh) * | 2019-12-11 | 2020-04-10 | 成都工业学院 | 一种定向自组装和掩膜调控制备半导体纳米结构的方法 |
CN113125406A (zh) * | 2019-12-31 | 2021-07-16 | 有研工程技术研究院有限公司 | 一种具有微观有序纳米结构sers基底及制备方法 |
CN113125405A (zh) * | 2019-12-31 | 2021-07-16 | 有研工程技术研究院有限公司 | 一种基于纳米锥针结构的sers基底及制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003155365A (ja) * | 2001-11-22 | 2003-05-27 | Toshiba Corp | 加工方法及び成形体 |
US20040253525A1 (en) * | 2003-06-05 | 2004-12-16 | Hideki Kanai | Photomask correcting method and manufacturing method of semiconductor device |
KR100650859B1 (ko) * | 2005-11-09 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
CN103843112A (zh) * | 2011-09-29 | 2014-06-04 | 株式会社东进世美肯 | 使用定向自组装技术形成半导体器件精细图案的方法 |
US20140273471A1 (en) * | 2013-03-15 | 2014-09-18 | Samsung Electronics Co., Ltd. | Method of forming fine patterns of semiconductor device |
US20140353800A1 (en) * | 2012-08-16 | 2014-12-04 | International Business Machines Corporation | Tone inversion of self-assembled self-aligned structures |
US20150153649A1 (en) * | 2013-12-02 | 2015-06-04 | SK Hynix Inc. | Fine pattern structures having block co-polymer materials and methods of fabricating the same |
US20150303055A1 (en) * | 2014-04-16 | 2015-10-22 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including surface treating for directed self-assembly |
-
2016
- 2016-01-29 CN CN201610066983.8A patent/CN105565260B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003155365A (ja) * | 2001-11-22 | 2003-05-27 | Toshiba Corp | 加工方法及び成形体 |
US20040253525A1 (en) * | 2003-06-05 | 2004-12-16 | Hideki Kanai | Photomask correcting method and manufacturing method of semiconductor device |
KR100650859B1 (ko) * | 2005-11-09 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
CN103843112A (zh) * | 2011-09-29 | 2014-06-04 | 株式会社东进世美肯 | 使用定向自组装技术形成半导体器件精细图案的方法 |
US20140353800A1 (en) * | 2012-08-16 | 2014-12-04 | International Business Machines Corporation | Tone inversion of self-assembled self-aligned structures |
US20140273471A1 (en) * | 2013-03-15 | 2014-09-18 | Samsung Electronics Co., Ltd. | Method of forming fine patterns of semiconductor device |
US20150153649A1 (en) * | 2013-12-02 | 2015-06-04 | SK Hynix Inc. | Fine pattern structures having block co-polymer materials and methods of fabricating the same |
US20150303055A1 (en) * | 2014-04-16 | 2015-10-22 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including surface treating for directed self-assembly |
Non-Patent Citations (1)
Title |
---|
WENHUI CHEN,ET AL.: ""Atomic layer deposition assisted pattern transfer technology for ultra-thin block copolymer films"", 《THIN SOLID FILMS》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110622284A (zh) * | 2017-09-12 | 2019-12-27 | 应用材料公司 | 通过化学蚀刻去除选择性沉积缺陷 |
CN110622284B (zh) * | 2017-09-12 | 2023-07-28 | 应用材料公司 | 通过化学蚀刻去除选择性沉积缺陷 |
CN109727858A (zh) * | 2018-12-20 | 2019-05-07 | 中国科学院微电子研究所 | 定向自组装模板转移方法 |
CN110556297A (zh) * | 2019-08-02 | 2019-12-10 | 复旦大学 | 一种10纳米以下硅基鳍式场效应晶体管的制备方法 |
CN110993565A (zh) * | 2019-12-11 | 2020-04-10 | 成都工业学院 | 一种定向自组装制备半导体纳米器件结构的方法 |
CN110993566A (zh) * | 2019-12-11 | 2020-04-10 | 成都工业学院 | 一种定向自组装和掩膜调控制备半导体纳米结构的方法 |
CN113125406A (zh) * | 2019-12-31 | 2021-07-16 | 有研工程技术研究院有限公司 | 一种具有微观有序纳米结构sers基底及制备方法 |
CN113125405A (zh) * | 2019-12-31 | 2021-07-16 | 有研工程技术研究院有限公司 | 一种基于纳米锥针结构的sers基底及制备方法 |
CN113125405B (zh) * | 2019-12-31 | 2023-06-06 | 有研工程技术研究院有限公司 | 一种基于纳米锥针结构的sers基底及制备方法 |
CN113125406B (zh) * | 2019-12-31 | 2023-06-06 | 有研工程技术研究院有限公司 | 一种具有微观有序纳米结构sers基底及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105565260B (zh) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105565260B (zh) | 嵌段共聚物自组装制造纳米结构的方法 | |
US10049892B2 (en) | Method for processing photoresist materials and structures | |
CN107210197B (zh) | 用于嵌段共聚物的定向自组装的混杂形貌和化学预制图案 | |
US8557613B2 (en) | Methods for designing, fabricating, and predicting shape formations in a material | |
CN103094095B (zh) | 制造半导体器件的方法 | |
JP5596133B2 (ja) | ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法 | |
US10211051B2 (en) | Method of reverse tone patterning | |
JP6133585B2 (ja) | Euvフォトレジスト封入 | |
US9368350B1 (en) | Tone inverted directed self-assembly (DSA) fin patterning | |
JP6496320B2 (ja) | サブ20nmの図案の均一なインプリントパターン転写方法 | |
JP6235023B2 (ja) | シリコンエッチング法 | |
US9466534B1 (en) | Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility | |
CN108321079A (zh) | 半导体结构及其形成方法 | |
WO2011102140A1 (ja) | 半導体装置の製造方法 | |
CN103738914B (zh) | Mems器件的制造方法 | |
Fischer et al. | 3D Free‐Form Patterning of Silicon by Ion Implantation, Silicon Deposition, and Selective Silicon Etching | |
KR20180059733A (ko) | 다중 유도된 자기 조립 패터닝 프로세스 | |
CN111261586B (zh) | 一种中孔半导体纳米结构的制作方法 | |
Kiihamäki et al. | Depth and profile control in plasma etched MEMS structures | |
CN107424923A (zh) | 一种自限制精确刻蚀硅的方法 | |
CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
Meng et al. | A novel nanofabrication technique of silicon-based nanostructures | |
CN105719961B (zh) | 堆叠纳米线制造方法 | |
CN105565261B (zh) | 定向自组装模板转移方法 | |
Zheng et al. | Sub-lithographic patterning via tilted ion implantation for scaling beyond the 7-nm technology node |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |