CN110622284B - 通过化学蚀刻去除选择性沉积缺陷 - Google Patents

通过化学蚀刻去除选择性沉积缺陷 Download PDF

Info

Publication number
CN110622284B
CN110622284B CN201880028187.2A CN201880028187A CN110622284B CN 110622284 B CN110622284 B CN 110622284B CN 201880028187 A CN201880028187 A CN 201880028187A CN 110622284 B CN110622284 B CN 110622284B
Authority
CN
China
Prior art keywords
barrier
metal
layer
substrate
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880028187.2A
Other languages
English (en)
Other versions
CN110622284A (zh
Inventor
杰弗里·W·安西斯
柯常
普拉瑟姆·杰恩
本杰明·施密格
蹇国强
迈克尔·S·杰克逊
周磊
伯·F·马
吴立其
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110622284A publication Critical patent/CN110622284A/zh
Application granted granted Critical
Publication of CN110622284B publication Critical patent/CN110622284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明描述了一种将膜选择地沉积在相对于第二基板表面的第一基板表面上的方法。该方法包括：使基板暴露于阻隔分子，以于该第一表面上选择性沉积阻隔层。于该第二表面上选择性形成层并于该阻隔层上形成该层的缺陷。从该第一表面上的该阻隔层去除该缺陷。

Description

通过化学蚀刻去除选择性沉积缺陷
技术领域
本公开内容的实施方式一般地涉及一种使用自组装单层的膜的选择性沉积的强化方法。尤其是，本公开内容的实施方式涉及一种通过化学蚀刻从选择性沉积的膜去除缺陷的方法。
背景技术
半导体工业在追求器件的微型化面临许多挑战，包括快速达成纳米级特征。这样的挑战包括制造复合器件，经常使用多个微影术及蚀刻步骤。此外，半导体工业针对图案化复合结构需要高成本EUV的低成本替代方案。为了维持器件微型化的节奏并使芯片制造成本较低，选择性沉积已显示出前景。有可能通过简化整合方案来去除昂贵的微影术步骤。
材料的选择性沉积能够以各种方式完成。例如：一些处理可能会基于其表面化学而对表面具有固有的选择性。这些处理相当罕见，且一般需要具有表面能截然不同的表面，例如金属及介电质等。
在表面相似(SiO2与Si-H末端或SiN)的情形下，该表面可通过利用如下的表面处理来选择性阻隔：所述表面处理选择性与一个表面反应而不与另一个表面反应，而有效地阻隔在随后的ALD或CVD工艺期间的任何表面反应。
自组装单层(SAM)为一种能够在多个材料表面上选择性沉积的方法。理想情形下，在SAM钝化期间，SAM完美地覆盖形成于所有介电质表面上，并100％阻隔来自后续沉积步骤的金属氧化物沉积，而使得金属氧化物仅在导体/金属表面上生长。然而，该SAM单层以作为沉积时间与循环数的函数的渐近的厚度来生长，而使提供100％阻隔金属氧化物的理想SAM极为难以实现。
此外，在经高密度封装的SAM表面上过量的SAM前驱物的暴露可能会导致液滴缺陷。结果，少量金属氧化物可能会在SAM钝化表面上生长，留下许多小的金属氧化物缺陷。这样的金属氧化物缺陷可能会对随后的SAM去除及掩模去除工艺造成影响。
因此，本领域中需要一种用以去除缺陷的方法，该缺陷作为保护选择性沉积工艺的SAM的一部分而形成。
发明内容
本公开内容的一或多种实施方式针对一种选择性沉积膜的方法。提供具有第一材料及第二材料的基板，该第一材料具有第一表面，该第二材料具有第二表面。使该基板暴露于阻隔化合物中，以相对于该第二表面而于该第一表面上选择性沉积阻隔层，该阻隔化合物包含至少一种阻隔分子。相对于该第一表面而于该第二表面上选择性形成层并于该第一表面上的该阻隔层上产生包含该层的缺陷。从该第一表面上的该阻隔层去除该缺陷。
本公开内容的另一实施方式针对一种选择性沉积膜的方法。提供具有第一材料及第二材料的基板，该第一材料包含介电质且具有第一表面，该第二材料包含导体且具有第二表面。使该基板暴露于阻隔化合物，以相对于该第二表面而于该第一表面上选择性沉积阻隔层，该阻隔化合物包含至少一种阻隔分子。相对于该第一表面而于该第二表面上选择性形成层并于该阻隔层上形成该层的缺陷。使该基板暴露于缺陷去除工艺达预定时间量，以从该阻隔层去除该缺陷，该缺陷去除工艺包含金属-卤素前驱物。
本公开内容的其它实施方式针对一种选择性沉积膜的方法。提供具有第一材料及第二材料的基板，该第一材料包含介电质，该第二材料包含导体。使该基板暴露于阻隔化合物，以相对于该导体而于该介电质上选择性沉积阻隔层，该阻隔化合物包含至少一种阻隔分子。相对于该介电质而于该导体上选择性形成层。形成该层会使缺陷在该阻隔层上生长。使该基板暴露于缺陷去除工艺达预定时间量，以从该阻隔层去除该缺陷。该缺陷去除工艺包含在热处理中暴露于金属-卤素前驱物达预定时间量，该金属-卤素前驱物包含WClx、HfClx、NbClx或RuClx中的一或多种、或是金属卤氧化物，式中，x为1至6。
附图说明
以上简要概述本公开内容的上述详述特征可以被详细理解的方式、以及本公开内容的更特定描述，可通过参照实施方式来获得，一些实施方式绘示于所附图式中。然而，应注意的是，所附图式仅绘示本公开内容的典型的实施方式，因此不应被视为对本公开内容的范围的限制，因为本公开内容可容许其它等同有效的实施方式。
图1图示本公开内容的一或多种实施方式的处理方法。
具体实施方式
本公开内容的一或多种实施方式提供一种干式化学蚀刻方法，以从促进选择性沉积的SAM有效率地去除缺陷。本公开内容的一些实施方式有利地提供一种处理整合的方法，以改善选择性沉积工艺。一些实施方式有利地提供一种SAM或掩模去除处理的改善方法。
如本说明书及所附权利要求中所使用的，术语”基板”及”晶片”能够互换使用，两者均表示处理会对其产生作用的表面或一部分的表面。本发明所属技术领域的技术人员亦能够理解，提及基板亦能够仅表示一部分的该基板，除非上下文有明确说明。此外，提及沉积在基板上能够意指裸基板及具有沉积或形成在其上的一或多种膜或特征的基板。
如本文中所使用的，“基板”表示在制造过程期间在其上进行膜处理的任何基板或形成在基板上的材料表面。举例而言，取决于应用，能够在其上进行处理的基板表面包括：材料，诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、经碳掺杂的氧化硅、氮化硅、经掺杂的硅、锗、砷化镓、玻璃、蓝宝石；以及其它材料，诸如金属、金属氮化物、金属合金及其它导电材料。基板包括但不限于半导体晶片。可使基板暴露于预处理工艺以抛光、蚀刻、还原、氧化、羟基化(或以其它方式产生或接枝目标化学部分以赋予化学功能性)、退火和/或烘烤该基板表面。除了直接在该基板本身的表面上进行膜处理以外，本公开内容中，如以下更详细地公开的，所公开的膜处理步骤中的任一种亦可在基板上所形成的底层上进行，且术语”基板表面”旨在包括像上下文指称的这样的底层。因此，例如：已在基板表面上沉积膜/层或部分的膜/层，在该处新沉积膜/层的暴露出的表面会变成该基板表面。所提供的基板表面包含何种物质将取决于要沉积何种薄膜、以及所使用的特别的化学物质。一或多种实施方式中，该第一基板表面可包含金属、金属氧化物、或H封端的SixGe1－x，该第二基板表面可包含含Si介电质，反之亦然。一些实施方式中，基板表面可包含特定功能性(例如-OH、-NH等)。
如本说明书及所附权利要求中所使用的，术语”反应性气体”、”前驱物”、”反应物”及其类似术语能够互换使用来意指一种包括对基板表面具有反应性的物种的气体。例如：第一”反应性气体”可容易吸附在基板的表面且能够用于与第二反应性气体进一步进行化学反应。
近数十年来，半导体界已尝试通过以替代方案取代微影术，以改善集成电路(IC)处理，该替代方案能够使成本更低、处理时间更短及特征尺寸更小。这些替代物中的许多是归于”选择性沉积”覆盖的范围。一般而言，选择性沉积表示一种处理，其在目标基板材料上的净沉积速率较其它基板材料更高，而使在该目标基板材料上达成期望的膜厚度，且在其它基板材料上的沉积较少或可忽略不计(其中“可忽略不计”是由处理限制而限定)。
本公开内容的实施方式并入一种阻隔层，其典型地称为自组装单层(SAM)。自组装单层(SAM)由吸附在表面上的自发组装的有机分子有序地排列所组成。这些分子的典型地包括：一或多种对基板具有亲和力的部分(头部基团)、及相对较长、惰性、线性的烃基部分(尾部基团)。
在此情形下，SAM形成是经由下述来发生：在表面分子头部基团快速吸附、及经由范德瓦尔斯(van der Waals)交互作用来使分子尾部基团彼此缓慢结合。选择SAM前驱物而使该头部基团在沉积期间与待阻隔的该基板材料选择性反应。然后进行沉积，并能够经由热分解(及任何副产物脱附)或与整合兼容的灰化处理来去除该SAM。已在许多系统中证实能够经由这种SAM的理想的形成及使用来成功选择性沉积；然而，成功实质上受限于溶液基底的SAM形成方法(亦即湿式功能化)。湿式功能化方法不仅与真空基底的整合方案不兼容，而且亦经常需要在SAM形成后进行超音波处理，以消除经物理吸附的SAM前驱物。此事实显示：成功的选择性SAM形成(于其中一个基板上相对于另一个基板上)无法单独依赖该功能化处理以产生无物理吸附的整体选择性化学吸附结果。
参照图1，本公开内容的一或多种实施方式针对一种选择性沉积的处理方法100。提供具有第一材料110及第二材料120的基板105。第一材料110具有第一表面112，第二材料120具有第二表面122。
一些实施方式中，该第一材料包含金属氧化物或介电材料且该第二材料包含金属或硅。一些实施方式中，该第一材料实质上由氧化硅组成。
一些实施方式中，该第二材料包含金属氧化物或介电材料且该第一材料包含金属或硅。一些实施方式中，该第二材料实质上由氧化硅组成。
如本说明书及所附权利要求中所使用的，术语”实质上由…组成”意指大于等于约95％、98％、99％的特定材料为所述材料。
使第一表面112暴露于阻隔化合物，以越过第二表面122来于第一表面112上选择性沉积阻隔层130。使该阻隔层暴露于聚合起始剂，以形成网状阻隔层135。该阻隔化合物包含至少一种阻隔分子。阻隔分子具有通式A-L-Z，式中A为反应性头部基团，L为连结基，Z为反应性尾部基团。
如以上述方式所使用般，该”头部基团”为与第一表面112结合的化学部分且该”尾部基团”为远离第一表面112延伸出的化学部分。
一些实施方式中，该第一材料包含金属氧化物或介电材料且A选自由(R2N)(3-a)R’aSi-、X3Si-及(RO)3Si-所组成的群组，式中，每个R及R’独立地选自C1-C6烷基、C1-C6环烷基及C1-C6芳基，a为0至2的整数，每个X独立地选自卤素。
一些实施方式中，该第一材料包含金属或硅且A选自由(HO)2OP-、HS-及H3Si-所组成的群组。
以上所列的反应性头部基团之中的一些在与连结基L连接的单一个反应性头部基团中包含多于一个反应性部分(例如H3Si-可与表面键结多达三次)。一些实施方式中，A选自小于以上所列的反应性部分的数目的反应基且与多于一个的连结基L连结。这些实施方式中，该连结基可相同或不同。这些实施方式中，该尾部基团可相同或不同。
该阻隔化合物能够以单一个化合物或依序暴露的多个化合物的形式传送至该基板以形成阻隔层130。一些实施方式中，第一表面112暴露于单一个化合物，该单一个化合物以有序或半有序的方式组装在表面上。
一些实施方式中，L为–(CH2)n–且n为4～18的整数。一些实施方式中，该连结基可分支。一些实施方式中，该连结基可经取代。一些实施方式中，该连结基可为不饱和。一些实施方式中，该连结基可包含环烷基或芳基。
一些实施方式中，该连结基L包含小于18个碳原子。一些实施方式中，该连结基包含小于17、16、15、14、13、12、11、10、9、8、7、6或5个碳原子。
一些实施方式中，Z为包含选自以下项中的一或多种反应性部分的基团：烯类、炔类、醇类、羧酸类、醛类、酰卤类、胺类、酰胺类、氰酸酯类、异氰酸酯类、硫氰酸酯、异硫氰酸酯类或腈类。
一些实施方式中，该阻隔分子包含多于一个反应性部分。一些实施方式中，A与多于一个每个经反应性尾部基团所封端的连结基连结，而使阻隔分子包含多于一个反应性部分。一些实施方式中，L经分支，而使阻隔分子包含多于一个反应性部分。
一些实施方式中，该阻隔分子包含大于一个反应性部分且该反应性部分是以直线的模式配置。一些实施方式中，Z包含大于一个反应性部分且该反应性部分是以分支的模式配置。
如以上述方式所使用的，以直线的模式配置的反应性部分配置于阻隔分子内，而使其配置于相同碳链内。换言之，反应性部分以末端对末端来配置。如以上述方式所使用的，以分支的模式配置的反应性部分配置于阻隔分子内，而使其配置于不同碳链内。换言之，反应性部分并非以末端对末端来配置。一些实施方式中，该反应性部分可被介于其中的原子隔开但仍被认为是末端对末端。
例如：化合物I含有一个反应性部分。化合物II及III含有两个反应性部分。化合物II具有以直线的模式配置的反应性部分。化合物III具有以分支的模式配置的反应性部分。
一些实施方式中，该尾部基团经由相对较慢的范德瓦尔斯交互作用来彼此结合。一些实施方式中，该尾部基团能够相同或不同，而能够形成均质或非均质的SAM。一些实施方式中，该阻隔化合物包含至少两个不同的阻隔分子，而形成均质的SAM。
一些实施方式中，使阻隔层130暴露于聚合起始剂以形成网状阻隔层135。该聚合起始剂能够为任何适合的处理，包括但不限于：化学反应、UV光曝光、电子束曝光、和/或热。一些实施方式中，该聚合起始剂包含放射线处理、热处理、等离子体处理或化学处理之中的一或多种。一些实施方式中，该放射线处理包含使该阻隔层暴露于在约150nm至约900nm的范围内的UV-可见光放射线。一些实施方式中，该等离子体处理包含由远程等离子体源、直接等离子体源、微波等离子体或这些等离子体源的组合所产生的等离子体。一些实施方式中，该化学处理包含使该阻隔层暴露于一或多种化学反应物。一些实施方式中，该聚合起始剂实质上由放射线处理或热处理组成。这些实施方式中，该网状阻隔层不通过使该阻隔层暴露于化学反应物来形成。
一些实施方式中，该聚合起始剂包含化学处理，该化学处理包含选自过氧化物、有机金属错合物或偶氮双异丁腈(AIBN)的自由基起始剂。不受理论所束缚，这些实施方式中，该阻隔层经由自由基聚合来形成网状阻隔层。一些实施方式中，该化学处理包含使该阻隔层暴露于具有多个功能基团(functional groups)的化学反应物中。一些实施方式中，该化学处理包含使该阻隔层暴露于具有多个功能基的胺类或醇类。
不受理论所束缚，反应基与聚合起始剂进行反应会形成网状阻隔层。例如：利用UV、热、化学反应物或等离子体来使烯类或炔类进行反应可能会产生碳基底聚合物。羧酸类、醛类或酰卤类与胺类进行反应可能会产生聚酰胺类。异氰酸基与醇类进行反应可能会产生聚胺酯类(polyurethane)。羧酸类、醛类或酰卤类与醇类进行反应可能会产生聚酯类。
在形成阻隔层(不论是网状或非网状)后，越过网状阻隔层135来于第二材料120的第二表面122上选择性形成层125。该阻隔层提供保护基以防止下述情形或使下述情形减少到最小：层125沉积在第一表面112上。一些实施方式中，层125的材料与第二材料120不同。一些实施方式中，层125的材料与第二材料120相同。
不受理论所束缚，该阻隔化合物与该基板的气相反应会受到阻隔分子以及更高挥发性或更高蒸气压所促进。一些实施方式中，该阻隔化合物在25℃具有大于或等于约0.1mmHg、0.2mmHg、0.3mmHg、0.4mmHg、0.5mmHg、0.6mmHg、0.7mmHg、0.8mmHg、0.9mmHg、1mmHg、5mmHg、10mmHg、50mmHg、100mmHg、200mmHg、300mmHg、400mmHg、或500mmHg的蒸气压。
一些实施方式中，在于第二材料120上选择性沉积层125后，从该第一表面去除该阻隔层。一些实施方式中，通过氧化来从该表面去除该阻隔层。一些实施方式中，从该表面对该阻隔层进行蚀刻。一些实施方式中，使该阻隔层溶于适合的溶剂(例如乙醇)中。
一些实施方式中，基板含有导体及介电质表面两者，且形成SAM钝化层，然后是金属氧化物沉积。于SAM表面(亦即该阻隔层)上形成金属氧化物缺陷，并同时在导体表面上沉积连续的金属氧化物。
一些实施方式中，由缺陷去除工艺来去除形成于该SAM表面的该缺陷。该缺陷去除工艺中，使该基板暴露于含金属及卤素的前驱物，该前驱物会通过形成挥发性副产物来蚀刻去除该金属氧化物缺陷。大部分或所有金属氧化物缺陷能够由此方法来去除。
一些实施方式中，该缺陷去除工艺为热处理。如以上述方式所使用的，热处理不会使该基板暴露于等离子体或远程等离子体。
一些实施方式中，该金属-卤素前驱物亦对该连续的金属氧化物层进行蚀刻。当该金属-卤素前驱物亦对该连续金属氧化物层进行蚀刻时，相较于高度相同的缺陷，该金属氧化物层的膜蚀刻速率因暴露表面积较少而更加降低。平稳连续的金属氧化物层上的金属蚀刻可使对下部的导体所造成的影响减少至最小或无影响。
适合缺陷去除的金属-卤素前驱物包括但不限于：WClx、HfClx、NbClx、RuClx，式中，x在1至6之范围内。一些实施方式中，该金属-卤素前驱物包含卤氧化物(例如WOCl4)。一些实施方式中，该金属-卤素前驱物实质上不包含氟。如以此方式所使用的，术语”实质上不包含氟”意指以原子为基准计，该金属-卤素前驱物的卤素含量小于等于约5％、2％、或1％氟。
在该缺陷去除工艺期间，该基板温度能够在约150℃至约550℃的范围内。一些实施方式中，该基板温度在约300℃至约500℃的范围内。
一些实施方式中，该缺陷去除工艺包含等向性蚀刻工艺扬。该等向性蚀刻工艺是通过该基板暴露于该金属-卤素前驱物的时间量来控制。一些实施方式中，该缺陷的去除包含使该基板暴露于金属-卤素前驱物达预定时间量。
尽管本文中已参照特定的实施方式来描述本公开内容，但应理解的是，这些实施方式仅是对本公开内容的原理及应用的说明。本发明所属技术领域的技术人员明显可知，在不背离本公开内容的精神及范围的情况下能够对本发明的方法及装置做出各种修饰及变更。因此，旨在使本公开内容包括在所附权利要求及其等效形式范围内的修饰及变更。

Claims (20)

1.一种选择性沉积的方法，所述方法包含：
提供具有第一材料及第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面；
使所述基板暴露于阻隔化合物，以相对于所述第二表面而于所述第一表面上选择性沉积阻隔层，所述阻隔化合物包含至少一种阻隔分子；
相对于所述第一表面而于所述第二表面上选择性形成一层并于所述第一表面上产生包含所述层的缺陷；及
从所述第一表面上的所述阻隔层去除所述缺陷。
2.如权利要求1所述的方法，其中，从所述第一表面去除所述缺陷包含：使所述基板暴露于金属-卤素前驱物达预定时间量。
3.如权利要求2所述的方法，其中，所述金属-卤素前驱物包含WClx、HfClx、NbClx或RuClx中的一或多种，式中，x为1至6。
4.如权利要求2所述的方法，其中，所述金属-卤素前驱物包含金属卤氧化物。
5.如权利要求2所述的方法，其中，所述金属-卤素前驱物实质上不包含氟原子。
6.如权利要求2所述的方法，其中，去除所述缺陷包含热处理。
7.如权利要求1所述的方法，其中，所述第一材料包含金属氧化物或介电材料，且所述第二材料包含金属或硅。
8.如权利要求6所述的方法，其中，所述第一材料实质上由氧化硅组成。
9.如权利要求1所述的方法，其中，所述第二材料包含金属氧化物或介电材料，且所述第一材料包含金属或硅。
10.如权利要求8所述的方法，其中，所述第二表面实质上由氧化硅组成。
11.如权利要求1所述的方法，其中，所述层包含金属氧化物。
12.如权利要求11所述的方法，其中，所述金属氧化物为蚀刻中止层或掩模层。
13.如权利要求1所述的方法，其中，所述阻隔分子包含大于一个反应性部分。
14.如权利要求13所述的方法，其中，所述反应性部分是以直线的模式配置。
15.如权利要求13所述的方法，其中，所述反应性部分是以分支的模式配置。
16.如权利要求1所述的方法，其中，所述阻隔化合物包含至少两种不同的阻隔分子。
17.一种选择性沉积的方法，所述方法包含：
提供具有第一材料及第二材料的基板，所述第一材料包含介电质且具有第一表面，所述第二材料包含导体且具有第二表面；
使所述基板暴露于阻隔化合物，以相对于所述第二表面而于所述第一表面上选择性沉积阻隔层，所述阻隔化合物包含至少一种阻隔分子；
相对于所述第一表面而于所述第二表面上选择性形成一层并于所述阻隔层上形成所述层的缺陷；及
使所述基板暴露于缺陷去除工艺达预定时间量，以从所述阻隔层去除所述缺陷，所述缺陷去除工艺包含金属-卤素前驱物。
18.如权利要求17所述的方法，其中，所述金属-卤素前驱物包含WClx、HfClx、NbClx或RuClx中的一或多种、或金属卤氧化物，式中，x为1至6。
19.如权利要求17所述的方法，其中，去除所述缺陷包含热处理。
20.一种选择性沉积的方法，所述方法包含：
提供具有第一材料及第二材料的基板，所述第一材料包含介电质，所述第二材料包含导体；
使所述基板暴露于阻隔化合物，以相对于所述导体而于所述介电质上选择性沉积阻隔层，所述阻隔化合物包含至少一种阻隔分子；
相对于所述介电质而于所述导体上选择性形成一层，形成所述层会使缺陷在所述阻隔层上生长；及
使所述基板暴露于缺陷去除工艺达预定时间量，以从所述阻隔层去除所述缺陷，所述缺陷去除工艺包含在热处理中暴露于金属-卤素前驱物，所述金属-卤素前驱物包含WClx、HfClx、NbClx或RuClx中的一或多种、或金属卤氧化物，式中，x为1至6。
CN201880028187.2A 2017-09-12 2018-09-12 通过化学蚀刻去除选择性沉积缺陷 Active CN110622284B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762557734P 2017-09-12 2017-09-12
US62/557,734 2017-09-12
PCT/US2018/050655 WO2019055508A1 (en) 2017-09-12 2018-09-12 SELECTIVE REMOVAL OF CHEMICAL ENGRAVING DEPOSITION DEFECTS

Publications (2)

Publication Number Publication Date
CN110622284A CN110622284A (zh) 2019-12-27
CN110622284B true CN110622284B (zh) 2023-07-28

Family

ID=65631520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028187.2A Active CN110622284B (zh) 2017-09-12 2018-09-12 通过化学蚀刻去除选择性沉积缺陷

Country Status (6)

Country Link
US (1) US10643840B2 (zh)
JP (1) JP7279024B2 (zh)
KR (1) KR102683932B1 (zh)
CN (1) CN110622284B (zh)
TW (1) TWI772516B (zh)
WO (1) WO2019055508A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772516B (zh) * 2017-09-12 2022-08-01 美商應用材料股份有限公司 藉由化學蝕刻去除選擇性沉積缺陷
US11371136B2 (en) * 2017-09-19 2022-06-28 Applied Materials, Inc. Methods for selective deposition of dielectric on silicon oxide
US10741392B2 (en) 2017-11-28 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US11738366B2 (en) * 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
WO2021011761A1 (en) 2019-07-18 2021-01-21 Tokyo Electron Limited Method for mitigating laterial film growth in area selective deposition
JP7323409B2 (ja) * 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
US11319449B2 (en) * 2019-12-20 2022-05-03 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Area selective deposition of metal containing films
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7204718B2 (ja) * 2020-09-29 2023-01-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US11810817B2 (en) * 2020-10-14 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ CMP self-assembled monolayer for enhancing metal-dielectric adhesion and preventing metal diffusion
JP2022091523A (ja) * 2020-12-09 2022-06-21 東京エレクトロン株式会社 成膜方法
JP2023117045A (ja) * 2022-02-10 2023-08-23 東京エレクトロン株式会社 基板処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105565260A (zh) * 2016-01-29 2016-05-11 中国科学院微电子研究所 嵌段共聚物自组装制造纳米结构的方法
CN106663614A (zh) * 2014-08-27 2017-05-10 应用材料公司 利用醇选择性还原和保护的选择性沉积

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871651A (en) * 1988-06-27 1989-10-03 Ford Motor Copmpany Cryogenic process for metal lift-off
US5062898A (en) * 1990-06-05 1991-11-05 Air Products And Chemicals, Inc. Surface cleaning using a cryogenic aerosol
US5378312A (en) * 1993-12-07 1995-01-03 International Business Machines Corporation Process for fabricating a semiconductor structure having sidewalls
US5908510A (en) * 1996-10-16 1999-06-01 International Business Machines Corporation Residue removal by supercritical fluids
US6500758B1 (en) * 2000-09-12 2002-12-31 Eco-Snow Systems, Inc. Method for selective metal film layer removal using carbon dioxide jet spray
US20040003828A1 (en) * 2002-03-21 2004-01-08 Jackson David P. Precision surface treatments using dense fluids and a plasma
US7066789B2 (en) * 2002-07-29 2006-06-27 Manoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US8575021B2 (en) * 2004-11-22 2013-11-05 Intermolecular, Inc. Substrate processing including a masking layer
WO2008136882A2 (en) * 2007-02-14 2008-11-13 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
TWI509695B (zh) * 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
CN102437088B (zh) * 2010-09-29 2014-01-01 中国科学院微电子研究所 一种半导体结构及其制造方法
KR20120081661A (ko) * 2010-12-20 2012-07-20 에스케이하이닉스 주식회사 자기조립단분자층을 이용한 포토마스크의 형성방법
US9159558B2 (en) * 2013-03-15 2015-10-13 International Business Machines Corporation Methods of reducing defects in directed self-assembled structures
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
KR101457157B1 (ko) * 2013-12-26 2014-10-31 경희대학교 산학협력단 박막층의 결함 제거 방법 및 이를 이용하여 제조된 플렉서블 기판
TWI739285B (zh) * 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
JP6263450B2 (ja) * 2014-07-24 2018-01-17 東京エレクトロン株式会社 有機単分子膜形成方法
US9997373B2 (en) * 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
TWI717260B (zh) * 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
US9646883B2 (en) * 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
US10428421B2 (en) * 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US9673042B2 (en) * 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10026887B2 (en) * 2015-11-12 2018-07-17 Board Of Regents, The University Of Texas System Methods of tailoring the deposition of metals using self-assembled monolayers
US9875907B2 (en) * 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide
WO2017151639A1 (en) 2016-03-03 2017-09-08 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure
US11081342B2 (en) * 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10366878B2 (en) * 2016-05-06 2019-07-30 Applied Materials, Inc. Selective deposition through formation of self-assembled monolayers
US9803277B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10580644B2 (en) * 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
TWI850084B (zh) * 2017-06-14 2024-07-21 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理設備
TWI772516B (zh) * 2017-09-12 2022-08-01 美商應用材料股份有限公司 藉由化學蝕刻去除選擇性沉積缺陷
US10950433B2 (en) * 2017-11-18 2021-03-16 Applied Materials, Inc. Methods for enhancing selectivity in SAM-based selective deposition
US11033930B2 (en) * 2018-01-08 2021-06-15 Applied Materials, Inc. Methods and apparatus for cryogenic gas stream assisted SAM-based selective deposition
US20190316256A1 (en) * 2018-04-13 2019-10-17 Applied Materials, Inc. Methods Of Selective Atomic Layer Deposition
US20190326114A1 (en) * 2018-04-19 2019-10-24 Applied Materials, Inc. Methods of treating a substrate to form a layer thereon for application in selective deposition processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663614A (zh) * 2014-08-27 2017-05-10 应用材料公司 利用醇选择性还原和保护的选择性沉积
CN105565260A (zh) * 2016-01-29 2016-05-11 中国科学院微电子研究所 嵌段共聚物自组装制造纳米结构的方法

Also Published As

Publication number Publication date
WO2019055508A1 (en) 2019-03-21
KR102683932B1 (ko) 2024-07-12
TW201921443A (zh) 2019-06-01
JP2020533808A (ja) 2020-11-19
US20190080904A1 (en) 2019-03-14
US10643840B2 (en) 2020-05-05
KR20200041829A (ko) 2020-04-22
JP7279024B2 (ja) 2023-05-22
CN110622284A (zh) 2019-12-27
TWI772516B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
CN110622284B (zh) 通过化学蚀刻去除选择性沉积缺陷
KR102391351B1 (ko) 차단 분자들의 가교결합에 의해 선택적 증착을 향상시키는 방법
KR102357336B1 (ko) 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들
JP7290760B2 (ja) 選択的原子層堆積方法
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
US10366878B2 (en) Selective deposition through formation of self-assembled monolayers
TW202225459A (zh) 形成氮碳氧化矽薄膜的方法
KR20220114612A (ko) 선택적 증착 방법들
WO2023278859A1 (en) Multiple surface and fluorinated blocking compounds

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant