TWI790970B - 安全積體電路 - Google Patents

安全積體電路 Download PDF

Info

Publication number
TWI790970B
TWI790970B TW111118826A TW111118826A TWI790970B TW I790970 B TWI790970 B TW I790970B TW 111118826 A TW111118826 A TW 111118826A TW 111118826 A TW111118826 A TW 111118826A TW I790970 B TWI790970 B TW I790970B
Authority
TW
Taiwan
Prior art keywords
transistor
inverter
chain
coil
integrated circuit
Prior art date
Application number
TW111118826A
Other languages
English (en)
Other versions
TW202234278A (zh
Inventor
尤佛 科斯納爾
日弗 赫詩曼
塔米爾 葛蘭
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Publication of TW202234278A publication Critical patent/TW202234278A/zh
Application granted granted Critical
Publication of TWI790970B publication Critical patent/TWI790970B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Protection Of Static Devices (AREA)

Abstract

安全積體電路(IC)包含安全電路，以及被配置以保護功能電路免於缺陷注入攻擊之保護電路。保護電路包含複數個數位偵測單元，以及保護邏輯。偵測單元有相應的輸入及輸出，且以輸出連接輸入的方式形成至少一鏈。為了對缺陷注入攻擊做出反應，鏈中給定之偵測單元被配置以切換輸出，該輸出驅動鏈中後續偵測單元之輸入，因此導致沿著鏈傳播之脈衝。保護邏輯被配置以從鏈接收脈衝，以及啟動保護反應動作。

Description

安全積體電路
本揭露總體上係有關於電子電路之資料安全，且係特別有關於偵測缺陷注入攻擊(fault-injection attack)之方法與系統。
缺陷注入攻擊是用於從安全電子電路(例如：加密電路)存取、分析或擷取資訊之技術之系列。缺陷注入攻擊通常涉及致使電路(或電路之一部分)改變其邏輯狀態並以一種幫助攻擊者滲透該電路或該電路所儲存之資訊的方式改變其行為。舉例來說，缺陷注入攻擊之發動，可以藉由實體接觸之訊號線、藉由施加高功率雷射或電磁脈衝，或藉由導致電源或其他外部介面之干擾訊號。本領域已知多種偵測及/或緩和缺陷注入攻擊之技術。
在此描述之本揭露的一種實施例提供包含功能電路之安全積體電路(Integrated Circuit，IC)，以及配置以保護功能電路免於缺陷注入攻擊之保護電路。保護電路包含複數個數位偵測單元，以及保護邏輯。偵測單元有相應之輸入與輸出，且以輸出連接輸入的方式形成至少一鏈。為了對缺陷注入攻擊做出反應，鏈中給定之偵測單元被配置以轉態(toggle)輸出，該輸出驅動鏈中後續偵測單元(subsequent detection cell)之輸入，因此導致沿著鏈傳播之脈衝。保護邏輯被配置以從鏈接收脈衝，以及啟動保護反應動作。偵測單元之每一者具有單一反相器。
在某些實施例中，功能電路以從標準單元資料庫(library)中選擇的多個標準單元實作，且偵測單元也包含從標準單元資料庫選擇之標準單元。在某些實施例中，偵測單元包含反相器。在特定實施例中，鏈中偶數偵測單元中的反相器具有驅動強度，該驅動強度在驅動第一邏輯位準時比驅動第二邏輯位準更強，以及鏈中奇數偵測單元中的反相器具有驅動強度，該驅動強度在驅動第二邏輯位準時比驅動第一邏輯位準時更強。在另一個實施例中，至少一偵測單元在驅動與沒有缺陷注入攻擊有關之正常邏輯位準時具有較弱的驅動強度，以及在驅動與存在缺陷注入攻擊有關之異常邏輯位準時具有較強的驅動強度。
在另一個實施例中，一個或更多偵測單元包含相應的線圈，該線圈連接在輸入和反相器之間。在一個示例實施例中，在至少一偵測單元中，反相器具有有效區，該有效區對光缺陷注入敏感，且該耦接到反相器的線圈被布置在有效區並被塑造以引導光輻射到有效區。
在一個被揭露的實施例中，至少一偵測單元包含具有對光缺陷注射敏感的有效區之半導體裝置，且該IC更進一步包含遮罩有效區以防光缺陷注射之金屬層。在另一個實施例中，至少一偵測單元被配置以接收具有第一脈寬之脈衝，並輸出具有第二脈寬之脈衝，該脈寬比第一脈寬更大。
從接下來的實施方式之細節描述，搭配其中之圖式，本揭露將能被更完整理解。
[概觀] 在此描述之本揭露之實施例，提供防止缺陷注入攻擊的保護之改進的方法與裝置。所揭露之技術可以用多種類型之積體電路(ICs) 被實施，例如使用安全加密處理器或安全非揮發性記憶體(Non-Volatile Memory，NVM)裝置。
在一些實施例中，安全IC包含功能電路，以及保護功能電路免於缺陷注入攻擊之保護電路。保護電路包含複數個數位偵測電路，本文亦稱為偵測單元，該偵測單元分布在IC區域中的至少一部分。偵測單元以輸出連接輸入的方式形成至少一鏈，例如單一鏈、複數鏈、或樹狀拓樸。
各偵測單元被配置以偵測指示附近發生缺陷注入攻擊之特徵，例如電磁（electromagnetic，EM）脈衝及/或光(例如：雷射)脈衝，且當受到攻擊時各偵測單元的邏輯輸出會被轉態從預設值變成異常值。當鏈中特定偵測單元受到缺陷注入攻擊而被影響，偵測單元的輸出會被轉態(toggle)，並以異常值驅動鏈中後續偵測單元之輸入，從而導致沿著鏈傳播之脈衝。保護電路更進一步包含保護邏輯，該保護邏輯被配置以從鏈接收脈衝，並啟動保護反應動作(responsive protection action)。
在一些實施例中，偵測單元被以使用數位標準單元，也就是被用來設計功能電路且以相同數位設計標準單元資料庫繪製的單元，的方式實作。此實施例允許精確控制偵測單元對缺陷注入攻擊的敏感度，與功能電路的敏感度有關。所以，可以可靠地調整個別偵測單元及整個保護電路的偵測機率及缺陷警報機率。使用標準單元實施也使得偵測邏輯對任何可以有效攻擊標準單元的缺陷注入方式敏感，並使得偵測邏輯更不明顯，與非標準偵測單元相比。
在此描述偵測單元的多種示例。在一些實施例中各偵測單元包含反相器(NOT閘)，鏈中第一反相器的輸入被設置為常數邏輯位準，且鏈中最末反相器的輸出被連接到正反器(Flip-Flop，FF)的輸入。FF的輸出觸發保護邏輯以啟動保護反應動作。在一些實施例中，各偵測單元包含耦接到相應反相器之輸入的線圈，為了達到EM(電磁)輻射的高敏感度。
在一些實施例中，反相器的驅動強度被故意地變的不平衡­­­—反相器被設置以在輸出異常邏輯位準時驅動高電流。如此的驅動強度不平衡為增加偵測單元對缺陷注入之敏感度的另一種方式。不平衡反相器的另一種優勢為在反相器之輸出的脈衝比在輸入的脈衝更寬。因此，脈衝在沿著鏈傳播的過程中漸漸變長，並因此可靠地觸發保護邏輯。
在一些實施例中，反相器具有對光輻射敏感的有效區，且，當被輻照時，轉態反相器輸出到異常邏輯位準。此有效區被用來偵測光缺陷注入，替代或作為EM缺陷注入之額外增加。在一種實施例中，耦接到反相器的線圈被布置在有效區並被塑造以引導光輻射到有效區。這種偵測單元的一種示例實施例使用多個金屬層之堆疊，將在此描述。
出於同樣的原因，反相器可能具有有效區，使當被輻照時，在反相器輸出加強預設正常邏輯位準。在一種實施例中，此有效區可以被一個或更多金屬層遮罩。
在此描述多種額外的偵測單元及保護電路之示例。所揭露的方法和系統對偵測缺陷注入攻擊非常有效。與此同時，所揭露的保護方案易於實施，作為IC設計與製造過程之集成部分。
[系統描述] 第1圖為依據本揭露之實施例，示意地描繪包含數位缺陷注入偵測電路之安全積體電路(IC)20之方塊圖。安全IC 20可以包含，舉例而言，用以執行加密操作的安全處理器、用以儲存敏感資訊的安全記憶體，或任何其他適合型態之IC。
IC20包含功能電路24。詞彙「功能電路」指的是被配置以執行IC 20之指定功能之電路，例如各種處理及/或資料儲存操作。此外，IC 20包含被配置以保護功能電路24免於缺陷注入攻擊之保護電路。
以下描述主要涉及兩種型態之缺陷注入攻擊，也就是電磁(EM)缺陷注入(fault-injection)和光缺陷注入(optical fault-injection)。在典型的EM缺陷注入攻擊中，強EM脈衝被施加在IC的目標區域。EM脈衝誘發磁場，該磁場可能改變目標區域中佈線於互連金屬之訊號之邏輯狀態。舉例來說，EM脈衝可能可以轉態時鐘訊號，強迫重置訊號活化，或改變資料值。
在典型的光缺陷注入攻擊中，短且強的光脈衝被施加在IC的目標區域，通常是從背面。這樣的脈衝可能，舉例而言，擊中電晶體之有效區，改變電晶體的狀態並切換它的邏輯位準。
在第1圖中的示例，保護電路包含數位偵測單元36,38之多個鏈28，一個或多個正反器(FF)40連接到相應的鏈28，以及保護邏輯32連接到正反器40(奇序偵測單元36和偶序偵測單元38之間可能的差異會在下方更進一步發表)。
在本示例中，各偵測單元包含相應的反相器(例如NOT閘)，以及連接到反相器之輸入之相應線圈。線圈被耦接以感應其附近的EM輻射—與EM輻射有關的磁場感應橫跨線圈之電壓。各反相器被配置以在正常條件下輸出預設正常邏輯位準，並轉態其輸出至異常邏輯位準作為感應到可能的缺陷注入攻擊的反應。線圈增加偵測單元對可能為缺陷注入之指示之EM輻射的敏感度。
在第1圖的示例中，各鏈28包含奇數個且級聯串接之偵測單元，也就是說，偵測單元的輸出驅動鏈中下一個偵測單元的輸入。鏈28中第一偵測單元的輸入被連接到固定邏輯”0”位準，例如，接到IC之接地測試接腳。鏈中最末偵測單元的輸出驅動非同步、低態有效設定之FF 40之輸入。FF 40的輸出觸發保護邏輯32。儲存在FFs 40的值典型地在IC重設後初始化(重設)為0。
第1圖之配置顯示多個不同的鏈28，各自使用相應的FF 40觸發邏輯32。此配置純粹以示例的方式被描繪。在另一個可供選擇的實施例中，偵測單元36,38可以被以另一種合適的拓樸連接，例如，單一鏈、樹狀拓樸，或多個樹。
偵測單元36,38可以被放置在IC 20中任何合適的位置，例如，均勻地分布在整個IC區域、集中在IC中有必要保護的特定區域、在部分功能電路24之間交錯，或以任何其他適合的方式。通常，每單位區域偵測單元的密度決定了保護電路的偵測機率。偵測單元可以被排列成直線、網格圖案、蜿蜒狀或Z字形排列、螺旋形配置，或任何其他適合的幾何。
連接偵測單元彼此間的金屬導體通常具有扇入”1”，扇出”1”，且通常為最小長度。因此，偵測單元之間的互相連接具有非常小的電容，且因此對EM輻射高度敏感。
在正常條件下，也就是說，在沒有可疑攻擊時，在給定鏈28中的反相器輸出正常邏輯位準，該正常邏輯位準在”1”與”0”之間交替。奇序偵測單元36中的反相器通常輸出邏輯”1”，且偶序偵測單元38中的反相器通常輸出邏輯”0”。鏈中的最末邏輯單元通常輸出邏輯”0”而使得FF 40未被設定。
現在考慮在鏈28中附近的特定偵測單元(36或38)被嘗試EM缺陷注入攻擊之場景。攻擊之EM波束包含偵測單元之線圈中的電壓，導致偵測單元的輸出轉態到異常邏輯位準。(奇序偵測單元36自身的輸出從”0” 轉態到”1”，偶序偵測單元38自身的輸出從”1” 轉態成”0”。)
因此，在EM缺陷注入攻擊事件中，至少一偵測單元輸出異常邏輯位準之脈衝。該脈衝驅動鏈28中下一個偵測單元之輸入，致使下一個偵測單元也轉態自身的輸出並製造異常邏輯位準之脈衝。異常邏輯位準之脈衝從一個偵測單元傳播到下一個，最後在鏈的末端設定FF 40並觸發保護邏輯32。
當被FF 40觸發，保護邏輯32會執行或初始化任何適合的保護反應動作，例如，重設IC 20之硬體、指示IC 20之韌體(例如，使用不可屏蔽中斷(non-maskable interrupt，NMI))疑似有攻擊、對主機或人類使用者發布警報、關閉一些獲所有功能電路24，或從IC 20消除敏感資料。
[示例之偵測單元配置] 在一些實施例中，偵測單元36,38使用數位標準單元，也就是被用來設計功能電路且以相同數位設計標準單元資料庫繪製的單元，的方式實作。在一些實施例中，奇序偵測單元36與偶序偵測單元38不同，在這種情況下兩種類型的專用標準單元被定義在設計標準單元資料庫。
在一些實施例中，偵測單元對攻擊(EM或光)的敏感度藉由故意創造反相器的驅動強度不平衡而增強。更明確地說，反相器在輸出異常邏輯位準時被設定以驅動特定電流(更高的驅動強度)。可以混合數種類型的偵測單元到鏈中，並享受每一種類型的效益。
關於第1圖之示例，奇序偵測單元36之輸出之正常邏輯位準為”1”，而偶序偵測單元38之輸出之正常邏輯位準為”0”。 在另一方面，對偶序偵測單元38， 輸出之正常邏輯位準為”0”，以及異常邏輯位準為”1”。因此，在一些實施例中，偵測單元36之反相器被設定在輸出”0”時比輸出”1”時擁有更強的驅動強度，且偵測單元38之反相器被設定在輸出”0”時比輸出”0”時擁有更強的驅動強度。
當使用具有不平衡驅動強度的反相器時，在反相器輸出的脈衝的上升時間很快，歸因於異常邏輯位準的大驅動強度。另一方面，脈衝的衰減時間較慢，歸因於正常邏輯位準較小的驅動強度。因此，脈寬隨著脈衝沿著鏈28從一個偵測單元傳播另一個而增加。因此脈衝抵達FF 40時可能很長且定義良好，即便在偵測到攻擊的第一偵測單元之輸入的初始脈衝很窄。
第2圖為依據本揭露之實施例，示意地描繪缺陷注入偵測單元56之方塊圖。這一種偵測單元可以被用來實作上面第1圖的偵測單元36及/或38。在第2圖的示例中，偵測單元56包含耦接到反相器64之輸入的線圈60。第2圖也顯示鏈中前面的偵測單元之反相器64，其奇作擊之maskable interrupt中存在以被一個或多個輸出被耦接到線圈60。
在本示例中，線圈60包含單一平面環，圍繞相對大的IC 20區域。這樣的線圈可以被製造，舉例來說，使用屬於一個或兩個IC 20的金屬層之金屬線。
第3圖為依據本揭露之實施例，示意地描繪缺陷注入偵測單元68之方塊圖。這一種偵測單元也可以被用來實作上面第1圖的偵測單元36及/或38。在第3圖的示例中，偵測單元68包含耦接到反相器76之輸入的線圈72。第3圖也顯示鏈中前面的偵測單元之反相器76，其奇作擊之maskable interrupt中存在以被一個或多個輸出被耦接到線圈72。
在本示例中，線圈72包含多個環(捲線)，圍繞相對小的IC 20區域。這樣的線圈可以被製造，舉例來說，使用屬於多個IC 20的金屬層之金屬線(例如：”金屬1”、 ”金屬2”、 ”金屬3”、…，以及”最上方金屬”層)。層之間的互相連接可以被實作，舉例來說，藉由使用孔(vias)。線圈72具有相對的高電感以及低電容。
藉由使用線圈(60或72)，偵測單元(36,38,56或68)可以被設計以變得比功能電路24對EM攻擊更敏感。在可供選擇的實施例中，偵測單元可以被設計以和功能電路對於EM攻擊具有相似的敏感度，例如，藉由省略線圈。在這樣的實施例中，EM輻射被反相器之間的互相連接感應，其通常與功能電路之互相連接具有相似的敏感度。
[感應光缺陷注入] 在一些實施例中，偵測單元(例如單元36,38,56或68)反相器(例如反相器64或76)被配置以感應光輻射，並輸出電脈衝作為感應到光脈衝(例如雷射脈衝)的反應。通常，光脈衝被反相器中的半導體裝置(例如二極體或電晶體)之有效區感應。
在示例實施例中，對光輻射敏感之有效區為反相器中逆向偏壓之PN二極體。雷射脈衝擊中逆向偏壓二極體，產生穿過二極體之逆電流脈衝。
舉例來說，考慮包含兩個電晶體之CMOS反相器。在任何給定時間上，一個電晶體為開啟且另一個電晶體為關閉。關閉之電晶體之汲極具有一逆偏壓PN接面(從汲極到塊體的寄生二極體)。雷射脈衝擊中此逆偏二極體可能會開啟該二極體，因此轉態反相器之輸出。
在一些實施例中，可增加有效區，以增加反相器對光輻射的敏感度(偵測單元的敏感度也因此增加)。在CMOS反相器的示例中，關閉之電晶體的汲極區域(連接到反相器單元輸出的電晶體的有效區)可以被變得比開啟之電晶體的汲極區域更大，為了增加切換反相器輸出做為對光脈衝反應的機率。在本文中，用語”關閉的電晶體”指的是在正常條件下關閉的電晶體，也就是當沒有攻擊時反相器輸出本身的預設正常邏輯位準。每個反相器之關閉之電晶體的特性可能都不同，例如在第1圖的奇序偵測單元36的反相器和偶序偵測單元38的反相器之關閉之電晶體的特性不同。
當光缺陷注入攻擊被從背面施加在IC 20上，所有電晶體皆同等地被曝曬(但是不同有效區尺寸可能被用以控制對光能量的敏感度)。另一方面，當光缺陷注入攻擊施加在IC20的正面上，攻擊的影響取決於位置位於攻擊與電晶體間的金屬層。被一個或更多金屬層覆蓋的電晶體或其一部分會典型地變得對從正面來的光脈衝更不敏感，反之亦然。
在一些實施例中，偵測單元中金屬層之佈局被設計以增強偵測單元對光攻擊的敏感度。例如，在上述CMOS反相器中，關閉之電晶體的汲極上方的區域可以被故意維持沒有金屬以讓光脈衝可以抵達。附加地或擇一地，開啟之電晶體的汲極上方的區域可能會被故意以金屬遮蔽以阻礙光脈衝。
第4圖為依據本揭露之實施例，顯示缺陷注入偵測單元80之三維(3-D)配置之圖示。偵測單元80包含多個環組成的84線圈，在本示例中有五個環。環被實作在相應的金屬層上，一個上面有另一個。散布在金屬層之間的電介質層為了清楚明瞭而沒有顯示。環之間的互相連接84以連接相鄰金屬層的孔88被實作。
被在圖式底層的陰影區域92，描繪偵測單元80中反相器中的關閉電晶體的有效區。為了清楚明瞭，反相器的其他元件未顯示。在這個實施例中，線圈的金屬環也做為光通道，光通道被塑造以引導光輻射到區域92。在此示例中，線圈之3-D外型為立方的或箱型。在可選擇的實施例中，線圈之3-D外型可以做成圓錐形、角錐形、漏斗形，或任何其他向區域92漸漸變窄的形狀。這些種類的形狀可以從更大的角度區域收集光。
第1圖到第4圖之電子裝置與電路之配置為示例配置，純粹為了概念清晰而描繪。在可選擇的實施例中，可以使用任何其他適合的配置。例如，不必強制使奇序偵測單元與偶序偵測單元不同。
在各種實施例中，任何揭露的電子裝置與電路可以被以任何適合的硬體實作，諸如使用一個或更多離散元件、一個或更多特殊應用積體電路(Application-Specific Integrated Circuits，ASICS)，及/或一個或更多場域可程式化邏輯閘陣列(Field-Programmable Gate Array，FPGAs)。
[缺陷注入偵測方法] 第5圖為依據本揭露之實施例，示意地描繪缺陷注入偵測之一種方法之流程圖。該方法由IC 20的保護電路執行。
在偵測步驟96中，此方法以特定鏈28中的特定偵測單元(36或38)做為開端偵測缺陷注入攻擊(EM或光)。如同上述之說明，做為偵測之反應，偵測單元從自身的預設邏輯狀態轉態成異常邏輯狀態，並因此輸出電脈衝到鏈中下一個偵測單元。
在傳播步驟100中，脈衝沿著鏈28從一個偵測單元傳播到下一個。在觸發步驟104，鏈28中的最末偵測單元設定FF 40，FF 40進而觸發保護邏輯32。在反應步驟108中，保護邏輯32啟動適合的保護反應動作。
可以理解的是上述實施例是以示例的方式被引述，本揭露未被侷限在本文顯示或描述的特定內容之中。更確切地說，本揭露之範圍包含本文所述多種特徵之結合或亞結合，以及其變化或修改等，本領域具通常知識者在閱讀前述描述中未被先前技術所揭露的內容可能想到的內容。藉由引用併入本專利申請的文件應被視為本申請的組成部分，除了任何被定義在這些被合併文件中的任何術語與本說明書明確或不明確的定義衝突，此時只有本說明書的定義須被考慮。
20:安全積體電路 24:功能電路 28:鏈 32:保護邏輯 36:奇序偵測單元 38:偶序偵測單元 40:正反器 56:偵測單元 60:線圈 64:反相器 68:偵測單元 72:線圈 76:反相器 80:偵測單元 84:多個環 88:孔 92:區域 96~108:流程圖步驟
第1圖為依據本揭露之實施例，示意地描繪包含數位缺陷注入偵測電路之安全積體電路(IC)之方塊圖； 第2圖和第3圖為依據本揭露之實施例，示意地描繪缺陷注入偵測單元之方塊圖； 第4圖為依據本揭露之實施例，顯示缺陷注入偵測單元之三維(3-D)配置之圖示；以及 第5圖為依據本揭露之實施例，示意地描繪缺陷注入偵測之一種方法之流程圖。
20:安全積體電路
24:功能電路
28:鏈
32:保護邏輯
36:奇序偵測單元
38:偶序偵測單元
40:正反器

Claims (10)

  1. 一種安全積體電路(Integrated Circuit，IC)，包含：一功能電路；一保護電路，配置以保護該功能電路，該保護電路包含：複數個偵測單元，每一該複數個偵測單元具有相應之輸入與輸出，且以該複數個偵測單元之其中一偵測單元之輸出連接另一偵測單元之輸入的方式形成至少一鏈，其中，當該至少一鏈中任一偵測單元的輸出被轉態，該輸出驅動該鏈中一隨後的偵測單元之輸入，從而導致一脈衝沿著該鏈傳播；以及保護邏輯，被配置以從該鏈接收該脈衝並啟動一保護反應動作；其中該複數個偵測單元之每一者具有單一反相器。
  2. 如請求項1之安全積體電路，其中：該複數個偵測單元中之一第一偵測單元包括一第一反相器以及一第一線圈，該複數個偵測單元中之一第二偵測單元包括一第二反相器以及一第二線圈，該複數個偵測單元中之一第三偵測單元包括一第三反相器以及一第三線圈；該第一線圈的一端直接連接該第一反相器的輸入端；該第二線圈的一端直接連接該第一反相器的輸出端，該第二線圈的另一端直接連接該第二反相器的輸入端；該第三線圈的一端直接連接該第二反相器的輸出端。
  3. 如請求項2之安全積體電路，其中該至少一鏈包含複數個偶序偵測單元以及複數個奇序偵測單元，複數個偶序偵測單元中的該複數個反相器具有一驅動強度，該驅動強度在驅動一第一邏輯位準時比驅動一第二邏輯位準時更強，且其中在該複數個奇序偵測單元中的該複數個反相器具有一驅動強度，該驅動強度在驅動該第二邏輯位準時比驅動該第一邏輯位準時更強。
  4. 如請求項2之安全積體電路，其中該複數個偵測單元中至少一者在驅動一與沒有缺陷注入攻擊相關之一正常邏輯位準時的驅動強度低於在驅動一與出現缺陷注入攻擊相關之一異常邏輯位準時的驅動強度。
  5. 如請求項2之安全積體電路，其中該第一反相器包括一第一電晶體以及一第二電晶體，該第二反相器包括一第三電晶體以及一第四電晶體，該第二電晶體對於一光輻射的敏感度大於第一電晶體對於該光輻射的敏感度，該第四電晶體對於該光輻射的敏感度大於第三電晶體對於該光輻射的敏感度。
  6. 如請求項5之安全積體電路，其中當該第一電晶體開啟時，該第二電晶體關閉，當該第三電晶體開啟時，該第四電晶體關閉。
  7. 如請求項5之安全積體電路，其中該第一線圈被布置在該第二電晶體的一有效區上方且用以引導該光輻射到該第二電晶體的有效區，該第二線圈被布置在該第四電晶體的一有效區上方且用以引導該光輻射到該第四電晶體的有效區。
  8. 如請求項7之安全積體電路，其中該第一及第三電晶體之每一者的汲極上方的區域具有一金屬，用以遮蔽該光輻射。
  9. 如請求項5之安全積體電路，其中該第二電晶體的汲極區域大於該第一電晶體的汲極區域，該第四電晶體的汲極區域大於該第三電晶體的汲極區域。
  10. 如請求項2之安全積體電路，更包括： 複數金屬層； 其中該第一線圈使用該等金屬層中之部分金屬層的金屬線，該第一線圈的形狀為一圓錐形、一角錐形或是一漏斗形。
TW111118826A 2020-02-18 2021-02-01 安全積體電路 TWI790970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/792,913 US11366899B2 (en) 2020-02-18 2020-02-18 Digital fault injection detector
US16/792,913 2020-02-18

Publications (2)

Publication Number Publication Date
TW202234278A TW202234278A (zh) 2022-09-01
TWI790970B true TWI790970B (zh) 2023-01-21

Family

ID=77271893

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111118826A TWI790970B (zh) 2020-02-18 2021-02-01 安全積體電路
TW110103632A TWI768691B (zh) 2020-02-18 2021-02-01 安全積體電路及其保護方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110103632A TWI768691B (zh) 2020-02-18 2021-02-01 安全積體電路及其保護方法

Country Status (4)

Country Link
US (1) US11366899B2 (zh)
JP (1) JP7174786B2 (zh)
CN (1) CN113343317B (zh)
TW (2) TWI790970B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11379580B1 (en) * 2020-03-16 2022-07-05 Xilinx, Inc. Mixed storage of data fields
DE112021003078T5 (de) * 2020-06-02 2023-03-16 Microchip Technology Incorporated Detektion von fehlerinjektionsereignissen an einem chip und zugehörige systeme, verfahren und vorrichtungen
FR3119252B1 (fr) * 2021-01-26 2023-01-06 Commissariat A L’Energie Atomique Et Aux Energies Alternatives Dispositif de protection et de supervision d’un système électronique comprenant au moins un composant électronique. Procédé associé de protection et de supervision de l’intégrité du système électronique et du dispositif, et de brouillage d’attaques.
CN117521162A (zh) * 2023-10-24 2024-02-06 北京城建智控科技股份有限公司 安全芯片的顶层覆盖电路、安全芯片及攻击识别方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
CN105391542A (zh) * 2015-10-22 2016-03-09 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器
US20180232542A1 (en) * 2015-10-06 2018-08-16 Inside Secure Countermeasures for fault-injection attacks by optical and electromagnetic pulses
US20190286853A1 (en) * 2019-06-04 2019-09-19 Yaacov Belenky Circuits supporting improved side channel and fault injection attack resistance

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860288A (en) 1987-10-23 1989-08-22 Control Data Corporation Clock monitor for use with VLSI chips
US5867409A (en) 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
US6385176B1 (en) 1998-06-04 2002-05-07 Lucent Technologies Inc. Communication system based on echo canceler tap profile
US6154045A (en) 1998-12-22 2000-11-28 Intel Corporation Method and apparatus for reducing signal transmission delay using skewed gates
JP4119581B2 (ja) 1999-09-02 2008-07-16 富士通株式会社 データ伝送装置、データ出力装置、データ伝送方法
JP3647686B2 (ja) 1999-09-14 2005-05-18 東芝マイクロエレクトロニクス株式会社 半導体集積回路の設計方法および半導体集積回路の製造方法
KR100423012B1 (ko) 2001-09-28 2004-03-16 주식회사 버카나와이어리스코리아 오(誤)동기 방지 기능을 가진 지연 동기 루프 회로
AU2003231894A1 (en) 2002-06-04 2003-12-19 Nds Limited Prevention of tampering in electronic devices
US7747936B2 (en) 2004-03-02 2010-06-29 Stmicroelectronics Sa Device for protection against error injection into an asynchronous logic block of an elementary logic module
US7372304B2 (en) 2005-10-04 2008-05-13 Stmicroelectronics, Inc. System and method for glitch detection in a secure microcontroller
JP4899556B2 (ja) 2006-03-17 2012-03-21 富士通セミコンダクター株式会社 半導体集積回路
US7770049B1 (en) 2006-03-21 2010-08-03 Advanced Micro Devices, Inc. Controller for clock skew determination and reduction based on a lead count over multiple clock cycles
JP4890180B2 (ja) 2006-09-27 2012-03-07 ルネサスエレクトロニクス株式会社 クロック分配回路とテスト方法
CN101192820B (zh) 2006-11-30 2010-06-09 中央数位公司 一种延迟模块装置以及开回路控制装置与方法
EP1993057B1 (fr) 2007-05-18 2010-10-20 STMicroelectronics (Rousset) SAS Détection d'une perturbation d'état d'une bascule d'un circuit électronique
EP2149886B1 (fr) 2008-07-30 2012-06-06 STMicroelectronics (Rousset) SAS Protection d'un circuit électronique à bascules contre des injections de fautes
KR101534203B1 (ko) 2008-10-14 2015-07-07 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
FR2948795A1 (fr) 2009-07-30 2011-02-04 St Microelectronics Rousset Detecteur d'injection de fautes dans un circuit integre
JP5519308B2 (ja) 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
DE102010040035A1 (de) 2010-03-04 2011-09-08 Robert Bosch Gmbh Verbesserungen der Rückwärts-Analyse zur Bestimmung von Fehlermaskierungsfaktoren
EP2369622B1 (fr) 2010-03-24 2015-10-14 STMicroelectronics Rousset SAS Procédé et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit électronique
FR2976721B1 (fr) * 2011-06-17 2013-06-21 St Microelectronics Rousset Dispositif de detection d'une attaque dans une puce de circuit integre
JP5798442B2 (ja) 2011-10-21 2015-10-21 キヤノン株式会社 クロック分配回路及びクロック分配回路の形成方法
US8525597B2 (en) 2011-11-03 2013-09-03 Freescale Semiconductor, Inc Clock frequency overshoot detection circuit
FR2984553B1 (fr) * 2011-12-15 2015-11-06 Proton World Int Nv Procede et dispositif de detection de fautes
KR20130125036A (ko) 2012-05-08 2013-11-18 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
TWI472912B (zh) 2012-09-11 2015-02-11 Univ Nat Cheng Kung 以電路內部事件作為觸發條件之除錯控制系統及其方法
KR101352149B1 (ko) 2013-01-31 2014-01-15 부산대학교 산학협력단 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로
TWI484318B (zh) 2013-02-07 2015-05-11 Phison Electronics Corp 時脈資料回復電路模組及資料回復時脈的產生方法
WO2014135573A1 (en) 2013-03-07 2014-09-12 Stichting Imec Nederland Circuit and method for detection and compensation of transistor mismatch
US9582664B2 (en) * 2013-06-11 2017-02-28 Stmicroelectronics (Rousset) Sas Detection of fault injections in a random number generator
US9213358B2 (en) 2013-10-31 2015-12-15 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuit (IC) (3DIC) cross-tier clock skew management systems, methods and related components
US10318684B2 (en) 2014-03-21 2019-06-11 Synopsys, Inc. Network flow based framework for clock tree optimization
US9231603B2 (en) 2014-03-31 2016-01-05 International Business Machines Corporation Distributed phase detection for clock synchronization in multi-layer 3D stacks
US20150323958A1 (en) 2014-05-08 2015-11-12 Qualcomm Incorporated Clock skew management systems, methods, and related components
US9559066B2 (en) * 2014-06-12 2017-01-31 Broadcom Corporation Systems and methods for detecting and preventing optical attacks
US9523736B2 (en) * 2014-06-19 2016-12-20 Nuvoton Technology Corporation Detection of fault injection attacks using high-fanout networks
US9397663B2 (en) 2014-07-22 2016-07-19 Winbond Electronics Corporation Fault protection for high-fanout signal distribution circuitry
US9397666B2 (en) 2014-07-22 2016-07-19 Winbond Electronics Corporation Fault protection for clock tree circuitry
EP2983156B1 (fr) * 2014-08-06 2019-07-24 Secure-IC SAS Système et procédé de protection de circuit
US10013581B2 (en) 2014-10-07 2018-07-03 Nuvoton Technology Corporation Detection of fault injection attacks
US10289577B2 (en) * 2016-05-11 2019-05-14 New York University System, method and computer-accessible medium for low-overhead security wrapper for memory access control of embedded systems
US10217498B2 (en) * 2016-09-12 2019-02-26 Qualcomm Incorporated Techniques for preventing tampering with PROM settings
DE102016118534A1 (de) 2016-09-29 2018-03-29 Infineon Technologies Ag Schaltung und Verfahren zum Prüfen der Integrität eines Steuersignals
US10181851B2 (en) * 2017-03-20 2019-01-15 Vanderbilt University Dual interlocked logic circuits
US10365327B2 (en) * 2017-10-18 2019-07-30 International Business Machines Corporation Determination and correction of physical circuit event related errors of a hardware design
US11276648B2 (en) * 2018-07-31 2022-03-15 Nvidia Corporation Protecting chips from electromagnetic pulse attacks using an antenna
FR3085215B1 (fr) * 2018-08-21 2020-11-20 Maxim Integrated Products Dispositifs et procedes de masquage d'operations de cryptographie ecc
CN109815038B (zh) 2018-12-04 2022-03-29 天津大学 一种基于局部重布局的奇偶校验故障注入检测方法
FR3091367B1 (fr) * 2018-12-28 2020-12-18 St Microelectronics Rousset Protection d’un microcontrôleur
US11321458B2 (en) * 2020-01-28 2022-05-03 Nuvoton Technology Corporation Secure IC with soft security countermeasures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US20180232542A1 (en) * 2015-10-06 2018-08-16 Inside Secure Countermeasures for fault-injection attacks by optical and electromagnetic pulses
CN105391542A (zh) * 2015-10-22 2016-03-09 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器
US20190286853A1 (en) * 2019-06-04 2019-09-19 Yaacov Belenky Circuits supporting improved side channel and fault injection attack resistance

Also Published As

Publication number Publication date
TW202234278A (zh) 2022-09-01
JP7174786B2 (ja) 2022-11-17
US11366899B2 (en) 2022-06-21
CN113343317A (zh) 2021-09-03
US20210256119A1 (en) 2021-08-19
TW202133019A (zh) 2021-09-01
CN113343317B (zh) 2023-12-01
JP2021131856A (ja) 2021-09-09
TWI768691B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
TWI790970B (zh) 安全積體電路
KR102666954B1 (ko) 보안 반도체 칩 및 그 동작 방법
CN112204728B (zh) 集成电路中的故障注入攻击检测
US9747472B2 (en) Mesh grid protection
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
US7723998B2 (en) Integrated circuit protection and detection grid
CN112818422B (zh) 具有电磁故障注入保护的集成电路
CN108986857A (zh) 具有防篡改保护的集成电路及其方法
CN106960842B (zh) 用于保护集成电路器件的系统和方法
Ghodrati et al. Inducing local timing fault through EM injection
JP2003296680A (ja) データ処理装置
TW202113655A (zh) 使用時脈閘控時脈進行數據取樣完整性檢查之電子裝置及其方法
CN109214174A (zh) 用于无线微控制器中的电磁脉冲检测的集成接收器电路
Deng et al. Novel design strategy toward a2 trojan detection based on built-in acceleration structure
KR101352149B1 (ko) 리셋 신호 경로상의 버퍼를 이용한 광학 오류 주입 탐지 회로
JP4759085B2 (ja) クリプトプロセッサを有する集積回路を備えたコンポーネントおよびその設置方法
CN110363032B (zh) 安全芯片的主动屏蔽层电路
Selmke et al. Locked out by latch-up? An empirical study on laser fault injection into Arm Cortex-M processors
Reece et al. Hardware Trojans: The defense and attack of integrated circuits
US8384414B2 (en) Implementing hacking detection and block function at indeterminate times with priorities and limits
Beckers et al. (Adversarial) Electromagnetic Disturbance in the Industry
Beckers Practical Fault Attacks on Cryptographic Devices
US20230074623A1 (en) Malicious Attack Detection Techniques
Li et al. Design of a chip destructible hardware Trojan
Rajendran et al. An efficient software tool based on SCOAP for testability analysis of combinational circuits