TWI782417B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI782417B
TWI782417B TW110104996A TW110104996A TWI782417B TW I782417 B TWI782417 B TW I782417B TW 110104996 A TW110104996 A TW 110104996A TW 110104996 A TW110104996 A TW 110104996A TW I782417 B TWI782417 B TW I782417B
Authority
TW
Taiwan
Prior art keywords
memory cell
area
column decoder
region
memory
Prior art date
Application number
TW110104996A
Other languages
English (en)
Other versions
TW202209320A (zh
Inventor
平隆志
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202209320A publication Critical patent/TW202209320A/zh
Application granted granted Critical
Publication of TWI782417B publication Critical patent/TWI782417B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

實施方式提供一種即便多功能化亦能抑制晶片尺寸增大之半導體記憶裝置。 實施方式之半導體記憶裝置具備：記憶胞部，其包含由複數個記憶胞構成之記憶胞陣列；周邊電路，其執行包括對記憶胞部進行之寫入動作、讀出動作及抹除動作之電壓傳輸控制；以及信號線，其將周邊電路與記憶胞部相連，至少一部分穿過記憶胞部之將記憶胞陣列除外之周邊區域中記憶胞部與周邊電路不對向之非對向區域。

Description

半導體記憶裝置
本發明係關於一種半導體記憶裝置。
於半導體記憶裝置中，由複數個記憶胞構成之記憶胞陣列與用以控制記憶胞陣列之周邊元件隔著特定距離配置。於記憶胞陣列與周邊元件之間的區域中，配置有包含複數個區塊解碼器之列解碼器或頁緩衝器，而且與列解碼器相連之字元線穿過，與頁緩衝器相連之位元線穿過。
若半導體記憶裝置多功能化，列解碼器或頁緩衝器之數量增加，則字元線或位元線之數量亦會增加，晶片尺寸將會變大。
實施方式提供一種即便多功能化亦能抑制晶片尺寸增大之半導體記憶裝置。
實施方式之半導體記憶裝置具備：記憶胞部，其包含複數個記憶胞陣列；周邊電路，其執行包括對記憶胞部進行之寫入動作、讀出動作及抹除動作之電壓傳輸控制；以及信號線，其連接於周邊電路及記憶胞部，至少一部分形成於非對向區域，上述非對向區域係記憶胞部之形成於記憶胞陣列周邊之周邊區域中記憶胞部與周邊電路不對向之區域。
根據實施方式，可提供一種即便多功能化亦能抑制晶片尺寸增大之半導體記憶裝置。
以下，參照圖式對實施方式加以說明。以下所示之若干實施方式例示了用以使本發明之技術思想具體化之裝置及方法，本發明之技術思想並非藉由構成零件之形狀、構造、配置而確定。各功能區塊可以作為硬體及軟體中之任一者或兩者之組合來實現。不一定要如以下例般區分各功能區塊。例如，可以由與例示之功能區塊不同之功能區塊來執行一部分功能。進而，可以將例示之功能區塊分割成更細緻之功能子區塊。再者，於以下說明中，對具有相同功能及構成之要素標註相同符號，僅於必要時重複說明。
參照圖1對本實施方式之作為半導體記憶裝置之NAND型快閃記憶體加以說明。圖1係實施方式之NAND型快閃記憶體2之方塊圖。
NAND型快閃記憶體2具備記憶胞部3、輸入輸出電路21、邏輯控制電路22、狀態暫存器23A、位址暫存器23B、指令暫存器23C、定序儀24、電壓產生電路25、列解碼器5、行解碼器27、感測放大器單元28及資料暫存器29。
記憶胞部3具備複數個記憶體面。圖1中，作為一例，示出4個記憶體面30、31、32、33。複數個記憶體面各自具備複數個記憶胞電晶體。為了對記憶胞電晶體施加電壓，而於記憶胞部3配設複數個位元線、複數個字元線及源極線等。下文將對記憶體面之具體構成進行敍述。
輸入輸出電路21及邏輯控制電路22經由NAND匯流排(未圖示)連接於記憶體控制器(未圖示)。輸入輸出電路21經由NAND匯流排於記憶體控制器之間收發信號DQ(例如DQ0～DQ7)。
邏輯控制電路22自記憶體控制器3經由NAND匯流排接收外部控制信號(例如晶片賦能信號CEn、指令閂鎖賦能信號CLE、位址閂鎖賦能信號ALE、寫入賦能信號WEn、讀出賦能信號REn及寫入保護信號WPn)。信號名上附加之“n”表示低位準有效。又，邏輯控制電路22經由NAND匯流排向記憶體控制器3發送待命/忙碌信號RBn。
信號CEn實現NAND型快閃記憶體2之選擇，當選擇該NAND型快閃記憶體2時生效。信號CLE實現將作為信號DQ發送之指令閂鎖於指令暫存器中。信號ALE實現將作為信號DQ發送之位址閂鎖於位址暫存器中。信號WEn實現寫入。信號REn實現讀出。信號WPn係於禁止寫入及抹除時生效。信號RBn表示NAND型快閃記憶體2是處於待命狀態(可受理來自外部之命令之狀態)還是處於忙碌狀態(無法受理來自外部之命令之狀態)。記憶體控制器3藉由自NAND型快閃記憶體2接收信號RBn，可獲知NAND型快閃記憶體2之狀態。
狀態暫存器23A暫時保存NAND型快閃記憶體2之動作所需之資料。位址暫存器23B暫時保存位址。指令暫存器23C暫時保存指令。狀態暫存器23A、位址暫存器23B、及指令暫存器23C例如包含SRAM(Static Random Access Memory，靜態隨機存取記憶體)。
定序儀24自指令暫存器23C接收指令，並按照基於該指令之序列統括地控制NAND型快閃記憶體2。
電壓產生電路25自NAND型快閃記憶體2之外部接收電源電壓，使用該電源電壓產生寫入動作、讀出動作及抹除動作所需之複數個電壓。電壓產生電路25將產生之電壓供給至記憶胞部3、列解碼器5及感測放大器單元28等。
列解碼器5自位址暫存器23B接收列位址，對該列位址進行解碼。列解碼器5基於已解碼之列位址進行字元線等之選擇動作。然後，列解碼器5向記憶胞部3傳輸寫入動作、讀出動作及抹除動作所需之複數個電壓。
行解碼器27自位址暫存器23B接收行位址，對該行位址進行解碼。行解碼器27基於已解碼之行位址進行位元線之選擇動作。
感測放大器單元28於讀出動作時，對自記憶胞電晶體讀出至位元線之資料進行感測及放大。又，感測放大器單元28於寫入動作時將寫入資料傳輸至位元線。
資料暫存器29於讀出動作時，暫時保存由感測放大器單元28傳輸之資料，並將其串列傳輸至輸入輸出電路21。又，資料暫存器29於寫入動作時，暫時保存由輸入輸出電路21串列傳輸之資料，並將其並行傳輸至感測放大器單元28。資料暫存器29包含SRAM等。
將電源電壓VCC及接地電壓VSS經由對應之端子施加至NAND型快閃記憶體2。於本實施方式之說明中，亦將輸入輸出電路21、邏輯控制電路22、狀態暫存器23A、位址暫存器23B、指令暫存器23C、定序儀24、及電壓產生電路25稱為周邊電路6。又，亦將行解碼器27、感測放大器單元28、及資料暫存器29稱為頁緩衝器4。可以自周邊電路6中省略一部分構成要素，亦可以組入未圖示之其他構成要素。可以自頁緩衝器4中省略一部分構成要素，亦可以組入未圖示之其他構成要素。
繼而，參照圖2對記憶體面30、31、32、33加以說明。記憶體面30、31、32、33各自具備複數個區塊(圖2中未明示)。複數個區塊各自具備複數個記憶胞(圖2中未明示)。圖2中，將與記憶體面33至記憶體面32、31、30並排且沿著圖2紙面之方向設定為x軸。將與x軸正交，自下述列解碼器50A朝向列解碼器50B且沿著圖2紙面之方向設定為y軸。將與x軸及y軸正交，且朝向近前側貫穿圖2紙面之方向設定為z軸。圖3之後的圖中，亦適當使用同樣設定之x軸、y軸、z軸進行說明。
列解碼器5、頁緩衝器4設置於每一個記憶體面。於記憶體面30設置有列解碼器50A、50B及頁緩衝器40。於記憶體面31設置有列解碼器51A、51B及頁緩衝器41。於記憶體面32設置有列解碼器52A、52B及頁緩衝器42。於記憶體面33設置有列解碼器53A、53B及頁緩衝器43。
信號自周邊電路6中所包含之控制部61被輸出至列解碼器50A、50B、51A、51B、52A、52B、53A、53B、頁緩衝器40、41、42、43。控制部61例如包含定序儀24。
控制部61與列解碼器53A及頁緩衝器43藉由信號線71相連。控制部61與列解碼器52A及頁緩衝器42藉由信號線72相連。
控制部61與列解碼器51A及頁緩衝器41藉由信號線74相連。控制部61與列解碼器50A及頁緩衝器40藉由信號線73相連。信號線73、74與列解碼器50A重疊地進行配線。
控制部61與列解碼器50B藉由信號線75相連。控制部61與列解碼器51B藉由信號線76相連。控制部61與列解碼器52B藉由信號線77相連。控制部61與列解碼器53B藉由信號線78相連。
自控制部61延伸之信號線75、76、77、78之至少一部分穿過非對向區域，上述非對向區域係記憶胞部3之一部分即記憶體面30不與周邊電路6對向之區域。再者，信號線71、72、73、74、75、76、77、78不限於單一之信號線，亦可為複數個信號線之束。
參照圖3，對記憶體面30周邊之配線進一步加以說明。圖3係用以對記憶體面30附近加以說明之圖。記憶體面30具備記憶胞陣列301、中間區域302及護圈303。於記憶胞陣列301中設置有複數個記憶胞(圖3中未明示)。
於記憶胞陣列301中，與記憶胞對應地呈格子狀設置有字元線WL與位元線BL。字元線WL交替與連接配線501A、501B相連。連接配線501A與列解碼器50A相連。連接配線501B與列解碼器50B相連。位元線BL與頁緩衝器40相連。
以包圍記憶體面30、列解碼器50A、50B之方式設置有晶片邊緣9。於記憶胞陣列301與晶片邊緣9之間設置有配線區域81、82、83。更具體而言，對應於記憶胞陣列301與護圈303之間的中間區域302設置有配線區域81、82、83。
圖4係表示圖3之IV部分中包含x軸及z軸且自y軸負方向朝正方向觀察時之截面之圖。於配線區域81設置有信號線75、76、77、78。自基板SB側觀察時，配線區域81設置於位元線BL側。位元線BL以其端部不進入中間區域302之方式設置。配線區域81自位元線BL之端部設置至C_Nwell區域。例如，配線區域81與位元線BL設置於同一層。因此，配線區域81與位元線BL不重疊，故而配線區域81中之信號線75、76、77、78不易受到位元線BL帶來之雜訊影響。
圖5係表示圖3之V部分中包含y軸及z軸且自x軸正方向朝負方向觀察時之截面之圖。於配線區域82設置有信號線75、76、77、78。配線區域82係與列解碼器50B之一部分重疊地設置。
參照圖9對配線區域82與列解碼器50B重疊之區域加以說明。圖9係用以對列解碼器50B內部之配線情況加以說明之圖。
如圖9所示，列解碼器50B與記憶體面30及控制部61相連。於列解碼器50B中包含複數個區塊解碼器，分別與記憶體面30中所包含之區塊一對一相連。因此，列解碼器50B內之配線隨著遠離記憶體面30而減少。
列解碼器50B包含配線密度較高之第1區域50Ba、及配線密度低於第1區域50Ba之第2區域50Bb。於第1區域50Ba中，包含以下兩種配線：與第1區域50Ba中所包含之複數個區塊解碼器相連之配線、及穿過第1區域50Ba並與第2區域50Bb中所包含之複數個區塊解碼器相連之配線。另一方面，於第2區域50Bb中，僅包含與第2區域50Bb中所包含之複數個區塊解碼器相連之配線。因此，第1區域50Ba之配線相對於總容積之密度即配線密度高於第2區域50Bb之配線相對於總容積之密度即配線密度。於第2區域50Bb中，僅藉由靠近基板SB之最下層金屬連接列解碼器50B與字元線WL，將距基板較遠之金屬層去掉，確保配線區域82。信號線75、76、77、78穿過之配線區域82係與第2區域50Bb重疊地設置。
如圖6所示，可以於將配線區域81與配線區域82相連之拐角部即配線區域83中設置作為運算電路之一種的緩衝器791。
圖7係表示使圖3之IV部分多層化時之圖，且為表示包含x軸及z軸且自y軸負方向朝正方向觀察時之截面之圖。如圖7所示，可以設置經多層化之配線區域81A。於處於記憶胞陣列301與護圈303之間的中間區域302中，可以不配置位元線BL，而藉由將其他配線儘量設置於基板SB側，來確保配線區域81A。於配線區域81A中，例如可包含信號線75a、76a、77a、78a這些上層之配線、及信號線75b、76b、77b、78b這些下層之配線。
於經多層化之配線區域81A中，如圖8所示，可以設置作為運算電路之一種的邏輯電路792。邏輯電路792係較緩衝器791複雜之電路，但由於配線區域81A之體積大於配線區域81之體積，故而能容納於其內部。
如以上所說明，作為半導體記憶裝置之NAND型快閃記憶體2具備：記憶胞部3(記憶體面30、31、32、33)，其包含由複數個記憶胞構成之記憶胞陣列301；周邊電路6，其執行包括對記憶胞部3進行之寫入動作、讀出動作及抹除動作之電壓傳輸控制；以及信號線75、76、77、78，其等將周邊電路6與記憶胞部3相連，至少一部分穿過配線區域81，該配線區域81係記憶胞部3之將記憶胞陣列301除外之周邊區域中記憶胞部與周邊電路6不對向之非對向區域。藉由使信號線穿過非對向區域，而不會增大晶片尺寸，亦能避免對位元線BL之干擾等信號制約。
信號線75、76、77、78穿過俯視下與列解碼器50B重疊之區域，上述列解碼器50B控制與記憶胞陣列301相連之字元線WL。所謂俯視，更具體而言，例如於圖2中係自穿過記憶體面30、31、32、33排列之xy平面之方向觀察時之俯視。又，自另一觀點而言，例如於圖3中係自穿過列解碼器50A、50B及頁緩衝器40排列之xy平面之方向觀察時之俯視。又，自另一觀點而言，例如於圖3中係自穿過列解碼器50A、50B及記憶胞陣列301排列之xy平面之方向觀察時之俯視。
列解碼器50B包含配線密度較高之第1區域50Ba、及配線密度低於第1區域50Ba之第2區域50Bb，信號線75、76、77、78穿過與第2區域50Bb重疊之區域。
信號線75、76、77、78具備於非對向區域之配線區域81之端部沿著記憶胞陣列301之外周彎曲之拐角部，於拐角部設置有作為運算電路之緩衝器791或邏輯電路792。
以上，參照具體例對本實施方式進行了說明。但是，本發明不限定於該等具體例。業者對該等具體例適當添加設計變更而得之實施方式只要具備本發明之特徵，亦包含於本發明之範圍內。上述各具體例具備之各要素及其配置、條件、形狀等不應限定於例示內容，可適當進行變更。上述各具體例具備之各要素可適當改變組合，只要不產生技術上之矛盾即可。 [相關申請案]
本申請案享有以日本專利申請案2020-137608號(申請日：2020年8月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
2:NAND型快閃記憶體 3:記憶胞部 4:頁緩衝器 5:列解碼器 6:周邊電路 9:晶片邊緣 21:輸入輸出電路 22:邏輯控制電路 23A:狀態暫存器 23B:位址暫存器 23C:指令暫存器 24:定序儀 25:電壓產生電路 27:行解碼器 28:感測放大器單元 29:資料暫存器 30:記憶體面 31:記憶體面 32:記憶體面 33:記憶體面 40:頁緩衝器 41:頁緩衝器 42:頁緩衝器 43:頁緩衝器 50A:列解碼器 50B:列解碼器 50Ba:第1區域 50Bb:第2區域 51A:列解碼器 51B:列解碼器 52A:列解碼器 52B:列解碼器 53A:列解碼器 53B:列解碼器 61:控制部 71:信號線 72:信號線 73:信號線 74:信號線 75:信號線 75a:信號線 75b:信號線 76:信號線 76a:信號線 76b:信號線 77:信號線 77a:信號線 77b:信號線 78:信號線 78a:信號線 78b:信號線 81:配線區域 82:配線區域 83:配線區域 301:記憶胞陣列 302:中間區域 303:護圈 501A:連接配線 501B:連接配線 791:緩衝器 792:邏輯電路 BL:位元線 SB:基板 WL:字元線
圖1係實施方式之NAND(Not AND，反及)型快閃記憶體之方塊圖。 圖2係用以對圖1所示之記憶胞陣列中包含之記憶體面之構成加以說明之圖。 圖3係用以對圖2所示之記憶胞陣列之1個記憶體面加以說明之圖。 圖4係用以對圖3所示之配線區域加以說明之圖。 圖5係用以對圖3所示之配線區域加以說明之圖。 圖6係用以對配線區域中設置邏輯電路之例加以說明之圖。 圖7係用以對複用配線區域之例加以說明之圖。 圖8係用以對圖7所示之配線區域中設置邏輯電路之例加以說明之圖。 圖9係用以對與列解碼器重疊地進行配線之例加以說明之圖。
9:晶片邊緣
30:記憶體面
40:頁緩衝器
50A:列解碼器
50B:列解碼器
81:配線區域
82:配線區域
83:配線區域
301:記憶胞陣列
302:中間區域
303:護圈
501A:連接配線
501B:連接配線
BL:位元線
WL:字元線

Claims (4)

  1. 一種半導體記憶裝置，其具備：記憶胞部，其包含記憶胞陣列；周邊電路；列解碼器，其係在與上述周邊電路之間介隔上述記憶胞部而設置，且基於來自上述周邊電路之信號，傳輸針對上述記憶胞部之寫入動作、讀出動作及抹除動作所需之電壓；以及信號線，其係來自上述周邊電路之上述信號的信號線，且至少一部分形成於非對向區域，上述非對向區域係上述記憶胞部之將上述記憶胞陣列除外之區域即周邊區域中上述記憶胞部與上述周邊電路不對向之區域。
  2. 如請求項1之半導體記憶裝置，其中上述信號線穿過俯視下與上述列解碼器重疊之區域，上述列解碼器控制連接於上述記憶胞陣列之字元線。
  3. 如請求項2之半導體記憶裝置，其中上述列解碼器包含配線密度較高之第1區域、及配線密度低於上述第1區域之第2區域，上述信號線穿過與上述第2區域重疊之區域。
  4. 如請求項1之半導體記憶裝置，其中上述信號線具備於上述非對向區域之端部沿著上述記憶胞陣列之外周彎曲之拐角部，於上述拐角部設置有運算電路。
TW110104996A 2020-08-17 2021-02-09 半導體記憶裝置 TWI782417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-137608 2020-08-17
JP2020137608A JP7467278B2 (ja) 2020-08-17 2020-08-17 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202209320A TW202209320A (zh) 2022-03-01
TWI782417B true TWI782417B (zh) 2022-11-01

Family

ID=80223016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104996A TWI782417B (zh) 2020-08-17 2021-02-09 半導體記憶裝置

Country Status (4)

Country Link
US (1) US11417404B2 (zh)
JP (1) JP7467278B2 (zh)
CN (1) CN114078489A (zh)
TW (1) TWI782417B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426752A (zh) * 2012-11-15 2014-07-01 Mosaid Technologies Inc 編程具有無接面胞元之非揮發性記憶體的方法與系統
US20150270279A1 (en) * 2014-03-20 2015-09-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20160148690A1 (en) * 2014-11-24 2016-05-26 SK Hynix Inc. Semiconductor memory device and operating method thereof
US9515083B2 (en) * 2014-09-19 2016-12-06 Samsung Electronics Co., Ltd. Nonvolatile memory device
US20170168742A1 (en) * 2015-07-02 2017-06-15 Sang-Wan Nam Memory device, memory system and method of operating memory device
US20190348436A1 (en) * 2018-05-09 2019-11-14 Samsung Electronics Co., Ltd. Vertical memory device
US20200135759A1 (en) * 2018-10-29 2020-04-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20200203329A1 (en) * 2018-12-21 2020-06-25 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342889A (ja) 2003-05-16 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器
JP4856207B2 (ja) * 2009-03-30 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
KR101154001B1 (ko) 2009-11-12 2012-06-08 에스케이하이닉스 주식회사 어드레스제어회로 및 반도체메모리장치
JP2012204643A (ja) 2011-03-25 2012-10-22 Elpida Memory Inc 半導体装置
JP2013201293A (ja) 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置
JP2014067942A (ja) 2012-09-27 2014-04-17 Toshiba Corp 不揮発性半導体記憶装置
JP5719944B1 (ja) 2014-01-20 2015-05-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
KR102282138B1 (ko) 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US20190043868A1 (en) 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with control circuitry and array in separately processed and bonded wafers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426752A (zh) * 2012-11-15 2014-07-01 Mosaid Technologies Inc 編程具有無接面胞元之非揮發性記憶體的方法與系統
US20150270279A1 (en) * 2014-03-20 2015-09-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9515083B2 (en) * 2014-09-19 2016-12-06 Samsung Electronics Co., Ltd. Nonvolatile memory device
US20160148690A1 (en) * 2014-11-24 2016-05-26 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20170168742A1 (en) * 2015-07-02 2017-06-15 Sang-Wan Nam Memory device, memory system and method of operating memory device
US20190348436A1 (en) * 2018-05-09 2019-11-14 Samsung Electronics Co., Ltd. Vertical memory device
US20200135759A1 (en) * 2018-10-29 2020-04-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20200203329A1 (en) * 2018-12-21 2020-06-25 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20220051731A1 (en) 2022-02-17
TW202209320A (zh) 2022-03-01
US11417404B2 (en) 2022-08-16
JP7467278B2 (ja) 2024-04-15
CN114078489A (zh) 2022-02-22
JP2022033615A (ja) 2022-03-02

Similar Documents

Publication Publication Date Title
CN100590734C (zh) 半导体存储装置
US8136000B2 (en) Test mode for multi-chip integrated circuit packages
US5671177A (en) Non-volatile semiconductor storage apparatus
US7675803B2 (en) Memory circuit system having semiconductor devices and a memory
US11145625B2 (en) Semiconductor memory device
US20060186530A1 (en) Memory device power distribution in memory assemblies
US7760584B2 (en) Semiconductor memory device, semiconductor device, and data write method
US6445603B1 (en) Architecture, package orientation and assembly of memory devices
TWI782417B (zh) 半導體記憶裝置
JP2014149889A (ja) 半導体記憶装置
JP4257214B2 (ja) 不揮発性半導体記憶装置
CN212182309U (zh) 芯片封装结构及存储封装芯片
US7403408B2 (en) Semiconductor memory device and semiconductor device
US11876080B2 (en) Semiconductor memory device
US20220189868A1 (en) Semiconductor storage device
JP2007207397A (ja) 半導体記憶装置
KR100443355B1 (ko) 테스트모드와 정상모드에서 공통버스를 사용하는 반도체 메모리 소자
KR20200089011A (ko) 반도체 장치
KR20230075164A (ko) 수직형 구조를 가지는 메모리 장치 및 이를 포함하는 메모리 시스템
JP2022043742A (ja) 半導体記憶装置