TWI779480B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI779480B
TWI779480B TW110104291A TW110104291A TWI779480B TW I779480 B TWI779480 B TW I779480B TW 110104291 A TW110104291 A TW 110104291A TW 110104291 A TW110104291 A TW 110104291A TW I779480 B TWI779480 B TW I779480B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
uppermost
mentioned
memory device
Prior art date
Application number
TW110104291A
Other languages
English (en)
Other versions
TW202213725A (zh
Inventor
石月恵
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202213725A publication Critical patent/TW202213725A/zh
Application granted granted Critical
Publication of TWI779480B publication Critical patent/TWI779480B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施方式之半導體記憶裝置具備：積層體，其係將複數個導電層於第1方向上相互隔開地積層而成，具有包含複數個上升部及複數個階面部之階梯狀端部，包含最上層之導電層在內之連續之複數層第1導電層乃作為對於NAND串之選擇閘極線發揮功能，位於上述複數層第1導電層之下層側之複數層第2導電層乃作為對於NAND串之字元線發揮功能；複數個柱構造，其等各自包含沿上述第1方向於上述積層體內延伸之半導體層；及第1接點，其連接於與上述複數個上升部中最上方之第1上升部對應設置之上述最上層之導電層，且貫通上述最上層之導電層，進而連接於與上述複數層第1導電層中上述最上層之導電層相鄰、且與位於上述第1上升部之下層側之第2上升部對應設置的第1導電層。

Description

半導體記憶裝置
實施方式主要係關於一種半導體記憶裝置。
對於複數個記憶胞於垂直方向上積層(stacked)而成之三維型非揮發性(nonvolatile)記憶體而言，隨著積層數增加，用以設置接點之區域增加，上述接點連接於自記憶胞延伸之配線。
實施方式提供一種能夠實現用以設置接點之區域之減少及製造步驟之減少的半導體記憶裝置。
實施方式之半導體記憶裝置具備：積層體，其係將複數個導電層於第1方向上相互隔開地積層而成，具有包含複數個上升部及複數個階面部之階梯狀端部，且包含最上層之導電層在內之連續之複數層第1導電層乃作為對於NAND串之選擇閘極線發揮功能，位於上述複數層第1導電層之下層側之複數層第2導電層乃作為對於NAND串之字元線發揮功能；複數個柱構造，其等各自包含沿上述第1方向於上述積層體內延伸之半導體層；及第1接點，其連接於與上述複數個上升部中最上方之第1上升部對應設置之上述最上層之導電層，且貫通上述最上層之導電層，進而連接於與上述複數層第1導電層中上述最上層之導電層相鄰、且與位於上述第1上升部之下層側之第2上升部對應設置的第1導電層。
10:半導體基板
20:積層體
20a:積層體
21:導電層
21L1:最下層之導電層
21L2:自下層數第2個導電層
21U1:最上層之導電層
21U2:自上層數第2個導電層
22:絕緣層
22U1:最上層之絕緣層
22U2:自上層數第2個絕緣層
23:犧牲層
30:台階
30a:最上級之台階
31:上升部
31a:最上方之上升部(第1上升部)
31b:自上層數第2個上升部(第2上升部)
32:階面部
32a:最上方之階面部
40:絕緣區域
41:絕緣層
50:柱構造
50a:第1部分
50b:第2部分
50c:第3部分
51:半導體層
52:隧道絕緣層
53:電荷儲存層
54:阻擋絕緣層
55:核心絕緣層
60:接點
70:終止絕緣層
71:下部終止絕緣層
72:上部終止絕緣層
80a~80j:接點
91:遮罩層
92:犧牲層
100:記憶體區域
110:陣列區域
120:狹縫區域
130:半狹縫區域
200:階梯區域
210:接觸區域
220:狹縫區域
230:半狹縫區域
300:周邊電路區域
圖1係模式性地表示第1實施方式之半導體記憶裝置之整體配置構成之圖。
圖2A係模式性地表示第1實施方式之半導體記憶裝置之記憶體區域之構成的剖視圖。
圖2B係模式性地表示第1實施方式之半導體記憶裝置之階梯區域之構成的剖視圖。
圖3係模式性地表示第1實施方式之半導體記憶裝置之記憶體區域中所含之柱構造之配置之一例的俯視圖。
圖4係模式性地表示第1實施方式之半導體記憶裝置之記憶胞部之詳細構成的剖視圖。
圖5係模式性地表示第1實施方式之半導體記憶裝置之記憶胞部之詳細構成的剖視圖。
圖6A~D係模式性地表示第1實施方式之半導體記憶裝置之製造方法之一部分的剖視圖。
圖7係模式性地表示第1實施方式之半導體記憶裝置中之接點與導電層之第1連接例的剖視圖。
圖8係模式性地表示第1實施方式之半導體記憶裝置中之接點與導電層之第2連接例的剖視圖。
圖9係模式性地表示第1實施方式之半導體記憶裝置中之接點與導電層之第3連接例的剖視圖。
圖10係模式性地表示第1實施方式之半導體記憶裝置中之接點與導電層之第4連接例的剖視圖。
圖11係模式性地表示第1實施方式之半導體記憶裝置中之接點與導電層之第5連接例的剖視圖。
圖12係模式性地表示第1實施方式之半導體記憶裝置之記憶體區域及階梯區域之邊界附近之配置構成的圖。
圖13係模式性地表示第2實施方式之半導體記憶裝置之階梯區域之構成的圖。
圖14A~D係模式性地表示第2實施方式之半導體記憶裝置之製造方法之一部分的剖視圖。
圖15係模式性地表示第2實施方式之半導體記憶裝置中之接點與導電層之第1連接例的剖視圖。
圖16係模式性地表示第2實施方式之半導體記憶裝置中之接點與導電層之第2連接例的剖視圖。
圖17係模式性地表示第2實施方式之半導體記憶裝置中之接點與導電層之第3連接例的剖視圖。
圖18係模式性地表示第2實施方式之半導體記憶裝置中之接點與導電層之第4連接例的剖視圖。
圖19係模式性地表示第2實施方式之半導體記憶裝置中之接點與導電層之第5連接例的剖視圖。
以下，參照附圖對實施方式進行說明。
(實施方式1)
圖1係模式性地表示第1實施方式之非揮發性半導體記憶裝置之整體配置構成之圖。再者，圖1及圖1以後之圖中所示之X方向、Y方向及Z方 向為相互垂直之方向。
如圖1所示，本實施方式之半導體記憶裝置包含記憶體區域100、階梯區域(stairs region)200及周邊電路區域(peripheral circuit region)300，該等記憶體區域100、階梯區域200及周邊電路區域300配置於同一半導體基板上。
於記憶體區域100中設置有具有三維構造之NAND(Not AND，反及)型非揮發性記憶胞陣列。具體而言，由排列於與半導體基板之主面垂直之方向(Z方向，第1方向)上之複數個記憶胞及複數個選擇電晶體構成NAND串。
階梯區域200與記憶體區域100相鄰設置。如下所述，複數個接點連接於階梯區域200之端部，該等接點用以對記憶體區域100供給信號。
於周邊電路區域300中設置有周邊電路，上述周邊電路係對於設置於記憶體區域100之記憶胞陣列之電路。
圖2A及圖2B分別係模式性地表示記憶體區域100及階梯區域200之構成之剖視圖。
記憶體區域100及階梯區域200中，於半導體基板10上設置有積層體(stacked layer body)20。該積層體20於記憶體區域100與階梯區域200之間連續設置。
積層體20具有複數個導電層21與複數個絕緣層22在Z方向上交替積層而成之構造，且具有由複數個台階30規定之階梯狀端部。再者，1個台階30由上升部31與階面部(階面)32規定，該上升部31與Z方向大致平行，該階面部(階面)32自上升部31之上端與XY平面(與Z方向垂直 之平面)大致平行地延伸。即，積層體20具有包含複數個上升部31及複數個階面部32(除最上方之階面部32a以外)之階梯狀端部。再者，本說明書中，將階面部(階面)32朝向之方向規定為上方向。
導電層21作為字元線或選擇閘極線(select gate line)發揮功能，絕緣層22將導電層21間隔開、絕緣。導電層21由鎢(W)等金屬材料形成，絕緣層22由氧化矽等絕緣材料形成。
與積層體20相鄰設置有絕緣區域40，包含階梯狀端部之積層體20上由絕緣區域40覆蓋。絕緣區域40由氧化矽等絕緣材料形成。
於記憶體區域100中設置有複數個柱構造50，該等柱構造50分別沿Z方向於積層體20內延伸。如下所述，各柱構造50包含：半導體層，其於Z方向上延伸；及電荷儲存層(charge storage layer)，其包圍半導體層之側面。貫通絕緣區域40之接點60連接於各柱構造50。
柱構造50由複數個導電層21及複數個絕緣層22包圍。由柱構造50與包圍柱構造50之複數個導電層21構成NAND串。
NAND串包含：複數個記憶胞，其等串聯連接；2個以上之上部選擇電晶體(汲極側選擇電晶體)，其等設置於複數個記憶胞之上層側，且與複數個記憶胞串聯連接；及1個以上之下部選擇電晶體(源極側選擇電晶體)，其等設置於複數個記憶胞之下層側，且與複數個記憶胞串聯連接。
於圖示之例中，由柱構造50之第1部分50a及包圍第1部分50a之複數個導電層21構成串聯連接之複數個記憶胞電晶體(記憶胞)，且於柱構造50之第1部分50a形成記憶胞電晶體之通道。又，由柱構造50之位於較第1部分50a更靠上層側之第2部分50b、和最上層之導電層21U1及 與最上層之導電層21U1於Z方向上相鄰之第2個導電層21U2，構成選擇串聯連接之複數個記憶胞之2個上部選擇電晶體，且於柱構造50之第2部分50b形成上部選擇電晶體之通道。又，由柱構造50之位於較第1部分50a更靠下層側之第3部分50c、和最下層之導電層21L1及與最下層之導電層21L1於Z方向上相鄰之第2個導電層21L2，構成選擇串聯連接之複數個記憶胞之2個下部選擇電晶體，且於柱構造50之第3部分50c形成下部選擇電晶體之通道。
根據以上所述可知，本實施方式中，最上層之導電層21U1作為對於最上層之上部選擇電晶體之選擇閘極線(上部選擇閘極線)發揮功能。與最上層之導電層21U1於Z方向上相鄰之第2個導電層21U2作為對於自最上層數第2個上部選擇電晶體之選擇閘極線發揮功能。對於該等2個上部選擇電晶體之選擇閘極線共通地受到控制。
同樣，最下層之導電層21L1作為對於最下層之下部選擇電晶體之選擇閘極線(下部選擇閘極線)發揮功能，與最下層之導電層21L1於Z方向上相鄰之第2個導電層21L2作為對於自最下層數第2個下部選擇電晶體之選擇閘極線發揮功能。對於該等2個下部選擇電晶體之選擇閘極線共通地受到控制。
又，與第2個導電層21U2相鄰之自上層數第3個導電層21至與第2個導電層21L2相鄰之自下層數第3個導電層21，作為對於記憶胞電晶體之字元線發揮功能。
再者，於圖示之例中，1個NAND串包含6個記憶胞、2個上部選擇電晶體、及2個下部選擇電晶體，但實際上，1個NAND串包含多個記憶胞。又，如上文所述，只要上部選擇電晶體之個數為2個以上，且 下部選擇電晶體之個數為1個以上即可。
若自導電層21之觀點一般性地說明上述事項，則包含最上層之導電層21U1在內之連續之複數層第1導電層21乃作為對於NAND串之上部選擇閘極線發揮功能，位於該等複數層第1導電層21之下層側之複數層第2導電層21乃作為對於NAND串之字元線發揮功能，位於該等複數層第2導電層21之更下層側且包含最下層之導電層21L1在內之至少1層第3導電層21乃作為對於NAND串之下部選擇閘極線發揮功能。
圖3係模式性地表示記憶體區域100中所含之柱構造50之配置之一例的俯視圖。如圖3所示，與XY平面平行地排列有複數個柱構造50，各柱構造50由積層體20包圍。
圖4及圖5分別係模式性地表示由導電層21與柱構造50構成之記憶胞部之詳細構成的剖視圖。圖4係與Z方向平行之方向之剖視圖，圖5係與Z方向垂直之方向之剖視圖。
於記憶胞部中，柱構造50包含半導體層51、隧道絕緣層52、電荷儲存層53、阻擋絕緣層54及核心絕緣層55。半導體層51、隧道絕緣層52、電荷儲存層53及阻擋絕緣層54均具有圓筒狀之形狀，核心絕緣層55具有圓柱狀之形狀。更具體而言，半導體層51包圍核心絕緣層55之側面，隧道絕緣層52包圍半導體層51之側面，電荷儲存層53包圍隧道絕緣層52之側面，阻擋絕緣層54包圍電荷儲存層53之側面。半導體層51由矽形成，隧道絕緣層52由氧化矽形成，電荷儲存層53由氮化矽形成，阻擋絕緣層54由氧化矽形成，核心絕緣層55由氧化矽形成。
包圍柱構造50之導電層21作為閘極電極發揮功能，由導電層21之作為閘極電極發揮功能之部分及柱構造50之被導電層21包圍之部 分構成記憶胞。
再者，選擇電晶體部(上部選擇電晶體及下部選擇電晶體)之構成亦與圖4及圖5所示之記憶胞部之構成相同。於選擇電晶體部中，隧道絕緣層52、電荷儲存層53及阻擋絕緣層54整體乃作為閘極絕緣層發揮功能。
如上文所述，圖2B所示之階梯區域200具有由複數個台階30規定之階梯狀端部。於圖2B所示之例中，相對於1個導電層21形成有1個台階30。即，針對由導電層21形成之每一條字元線設置台階30。
積層體20之端部由終止絕緣層70覆蓋，該終止絕緣層70在絕緣區域40與積層體20之間沿積層體20之階梯狀端部設置。終止絕緣層70作為形成下述接觸孔時之蝕刻終止層發揮功能。終止絕緣層70未形成於最上層之絕緣層22U1之上表面上。即，終止絕緣層70未延伸至絕緣區域40與對應於最上方之上升部(第1上升部)31a而設置之最上層之導電層21U1之間。終止絕緣層70包含下部終止絕緣層71及設置於下部終止絕緣層71上之上部終止絕緣層72。下部終止絕緣層71由氧化矽形成，上部終止絕緣層72由氮化矽形成。由氧化矽等形成之絕緣區域40之形成接觸孔時之蝕刻速率，大於由氮化矽形成之上部終止絕緣層72之蝕刻速率。
接點(第1接點)80a~80j連接於導電層21之與台階30對應之部分。各接點80a~80j貫通絕緣區域40於Z方向上延伸。於對應之每一台階30設置接點80a~80j，且該等接點80a~80j連接於對應之導電層21。
接點80a貫通最上層之導電層21U1上之最上層之絕緣層22U1，連接於與最上方之上升部31a對應設置之最上層之導電層21U1。進而，接點80a貫通最上層之導電層21U1及最上層之導電層U1正下方之 自上層數第2個絕緣層22U2，連接於第2個導電層21U2，該第2個導電層21U2係與位於最上方之上升部31a之下層側之自上層數第2個上升部(第2上升部)31b對應設置。
又，自Z方向觀察，接點80a~80j以大致等間隔配置於X方向上。因此，自Z方向觀察，最上方之上升部31a與接點80a之間之距離短於最上方之上升部31a與第2個上升部31b之間之距離。
與接點80a在X方向上相鄰之接點80b貫通終止絕緣層70及自上層數第2個絕緣層22U2，連接於第2個導電層21U2。
根據以上所述可知，本實施方式中，接點80a及80b經由作為上部選擇閘極線發揮功能之2個導電層21U1及21U2，而與設置於記憶體區域100之2個上部選擇電晶體之閘極電極電性連接。
進而，接點80c~80j貫通終止絕緣層70及對應之絕緣層22而連接於對應之導電層21。
接點80c~80h分別經由作為字元線發揮功能之對應之導電層21，而與對應之記憶胞電晶體之閘極電極電性連接。
接點80i及80j分別經由作為下部選擇閘極線發揮功能之導電層21L2及21L1，而與2個下部選擇電晶體之閘極電極電性連接。
其次，參照圖6A~圖6D所示之剖視圖對本實施方式之半導體記憶裝置之製造方法進行說明。
圖6A之步驟中，於半導體基板10上形成積層膜，該積層膜係複數個絕緣層22與複數個犧牲層(sacrificial layer)23交替積層而成。此時，以最上層之絕緣層22之厚度厚於其他絕緣層22之方式形成積層膜。進而，於積層膜上形成遮罩層91，該遮罩層91於將積層膜之端部加工成 階梯狀後進行之下述平坦化處理時作為遮罩發揮功能。遮罩層91使用氮化矽，絕緣層22使用氧化矽，犧牲層23使用氮化矽。繼而，使用光微影及RIE(reactive ion etching，反應性離子蝕刻)等蝕刻，將遮罩層91與最上層之絕緣層22及最上層之犧牲層23圖案化。藉此，於其後加工成階梯狀之積層膜之區域中，露出自上層數第2個絕緣層22之表面。
於圖6B之步驟中，將下層側之絕緣層22及犧牲層23圖案化而形成具有階梯狀端部之積層體20a。本實施方式中，絕緣層22位於積層體20a之各台階之上層側，犧牲層23位於下層側。
於圖6C之步驟中，在整個面上形成終止絕緣層70(下部終止絕緣層71及上部終止絕緣層72)。藉此，積層體20a之階梯狀端部以及遮罩層91之上表面及側面由終止絕緣層70覆蓋。
於圖6D之步驟中，在整個面上形成絕緣層41之後，使用遮罩層91作為遮罩將絕緣層41平坦化，並且將形成於遮罩層91上之終止絕緣層70及遮罩層91去除。繼而，於記憶體區域100(圖6D中未圖示)中形成記憶體孔，於該記憶體孔內形成記憶胞電晶體用及選擇電晶體用之半導體層等。其後，於積層體20a形成狹縫(未圖示)，自該狹縫導入蝕刻液而選擇性地蝕刻犧牲層23。藉由該選擇性蝕刻，於形成有犧牲層23之部分形成空隙。進而，藉由用鎢(W)等金屬材料填埋該空隙而形成導電層21。以此方式，獲得複數個導電層21與複數個絕緣層22交替積層且具有階梯狀端部之積層體20。
其後，形成包含上述絕緣層41之絕緣區域40。進而，於絕緣區域40、終止絕緣層70及絕緣層22形成接觸孔，並於接觸孔內形成接點80a~80j。關於接點80a，係於形成接觸孔後，於該接觸孔內形成接點 80a，上述接觸孔貫通最上層之導電層21U1而到達與最上層之導電層21U1相鄰之第2個導電層21U2。
以此方式，形成具有如圖2A及圖2B所示之構成之半導體記憶裝置。
再者，相對於接點80a之接觸孔之深度與相對於接點80j之接觸孔之深度大不相同。因此，於藉由一次性加工形成接點80a~80j之情形時，有如下顧慮：不隔著終止絕緣層70而形成之接點80a用接觸孔到達作為字元線發揮功能之導電層21。於此種情形時，藉由適當設定作為上部選擇閘極線發揮功能之導電層21之層數，可使接點80a用接觸孔不到達作為最上層之字元線設定之導電層21。
利用如上所述之構成，本實施方式中能夠發揮以下所述之效果。
先前，與最上層之導電層連接之接點於與第2級台階對應之位置貫通終止絕緣層而連接於最上層之導電層。
與此相對，本實施方式中，接點80a於與最上級之台階30a對應之位置連接於最上層之導電層21U1。即，本實施方式中，接點80a並不隔著終止絕緣層70，而是貫通積層體20上方之絕緣區域40連接於與最上方之上升部31a對應設置之最上層之導電層22U1。藉由此種構成，本實施方式中，相較於先前，可將用以連接接點80a~80j之階梯區域200之台階30之數量減少1級之量。其結果，本實施方式中，能夠減小用以設置接點80a~80j之階梯區域200之面積。
又，本實施方式中，由於可減少台階30之數量，故可減少製造步驟，從而能夠降低製造成本。
又，本實施方式中，接點80a貫通與最上方之上升部31a對應設置之最上層之導電層21U1進而連接於第2個導電層21U2，該第2個導電層21U2係與位於最上方之上升部31a之下層側之上升部31b對應設置。即，本實施方式中，接點80a除連接於導電層21U1以外，還連接於導電層21U2。換個觀點來看，本實施方式中，接點80a及80b兩者連接於第2個導電層21U2。利用此種構成，於本實施方式中，能夠抑制針對選擇電晶體之開路不良。
再者，上述實施方式中，如圖2B所示，接點80a貫通最上層之導電層21U1而連接於第2個導電層21U2之上表面，但亦可如圖7~圖11所示般將接點80a與導電層21連接。
圖7所示之第1連接例中，接點80a貫通最上層之導電層21U1並延伸至第2個導電層21U2之內部(直至中途深度為止)，而連接於第2個導電層21U2。
圖8所示之第2連接例中，接點80a貫通最上層之導電層21U1並延伸至最上層之導電層21U1正下方之自上層數第2個絕緣層22U2之內部(直至中途深度為止)。因此，接點80a僅連接於最上層之導電層21U1，而不連接於第2個導電層21U2。
圖9所示之第3連接例中，接點80a貫通最上層之導電層21U1，與最上層之導電層21U1正下方之自上層數第2個絕緣層22U2之上表面相接。因此，接點80a僅連接於最上層之導電層21U1，而不連接於第2個導電層21U2。
圖10所示之第4連接例中，接點80a延伸至最上層之導電層21U1之內部(至深度中途為止)而僅連接於最上層之導電層21U1，未連接 於第2個導電層21U2。
圖11所示之第5連接例中，接點80a連接於最上層之導電層21U1之上表面，而未連接於第2個導電層21U2。
即便為如圖7~圖11所示之構成，亦能減少用以設置接點80a~80j之階梯區域200之面積及製造步驟。
圖12係模式性地表示第1實施方式之半導體記憶裝置之記憶體區域及階梯區域之邊界附近之配置構成的圖。如圖12所示，圖1所示之記憶體區域100包含陣列區域110、狹縫區域120及半狹縫區域130。於陣列區域110設置有包含柱構造50之記憶胞陣列。狹縫區域120具有於自積層體20之上端延伸至下端之狹縫內填埋有特定材料之構造。半狹縫區域130具有於狹縫內填埋絕緣材料之構造，上述狹縫自積層體20之上端延伸至特定位置，而將自上層起特定層數之導電層21(此處為最上層之導電層21U1及第2個導電層21U2)於Y方向上分級。於由狹縫區域120及半狹縫區域130劃分之各陣列區域110中，上部選擇閘極線共通化。
階梯區域200包含接觸區域210、狹縫區域220及半狹縫區域230。狹縫區域220及半狹縫區域230係記憶體區域100之狹縫區域120及半狹縫區域130連續延伸之區域，於由狹縫區域220及半狹縫區域230劃分之各接觸區域210中配置有接點80。因此，於由狹縫區域220及半狹縫區域230劃分之接觸區域210中，接點80連接於由狹縫區域120及半狹縫區域130劃分之陣列區域110內之共通之上部選擇閘極線。
將如圖12所示之陣列區域110、接觸區域210、狹縫區域120及220、以及半狹縫區域130及230之配置於Y方向上重複設置，而形成圖1所示之記憶體區域100及階梯區域200。如此，於共有上部選擇閘極 線之每一區塊中與最上層之導電層21U1連接之接點80a，在接觸區域210中之較寬區域(圖12中未圖示)設置有多個。因此，多個接點80a之深度有可能因蝕刻製程而產生區域偏差。因此，例如對於存在於1個記憶體晶片內之複數個接點80a，亦可為如圖2B及圖7~圖11所示之達到各種深度之接點80a混合存在。
(實施方式2)
其次，對第2實施方式進行說明。再者，基本事項與上述第1實施方式相同，因而省略第1實施方式中所說明之事項之說明。
圖13係模式性地表示第2實施方式之半導體記憶裝置之階梯區域200之構成的剖視圖。再者，記憶體區域100之基本構成與第1實施方式所示之構成相同。
本實施方式中，除最上層之導電層21U1以外，複數個導電層21各自之厚度於各導電層21端部附近之階面部32(除階面部32a以外)上有所增加。藉此，除最上層之導電層21U1以外之導電層21之厚度於與所對應之各接點80b~80j連接之部分附近變厚。
又，本實施方式中，未設置第1實施方式之如圖2B所示之終止絕緣層70。因此，本實施方式中，接點80b~80j直接連接於導電層21之厚度增加之部分。
繼而，參照圖14A~圖14D所示之剖視圖對本實施方式之半導體記憶裝置之製造方法進行說明。
圖14A之基本步驟與第1實施方式之圖6A之步驟相同。即，於半導體基板10上形成複數個絕緣層22與複數個犧牲層23交替積層而成之積層膜及遮罩層91。遮罩層91使用氮化矽，絕緣層22使用氧化 矽，犧牲層23使用氮化矽。繼而，使用光微影及RIE等蝕刻將遮罩層91與最上層之絕緣層22及最上層之犧牲層23圖案化，而使自上層數第2個絕緣層22之表面露出。
於圖14B之步驟中，依序將下層側之絕緣層22及犧牲層23圖案化而形成具有階梯狀端部之積層體20a。本實施方式中，犧牲層23位於積層體20a之各台階之上層側，絕緣層22位於下層側。
於圖14C之步驟中，在整個面上形成犧牲層92。犧牲層92之材料與犧牲層23之材料相同。即，犧牲層92使用氮化矽。繼而，藉由進行將犧牲層92之位於各台階之上升部附近之部分於X方向及Y方向上選擇性地去除之各向異性(anisotropic)蝕刻，而獲得如圖14C所示之犧牲層92之形狀。
於圖14D之步驟中，在整個面上形成絕緣層41之後，將絕緣層41平坦化，並且將遮罩層91及形成於遮罩層91上之犧牲層92去除。繼而，於記憶體區域100(圖14D中未圖示)中形成記憶體孔，於該記憶體孔內形成記憶胞電晶體用及選擇電晶體用之半導體層等。其後，於積層體20a形成狹縫(未圖示)，自該狹縫導入蝕刻液而選擇性地蝕刻犧牲層23及92。藉由該選擇性蝕刻，於形成有犧牲層23及92之部分形成空隙。進而，藉由用鎢(W)等金屬材料填埋該空隙而形成導電層21。以此方式，獲得複數個導電層21與複數個絕緣層22交替積層且具有階梯狀端部之積層體20。
其後，形成包含上述絕緣層41之絕緣區域40。進而，形成貫通絕緣區域40而到達導電層21之經厚膜化之部分的接觸孔，於接觸孔內形成接點80b~80j。關於接點80a，係於形成接觸孔後，於該接觸孔內形成接點80a，上述接觸孔貫通絕緣區域40、最上層之絕緣層22U1、最上 層之導電層21U1及自上層數第2個絕緣層22U2，而到達與最上層之導電層21U1相鄰之第2個導電層21U2。
以此方式，形成具有如圖13所示之構成之半導體記憶裝置。
如上所述，本實施方式亦與第1實施方式相同，接點80a於與最上級之台階30a對應之位置連接於最上層之導電層21U1。即，本實施方式中，接點80a亦連接於與最上方之上升部31a對應設置之最上層之導電層21U1。因此，本實施方式亦與第1實施方式相同，能夠減小用以設置接點80a~80j之階梯區域200之面積。又，本實施方式亦與第1實施方式相同，由於可減少階梯區域200之台階30之數量，故能夠減少製造步驟，從而能夠降低製造成本。
又，本實施方式亦與第1實施方式相同，接點80a貫通與最上方之上升部31a對應設置之最上層之導電層21U1進而連接於第2個導電層21U2，該第2個導電層21U2與位於最上方之上升部31a之下層側的上升部31b對應設置。因此，本實施方式亦與第1實施方式相同，能夠抑制針對選擇電晶體之開路不良。
上述實施方式中，如圖13所示，接點80a貫通最上層之導電層21U1而連接於第2個導電層21U2之上表面，如圖15~圖19所示，亦可與第1實施方式之圖7~圖11所示之第1~第5連接例同樣地將接點80a與導電層21連接。
再者，上述第1及第2實施方式中，對設置2個上部選擇電晶體之例進行了說明，但於設置3個以上之上部選擇電晶體之情形時，階梯區域200之基本構成亦與上述第1及第2實施方式之構成相同。即，階梯 區域200本身之構成與上述第1及第2實施方式之構成相同，與上部選擇電晶體之數量對應數量之導電層21作為上部選擇閘極線發揮功能。例如，於使用4個上部選擇電晶體之情形時，最上層之導電層21U1至自上層數第4個導電層21作為上部選擇閘極線發揮功能。
又，上述第1及第2實施方式中，對1個台階30設置有1個導電層21，但亦可對1個台階30設置2個以上之導電層21。於該情形時，在圖2B及圖13之Y方向上設置2個以上之階梯行。但，即便於此種情形時，於各接觸區域中，最上級之台階30a之構成亦與上述第1及第2實施方式相同。即，對最上級之台階30a設置1個導電層21(最上層之導電層21U1)，且與圖2B及圖13相同，接點80a連接於最上層之導電層21U1。又，亦可與圖2B及圖13相同，接點80a亦連接於自上層數第2個導電層21U2。
對本發明之若干實施方式進行了說明，但該等實施方式係作為示例而提出，並未意圖限定發明之範圍。該等新穎之實施方式能以其他各種形態實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施方式及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及與其均等之範圍內。
[相關申請案]
本申請案享有以日本專利申請案2020-157696號(申請日：2020年9月18日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
10:半導體基板
20:積層體
21:導電層
21L1:最下層之導電層
21L2:自下層數第2個導電層
21U1:最上層之導電層
21U2:自上層數第2個導電層
22:絕緣層
22U1:最上層之絕緣層
22U2:自上層數第2個絕緣層
30:台階
30a:最上級之台階
31:上升部
31a:最上方之上升部(第1上升部)
31b:自上層數第2個上升部(第2上升部)
32:階面部
32a:最上方之階面部
40:絕緣區域
70:終止絕緣層
71:下部終止絕緣層
72:上部終止絕緣層
80a~80j:接點
200:階梯區域

Claims (20)

  1. 一種半導體記憶裝置，其具備：積層體，其係將複數個導電層於第1方向上相互隔開地積層而成，具有包含複數個上升部及複數個階面部之階梯狀端部，包含最上層之導電層在內之連續之複數層第1導電層乃作為對於NAND串之選擇閘極線發揮功能，位於上述複數層第1導電層之下層側之複數層第2導電層乃作為對於NAND串之字元線發揮功能；複數個柱構造，其等各自包含沿上述第1方向於上述積層體內延伸之半導體層；及第1接點，其連接於與上述複數個上升部中最上方之第1上升部對應設置之上述最上層之導電層，且貫通上述最上層之導電層，進而連接於與上述複數層第1導電層中上述最上層之導電層相鄰、且與位於上述第1上升部之下層側之第2上升部對應設置的第1導電層。
  2. 如請求項1之半導體記憶裝置，其中自上述第1方向觀察，上述第1上升部與上述第1接點之間之距離，短於上述第1上升部與上述第2上升部之間之距離。
  3. 如請求項1之半導體記憶裝置，其中上述積層體於上述最上層之導電層上包含與上述第1上升部對應設置之最上層之絕緣層，上述第1接點貫通上述最上層之絕緣層而連接於上述最上層之導電層。
  4. 如請求項1之半導體記憶裝置，其進而具備第2接點，上述第2接點連接於上述最上層之導電層，而未連接於與上述最上層之導電層相鄰且與上述第2上升部對應設置的第1導電層。
  5. 如請求項4之半導體記憶裝置，其中上述第2接點延伸至上述最上層之導電層、與相鄰於上述最上層之導電層且與上述第2上升部對應設置的第1導電層之間之位置。
  6. 如請求項1之半導體記憶裝置，其中上述積層體具有於上述第1方向上交替積層上述複數個導電層與複數個絕緣層之構造。
  7. 一種半導體記憶裝置，其具備：積層體，其係將複數個導電層於第1方向上相互隔開地積層而成，具有包含複數個上升部及複數個階面部之階梯狀端部，包含最上層之導電層在內之連續之複數層第1導電層乃作為對於NAND串之選擇閘極線發揮功能，位於上述複數層第1導電層之下層側之複數層第2導電層乃作為對於NAND串之字元線發揮功能；複數個柱構造，其等各自包含沿上述第1方向於上述積層體內延伸之半導體層；上層絕緣層，其覆蓋包含上述階梯狀端部之上述積層體上而設置；終止絕緣層，其於上述上層絕緣層與上述積層體之間沿上述積層體之階梯狀端部而設置；及複數個第1接點，其等分別貫通上述上層絕緣層，且分別連接於上述 複數個導電層；且上述終止絕緣層未延伸至上述上層絕緣層、與對應於上述複數個上升部中最上方之第1上升部而設置的上述最上層之導電層之間；除與上述最上層之導電層連接之第1接點以外，上述複數個第1接點貫通上述終止絕緣層而連接於上述複數個導電層。
  8. 如請求項7之半導體記憶裝置，其中上述終止絕緣層包含：下部終止絕緣層，其由氧化矽形成；及上部終止絕緣層，其設置於上述下部終止絕緣層上，且由氮化矽形成。
  9. 如請求項7之半導體記憶裝置，其中上述積層體於上述最上層之導電層上包含與上述第1上升部對應設置之最上層之絕緣層，上述第1接點貫通上述最上層之絕緣層而連接於上述最上層之導電層。
  10. 如請求項7之半導體記憶裝置，其中上述複數個第1接點中與上述最上層之導電層連接之第1接點貫通上述最上層之導電層，進而連接於與上述複數層第1導電層中上述最上層之導電層相鄰的第1導電層。
  11. 如請求項7之半導體記憶裝置，其中上述複數個第1接點中與上述最上層之導電層連接之第1接點，未連接於與上述複數層第1導電層中上述最上層之導電層相鄰的第1導電層。
  12. 如請求項11之半導體記憶裝置，其中與上述最上層之導電層連接之 第1接點延伸至上述最上層之導電層、與相鄰於上述最上層之導電層的第1導電層之間之位置。
  13. 如請求項7之半導體記憶裝置，其中上述積層體具有於上述第1方向上交替積層上述複數個導電層與複數個絕緣層之構造。
  14. 一種半導體記憶裝置，其具備：積層體，其係將複數個導電層於第1方向上相互隔開地積層而成，具有包含複數個上升部及複數個階面部之階梯狀端部，包含最上層之導電層在內之連續之複數層第1導電層乃作為對於NAND串之選擇閘極線發揮功能，位於上述複數層第1導電層之下層側之複數層第2導電層乃作為對於NAND串之字元線發揮功能；複數個柱構造，其等各自包含沿上述第1方向於上述積層體內延伸之半導體層；上層絕緣層，其覆蓋包含上述階梯狀端部之上述積層體上而設置；及複數個接點，其等分別貫通上述上層絕緣層而分別連接於上述複數個導電層；且上述複數個導電層的最上層之導電層以外的上述複數個導電層之各者，在連接有上述複數個接點中的對應之1個的接點之部分的附近厚度增加，形成上述複數個階面部中的1個階面部；上述最上層之導電層係：連接有上述複數個接點中的對應之其他的1個接點之部分的附近的厚度，比厚度增加的上述1個階面部的厚度薄。
  15. 如請求項14之半導體記憶裝置，其中上述積層體於上述最上層之導電層上，包含與上述複數個上升部中最上方之第1上升部對應設置的最上層之絕緣層，上述其他的1個接點貫通上述最上層之絕緣層而連接於上述最上層之導電層。
  16. 如請求項14之半導體記憶裝置，其中與上述最上層之導電層連接之上述其他的1個接點貫通上述最上層之導電層，進而連接於與上述複數層第1導電層中上述最上層之導電層相鄰的第1導電層。
  17. 如請求項16之半導體記憶裝置，其中與上述最上層之導電層相鄰之第1導電層，於其厚度未增加之部分與連接於上述最上層之導電層的上述其他的1個接點連接，並且於其厚度增加之部分，亦與上述複數個接點中的和上述其他的1個接點不同的接點連接。
  18. 如請求項14之半導體記憶裝置，其中與上述最上層之導電層連接之上述其他的1個接點，未連接於與上述複數層第1導電層中上述最上層之導電層相鄰的第1導電層。
  19. 如請求項18之半導體記憶裝置，其中與上述最上層之導電層連接之上述其他的1個接點延伸至上述最上層之導電層、與相鄰於上述最上層之導電層的第1導電層之間之位置。
  20. 如請求項14之半導體記憶裝置，其中上述積層體具有於上述第1方向上交替積層上述複數個導電層與複數個絕緣層之構造。
TW110104291A 2020-09-18 2021-02-04 半導體記憶裝置 TWI779480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-157696 2020-09-18
JP2020157696A JP2022051289A (ja) 2020-09-18 2020-09-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202213725A TW202213725A (zh) 2022-04-01
TWI779480B true TWI779480B (zh) 2022-10-01

Family

ID=80645819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104291A TWI779480B (zh) 2020-09-18 2021-02-04 半導體記憶裝置

Country Status (4)

Country Link
US (2) US11839078B2 (zh)
JP (1) JP2022051289A (zh)
CN (1) CN114203714A (zh)
TW (1) TWI779480B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220167989A (ko) * 2021-06-15 2022-12-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110031546A1 (en) * 2009-08-06 2011-02-10 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for manufacturing same
US20170098655A1 (en) * 2014-12-09 2017-04-06 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
US20170271256A1 (en) * 2016-03-15 2017-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device having a stepped structure and contact wirings formed thereon
TW202011576A (zh) * 2018-09-10 2020-03-16 大陸商長江存儲科技有限責任公司 使用梳狀繞線結構以減少金屬線裝載的記憶元件
US20200194447A1 (en) * 2018-12-12 2020-06-18 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601370B2 (en) 2014-09-12 2017-03-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US9524901B2 (en) * 2014-09-30 2016-12-20 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
KR102497116B1 (ko) 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10153176B2 (en) * 2016-03-09 2018-12-11 Toshiba Memory Corporation Manufacturing method of semiconductor device and template for nanoimprint
KR102613511B1 (ko) 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US20180197874A1 (en) 2017-01-11 2018-07-12 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
JP2019153693A (ja) * 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019165132A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置及びその製造方法
JP2020035913A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 半導体記憶装置
KR102678158B1 (ko) * 2018-09-04 2024-06-27 삼성전자주식회사 3차원 반도체 메모리 소자 및 그 제조 방법
JP2020150075A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11430895B2 (en) * 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110031546A1 (en) * 2009-08-06 2011-02-10 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for manufacturing same
US20170098655A1 (en) * 2014-12-09 2017-04-06 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
US20170271256A1 (en) * 2016-03-15 2017-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device having a stepped structure and contact wirings formed thereon
TW202011576A (zh) * 2018-09-10 2020-03-16 大陸商長江存儲科技有限責任公司 使用梳狀繞線結構以減少金屬線裝載的記憶元件
US20200194447A1 (en) * 2018-12-12 2020-06-18 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory device

Also Published As

Publication number Publication date
CN114203714A (zh) 2022-03-18
US20240057330A1 (en) 2024-02-15
TW202213725A (zh) 2022-04-01
JP2022051289A (ja) 2022-03-31
US20220093633A1 (en) 2022-03-24
US11839078B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
TWI655749B (zh) Semiconductor memory device
JP5300419B2 (ja) 不揮発性半導体記憶装置及びその製造方法
TWI635598B (zh) 半導體裝置及其製造方法
JP5121792B2 (ja) 半導体装置の製造方法
US11848228B2 (en) Semiconductor device
TWI643316B (zh) 半導體裝置及其製造方法
KR102046504B1 (ko) 수직형 반도체 소자의 패드 구조물 및 배선 구조물
US9018696B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2013131580A (ja) 半導体装置及びその製造方法
CN113270416B (zh) 半导体存储装置及其制造方法
KR102689656B1 (ko) 반도체 소자
TWI779480B (zh) 半導體記憶裝置
TWI708376B (zh) 半導體記憶裝置及其製造方法
TW201703236A (zh) 半導體記憶裝置及其製造方法
CN113488480A (zh) 具有连接至串选择线的选择线钉柱的半导体装置
TW202226459A (zh) 半導體裝置
TWI831109B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
JP2019161093A (ja) 半導体装置、及び半導体装置の製造方法
TW202324685A (zh) 半導體記憶裝置以及半導體記憶裝置的製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent