TWI775289B - 用以定義閘介電層的光罩的布局設計方法 - Google Patents

用以定義閘介電層的光罩的布局設計方法 Download PDF

Info

Publication number
TWI775289B
TWI775289B TW110102427A TW110102427A TWI775289B TW I775289 B TWI775289 B TW I775289B TW 110102427 A TW110102427 A TW 110102427A TW 110102427 A TW110102427 A TW 110102427A TW I775289 B TWI775289 B TW I775289B
Authority
TW
Taiwan
Prior art keywords
region
dielectric layer
gate dielectric
gate
low voltage
Prior art date
Application number
TW110102427A
Other languages
English (en)
Other versions
TW202230023A (zh
Inventor
林傳傑
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110102427A priority Critical patent/TWI775289B/zh
Publication of TW202230023A publication Critical patent/TW202230023A/zh
Application granted granted Critical
Publication of TWI775289B publication Critical patent/TWI775289B/zh

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種用以定義閘介電層的光罩的布局設計方法，包括以下步驟。設定非低壓元件區與低壓元件區，其中非低壓元件區包括主動區與閘極區。設定閘介電層區，其中閘介電層區覆蓋非低壓元件區，且暴露出低壓元件區。將閘介電層區的位於主動區與閘極區以外的區域扣除，以縮小閘介電層區的面積。

Description

用以定義閘介電層的光罩的布局設計方法
本發明是有關於一種光罩的布局設計方法，且特別是有關於一種用以定義閘介電層的光罩的布局設計方法。
目前，非低壓元件區(如，高壓元件區)的閘介電層的形成方法會先同時在非低壓元件區與低壓元件區形成介電層，再移除低壓元件區中的介電層，而形成非低壓元件區中的閘介電層。然而，在移除低壓元件區中的介電層的過程中，常會在非低壓元件區與低壓元件區之間形成較大階梯高度差(step height difference)。當產生較大階梯高度差的位置靠近低壓元件區時，會導致後續形成在低壓元件區中的閘極的均勻性降低，進而造成低壓元件的電性表現不穩定。
本發明提供一種用以定義閘介電層的光罩的布局設計方法，其有助於最小化光罩布局中的非低壓元件區中的閘介電層區，進而可提升低壓元件區中的閘極的均勻性。
本發明提出一種用以定義閘介電層的光罩的布局設計方法，包括以下步驟。設定非低壓元件區與低壓元件區，其中非低壓元件區包括主動區與閘極區。設定閘介電層區，其中閘介電層區覆蓋非低壓元件區，且暴露出低壓元件區。將閘介電層區的位於主動區與閘極區以外的區域扣除，以縮小閘介電層區的面積。
依照本發明的一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，將閘介電層區的位於主動區與閘極區以外的區域扣除的方法可包括布林運算法。
依照本發明的一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，更可包括以下步驟。在縮小閘介電層區的面積之後，放大閘介電層區，以使得閘介電層區的外緣分別與主動區的外緣以及閘極區的外緣相隔一最小安全距離。
依照本發明的一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，放大閘介電層區的方法可包括布林運算法。
依照本發明的一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，非低壓元件區可為高壓元件區、中壓元件區或其組合。
本發明提出另一種用以定義閘介電層的光罩的布局設計方法，包括以下步驟。設定非低壓元件區與低壓元件區，其中非低壓元件區包括主動區與閘極區。設定閘介電層區，其中閘介電層區覆蓋非低壓元件區，且暴露出低壓元件區。將閘介電層區的位於閘極區以外的區域扣除，以縮小閘介電層區的面積。
依照本發明的另一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，將閘介電層區的位於閘極區以外的區域扣除的方法可包括布林運算法。
依照本發明的另一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，更可包括以下步驟。在縮小閘介電層區的面積之後，放大閘介電層區，以使得閘介電層區的外緣與閘極區的外緣相隔一最小安全距離。
依照本發明的另一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，放大閘介電層區的方法可包括布林運算法。
依照本發明的另一實施例所述，在上述用以定義閘介電層的光罩的布局設計方法中，非低壓元件區可為高壓元件區、中壓元件區或其組合。
基於上述，由於本發明所提出的用以定義閘介電層的光罩的布局設計方法可縮小非低壓元件區中的閘介電層區的面積，因此有助於最小化光罩布局中的非低壓元件區中的閘介電層區。如此一來，在使用本發明所提出的用以定義閘介電層的光罩的布局設計方法所製作的光罩來定義出非低壓元件區中的閘介電層時，可使得在非低壓元件區與低壓元件區之間產生較大階梯高度差的位置遠離低壓元件區，或者可降低非低壓元件區與低壓元件區之間的階梯高度差。藉此，有助於提升後續形成在低壓元件區中的閘極的均勻性，進而提升低壓元件的效能穩定性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為根據本發明一實施例的用以定義閘介電層的光罩的布局設計流程圖。圖2A至圖2D為根據本發明一實施例的用以定義閘介電層的光罩的布局設計流程上視圖。圖3為根據本發明一實施例的半導體結構的剖面圖。
請參照圖1與圖2A，進行步驟S100，設定非低壓元件區R1與低壓元件區R2，其中非低壓元件區R1包括主動區AA1與閘極區G1。閘極區G1可穿過主動區AA1。非低壓元件區R1可為高壓元件區、中壓元件區或其組合。在本實施例中，非低壓元件區R1是以高壓元件區為例，但本發明並不以此為限。低壓元件區R2可包括主動區AA2與閘極區G2。閘極區G2可穿過主動區AA2。閘極區G2的數量可為多個，且不限於圖中所示的數量。
請參照圖1與圖2B，進行步驟S102，設定閘介電層區OX1，其中閘介電層區OX1覆蓋非低壓元件區R1，且暴露出低壓元件區R2。閘介電層區OX1的面積可大於主動區AA1與閘極區G1的聯集面積。閘介電層區OX1可覆蓋非低壓元件區R1中的整個主動區AA1與整個閘極區G1。在一些實施例中，在步驟S102中，閘介電層區OX1可覆蓋整個非低壓元件區R1，但本發明並不以此為限。在另一些實施例中，在步驟102中，閘介電層區OX1可僅覆蓋部分非低壓元件區R1。在本實施例中，只要閘介電層區OX1覆蓋非低壓元件區R1中的整個主動區AA1與整個閘極區G1即屬於本發明所涵蓋的範圍。
請參照圖1與圖2C，進行步驟S104，將閘介電層區OX1的位於主動區AA1與閘極區G1以外的區域扣除，以縮小閘介電層區OX1的面積。在進行步驟S104之後，閘介電層區OX1的面積可實質上等於主動區AA1與閘極區G1的聯集面積。在本文中所使用的「實質上」一詞是指當存在「可容許的誤差值」時，亦屬於本發明所要保護的範圍。此外，將閘介電層區OX1的位於主動區AA1與閘極區G1以外的區域扣除的方法可包括布林運算法。
請參照圖1與圖2D，可進行步驟S106，在縮小閘介電層區OX1的面積之後，放大閘介電層區OX1，以使得閘介電層區OX1的外緣分別與主動區AA1的外緣以及閘極區G1的外緣相隔一最小安全距離D1。最小安全距離D1有助於提升製程裕度，進而降低製程變異性。由於最小安全距離D1是在製程條件允許的情況下將安全距離最小化而獲得，因此有利於最小化閘介電層區OX1。用以決定最小安全距離D1的因素可包括尺寸差異性、對準製程的差異性與電性的需求等。此外，在X方向上的最小安全距離D1與在Y方向上的最小安全距離D1可為相同或不同。在進行步驟S106之後，閘介電層區OX1的面積可大於主動區AA1與閘極區G1的聯集面積。另外，放大閘介電層區OX1的方法可包括布林運算法。
基於上述實施例可知，上述用以定義閘介電層的光罩的布局設計方法包括將閘介電層區OX1的位於主動區AA1與閘極區G1以外的區域扣除的步驟(步驟S104)，藉此有助於最小化光罩布局中的非低壓元件區R1中的閘介電層區OX1。
以下，藉由圖3來說明藉由使用上述光罩的布局設計方法所製作的光罩所定義出的閘介電層。
如圖3所示，半導體結構10可包括基底100、隔離結構102、閘介電層104、閘極106、閘介電層108與閘極110。基底100可具有非低壓元件區R3(如，高壓元件區)與低壓元件區R4。非低壓元件區R3與低壓元件區R4可分別對應於光罩布局設計中所設定的非低壓元件區R1與低壓元件區R2。此外，在基底100中可具有所需的摻雜區或井區等(未示出)，於此省略其說明。閘介電層104與閘介電層108分別位在非低壓元件區R3的基底100上與低壓元件區R4的基底100上。閘介電層104的厚度可大於閘介電層108的厚度。閘介電層104與閘介電層108的材料例如是氧化物，如氧化矽。閘極106與閘極110分別位在閘介電層104上與閘介電層108上。閘極110的數量可為多個，且不限於圖中所示的數量。閘極106與閘極110的材料例如是摻雜多晶矽。
此外，可藉由上述實施例的光罩的布局設計方法所製作的光罩來定義出非低壓元件區R3中的閘介電層104。上述用以定義閘介電層的光罩的布局設計方法包括將閘介電層區OX1的位於主動區AA1與閘極區G1以外的區域扣除的步驟(步驟S104)，藉此有助於最小化光罩布局中的非低壓元件區R1中的閘介電層區OX1。如此一來，在藉由微影蝕刻製程定義出閘介電層104的過程中，會同時移除部分隔離結構102，而使得產生較大階梯高度差的位置P1位在隔離結構102上，且可使得在非低壓元件區R3與低壓元件區R4之間產生較大階梯高度差的位置P1遠離低壓元件區R4。藉此，有助於提升後續形成在低壓元件區R4中的閘極110的均勻性，進而提升低壓元件的效能穩定性。
圖4為根據本發明另一實施例的用以定義閘介電層的光罩的布局設計流程圖。圖5A至圖5D為根據本發明另一實施例的用以定義閘介電層的光罩的布局設計流程上視圖。圖6為根據本發明另一實施例的半導體結構的剖面圖。
請參照圖4與圖5A，進行步驟S200，設定非低壓元件區R5與低壓元件區R6，其中非低壓元件區R5包括主動區AA3與閘極區G3。閘極區G3可穿過主動區AA3。非低壓元件區R5可為高壓元件區、中壓元件區或其組合。在本實施例中，非低壓元件區R5是以高壓元件區為例，但本發明並不以此為限。低壓元件區R6可包括主動區AA4與閘極區G4。閘極區G4可穿過主動區AA4。閘極區G4的數量可為多個，且不限於圖中所示的數量。
請參照圖4與圖5B，進行步驟S202，設定閘介電層區OX2，其中閘介電層區OX2覆蓋非低壓元件區R5，且暴露出低壓元件區R6。閘介電層區OX2的面積可大於主動區AA3與閘極區G3的聯集面積。閘介電層區OX2可覆蓋非低壓元件區R5中的整個主動區AA3與整個閘極區G3。在一些實施例中，在步驟S202中，閘介電層區OX2可覆蓋整個非低壓元件區R5，但本發明並不以此為限。在另一些實施例中，在步驟S202中，閘介電層區OX2可僅覆蓋部分非低壓元件區R5。在本實施例中，只要閘介電層區OX2覆蓋非低壓元件區R5中的整個閘極區G3即屬於本發明所涵蓋的範圍。
請參照圖4與圖5C，進行步驟S204，將閘介電層區OX2的位於閘極區G3以外的區域扣除，以縮小閘介電層區OX2的面積。在進行步驟S204之後，閘介電層區OX2的面積可實質上等於閘極區G3的面積。此外，將閘介電層區OX2的位於閘極區G3以外的區域扣除的方法可包括布林運算法。
請參照圖4與圖5D，可進行步驟S206，在縮小閘介電層區OX2的面積之後，放大閘介電層區OX2，以使得閘介電層區OX2的外緣與閘極區G3的外緣相隔一最小安全距離D2。最小安全距離D2有助於提升製程裕度，進而降低製程變異性。由於最小安全距離D2是在製程條件允許的條件下將安全距離最小化而獲得，因此有利於最小化閘介電層區OX2。此外，在X方向上的最小安全距離D2與在Y方向上的最小安全距離D2可為相同或不同。在進行步驟S206之後，閘介電層區OX2的面積可大於閘極區G3的面積。另外，放大閘介電層區OX2的方法可包括布林運算法。
基於上述實施例可知，上述用以定義閘介電層的光罩的布局設計方法包括將閘介電層區OX2的位於閘極區G3以外的區域扣除的步驟(步驟S204)，藉此有助於最小化光罩布局中的非低壓元件區R5中的閘介電層區OX2。
以下，藉由圖6來說明藉由使用上述光罩的布局設計方法所製作的光罩所定義出的閘介電層。
如圖6所示，半導體結構20可包括基底200、隔離結構202、閘介電層204、閘極206、閘介電層208與閘極210。基底200可具有非低壓元件區R7(如，高壓元件區)與低壓元件區R8。非低壓元件區R7與低壓元件區R8可分別對應於光罩布局設計中所設定的非低壓元件區R5與低壓元件區R6。此外，在基底200中可具有所需的摻雜區或井區等(未示出)，於此省略其說明。閘介電層204與閘介電層208分別位在非低壓元件區R7的基底200上與低壓元件區R8的基底200上。閘介電層204的厚度可大於閘介電層208的厚度。閘介電層204與閘介電層208的材料例如是氧化物，如氧化矽。閘極206與閘極210分別位在閘介電層204上與閘介電層208上。閘極210的數量可為多個，且不限於圖中所示的數量。閘極206與閘極210的材料例如是摻雜多晶矽。
此外，可藉由上述實施例的光罩的布局設計方法所製作的光罩來定義出非低壓元件區R7中的閘介電層204。上述用以定義閘介電層的光罩的布局設計方法包括將閘介電層區OX2的位於閘極區G3以外的區域扣除的步驟(步驟S204)，藉此有助於最小化光罩布局中的非低壓元件區R5中的閘介電層區OX2。如此一來，在藉由微影蝕刻製程定義出閘介電層204的過程中，會移除部分隔離結構202，而降低隔離結構202的整體高度，因此可降低非低壓元件區R7與低壓元件區R8之間的階梯高度差。藉此，有助於提升後續形成在低壓元件區R8中的閘極210的均勻性，進而提升低壓元件的效能穩定性。
綜上所述，藉由上述實施例的用以定義閘介電層的光罩的布局設計方法可縮小非低壓元件區中的閘介電層區的面積，因此有助於最小化光罩布局中的非低壓元件區中的閘介電層區。如此一來，在使用本發明所提出的用以定義閘介電層的光罩的布局設計方法所製作的光罩來定義出非低壓元件區中的閘介電層時，可使得在非低壓元件區與低壓元件區之間產生較大階梯高度差的位置遠離低壓元件區，或者可降低非低壓元件區與低壓元件區之間的階梯高度差。藉此，有助於提升後續形成在低壓元件區中的閘極的均勻性，進而提升低壓元件的效能穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20: 半導體結構 100, 200: 基底 102, 202: 隔離結構 104, 108, 204, 208: 閘介電層 106, 110, 206, 210: 閘極 AA1~AA4: 主動區 D1, D2: 最小安全距離 G1~G4: 閘極區 OX1, OX2: 閘介電層區 P1: 位置 R1, R3, R5, R7: 非低壓元件區 R2, R4, R6, R8: 低壓元件區 S100, S102, S104, S106, S200, S202, S204, S206: 步驟 X, Y: 方向
圖1為根據本發明一實施例的用以定義閘介電層的光罩的布局設計流程圖。 圖2A至圖2D為根據本發明一實施例的用以定義閘介電層的光罩的布局設計流程上視圖。 圖3為根據本發明一實施例的半導體結構的剖面圖。 圖4為根據本發明另一實施例的用以定義閘介電層的光罩的布局設計流程圖。 圖5A至圖5D為根據本發明另一實施例的用以定義閘介電層的光罩的布局設計流程上視圖。 圖6為根據本發明另一實施例的半導體結構的剖面圖。
S100, S102, S104, S106: 步驟

Claims (10)

  1. 一種用以定義閘介電層的光罩的布局設計方法，包括： 設定非低壓元件區與低壓元件區，其中所述非低壓元件區包括主動區與閘極區； 設定閘介電層區，其中所述閘介電層區覆蓋所述非低壓元件區，且暴露出所述低壓元件區；以及 將所述閘介電層區的位於所述主動區與所述閘極區以外的區域扣除，以縮小所述閘介電層區的面積。
  2. 如請求項1所述的用以定義閘介電層的光罩的布局設計方法，其中將所述閘介電層區的位於所述主動區與所述閘極區以外的區域扣除的方法包括布林運算法。
  3. 如請求項1所述的用以定義閘介電層的光罩的布局設計方法，更包括： 在縮小所述閘介電層區的面積之後，放大所述閘介電層區，以使得所述閘介電層區的外緣分別與所述主動區的外緣以及所述閘極區的外緣相隔一最小安全距離。
  4. 如請求項3所述的用以定義閘介電層的光罩的布局設計方法，其中放大所述閘介電層區的方法包括布林運算法。
  5. 如請求項1所述的用以定義閘介電層的光罩的布局設計方法，其中所述非低壓元件區包括高壓元件區、中壓元件區或其組合。
  6. 一種用以定義閘介電層的光罩的布局設計方法，包括： 設定非低壓元件區與低壓元件區，其中所述非低壓元件區包括主動區與閘極區； 設定閘介電層區，其中所述閘介電層區覆蓋所述非低壓元件區，且暴露出所述低壓元件區；以及 將所述閘介電層區的位於所述閘極區以外的區域扣除，以縮小所述閘介電層區的面積。
  7. 如請求項6所述的用以定義閘介電層的光罩的布局設計方法，其中將所述閘介電層區的位於所述閘極區以外的區域扣除的方法包括布林運算法。
  8. 如請求項6所述的用以定義閘介電層的光罩的布局設計方法，更包括： 在縮小所述閘介電層區的面積之後，放大所述閘介電層區，以使得所述閘介電層區的外緣與所述閘極區的外緣相隔一最小安全距離。
  9. 如請求項8所述的用以定義閘介電層的光罩的布局設計方法，其中放大所述閘介電層區的方法包括布林運算法。
  10. 如請求項6所述的用以定義閘介電層的光罩的布局設計方法，其中所述非低壓元件區包括高壓元件區、中壓元件區或其組合。
TW110102427A 2021-01-22 2021-01-22 用以定義閘介電層的光罩的布局設計方法 TWI775289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110102427A TWI775289B (zh) 2021-01-22 2021-01-22 用以定義閘介電層的光罩的布局設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110102427A TWI775289B (zh) 2021-01-22 2021-01-22 用以定義閘介電層的光罩的布局設計方法

Publications (2)

Publication Number Publication Date
TW202230023A TW202230023A (zh) 2022-08-01
TWI775289B true TWI775289B (zh) 2022-08-21

Family

ID=83782337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102427A TWI775289B (zh) 2021-01-22 2021-01-22 用以定義閘介電層的光罩的布局設計方法

Country Status (1)

Country Link
TW (1) TWI775289B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830353A (en) * 2007-01-05 2008-07-16 Powerchip Semiconductor Corp Method of manufacturing semiconductor device having capacitor
TW201735325A (zh) * 2008-03-13 2017-10-01 泰拉創新股份有限公司 包括限制邏輯閘階層布局架構中之交叉耦合電晶體配置的積體電路、及用以產生其布局的方法、及包括用以產生其布局之指令的資料儲存裝置
US10692999B2 (en) * 2013-09-20 2020-06-23 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830353A (en) * 2007-01-05 2008-07-16 Powerchip Semiconductor Corp Method of manufacturing semiconductor device having capacitor
TW201735325A (zh) * 2008-03-13 2017-10-01 泰拉創新股份有限公司 包括限制邏輯閘階層布局架構中之交叉耦合電晶體配置的積體電路、及用以產生其布局的方法、及包括用以產生其布局之指令的資料儲存裝置
US10692999B2 (en) * 2013-09-20 2020-06-23 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices

Also Published As

Publication number Publication date
TW202230023A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US10157810B2 (en) Systems and methods to enhance passivation integrity
WO2007069305A1 (ja) 半導体装置とその製造方法
KR100596889B1 (ko) 반도체 소자의 제조 방법
CN110571138A (zh) 半导体器件的制作方法
TW201913226A (zh) 半導體裝置的形成方法
TWI775289B (zh) 用以定義閘介電層的光罩的布局設計方法
US20080079083A1 (en) Semiconductor device and a method of manufacture therefor
US6448179B2 (en) Method for fabricating semiconductor device
US6614643B1 (en) Semiconductor device having a capacitor element
US9054214B1 (en) Methodology of forming CMOS gates on the secondary axis using double-patterning technique
US6938238B2 (en) Method of manufacturing electronic device
JP2007194308A (ja) 半導体装置およびその製造方法
JP4680477B2 (ja) 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法
JPH07130631A (ja) パターン形成方法及びそれを利用した半導体記憶装置の製造方法
JP5573306B2 (ja) フォトマスクブランクの製造方法
CN114420629A (zh) 半导体结构及其制作方法
TWI739087B (zh) 分離閘結構之製造方法及分離閘結構
TW200534435A (en) A method for manufacturing high density flash memory and high performance logic on a single die
CN113257804B (zh) 制造半导体装置的方法
JP2006140184A (ja) 半導体装置の製造方法及び半導体装置
KR101031520B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20050064652A (ko) 플래시 메모리 소자의 제조 방법
JP2003008017A (ja) 半導体装置の製造方法
TWI406325B (zh) 半導體結構的製造方法
CN115249649A (zh) 半导体器件的制作方法和半导体器件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent