TWI774352B - 晶片測試電路及方法 - Google Patents

晶片測試電路及方法 Download PDF

Info

Publication number
TWI774352B
TWI774352B TW110115939A TW110115939A TWI774352B TW I774352 B TWI774352 B TW I774352B TW 110115939 A TW110115939 A TW 110115939A TW 110115939 A TW110115939 A TW 110115939A TW I774352 B TWI774352 B TW I774352B
Authority
TW
Taiwan
Prior art keywords
mode
chip
signal
wafer
circuit
Prior art date
Application number
TW110115939A
Other languages
English (en)
Other versions
TW202232117A (zh
Inventor
李可
李卓研
陳耀璋
朱力強
Original Assignee
大陸商昂寶電子（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昂寶電子（上海）有限公司 filed Critical 大陸商昂寶電子（上海）有限公司
Application granted granted Critical
Publication of TWI774352B publication Critical patent/TWI774352B/zh
Publication of TW202232117A publication Critical patent/TW202232117A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

提供了一種晶片測試電路和方法。該晶片測試電路包括：模式判斷模組，被配置為基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號；模式鎖存模組，被配置為通過對模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式。這裡，由於利用模式鎖存信號控制晶片進入特定測試模式或正常工作模式後在下電前一直處於特定測試模式或正常工作模式，可以避免晶片在處於正常工作模式時誤進入特定測試模式導致的晶片工作異常甚至炸機。

Description

晶片測試電路及方法
本發明涉及電路領域，更具體地涉及一種晶片測試電路及方法。
由於工藝和封裝等原因，經常會出現晶片內的各種特性參數發生偏移的情況。因此，需要通過測試對晶片內發生偏移的參數進入調試或篩除，以保證晶片能夠達到產品規格要求。晶片內的絕大多數參數是無法直接測量的，需要使晶片依次進入一種或多種測試模式並通過晶片的某個埠將晶片內的一個或多個參數引出到晶片外部，來實現對這些參數進行測量的目的。
通常，要求晶片內的測試電路(下面稱為晶片測試電路)不能影響晶片的正常應用，且不能對晶片內的其他電路的性能產生影響。晶片測試電路可以基於晶片的特定埠處的埠信號判斷是否使晶片進入測試模式，並在晶片進入測試模式後通過晶片的另一埠將晶片內的參數引出到晶片外部供測量。對於傳統的晶片測試電路而言，其輸入和輸出埠分別是晶片的兩個不同埠，並且要求其輸入埠為晶片的高阻輸出埠。當晶片處於正常工作模式時，傳統的晶片測試電路的輸入埠可能會受到干擾，使晶片誤進入測試模式，從而導致晶片工作異常甚至出現炸機現象。另一方面，對於埠比較少的晶片，例如，只有電源、地、和一個輸出埠的晶片，傳統的晶片測試電路無法實現測試功能。同時，埠比較少的晶片通常只有一個埠用作晶片測試電路的輸出埠，此時也需要使晶片依次進入多種測試模式才能將晶片內的多個參數引出到晶片外部供測量。
鑒於以上所述的一個或多個問題，提出了根據本發明實施例的晶片測試電路和方法、及包括該晶片測試電路的晶片。
根據本發明實施例的晶片測試電路，包括：模式判斷模組，被配置為基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號；模式鎖存模組，被配置為通過對模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式。
根據本發明實施例的晶片測試方法，包括：基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號；以及通過對模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式。
根據本發明實施例的晶片測試電路和方法能夠準確判斷是否使晶片進入特定測試模式，並且能夠基於判斷結果使晶片進入特定測試模式或正常工作模式後在下電前一直處於特定測試模式或正常工作模式，從而可以避免晶片在處於正常工作模式時誤進入特定測試模式導致的晶片工作異常甚至炸機。
根據本發明實施例的晶片，包括一個或多個上述晶片測試電路，其中，該一個或多個晶片測試電路分別對應不同的測試模式，並且該晶片在同一時刻僅在該一個或多個晶片測試電路中的一個晶片測試電路的控制下進入並一直處於該晶片測試電路所對應的測試模式或正常工作模式。
根據本發明實施例的晶片可以在一個或多個上述晶片測試電路中的任意一個晶片測試電路的控制下進入該晶片測試電路所對應的測試模式或正常工作模式並且在下電前一直處於該測試模式或正常工作模 式，從而可以避免晶片在處於正常工作模式時誤進入該測試模式或其他測試模式導致的晶片工作異常甚至炸機。
100:晶片測試電路
102:模式判斷模組
104:模式鎖存模組
106:電路啟動模組
EN:電路使能信號
EN_delay1:第一延時信號
EN_delay2:第二延時信號
Vref:參考電壓
600:晶片測試方法
100-1,100-2,100-3:晶片測試電路
102-1,102-1,102-3:模式判斷模組
104-1,104-2,104-3:模式鎖定模組
106:電路啟動模組
100-1,100-2,100-3:測試電路
S602:基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號
S604:通過對模式使能信號進行採樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式
S606:在對模式使能信號進行採樣和鎖存後，停止生成模式使能信號
從下面結合附圖對本發明的具體實施方式的描述中可以更好地理解本發明，其中：
圖1示出了根據本發明實施例的晶片測試電路的示意框圖。
圖2示出了圖1所示的晶片測試電路的示例電路實現。
圖3示出了與圖2所示的晶片測試電路有關的多個信號的時序圖。
圖4示出了利用多個圖1所示的晶片測試電路實現的單埠多測試模式的工作原理圖。
圖5示出了利用多個圖1所示的晶片測試電路實現的多埠多測試模式的工作原理圖。
圖6示出了根據本發明實施例的晶片測試方法的流程圖。
下面將詳細描述本發明的各個方面的特徵和示例性實施例。在下面的詳細描述中，提出了許多具體細節，以便提供對本發明的全面理解。但是，對於本領域技術人員來說很明顯的是，本發明可以在不需要這些具體細節中的一些細節的情況下實施。下面對實施例的描述僅僅是為了通過示出本發明的示例來提供對本發明的更好的理解。本發明決不限於下面所提出的任何具體配置和演算法，而是在不脫離本發明的精神的前提下覆蓋了元素、部件和演算法的任何修改、替換和改進。在附圖和下面的描述中，沒有示出公知的結構和技術，以便避免對本發明造成不必要的模糊。
鑒於傳統的晶片測試電路存在的一個或多個問題，提出了根據本發明實施例的晶片測試電路和方法。下面結合附圖，詳細描述根 據本發明實施例的晶片測試電路和方法。
圖1示出了根據本發明實施例的晶片測試電路100的示意框圖。如圖1所示，晶片測試電路100包括模式判斷模組102和模式鎖存模組104，其中：模式判斷模組102被配置為基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號；模式鎖存模組104被配置為通過對模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式。
這裡，需要說明的是，模式判斷模組102可以在判定使晶片進入特定測試模式時生成用於使能晶片進入特定測試模式的模式使能信號，並且在判定不使晶片進入特定測試模式時生成用於使能晶片進入正常工作模式的模式使能信號。例如，模式判斷模組102可以生成高位準的模式使能信號來使能晶片進入特定測試模式，或者可以生成低位準的模式使能信號來使能晶片進入正常工作模式。
根據本發明實施例的晶片測試電路100能夠準確地判斷是否使晶片進入特定測試模式，並且能夠基於判斷結果使晶片進入特定測試模式或正常工作模式後在下電前一直處於特定測試模式或正常工作模式，從而可以避免晶片在處於正常工作模式時誤進入特定測試模式導致的晶片工作異常甚至炸機。
在一些實施例中，根據本發明實施例的晶片測試電路100還可以包括電路啟動模組106，被配置為生成用於啟動模式判斷模組102和模式鎖存模組104的電路啟動信號，並通過對電路啟動信號進行延時生成第一延時信號，其中，模式鎖存模組104可以基於第一延時信號對模式使能信號進行取樣和鎖存。這裡，可以將第一延時信號相對於電路啟動信號的延時設置得較短，以使得模式鎖存模組104能夠在模式判斷模組102生成模式使能信號後儘快通過對模式使能信號進行取樣和鎖存生成模式鎖存 信號，從而使得模式鎖存模組104能夠儘快地對晶片的狀態進行鎖定(即，將晶片鎖定在特定測試模式或正常工作模式)。
在一些實施例中，電路啟動模組106可以進一步被配置為通過對電路啟動信號進行延時生成第二延時信號，作為用於控制模式判斷模組102停止判斷是否使晶片進入特定測試模式的判斷停止信號。通過控制模式判斷模組102停止判斷是否使晶片進入特定測試模式，可以降低晶片測試電路100的功耗，從而降低晶片的整體功耗。
在一些實施例中，第二延時信號相對於電路啟動信號的延時可以比第一延時信號相對於電路啟動信號的延時更長。這樣，可以保證模式判斷模組102在模式鎖存模組104通過對模式使能信號進行取樣和鎖存生成模式鎖存信號之後才停止生成模式使能信號，從而可以在保證不對晶片的其他電路造成影響的同時降低晶片的整體功耗。
在一些實施例中，如圖1所示，電路啟動模組106(例如，基於晶片啟動信號)生成用於啟動模式判斷模組102和模式鎖存模組104的電路啟動信號，並通過對電路啟動信號進行延時生成第一延時信號和第二延時信號。晶片啟動後，模式判斷模組102對晶片的特定埠處的埠信號進行取樣，並基於該埠信號判斷是否使晶片進入特定測試模式。當埠信號滿足預定條件時，模式判斷模組102生成用於使能晶片進入特定測試模式的模式使能信號。當埠信號不滿足預定條件時，模式判斷模組102生成用於使能晶片進入正常工作模式的模式使能信號。這裡的預定條件可以是電壓、電流、電壓電流變化率、或時間等參數判斷條件。模式鎖存模組104基於第一延時信號對模式使能信號進行取樣和鎖存以生成模式鎖存信號，並基於模式鎖存信號控制晶片進入並一直處於特定測試模式或正常工作模式。模式判斷模組102基於第二延時信號，停止判斷是否使晶片進入特定測試模式(即，停止工作)。
這裡，模式鎖存模組104一旦生成模式鎖存信號，就不再受模式判斷模組102的影響，僅在晶片下時才能擦除模式鎖存信號，因 此可以避免晶片在處於正常工作模式時誤進入特定測試模式。另外，模式判斷模組102停止判斷是否使晶片進入特定測試模式後，晶片的用作晶片測試電路100的輸入埠的埠(即，為模式判斷模組102提供用於判斷是否使晶片進入特定測試模式的埠信號的特定埠)也可以用作晶片測試電路100的輸出埠，因此實現了晶片的上述埠在特定測試模式下的複用。
圖2示出了圖1所示的晶片測試電路的示例電路實現。圖3示出了與圖2所示的晶片測試電路有關的多個信號的時序圖。下面結合圖2和圖3，描述圖2所示的晶片測試電路的工作原理。
在圖2中，EN是電路使能信號，EN_delay1是第一延時信號，EN_delay2是第二延時信號。
如圖2所示，模式判斷模組102通過判斷晶片的特定埠處的埠信號是否滿足預定條件，確定是否使晶片進入特定測試模式。在本示例中，模式判斷模組102包括反相器、及閘、以及比較器，埠信號為電壓信號。反相器對第二延時信號EN_delay2進行反相，及閘基於電路啟動信號EN和經過反相的第二延時信號生成用於使能比較器的判斷使能信號。當埠信號大於參考電壓Vref時，表明使晶片進入特定測試模式，比較器輸出高位準的模式使能信號。當埠信號不大於參考電壓Vref時，表明不使晶片進入特定測試模式，比較器輸出低位準的模式使能信號。
進一步地，如圖2所示，模式鎖存模組104對模式判斷模組102輸出的模式使能信號進行取樣和鎖存，以生成模式鎖存信號。在本示例中，模式鎖存模組104被實現為鎖存器，並在第一延時信號EN_delay1從低位準變為高位準時對模式使能信號進行取樣，並且在第一延時信號EN_delay處於高位準時保持鎖存狀態。當模式鎖存信號為高位準時，晶片進入特定測試模式。當模式鎖存信號為低位準時，晶片進入正常工作狀態。
進一步地，如圖2所示，電路啟動模組106生成電路啟動信號EN及第一延時信號EN_delay1、和第二延時信號EN_delay2。在一些實施例中，電路使能信號EN可以是晶片上電或使能後在晶片內部生成的 啟動信號，該信號為高位準表示晶片的各個模組即將開始工作。第一延時信號EN_delay1用於控制模式鎖存模組104對模式使能信號進行取樣和鎖存，和第二延時信號EN_delay2用於控制模組判斷模組102判斷是否使晶片進入特定測試模式。
如圖3所示，在晶片上電前或使能前，電路啟動信號EN為低位準。在晶片的電源電壓足夠高時或晶片被使能後，電路啟動信號EN變為高位準。當電路啟動信號EN從低位準變為高位準時，模式判斷模組102和模式鎖存模組104開始工作。模式判斷模組102對晶片的特定埠處的埠信號進行取樣，基於埠信號生成模式使能信號，並將模式使能信號輸出到模式鎖存模組104。在第一延時信號EN_delay1從低位準變為高位準時，模式鎖存模組104對模式使能信號進行取樣。模式鎖存模組104僅在第一延時信號EN_delay1的上升沿時對模式使能信號進行取樣，除此之外一直保持鎖存狀態。晶片在模式鎖存信號的控制下進入並鎖定在特定測試模式或正常工作模式。當模式鎖存信號為高位準時，晶片處於特定測試模式，可以將晶片內的參數從晶片的作為晶片測試電路100的輸出埠的一個埠引出到晶片外部。當模式鎖存信號為低位準時，晶片處於正常工作模式。當第二延時信號EN_delay2從低位準變為高位準時，模式判斷模組102斷電，使得模式判斷模組102不會增加晶片的整體功耗，同時不會對晶片的其他電路產生影響。
圖4示出了利用多個圖1所示的晶片測試電路實現的單埠多測試模式的工作原理圖。這裡，假設晶片包括並聯連接到晶片的一個特定埠的晶片測試電路100-1至100-3，這三個晶片測試電路分別對應不同的測試模式，晶片在同一時刻僅在這三個晶片測試電路中的某個晶片測試電路的控制下進入並一直處於該晶片測試電路所對應的測試模式或正常工作模式。
如圖4所示，晶片測試電路100-1至100-3分別包括模式判斷模組102-1至102-3和模式鎖定模組104-1至104-3，但是共用同一個 電路啟動模組106。晶片開始工作後，模式判斷模組102-1至102-3分別對晶片的特定埠上的埠信號進入取樣，並基於埠信號判斷是否使晶片進入相應的測試模式。具體地，當埠信號滿足預定條件1時，模式判斷模組102-1生成的模式使能信號1為高位準，晶片進入測試模式1；當埠信號滿足預定條件2時，模式判斷模組102-2生成的模式使能信號2為高位準，晶片進入測試模式2；當埠信號滿足預定條件3時，模式判斷模組102-3生成的模式使能信號3為高位準，晶片進入測試模式3。這裡的預定條件可以為電壓、電流、電壓電流變化率、或時間等參數判斷條件，不可能存在埠信號同時滿足預定條件1至3中的兩個或更多預定條件的情況。電路啟動模組106控制模式鎖存模組104-1至104-3，在電路啟動信號有效一段時間後分別對模式使能信號1至3進行取樣取樣並鎖存，使得晶片一直處於鎖存的狀態。模式鎖存模組104-1至104-3的狀態一旦鎖存，不受模式判斷模組102的影響，僅可被晶片掉電擦除鎖存的狀態。可以通過晶片的一個埠實現多種測試模式，從而可以將晶片內的多個參數通過較少的埠輸出到晶片外部供測量。
圖5示出了利用多個圖1所示的晶片測試電路實現的多埠多測試模式的工作原理圖。這裡，假設晶片包括分別連接到晶片的埠1至3的晶片測試電路100-1至100-3，這三個晶片測試電路分別對應不同的測試模式，晶片在同一時刻僅在這三個晶片測試電路中的某個晶片測試電路的控制下進入並一直處於該晶片測試電路所對應的測試模式或正常工作模式。
如圖5所示，晶片測試電路100-1至100-3分別包括模式判斷模組102-1至102-3和模式鎖定模組104-1至104-3，但是共用同一個電路啟動模組106。晶片開始工作後，模式判斷模組102-1至102-3分別對晶片的埠1至3上的埠信號1至3進入取樣，並基於埠信號1至3判斷是否需要使晶片進入相應的測試模式。具體地，當埠信號1滿足預定條件1時，模式判斷模組102-1生成的模式使能信號1為高位準，晶片進入測試模式 1；當埠信號2滿足預定條件2時，模式判斷模組102-2生成的模式使能信號2為高位準，晶片進入測試模式2；當埠信號3滿足預定條件3時，模式判斷模組102-3生成的模式使能信號3為高位準，晶片進入測試模式3。這裡的預定條件1至3可以為電壓、電流、電壓電流變化率、或時間等參數判斷條件，不可能存在埠信號1至3中的兩個或更多埠信號同時滿足預定條件1至3中的相應的兩個或更多預定條件的情況。在電路啟動信號有效一段時間後，模式鎖存模組104-1至104-3分別對相應的模式使能信號進行取樣和鎖存，使得晶片一直處於鎖存的狀態。模式鎖存模組104-1至104-3的狀態一旦鎖存，不受模式判斷模組102-1至102-3的影響，僅可被晶片的電源掉電擦除鎖存的狀態。可以通過晶片的多個埠實現多種測試模式，從而可以將晶片內的多個參數引出到晶片外部供測量。
綜上所述，根據本發明實施例的晶片測試電路100實現了一種晶片測試方法600。圖6示出了根據本發明實施例的晶片測試方法600的流程圖。如圖6所示，晶片測試方法600可以包括：S602，基於晶片的特定埠處的埠信號判斷是否使晶片進入特定測試模式，並基於判斷結果生成用於使能晶片進入特定測試模式或正常工作模式的模式使能信號；S604，通過對模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於模式鎖存信號控制晶片進入並在下電前一直處於特定測試模式或正常工作模式。
在一些實施例中，晶片測試方法600還可以包括：S606，在對模式使能信號進行取樣和鎖存後，停止生成模式使能信號。
這裡，需要說明的是，晶片測試方法600可以由晶片測試電路100實現，有關該晶片測試方法的其他細節和優點可以參考晶片測試電路100的相關描述。
本發明可以以其他的具體形式實現，而不脫離其精神和本質特徵。例如，特定實施例中所描述的演算法可以被修改，而系統體系結構並不脫離本發明的基本精神。因此，當前的實施例在所有方面都被看 作是示例性的而非限定性的，本發明的範圍由所附權利要求而非上述描述定義，並且，落入的含義和等同物的範圍內的全部改變從而都被包括在本發明的範圍之中。
100:晶片測試電路
102:模式判斷模組
104:模式鎖存模組
106:電路啟動模組

Claims (8)

  1. 一種晶片測試電路，包括：模式判斷模組，被配置為基於晶片的特定埠處的埠信號判斷是否需要使所述晶片進入特定測試模式，並基於判斷結果生成用於使能所述晶片進入所述特定測試模式或正常工作模式的模式使能信號；模式鎖存模組，被配置為通過對所述模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於所述模式鎖存信號控制所述晶片進入並在下電前一直處於所述特定測試模式或所述正常工作模式；電路啟動模組，被配置為生成用於啟動所述模式判斷模組和所述模式鎖存模組的電路啟動信號，並通過對所述電路啟動信號進行延時生成第一延時信號，其中所述模式鎖存模組基於所述第一延時信號對所述模式使能信號進行取樣和鎖存，且通過對所述電路啟動信號進行延時生成第二延時信號，作為用於控制所述模式判斷模組停止判斷是否使所述晶片進入所述特定測試模式的判斷停止信號。
  2. 如請求項1所述的晶片測試電路，其中，所述第二延時信號相對於所述電路啟動信號的延時比所述第一延時信號相對於所述電路啟動信號的延時更長。
  3. 如請求項1所述的晶片測試電路，其中，當所述埠信號為電壓信號時，所述模式判斷模組通過將所述埠信號與預定閾值進行比較來判斷是否使所述晶片進入所述特定測試模式。
  4. 一種晶片，包括一個或多個如請求項1至3中任一項所述的晶片測試電路，其中，所述一個或多個晶片測試電路分別對應不同的測試模式，並且所述晶片在同一時刻僅在所述一個或多個晶片測試電路中的一個晶片測試電路的控制下進入並一直處於該晶片測試電路所對應的測試模式或正常工作模式。
  5. 如請求項4所述的晶片，其中，所述一個或多個晶片測試電路的輸 入端並聯連接到所述晶片的同一個埠。
  6. 如請求項4所述的晶片，其中，所述一個或多個晶片測試電路的輸入端分別連接到所述晶片的不同埠。
  7. 一種晶片測試方法，包括：基於晶片的特定埠處的埠信號判斷是否使所述晶片進入特定測試模式，並基於判斷結果生成用於使能所述晶片進入所述特定測試模式或正常工作模式的模式使能信號；通過對所述模式使能信號進行取樣和鎖存生成模式鎖存信號，以基於所述模式鎖存信號控制所述晶片進入並在下電前一直處於所述特定測試模式或所述正常工作模式；以及生成用於啟動所述模式使能信號的電路啟動信號，並通過對所述電路啟動信號進行延時生成第一延時信號，其中所述第一延時信號對所述模式使能信號進行取樣和鎖存；通過對所述電路啟動信號進行延時生成第二延時信號，作為用於控制所述模式判斷模組停止判斷是否使所述晶片進入所述特定測試模式的判斷停止信號。
  8. 如請求項7所述的晶片測試方法，其中，在對所述模式使能信號進行取樣和鎖存後，停止生成所述模式使能信號。
TW110115939A 2021-02-08 2021-05-03 晶片測試電路及方法 TWI774352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110179071.2A CN112986797A (zh) 2021-02-08 2021-02-08 芯片测试电路及方法
CN202110179071.2 2021-02-08

Publications (2)

Publication Number Publication Date
TWI774352B true TWI774352B (zh) 2022-08-11
TW202232117A TW202232117A (zh) 2022-08-16

Family

ID=76392788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115939A TWI774352B (zh) 2021-02-08 2021-05-03 晶片測試電路及方法

Country Status (2)

Country Link
CN (1) CN112986797A (zh)
TW (1) TWI774352B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661919A (zh) * 2004-02-26 2005-08-31 株式会社东芝 工作模式设置电路
US20080133989A1 (en) * 2006-12-05 2008-06-05 Sony Computer Entertainment Inc. Method And Apparatus For Scan Chain Circuit AC Test
US20100153796A1 (en) * 2008-12-12 2010-06-17 Qualcomm Incorporated Scan Chain Circuit and Method
CN102692595A (zh) * 2011-03-25 2012-09-26 Nxp股份有限公司 保护扫描链数据的电路
CN108508352A (zh) * 2018-04-19 2018-09-07 中国电子科技集团公司第五十八研究所 一种测试码生成电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475588B1 (en) * 1990-08-17 1996-06-26 STMicroelectronics, Inc. A semiconductor memory with inhibited test mode entry during power-up
JPH08195079A (ja) * 1995-01-11 1996-07-30 Mitsubishi Electric Corp 半導体記憶装置
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
US7415647B2 (en) * 2006-04-06 2008-08-19 Micrel, Incorporated Test mode for pin-limited devices
CN202094797U (zh) * 2011-05-26 2011-12-28 武汉大学 一种高效率直流变换器的pwm和psm双模式切换电路
CN104678284B (zh) * 2013-12-03 2017-11-14 北京中电华大电子设计有限责任公司 一种提高芯片健壮性的新型测试控制电路和方法
CN108196181B (zh) * 2017-12-18 2020-12-11 上海艾为电子技术股份有限公司 一种芯片测试模式进入方法、进入系统及芯片
CN108414924B (zh) * 2018-05-14 2023-07-07 珠海一微半导体股份有限公司 一种进入芯片测试模式的电路及其控制方法
CN110426551B (zh) * 2019-08-30 2023-01-20 上海航天测控通信研究所 一种星载单粒子锁定检测恢复电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661919A (zh) * 2004-02-26 2005-08-31 株式会社东芝 工作模式设置电路
US20080133989A1 (en) * 2006-12-05 2008-06-05 Sony Computer Entertainment Inc. Method And Apparatus For Scan Chain Circuit AC Test
US20100153796A1 (en) * 2008-12-12 2010-06-17 Qualcomm Incorporated Scan Chain Circuit and Method
CN102692595A (zh) * 2011-03-25 2012-09-26 Nxp股份有限公司 保护扫描链数据的电路
CN108508352A (zh) * 2018-04-19 2018-09-07 中国电子科技集团公司第五十八研究所 一种测试码生成电路

Also Published As

Publication number Publication date
TW202232117A (zh) 2022-08-16
CN112986797A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US11747397B2 (en) Addressable test access port apparatus
US7346820B2 (en) Testing of data retention latches in circuit devices
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
US8627160B2 (en) System and device for reducing instantaneous voltage droop during a scan shift operation
US20140164860A1 (en) On-chip controller and a system-on-chip
US7836370B2 (en) Scan test circuit, semiconductor integrated circuit and scan enable signal time control circuit
EP1890234A1 (en) Microcomputer and method for testing the same
US20120072797A1 (en) Design-for-test technique to reduce test volume including a clock gate controller
US8418008B2 (en) Test technique to apply a variable scan clock including a scan clock modifier on an integrated circuit
US20210033671A1 (en) Test access port with address and command capability
JP2004233084A (ja) 半導体集積回路およびスキャンテスト法
KR20150054899A (ko) 링 발진기들에 대한 테스트 솔루션
TW201443462A (zh) 核心的全域低功率擷取方法
TWI774352B (zh) 晶片測試電路及方法
US6857089B2 (en) Differential receiver architecture
US8832510B2 (en) Circuit to reduce peak power during transition fault testing of integrated circuit
US20030229828A1 (en) Arrangements for self-measurement of I/O timing
JP2006038743A (ja) 半導体集積回路装置及びその試験装置
US9158319B2 (en) Closed-loop adaptive voltage scaling for integrated circuits
US20120137187A1 (en) System and method for scan testing integrated circuits
KR20060019565A (ko) 지연 결함 테스트 방법, 지연 결함 테스트 시스템 및 지연결함 회로 테스터에 사용되는 회로 칩
JPH11174125A (ja) 半導体テスト回路
Wang et al. Measurement of High-Temperature Delay Performance Degradation in FPGA Based on Distributed Temperature Sensor Networks
TW202334662A (zh) 測試故障的方法及電路
JP2011058829A (ja) スキャンテストポイント回路及び半導体集積回路装置