TWI771582B - 用於功率裝置之完全模製半導體封裝及其製造方法 - Google Patents

用於功率裝置之完全模製半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI771582B
TWI771582B TW108114118A TW108114118A TWI771582B TW I771582 B TWI771582 B TW I771582B TW 108114118 A TW108114118 A TW 108114118A TW 108114118 A TW108114118 A TW 108114118A TW I771582 B TWI771582 B TW I771582B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
source
pad
forming
encapsulation material
Prior art date
Application number
TW108114118A
Other languages
English (en)
Other versions
TW201944502A (zh
Inventor
提摩西Ｌ 奧爾森
克里斯托弗Ｍ 斯坎倫
Original Assignee
美商戴卡科技美國有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商戴卡科技美國有限公司 filed Critical 美商戴卡科技美國有限公司
Publication of TW201944502A publication Critical patent/TW201944502A/zh
Application granted granted Critical
Publication of TWI771582B publication Critical patent/TWI771582B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種製作一半導體裝置之方法可包括提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一閘極墊及一源極墊，該半導體晶粒進一步包含與該前表面相對的一背表面，該背表面包含一汲極。一閘極立柱可形成於該閘極墊上方並耦接至該閘極墊。一源極立柱可形成於該源極墊上方並耦接至該源極墊。一囊封材可形成於該半導體晶粒上方。一貫穿模具互連件可延伸於該囊封材之相對的第一表面與第二表面之間。一RDL可經耦接至該閘極立柱、該源極立柱、及至該貫穿模具互連件。在將該半導體晶粒從其原生晶圓單切之後以及在形成該囊封材於該半導體晶粒上方之後，可將一平台墊(land pad)形成於該半導體晶粒之該背表面上方並耦接至該汲極。

Description

用於功率裝置之完全模製半導體封裝及其製造方法
相關申請案的交互參照：本申請案主張於2018年4月23日申請且標題為「Fully Molded Semiconductor Package for Power Devices」之美國臨時專利申請案第62/661,535號之優先權，該案之揭露內容全體特此以引用方式併入本文中。
本揭露大致上係關於半導體裝置，且更具體而言關於完全模製半導體封裝，且更具體而言關於用於功率裝置之完全模製半導體封裝(fully molded semiconductor package for power devices, FMSP-PD)。
半導體裝置常見於現代電子產品中。半導體裝置具有不同之電組件數量及電組件密度。離散半導體裝置一般含有一種類型電組件，例如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、及功率金屬氧化物半導體場效電晶體(MOSFET)。整合式半導體裝置一般而言含有數百至數百萬個電組件。整合式半導體裝置之實例包括微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池、及數位微鏡裝置(DMD)。
半導體裝置執行各式各樣功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光轉變成電力、及建立用於電視顯示器之視覺投影。在娛樂、通訊、功率轉換、網路、電腦、及消費性產品領域中可見到半導體裝置。軍事應用、航空、汽車、工業控制器、及辦公室設備中亦可見到半導體裝置。
半導體裝置利用半導體材料之電性質。半導體材料之原子結構允許藉由施加一電場或基極電流或透過摻雜程序來操縱其導電性。摻雜引入雜質至半導體材料中以操縱及控制半導體裝置之導電性。
一半導體裝置含有主動及被動電結構。主動結構（包括雙極性及場效電晶體）控制電流之流動。藉由改變摻雜的位準及一電場或基極電流施加的位準，電晶體促進或限制電流之流動。被動結構（包括電阻器、電容器、及電感器）建立執行各式各樣電功能所必須的電壓與電流之間之關係。被動結構及主動結構經電連接以形成電路，其致能半導體裝置執行高速計算及其他實用的功能。
一般使用兩個複雜的製造程序來製造半導體裝置，即，前段製造及後段製造，各者可能涉及數百個步驟。前段製造涉及形成複數個半導體晶粒於一半導體晶圓之表面上。各半導體晶粒一般係相同且含有藉由電連接主動及被動組件而形成之電路。後段製造涉及自晶圓成品(finished wafer)單切個別半導體晶粒及封裝該晶粒以提供結構支撐及環境隔離。如本文中所使用，用語「半導體晶粒(semiconductor die)」係指彼字詞之單數形及複數形兩者，並且據此可係指一單一半導體裝置及多個半導體裝置兩者。
半導體製造的一個目的是生產較小型之半導體裝置。較小型裝置一般消耗較少電力、具有較高性能、且可更有效率生產。此外，較小型半導體裝置具有較小之佔據面積(footprint)，此對於較小型終端產品而言係所欲者。較小的半導體晶粒大小可藉由改善前段製程來達成，從而生成具有較小、較高密度之主動及被動組件的半導體晶粒。後段製程可藉由改善電互連及封裝材料而生成具有較小佔據面積之半導體裝置封裝。
本揭露係關於完全模製半導體封裝，且更具體而言關於用於功率裝置之完全模製半導體封裝(FMSP-PD)。因此，在一態樣中，一種製作一半導體封裝之方法可包含提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一閘極墊及一源極墊，該半導體晶粒進一步包含與該前表面相對的一背表面，該背表面包含一汲極。一閘極立柱可形成於該閘極墊上方並耦接至該閘極墊。一源極立柱可形成於該源極墊上方並耦接至該源極墊。一囊封材可形成於該半導體晶粒上方，且該囊封材包含一第一表面及與該第一表面相對之一第二表面，該第一表面在該半導體晶粒之該前表面上方。一貫穿模具互連件可延伸於該囊封材之該第一表面與該囊封材之該第二表面之間。一RDL可經耦接至該閘極立柱、該源極立柱、及至該貫穿模具互連件。在將該半導體晶粒從其原生晶圓單切之後以及在形成該囊封材於該半導體晶粒上方之後，可將一平台墊(land pad)形成於該半導體晶粒之該背表面上方並耦接至該汲極。
製作該半導體裝置之該方法可進一步包含將該囊封材形成為圍繞該半導體晶粒並接觸該閘極立柱之一側表面且接觸該源極立柱之一側表面。該平台墊可經形成為具有大於該半導體晶粒之面積的一面積。該源極立柱可經形成為具有大於或等於該半導體晶粒之面積之50%的一面積。一阻障層可形成於該汲極上方並延伸超出該半導體晶粒之一佔據面積。該阻障層可接觸該半導體晶粒之該背表面之80%或更多。可在形成該阻障層之後，於該阻障層上方形成該平台墊。該源極立柱可經形成為具有大於或等於該半導體晶粒之面積之50%的一面積。可在將該半導體晶粒從其原生晶圓單切之前，形成該閘極立柱於該閘極墊上方並耦接至該閘極墊。可在將該半導體晶粒從其原生晶圓單切之前，形成該源極立柱於該源極墊上方並耦接至該源極墊。
在另一態樣中，一種製作一半導體封裝之方法可包含提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一源極墊，該半導體晶粒進一步包含與該前表面相對的一背表面，該背表面包含一汲極。一源極立柱可形成於該源極墊上方並耦接至該源極墊。一囊封材可形成於該半導體晶粒上方，且該囊封材包含一第一表面及與該第一表面相對之一第二表面，該第一表面在該半導體晶粒之該前表面上方。一貫穿模具互連件可經形成為延伸於該囊封材之該第一表面與該囊封材之該第二表面之間。在將該半導體晶粒從其原生晶圓單切之後，可形成一平台墊於該半導體晶粒之該背表面上方並耦接至該汲極，該平台墊延伸超出該半導體晶圓之一佔據面積。
製作該半導體裝置之該方法可進一步包含將該平台墊形成為具有大於該半導體晶粒之面積的一面積。該囊封材可形成為圍繞該半導體晶粒並接觸該閘極立柱之一側表面及接觸該源極立柱之一側表面。該源極立柱可經形成為具有大於或等於該半導體晶粒之面積之50%的一面積。一阻障層可形成於該汲極上方並延伸超出該半導體晶粒之一佔據面積，該阻障層接觸該半導體晶粒之該背表面之80%或更多。可在形成該阻障層之後，於該阻障層上方形成該平台墊。該源極立柱可經形成為具有大於或等於該半導體晶粒之面積之50%的一面積。可在將該半導體晶粒從其原生晶圓單切之前，形成一閘極立柱於該閘極墊上方並耦接至該閘極墊。可在將該半導體晶粒從其原生晶圓單切之前，形成該源極立柱於該源極墊上方並耦接至該源極墊。
在另一態樣中，一種製作一半導體封裝之方法可包含提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一源極墊，該半導體晶粒進一步包含與該前表面相對的一背表面，該背表面包含一汲極。一囊封材可形成於該半導體晶粒上方，且該囊封材包含一第一表面及與該第一表面相對之一第二表面，該第一表面位於該半導體晶粒之該前表面上方。一貫穿模具互連件可經形成並延伸於該囊封材之該第一表面與該囊封材之該第二表面之間。在將該囊封材形成於該半導體晶粒上方之後，可形成一平台墊於該半導體晶粒之該背表面上方並耦接至該汲極。
該半導體封裝可進一步包含將該平台墊形成為延伸超出該半導體晶粒之一佔據面積。一源極立柱可形成於該源極墊上方並耦接至該源極墊。該囊封材可形成為圍繞該半導體晶粒並接觸該源極立柱之一側表面。該源極立柱可經形成為具有大於或等於該半導體晶粒之面積之50%的一面積。一阻障層可形成於該汲極上方並延伸超出該半導體晶粒之一佔據面積，該阻障層接觸該半導體晶粒之該背表面之80%或更多。可在形成該阻障層之後，於該阻障層上方形成該平台墊。可在將該半導體晶粒從其原生晶圓單切之前，形成一閘極立柱於該閘極墊上方並耦接至該閘極墊。可在將該半導體晶粒從其原生晶圓單切之前，形成一源極立柱於該源極墊上方並耦接至該源極墊。
所屬技術領域中具有通常知識者將可自實施方式與附圖及申請專利範圍清楚瞭解前述及其他態樣、特徵及優點。
本揭露在下文描述中包括參考圖式之一或多項實施例，該等圖式中，相似數字表示相同或類似元件。所屬技術領域中具有通常知識者將瞭解，本說明意欲涵蓋如在本揭露之精神及範疇內所可能包括之替代方案、修改、及等效者，而本揭露係由受到下列揭露及圖示所支持之隨附請求項及其等效者所界定。
在下列說明中，為了提供本揭露之充分理解而提出許多具體細節，諸如具體組態、組成、及程序等。在其他情況中，為了不混淆本揭露，未描述熟知之程序及製造技術的具體細節。再者，圖中所示之各式實施例係說明性表示並且不必然依比例繪示。
本文使用字詞「例示性(exemplary)」、「實例(example)」或其各種形式意指用作為一實例、案例、或圖解闡釋。本文描述「例示性」或為「實例」之任何態樣或設計非必然視為較佳或優點優於其他態樣或設計。另外，實例僅為了清楚及理解之目的而提供並且非意欲以任何方式限制或限定所揭示之標的物或本揭露之相關部分。會瞭解到可以呈現具有不同範疇之無數額外或替代實例，但已為了簡潔之目的而加以省略。
如本文中所使用，「上方(over)」、「之間(between)」、及「上(on)」等詞係指層相對於其他層的相對位置。經沉積或經設置於另一層上面或下面的一層可直接接觸該另一層或可具有一或多個中介層。經沉積或經設置於層之間的一層可直接接觸該等層或可具有一或多個中介層。
大致上而言，使用兩個複雜的製造程序製造半導體裝置：前段製造及後段製造。前段製造涉及形成複數個晶粒於一半導體晶圓之表面上。該晶圓上之各晶粒含有經電連接以形成功能電路之主動電組件及被動電組件。主動電組件（諸如電晶體及二極體）具有控制電流之流動的能力。被動電組件（諸如電容器、電感器、電阻器及變壓器）建立執行電路功能所必須的電壓與電流之間之關係。
藉由一系列程序步驟形成被動組件及主動組件於半導體晶圓之表面上方，包括摻雜、沉積、光學微影、蝕刻、及平面化。摻雜藉由諸如離子佈植(ion implantation)或熱擴散之技術而引入雜質至半導體材料中。摻雜程序修改主動裝置中的半導體材料之導電性，將半導體材料轉變成絕緣體、導體，或回應於一電場或基極電流而動態變更半導體材料導電性。電晶體含有經配置成所必要的不同類型及摻雜程度之區，以在施加電場或基極電流時致能電晶體促進或限制電流之流動。
主動組件及被動組件係由具有不同電性質之材料之層所形成。可藉由各式各樣沉積技術來形成層，部分依沉積之材料之類型而決定沉積技術。例如，薄膜沉積可涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍、及無電電鍍程序。大致上而言，各層被圖案化以形成主動組件部分、被動組件部分、或介於組件之間之電連接部分。
可使用光學微影將層圖案化。圖案化係移除半導體晶圓表面上之頂部層之部分的基本操作。可使用光學微影、光罩、遮罩、氧化物或金屬移除、攝影(photography)及模板印刷、以及顯微蝕刻(microlithography)來移除半導體晶圓之部分。光學微影包括：形成一圖案於倍縮光罩(reticle)或一光罩中；及將該圖案轉印至待圖案化之層中，諸如半導體晶圓之表面層。光學微影以一兩步驟式程序形成主動及被動組件之水平尺寸於半導體晶圓之表面上。第一步驟係，將倍縮光罩或光罩之圖案轉印至光阻層上。光阻係在受曝光時經受結構及性質變更之一光敏材料。變更光阻之結構及性質之程序作為負型作用光阻或正型作用光阻發生。第二步驟係，將光阻層轉印至晶圓表面中。轉印發生在蝕刻移除半導體晶圓之頂部層之未被光阻覆蓋的部分時。替代地，一些類型之材料係藉由使用諸如無電及電解電鍍之技術將材料直接沉積於藉由光阻或藉由先前沉積/蝕刻程序所形成之區或空隙中而圖案化。光阻之化學使得該光阻實質上維持完好，並且在移除或藉由電鍍增加半導體晶圓之頂部層之未被光阻覆蓋之部分的同時，抵抗被化學蝕刻溶液或電鍍化學成份移除。可根據使用的特定光阻及所欲結果來修改形成、曝光、及移除光阻之程序，並修改移除半導體晶圓之一部分或增加半導體晶圓之一部分的程序。
後段製造係指將晶圓成品切割或單切成個別半導體晶粒，並接著封裝半導體晶粒以達到結構支撐及環境隔離。為了單切半導體晶粒，可沿稱為鋸道(saw streets)或劃線(scribes)的晶圓之非功能區切割晶圓。使用雷射切割工具或鋸刃單切晶圓。在單切之後，將個別半導體晶粒安裝至封裝基材，該封裝基材包括用於與其他系統組件互連之接針或接觸墊。接著，形成於半導體晶粒上方的接觸墊連接至在封裝內之接觸墊。可用焊料凸塊、柱形凸塊、導電膏、重分佈層(redistribution layer, RDL)、或線接合來製作電連接。將囊封材或其他模製材料沉積於封裝上方以提供實體支撐及電隔離。接著，將封裝成品插入於電性系統中，並且使半導體裝置之功能可供其他系統組件取用。
電性系統可係一使用該半導體裝置來執行一或多種電性功能之獨立式(stand-alone)系統。或者，電性系統可係較大型系統之子組件。舉例而言，電性系統可係行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或其他電子通訊裝置之一部分。或者，電性系統可以係可插入電腦中之圖形卡、網路介面卡、或其他信號處理卡。半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置、或其他半導體晶粒或電組件。微型化及重量減輕對於待被市場接受的產品而言係必要的。半導體裝置之間的距離必須縮短以達到更高密度。
藉由在單一基材上方組合一或更多個半導體封裝，製造商可將預製造組件納入電子裝置及系統。因為該等半導體封裝包括精密之功能性，電子裝置可使用較不昂貴之組件及流線化生產程序來製造。所得裝置比較不會故障而且製造較不昂貴，從而降低消費者之成本。
圖1A展示半導體晶圓20之平面圖，該半導體晶圓具有用於結構支撐之基底基材材料22，諸如但不限於矽、鍺、砷化鎵、磷化銦、或碳化矽。藉由如上所述之一非作用晶粒間晶圓區或鋸道26分開的複數個半導體晶粒或組件24係經形成在晶圓20上。鋸道26提供切割區域以將半導體晶圓20單切成個別半導體晶粒24。半導體晶粒24包含功率裝置或其他背側接觸裝置，諸如金屬氧半導體場效電晶體(MOSFET)、MOSFET半導體晶粒、絕緣閘雙極性電晶體(insulated-gate bipolar transistor, IGBT)、及功率二極體，其等在本文中統稱為功率裝置(power device, PD)。
圖1B展示先前於圖1A之平面圖中展示之半導體晶圓20之一部分之剖面圖。各半導體晶粒24具有背側或背表面28及與該背側相對之作用表面30。作用表面30含有類比電路或數位電路，該等類比電路或數位電路實施為形成在晶粒內之主動裝置、被動裝置、導電層、及介電層，並且根據半導體晶粒之電設計及功能而電互連。例如，電路可包括形成在作用表面30內之一或多個電晶體、二極體、及其他電路元件，以實施類比電路或數位電路，諸如DSP、ASIC、記憶體、或其他信號處理電路。半導體晶粒24亦可含有用於進行射頻信號處理之整合式被動裝置(integrated passive device, IPD)，諸如電感器、電容器、及電阻器。
使用PVD、CVD、電解電鍍、無電電鍍程序、或其他適合的金屬沉積程序來形成導電層32於作用表面30上方。導電層32可以是鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、或其他適合導電材料之一或多個層。導電層32作用為電連接至作用表面30上之電路的接觸墊或接合墊。導電層32可經形成為並排設置成距半導體晶粒24之邊緣一第一距離之接觸墊，如圖1B所示。替代地，導電層32可經形成為在跨半導體晶粒24之整個表面積之多個列中或一陣列中偏位(offset)的接觸墊。根據半導體晶粒之組態及設計，可跨半導體晶粒24之整個表面以規則或不規則圖樣來形成接觸墊之完整陣列。
半導體晶粒24可包含PD，在該等PD中導電層32之部分更具體而言係與形成在半導體晶粒24之作用表面上之一或多個閘極墊33及一或多個源極或射極墊34一起形成。半導體晶粒24可進一步包含與半導體晶粒24之前側或作用表面相對之背側或背表面28。半導體晶粒24之背側28可包含一或多個汲極或集極35。
圖1B亦展示可選的絕緣或鈍化層36，該絕緣或鈍化層形成於半導體晶粒24之作用表面30上方，而該半導體晶粒24係包含複數個半導體晶粒24的原生半導體晶圓20之部分。絕緣層36可保形地施加至半導體晶粒24，且可具有沿循該半導體晶粒之輪廓的一底部或第一表面。絕緣層36具有與該第一表面相對之一頂部或第二平坦表面37。絕緣層36可以是有機層或無機層，並且可含有光敏低固化溫度介電光阻、光敏複合光阻、層壓化合物膜、焊料遮罩光阻膜、液體模製化合物、聚合物層、二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氧化鋁(Al2O3)、聚醯亞胺、或具有類似絕緣及結構性質之其他材料的一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合程序來沉積絕緣層36。可藉由雷射剝蝕、蝕刻、或其他適合程序來移除絕緣層36之一部分，以根據半導體晶粒之組態及設計來暴露半導體晶粒24之導電層32，包括(多個)閘極墊33及(多個)源極墊34。絕緣層36可經圖案化以形成完全延伸穿過絕緣層36之開口38，其後亦可選擇性地固化絕緣層36。
圖1C展示立柱(stud)或導電層40，可使用圖案化及金屬沉積程序(諸如濺鍍、電解電鍍、及無電電鍍)來形成該等立柱或該導電層。立柱40可以是Al、Cu、Sn、Ni、Au、Ag、或其他適合導電材料的一或多個層，包括晶種層、阻障層、及黏著層。立柱40可電連接至接觸墊32。更具體而言，立柱或導電層40可包含閘極立柱43及源極立柱45之一或多者。導電層或立柱40之厚度T可在20至100微米(μm)、20至80μm、20至50μm、大於或等於20微米(μm)之範圍內，且可大於或等於50μm。可在半導體晶圓20經受切割(dicing)或單切(singulation)以分開個別半導體晶粒24之前，在原生晶圓階層處形成立柱43及立柱45，如圖1D所示。
閘極立柱43可經形成於閘極墊33上方以提供來自半導體晶粒24之作用表面的電互連及偏位，且如上文所提及，在一些情況中，該閘極立柱會是Cu立柱或電鍍Cu立柱。一些垂直式功率半導體裝置或半導體晶粒24(諸如功率二極體)不包含閘極墊33，且因此不需要相關聯之閘極立柱43。
源極立柱45可經形成於源極墊34上方以提供來自半導體晶粒24之作用表面的電互連及偏位，且如上文所提及，在一些情況中，該源極立柱會是Cu立柱或電鍍Cu立柱。源極立柱45可包含（或可係）對源極墊34的大面積互連，以用於低「汲極源極導通電阻」(drain-source on resistance, Rdson/RDS(on))或用於在半導體晶粒24中之汲極35與源極34之間的低總電阻，諸如用於導通時的MOSFET。源極立柱45可包含一區域，該區域係厚、大、或既厚且大（相對於半導體晶粒24之總面積或佔據面積）並且連接至晶粒24上的源極墊34。源極立柱45可包含大於半導體晶粒24之晶粒面積或佔據面積之50%的大小或面積（如在x-y平面中所見）。如上文所指出，源極立柱45之厚度T可係至少20微米(µm)，並且可大於或等於50 µm。在一些情況中，源極立柱45可包含大於閘極立柱43之大小、佔據面積、或形狀因數之大小或面積之20倍的大小或面積。在一些情況中，例如如圖3B之放大圖所示，絕緣層36可包含形成於單一源極墊34或多個源極墊34上方的多個開口。
圖1C展示一實施例，其中可藉由首先沉積及圖案化一暫時絕緣或鈍化層42來形成立柱40。絕緣層42可保形地施加至半導體晶粒24、絕緣層36、或兩者，且可具有沿循半導體晶粒24、絕緣層36、或兩者之輪廓的一第一表面。絕緣層42可具有與該第一表面相對的一第二平坦表面。絕緣層42可以是有機層或無機層，並且可含有光敏低固化溫度介電光阻、光敏複合光阻、層壓化合物膜、焊料遮罩光阻膜、液體模製化合物、聚合物、SiO2、Si3N4、SiON、Al2O3、聚醯亞胺、或具有類似絕緣及結構性質之其他材料的一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合程序來沉積絕緣層42。絕緣層42可經圖案化以形成完全穿過絕緣層42及穿過絕緣層36(若存在的話)的開口，以暴露接觸墊32，包括閘極墊33及源極墊34。
亦可選擇性地固化絕緣層36，且該絕緣層可形成最終半導體封裝之永久結構的部分。替代地，絕緣層36可以是諸如光阻層的暫時層，該暫時層隨後被移除且不形成半導體晶粒之最終結構的部分。絕緣層42可經沉積於絕緣層36上方，或者當省略可選的絕緣層36時，絕緣層42可經沉積於半導體晶粒24上方並與之接觸。可藉由雷射移除絕緣層42之一部分，或者當該絕緣層是光阻層時，可藉由蝕刻顯影程序暴露並移除該絕緣層之一部分。立柱40可接著形成於絕緣層42之經移除部分中及開口38(若存在的話)中。開口38及絕緣層42中之開口可在同一時間或不同時間形成。立柱40之全體可在同一時間形成，或導電層之部分可在不同時間形成。立柱40之形成完成後可移除絕緣層42。
在圖1C或圖1D中，半導體晶圓20可經受一可選的研磨操作，利用研磨機以平坦化背側28之表面並減小半導體晶圓20之厚度。亦可使用化學蝕刻或其他適合程序來移除及平坦化半導體晶圓20。原生晶圓20可經薄化至在400至600μm之範圍內或約500μm的一過渡性厚度，其中「約」意指小於或等於10%、5%、3%、或1%之百分比差。
圖1D展示包含複數個半導體晶粒24之原生半導體晶圓20，該原生半導體晶圓可接著經單切或切割以產生離散的個別晶片或半導體晶粒24。可使用鋸刃或雷射切割工具52經由鋸道26將半導體晶圓20單切成個別半導體晶粒24。
圖2A展示一暫時載體或基材56，該暫時載體或基材含有用於結構支撐的暫時性或犧牲性基底材料，諸如矽、聚合物、不銹鋼、或其他適合的低成本剛性材料。可選的介面層或雙面膠帶58可形成於載體56上方以作為暫時黏著接合膜或蝕刻終止層。在一實施例中，載體56可以是包含開放之中央部分的環狀膜框，該環狀膜框在膠帶58之外圍處支撐膠帶。替代地，載體56可以是沒有開放之中央區域的平板，該平板跨載體56之上表面支撐膠帶58。數個基準對準標記可經定位於基材56或介面層58上方或經附接至基材56或介面層58，以用於將半導體晶粒24適當地定位於載體56上。替代地，基材56或介面層58之一部分可經移除或標記以形成基準。
圖2A進一步展示圖1E中之半導體晶粒24，該半導體晶粒面朝上安裝至載體56及介面層58，其中背側28經定向成朝向基材。半導體晶粒24安裝有作用表面30以及經定向成背對載體之閘極立柱43及源極立柱45。可使用取放操作或其他適合操作將半導體晶粒24置放於載體56上方。可根據半導體晶粒24的標稱或預定位置及間隔而相對於一基準來定位半導體晶粒24。半導體晶粒24係安裝至載體56，使得半導體晶粒在安裝於載體56上方時藉由空間或間隙60分隔，該空間或間隙可提供用於隨後形成的互連結構(諸如扇出互連結構)的一區域以作為最終半導體封裝之一部分，連同用於隨後單切經完全形成之FMSP-PD 140之一區域。間隙60之大小可包括充足區域以用於可選地將半導體裝置或組件(包括貫穿模具互連件(through mold interconnect)54)安裝於隨後形成之半導體封裝內。
圖2A亦展示出，在囊封材62經設置為圍繞半導體晶粒24及貫穿模具互連件54之前，提供從背側28至作用表面30之垂直貫穿封裝電互連的貫穿模具互連件54可經形成為圍繞半導體晶粒24且在該半導體晶粒之外圍中。囊封材62之模製或置放將就圖2B更詳細地討論。然而，在一些情況中，可在囊封材62經設置於載體56及半導體晶粒24上方之前置放貫穿模具互連件54以作為暫時載體56上之預先形成之垂直互連組件。如圖2A之左側所示，貫穿模具互連件54可置放於暫時載體56上，鄰近各半導體晶粒24或在各半導體晶粒24之外圍中。在一些情況中，可藉由有助於保持貫穿模具互連件54之間之相對位置及間隔的連接部分或框，將貫穿模具互連件54耦接在一起，該連接部分或框隨後被移除，諸如在研磨程序中。
圖2B展示使用膏印刷(paste printing)、壓縮模製、轉印模製、液態囊封材模製、層壓、片材模製、真空層壓、真空印刷、旋轉塗佈、或其他適合的施用器或程序而沉積的囊封材62。具體而言，圖2B展示具有複數個側壁66之模具64，該等側壁與頂部部分或頂板65、載體56、及介面層58組裝在一起，以將半導體晶粒24圍封在模具內，以用於隨後之囊封。模具64亦可包括一底部部分，載體56置放於該底部部分上，且側壁66可接觸該底部部分。在一實施例中，載體56及介面層58可用作為底部模具部分，以用於後續囊封程序。替代地，半導體晶粒24、載體56、及介面層58可設置在包括多個部分(諸如頂部部分及底部部分)之模具內。藉由圍繞半導體晶粒24移動模具64，或者替代地藉由將半導體晶粒移入模具中而將模具64組裝在一起。
圖2B進一步展示模具64以一腔室或開放空間70圍封半導體晶粒24。腔室70延伸在模具64內並且延伸至半導體晶粒24與介面層58。一體積的囊封材62設置在半導體晶粒24及載體56上方。入口68可係排出埠，該排出埠不提供用於囊封材62之逸散路徑。囊封材62可係一聚合物複合材料，諸如具有填料之環氧樹脂、具有填料之環氧丙烯酸酯、或具有適用填料之聚合物。根據腔室70之空間需求減去半導體晶粒24及可能存在的任何額外半導體裝置所佔據的區域而測量囊封材62之體積。囊封材62經設置於半導體晶粒24上方及周圍，包括半導體晶 粒24之側表面以及立柱40，該等立柱包括閘極立柱43及源極立柱45。囊封或模製可在單一步驟中用單一囊封材62進行。因此，囊封材62可接觸立柱40之側壁，使得單一囊封材62可直接接觸半導體晶粒24及立柱40並沿半導體晶粒24及立柱40之側延伸，以設置於該等側表面上方及半導體晶粒24之作用表面30上方。
可使模具64之頂部部分65沿側壁66移動朝向囊封材62及半導體晶粒24，直至該頂部部分接觸該囊封材，以使囊封材62在圍繞半導體晶粒24的腔室70內均等地分散並均勻地分布。囊封材62之黏度及升高的溫度可經選擇以用於均勻覆蓋，例如，較低的黏度及升高的溫度可提升用於模製、膏印刷、及旋轉塗佈之囊封材的流動。亦可在腔室70內控制囊封材62之溫度，以促進囊封材之固化。半導體晶粒24一起嵌入於囊封材62中，該囊封材係非導電性並在環境上保護半導體裝置免於外部元素及汙染物的侵害。
當使用真空壓縮模製時，一犧牲性離形膜可設置於腔室70的頂部部分65及側壁66與該腔室內的囊封材62之間，以避免囊封材黏住或附接至腔室的頂部部分及側壁。當使用諸如轉印模製的其他類型模製時，可省略犧牲性離型膜，且囊封材62可含脫模劑(mold release agent)，或者腔室70之內部表面可經脫模劑處理以避免囊封材附接至模具的內部表面。
在圖2C中，將半導體晶粒24與囊封材62自模具64移除以作為面板或嵌入式晶粒面板72。面板72可以可選地經受固化程序以固化囊封材62。可藉由化學蝕刻、機械剝離、CMP、機械研磨、熱烘烤、UV光、雷射掃描、濕式剝除、或其他適合程序來移除載體56及介面層58，以暴露囊封材62之背表面76，該背表面與該囊封材之前表面78相對。在一實施例中，在移除載體56、介面層58、或兩者之前先部分地或完全地固化囊封材62。替代地，可在移除載體56、介面層58、或兩者之後部分地或完全地固化囊封材62。
囊封材62可形成或設置於半導體晶粒24除了背表面28之外的全部上方。因此，面板72之背表面76可實質上與半導體晶粒24之背表面28共平面。背表面76及背表面28兩者皆可藉由移除載體56及介面層58而被暴露。在移除載體56及介面層58之後，圖2C展示囊封材62設置為在嵌入式晶粒面板72內圍繞半導體晶粒24。面板72可包括任何形狀及大小的佔據面積或形狀因數，該佔據面積或形狀因數允許且有利於形成半導體封裝所需的後續處理，如下文更詳細地描述。作為一非限制性實例，面板72可包括類似於300毫米(mm)半導體晶圓之形狀因數的形狀因數，並可包括具有300 mm之直徑的圓形佔據面積。面板72亦可以是任何其他所欲之大小，並可包括諸如矩形或正方形之形狀或形式。在一實施例中，面板72可以是所屬技術領域中已知為重組晶圓或重組面板者。
在一些情況中，貫穿模具互連件54會在模製程序之前或在囊封材62經設置或形成為圍繞半導體晶粒24之前被設置為相鄰於半導體晶粒24；而在其他情況中，該貫穿模具互連件之形成會在模製程序之後或在囊封材62經設置或形成為圍繞半導體晶粒24之後。例如，亦可藉由形成穿過囊封材62之通孔53來形成貫穿模具互連件54，諸如在將面板72自載體56移除之後，如圖2C之右側所示。在其他情況中，可在將面板72自載體56移除之前形成通孔53。在一些情況中，通孔53可以是盲通孔(blind via)，該等盲通孔之形成係藉由從面板之背側76將囊封材62雷射剝蝕從而暴露堆積互連層106的一部分，包括例如圖2D中所示之RDL層110。亦可使用電鍍程序以用銅或另一適合導電材料來填充通孔53。電鍍程序可包括Cu電鍍或無電電鍍，且亦可使用其他適合程序。一經形成，貫穿模具互連件54即可藉由完全延伸穿過囊封材62而提供在源極墊34、閘極墊33、與封裝之背側之間的電互連。
圖2C亦展示面板72可經受以研磨機80進行之研磨操作以減少面板72之厚度，以移除表面78並暴露立柱40之一部分（諸如閘極立柱43及源極立柱45之表面），以當貫穿模具互連件54存在時暴露該等貫穿模具互連件，並以暴露囊封材62或面板72之新前表面82，該新前表面實質上與立柱40之表面（諸如閘極立柱43及源極立柱45之表面）共平面。亦可使用化學蝕刻以移除並平面化面板72中之囊封材62的一部分。該研磨或移除程序可在移除載體56之前或之後發生。耦接至接觸墊32的立柱40，且更具體而言耦接至閘極墊33的閘極立柱43及耦接至源極墊34的源極立柱45，可在面板72之表面82處相對於囊封材62而暴露，以提供在半導體晶粒24與隨後形成之半導體封裝外部的點之間的電連接。因為囊封材62之厚度減小以暴露立柱40，半導體晶粒24之作用表面30上方的囊封物62之厚度亦可等於或實質上等於立柱40之厚度或高度。
在重組面板72自暫時載體56移除之後，可以可選地將一暫時聚合物層施加至重組面板72的背側上。重組晶圓之頂部表面或部分可經受如上文所述之研磨程序，以露出或暴露各晶粒24上之立柱43、45之末端以及垂直互連組件54之末端。
圖2D展示出可在模製程序及囊封物62之形成之後將堆積互連結構106形成於面板72上方，該堆積互連結構106透過貫穿模具互連件54提供閘極墊33、源極墊34、及半導體晶粒24之背側28處之汲極35中之一或多者之間的電連接。堆積互連結構106可包含一或多個絕緣層（包含聚醯亞胺或其他適合介電材料）及一或多個導電重分佈層，該一或多個導電重分佈層經形成於半導體晶粒24及囊封材62之頂側、閘極立柱43、及源極立柱45的上方。可選地，設置於封裝之頂部側上的最終絕緣層(例如絕緣層112)可包含具有大於20um之厚度的環氧樹脂材料或焊料遮罩。
圖2D展示堆積互連結構106之一非限制性實例，其中絕緣層108保形地施加至囊封材62及立柱40之頂部表面44，且可具有沿循囊封材62及立柱40之頂部表面44之輪廓的一第一表面。絕緣層108可具有與該第一表面相對之一第二平坦表面。絕緣層108可含有光敏低固化溫度介電光阻、光敏複合光阻、聚合物、液晶聚合物(liquid crystal polymer,LCP)、層壓化合物膜、含填料之絕緣膏、焊料遮罩光阻膜、液體模製化合物、粒狀模製化合物、聚醯亞胺、苯環丁烯(benzocyclobutene,BCB)、聚苯并[口咢]唑(polybenzoxazole,PBO)、SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有相似絕緣及結構性質之其他材料的一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合程序來沉積絕緣層108。可隨後使用UV曝光繼而顯影、或使用其他適合程序來圖案化及固化絕緣層108。可藉由雷射剝蝕、蝕刻、或其他適合程序移除絕緣層108之一部分，以根據半導體晶粒24及最終半導體封裝之組態及設計來暴露立柱40、43、45之頂部表面44及互連件54的部分。
導電層110可經圖案化並沉積於立柱40、囊封材62、及絕緣層108上方並與其等接觸。導電層或RDL 110可將至少半導體晶粒24上之源極墊34及閘極墊33電連接至一或多個垂直互連件54。導電層110可以是Al、Cu、Sn、Ni、Au、Ag、或其他適合導電材料的一或多個層，且可包括晶種層、黏著層、或阻障層的一或多者。可使用PVD、CVD、電解電鍍、無電電鍍、或其他適合程序來沉積導電層110。絕緣層108中之開口可完全延伸穿過立柱40、43、45以及互連件54上方的絕緣層。導電層110可操作為包含複數個RDL跡線的RDL，該等RDL跡線協助將電連接從半導體晶粒24之作用表面30延伸至半導體晶粒24之背側28及延伸至半導體晶粒24外部的點。在一些情況中，形成於絕緣層108中之開口內的導電層110之一部分可形成提供穿過絕緣層108之電互連的垂直互連結構或通孔。雖然圖2D中所繪示的堆積互連結構106之一非限制性實例包含單一導電層或RDL 110，但額外的RDL亦可形成於堆積互連結構106內以提供額外彈性，用於路由在半導體晶粒24與半導體晶粒24外部的點之間的訊號。
圖2D進一步展示一絕緣或鈍化層112係保形地施加至絕緣層108及導電層110並沿循絕緣層108及導電層110之輪廓。絕緣層112可含有聚醯亞胺、環氧樹脂焊料遮罩、光敏低固化溫度介電光阻、光敏複合光阻、LCP、層壓化合物膜、含填料之絕緣膏、焊料遮罩光阻膜、液體模製化合物、粒狀模製化合物、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有相 似絕緣及結構性質之其他材料的一或多個層。可使用印刷、旋轉塗佈、噴霧塗佈、層壓、或其他適合程序來沉積絕緣層112。可隨後使用UV曝光繼而顯影、或使用其他適合程序來圖案化及固化絕緣層112。可在沒有任何用於FMSP-PD 140之頂部處之連接或用於半導體晶粒24之作用表面30上方之連接的開口的情況下形成絕緣層112，從FMSP-PD 140內部至封裝外部的該等連接係發生在相對於絕緣層112的封裝之底部處。
圖2E展示與底部側相關聯、或在相對於堆積互連結構106之嵌入式晶粒面板72之背表面76上方的額外之層、結構、及處理。重組面板72之底部表面76，包括未經單切之半導體晶粒24之各者，可經研磨及拋光，從而使半導體晶粒24薄化至其最終厚度，並暴露在半導體晶粒24之背側28處的汲極35連同垂直互連組件54之第二表面。
阻障層120可經形成於半導體晶粒24之背側處的汲極35上方並延伸超出或越過半導體晶粒24之邊緣或佔據面積，以至圍繞半導體晶粒24外圍之模製化合物62的一部分的上方。阻障層120可包含鈦(Ti)、TiW合金、或其他適合材料的一或多個層，其(等)可使用濺鍍或其他適合程序來形成或沉積。
可選地，一鈍化層可經形成於阻障層120、半導體晶粒24之背側28、及模製化合物62之間。鈍化層可以是可感光成像的聚醯亞胺或其他適合材料或任何其他適合的鈍化或絕緣層。鈍化層可覆蓋半導體晶粒24之佔據面積之邊緣或外圍，且鈍化層中之開口可允許阻障層120接觸背側28至少80%的面積或半導體晶粒24之汲極35。
平台墊122可形成於阻障層120上方及半導體晶粒24之背側上方，使得平台墊122及阻障層120延伸超出或越過半導體晶粒24之邊緣（或超出佔據面積），以至圍繞半導體晶粒24外圍之囊封材62的一部分的上方。平台墊122可由銅或其他適合導電材料形成，可包含一或多個層，並且可藉由電鍍形成，可經施加及圖案化，並且可藉由任何其他適合程序形成。平台墊122可覆蓋半導體晶粒24之整個背側或汲極35，且可包含（在所有方向上或至少一方向上）大於半導體晶粒24的佔據面積或形狀因數。
分開的平台墊122a及122b可經形成於半導體晶粒24之外圍中之囊封材62上方，並可透過貫穿模具互連件54、RDL層110、及Cu立柱43、45而電連接至至少半導體晶粒24之作用表面30上之閘極墊33及源極墊34。
圖2F展示嵌入式晶粒面板或重組晶圓72透過作為鋸道的空間或間隙60之一部分而經單切或切割，以產生離散的半導體封裝或嵌入式晶粒封裝FMSP-PD 140。可使用鋸刃、雷射切割工具、或其他適合工具130來單切重組晶圓72。除本文中所述之其他優點外，由於在晶圓製造程序中沒有施加全面性金屬化至半導體晶圓20之背部上（或重組晶圓72上），FMSP-PD 140之單切（無論是藉由晶圓鋸切或其他適合程序進行）因而簡化。因此，晶圓鋸52、130不需要切過晶圓20之背側上的全面性金屬化，導致較清潔的切割程序。由於切割刃未被來自晶圓背側之金屬汙染，減少鋸切期間的晶粒破裂及切割刃磨損。
圖3A展示由圖1A至圖2F中所繪示之程序製造的一個別半導體封裝或嵌入式晶粒封裝FMSP-PD 140。圖3A展示總體封裝大小亦經改善，其中FMSP-PD 140之總體封裝高度H減少至小於0.6 mm。FMSP-PD 140亦可用一平台柵格陣列(land grid array, LGA)封裝形式形成。如圖1所示，FMSP-PD 140可進一步包含由導電材料形成之貫穿模具互連件54，用於藉由完全延伸穿過囊封材62並電連接至平台墊122來提供在源極墊34及閘極墊33與封裝的背側之間至平台墊122的電互連。
藉由形成如本文中所述之FMSP-PD 140，在原生半導體晶圓20經單切且半導體晶粒24嵌入於囊封材62中之後，可將背金屬或阻障層120以及平台墊122施加至半導體裝置或FMSP-PD 140（諸如功率電晶體）的背側。因此，可在後段封裝製程中而非在前段晶圓製造製程中（諸如在原生半導體晶圓20的單切之前）施加背側金屬化層、阻障層120、及平台墊122。後續形成的背金屬化阻障120、122可延伸超出半導體晶粒24之邊緣，平台墊122經電鍍於半導體晶粒24之底部上方，延伸至半導體晶粒24之邊緣上方，並超出半導體晶粒24之佔據面積。
在FMSP-PD 140內，立柱或導電層40，包括閘極立柱43(若存在的話)及源極立柱45，可分別經電鍍於閘極墊33及源極墊34之各者上方，且在半導體晶粒24之作用表面30上方之絕緣層36中之對應開口38之內。立柱或導電層40，包括源極立柱45，可以且將減少連接至源極墊34之電阻，並促進FMSP-PD 140內較佳之電流散佈及經改善之散熱。
相較於習知垂直式MOSFET或IGBT晶粒，FMSP-PD 140的現行設計允許背側金屬化層、阻障層120、及平台墊122在後端程序中、在晶圓製造階段、在將晶圓薄化至最終厚度且同時使半導體晶粒24由囊封材62進一步支撐之後施加。背側金屬化層、阻障層120、及平台墊122在封裝成品中做最終接觸，使得在形成背側金屬化層、阻障層120、及平台墊122之後不可進行額外的晶圓薄化。在形成背側金屬化層、阻障層120、及平台墊122之後不進行額外的晶圓薄化以避免移除或損壞背側金屬化層。然而，即使在形成阻障層120及平台墊122之後沒有針對FMSP-PD 140薄化，半導體晶粒24之較早薄化不需要在未由囊封材62支撐時進行，因為背側金屬化層、阻障層120、及平台墊122係在後端晶圓製造加工階段中形成。
申請人的FMSP-PD 140改善習知垂直式MOSFET或IGBT晶粒封裝，習知垂直式MOSFET或IGBT晶粒封裝亦避免在形成互連金屬化層之後（諸如在晶圓凸塊化或組裝程序之後）進行半導體晶粒或半導體晶圓的薄化，並因此在形成金屬化層之前薄化原生半導體晶圓或半導體晶粒，此使得經薄化之晶圓或半導體晶粒的處置更加困難。以習知垂直式MOSFET或IGBT晶粒封裝來進行經薄化之半導體晶粒的處置導致難以在晶圓凸塊化或組裝程序中處理薄晶圓。在處置晶圓期間，經薄化之晶圓更容易受損壞影響。由於一些晶圓凸塊化及組裝程序中所使用的化學品（諸如蝕刻劑），背金屬可被損壞。在晶圓凸塊化加工期間，背金屬亦容易受機械性損壞或污染影響。此繼而可導致焊接或燒結接合程序中的缺陷，該等程序一般用於將垂直式半導體裝置附接至封裝或模組基材。可藉由採用本文中就FMSP-PD 140所述之方法及結構來避免或最小化上述之各者。
FMSP-PD 140亦相對於習知封裝（諸如習知垂直式MOSFET或IGBT晶粒封裝）提供經改善之熱性能。FMSP-PD 140的經改善之熱性能起因於半導體晶粒24之背側28直接與平台墊122連接或熱接觸，該平台墊可以是一厚Cu層或其他適合的導熱材料。由於平台墊122係導熱且包含大於半導體晶粒24之面積的面積，提供健全的熱路徑。除此之外，藉由排除封裝140內的焊料或燒結接合晶粒附接層，進一步促進散熱，且FMSP-PD 140的熱性能相對於其他習知封裝（諸如習知垂直式MOSFET或IGBT晶粒封裝）係改善。
在各種實施例中，FMSP-PD 140可經形成為含有至少一功率電晶體及一功率二極體的多晶片模組，並可使用上述方法組裝。在其他實施例中，FMSP-PD 140可經形成為諸如半橋開關電路或全三相開關電路的積體功率模組，其等可藉由在單一FMSP-PD 140內整合多個功率電晶體及功率二極體來形成。
圖3B展示沿圖3A中所示之區段線3B-3B所取得之FMSP-PD 140之放大剖面部分。如圖3B中所示，絕緣層36中之多個開口可形成於源極墊34或任何墊32上方，包括閘極墊33上方，以提供在立柱40與墊或導電層32之間的不同互連介面。
在前述說明中，已描述本揭露之多個實施例。然而，顯而易見的是，本揭露係視為所揭示之方法及系統之原理的一例證，且並非意圖將所揭示之概念的廣泛態樣限制至所說明之實施例。此外，所屬技術領域中具有通常知識者應瞭解，其他製造裝置及實例可與所提供之裝置及實例互混或取代所提供之裝置及實例。在描述參考特定實施例之處，應顯而易見，可進行數個修改而不會脫離其精神，並且顯而易見，這些實施例及實施方案亦可應用於其他技術。據此，所揭示之標的物意圖含括所有此類變更、修改及變化，彼等皆落入本揭露之精神及範疇以及所屬技術領域中具有通常知識者之知識內。可在不偏離如在隨附請求項中所提出之本發明之較廣泛精神及範疇的情況下據以作出各式修改及變化。因此，需以說明性意義而非限制性意義來考量本說明書及該等圖式。
11‧‧‧絕緣層 20‧‧‧半導體晶圓 22‧‧‧基底基材材料 24‧‧‧半導體晶粒或組件 26‧‧‧鋸道 28‧‧‧背側或背表面 30‧‧‧作用表面 32‧‧‧導電層/接觸墊 33‧‧‧閘極墊 34‧‧‧源極或射極墊 35‧‧‧汲極或集極 36‧‧‧絕緣或鈍化層 37‧‧‧頂部或第二平坦表面 38‧‧‧開口 40‧‧‧立柱或導電層 42‧‧‧暫時絕緣或鈍化層 43‧‧‧閘極立柱 44‧‧‧頂部表面 45‧‧‧源極立柱 52‧‧‧鋸刃或雷射切割工具/晶圓鋸 53‧‧‧通孔 54‧‧‧貫穿模具互連件/垂直互連組件/垂直互連件/互連件 56‧‧‧暫時載體或基材 58‧‧‧介面層或雙面膠帶 60‧‧‧空間或間隙 62‧‧‧囊封材/模製化合物 63‧‧‧囊封材 64‧‧‧模具 65‧‧‧頂部部分或頂板 66‧‧‧側壁 68‧‧‧入口 70‧‧‧腔室或開放空間 72‧‧‧面板或嵌入式晶粒面板/重組面板/重組晶圓 76‧‧‧背表面/背側 78‧‧‧前表面 80‧‧‧研磨機 82‧‧‧新前表面 106‧‧‧堆積互連層/堆積互連結構 108‧‧‧絕緣層 110‧‧‧RDL層/導電層 112‧‧‧絕緣或鈍化層 120‧‧‧阻障層/背金屬或阻障層/背金屬化阻障 122‧‧‧平台墊/背金屬化阻障 122a‧‧‧平台墊 122b‧‧‧平台墊 130‧‧‧鋸刃、雷射切割工具、或其他適合工具/晶圓鋸 140‧‧‧FMSP-PD/封裝 H‧‧‧總體封裝高度 T‧‧‧（導電層或立柱之）厚度
圖1A至圖1D繪示複數個半導體晶粒，其等包含用於FMSP-PD中之立柱。 圖2A至圖2F繪示形成FMSP-PD之方法的視圖。 圖3A及圖3B繪示FMSP-PD之一實施例的各種剖面側視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
24‧‧‧半導體晶粒或組件
28‧‧‧背側或背表面
30‧‧‧作用表面
32‧‧‧導電層/接觸墊
33‧‧‧閘極墊
34‧‧‧源極或射極墊
35‧‧‧汲極或集極
40‧‧‧立柱或導電層
43‧‧‧閘極立柱
45‧‧‧源極立柱
53‧‧‧通孔
62‧‧‧囊封材/模製化合物
108‧‧‧絕緣層
110‧‧‧RDL層/導電層
112‧‧‧絕緣或鈍化層
120‧‧‧阻障層/背金屬或阻障層/背金屬化阻障
122‧‧‧平台墊/背金屬化阻障
122a‧‧‧平台墊
122b‧‧‧平台墊
140‧‧‧FMSP-PD/封裝
H‧‧‧總體封裝高度

Claims (19)

  1. 一種製作一半導體裝置之方法，其包含：提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一閘極墊及一源極墊，該半導體晶粒進一步包含與該前表面相對之一背表面，該背表面包含一汲極；形成一閘極立柱於該閘極墊上方並耦接至該閘極墊；形成一源極立柱，該源極立柱位於該源極墊上方並耦接至該源極墊；形成一單一囊封材於該半導體晶粒上方，該單一囊封材包含一第一表面及與該第一表面相對之一第二表面，該第一表面在該半導體晶粒之該前表面上方，其中該單一囊封材在形成該閘極立柱及該源極立柱之後形成，該單一囊封材接觸該閘極立柱之一側表面且接觸該源極立柱之一側表面；在形成該單一囊封材之後，形成一貫穿模具互連件，該貫穿模具互連件從該單一囊封材之該第一表面至該單一囊封材之該第二表面延伸貫穿該單一囊封材；在形成該閘極立柱、該源極立柱、及該貫穿模具互連件之後，形成一RDL，該RDL耦接至該閘極立柱、該源極立柱、及至該貫穿模具互連件； 在將該半導體晶粒從其原生晶圓單切之後以及在將該單一囊封材形成於該半導體晶粒上方之後，形成一平台墊(land pad)於該半導體晶粒之該背表面上方並耦接至該汲極；及貫穿該單一囊封材且從該貫穿模具互連件偏位而單切出該半導體裝置。
  2. 如請求項1之方法，其進一步包含將該平台墊形成為具有大於該半導體晶粒之面積的一面積。
  3. 如請求項1之方法，其進一步包含將該源極立柱形成為具有大於或等於該半導體晶粒之面積之50%的一面積。
  4. 如請求項1之方法，其進一步包含：將該汲極形成為延伸超出該半導體晶粒之一佔據面積，一阻障層接觸該半導體晶粒之該背表面之80%或更多；及在形成該阻障層之後，於該阻障層上方形成該平台墊。
  5. 如請求項1之方法，其進一步包含將該平台墊形成為延伸超出該半導體晶粒之一佔據面積。
  6. 如請求項1之方法，其進一步包含：在將該半導體晶粒從其原生晶圓單切之前，形成該閘極立柱於該閘極墊上方並耦接至該閘極墊；及 在將該半導體晶粒從其原生晶圓單切之前，形成該源極立柱，該源極立柱位於該源極墊上方並耦接至該源極墊。
  7. 一種製作一半導體裝置之方法，其包含：提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一源極墊，該半導體晶粒進一步包含與該前表面相對之一背表面，該背表面包含一汲極；形成一源極立柱，該源極立柱位於該源極墊上方並耦接至該源極墊；形成一單一囊封材於該半導體晶粒上方，且該單一囊封材包含一第一表面及與該第一表面相對之一第二表面，該第一表面在該半導體晶粒之該前表面上方，其中該單一囊封材在形成該源極立柱之後形成，該單一囊封材接觸該源極立柱之一側表面；形成一貫穿模具互連件，該貫穿模具互連件延伸貫穿該單一囊封材且位於該單一囊封材之該第一表面與該單一囊封材之該第二表面之間；在形成該源極立柱及該貫穿模具互連件之後，形成一RDL，該RDL耦接至該源極立柱及至該貫穿模具互連件；及在將該半導體晶粒從其原生晶圓單切之後及在形成該單一囊封材於該半導體晶粒上方之後，形成一平台 墊於該半導體晶粒之該背表面上方並耦接至該汲極，該平台墊延伸超出該半導體晶圓之一佔據面積且位於該單一囊封材上方。
  8. 如請求項7之方法，其進一步包含將該平台墊形成為具有大於該半導體晶粒之面積的一面積。
  9. 如請求項7之方法，其進一步包含將該單一囊封材形成為圍繞該半導體晶粒並接觸一閘極立柱之一側表面且接觸該源極立柱之一側表面。
  10. 如請求項7之方法，其進一步包含將該源極立柱形成為具有大於或等於該半導體晶粒之面積之50%的一面積。
  11. 如請求項7之方法，其進一步包含：將該汲極形成為延伸超出該半導體晶粒之一佔據面積，一阻障層接觸該半導體晶粒之該背表面之80%或更多；及在形成該阻障層之後，於該阻障層上方形成該平台墊。
  12. 如請求項7之方法，其進一步包含將該平台墊形成為延伸超出該半導體晶粒之一佔據面積。
  13. 如請求項7之方法，其進一步包含：在將該半導體晶粒從其原生晶圓單切之前，形成一閘極立柱於一閘極墊上方並耦接至該閘極墊；及 在將該半導體晶粒從其原生晶圓單切之前，形成該源極立柱，該源極立柱位於該源極墊上方並耦接至該源極墊。
  14. 一種製作一半導體裝置之方法，其包含：提供一半導體晶粒，該半導體晶粒包含一前表面，該前表面包含一源極立柱，該半導體晶粒進一步包含與該前表面相對之一背表面，該背表面包含一汲極；形成一單一囊封材於該半導體晶粒上方，該單一囊封材包含一第一表面及與該單一囊封材之該第一表面相對之該單一囊封材之一第二表面，該第一表面設置在該半導體晶粒之該前表面上方，其中該單一囊封材在形成該源極立柱之後形成；形成一貫穿模具互連件，該貫穿模具互連件延伸於該單一囊封材之該第一表面與該單一囊封材之該第二表面之間；在形成該源極立柱及該貫穿模具互連件之後，形成一RDL，該RDL耦接至該源極立柱及至該貫穿模具互連件；在將該半導體晶粒從其原生晶圓單切之後且在將該單一囊封材形成於該半導體晶粒上方之後，形成一平台墊於該半導體晶粒之該背表面上方並耦接至該汲極，該平台墊延伸超出該半導體晶粒之一佔據面積且位於 該單一囊封材上方；及貫穿該單一囊封材而單切出該半導體裝置。
  15. 如請求項14之方法，其進一步包含將該平台墊形成為延伸超出該半導體晶粒之一佔據面積。
  16. 如請求項14之方法，其進一步包含：形成一源極立柱，該源極立柱位於該源極墊上方並耦接至該源極墊；及將該單一囊封材形成為圍繞該半導體晶粒並接觸該源極立柱之一側表面。
  17. 如請求項16之方法，其進一步包含將該源極立柱形成為具有大於或等於該半導體晶粒之面積之50%的一面積。
  18. 如請求項14之方法，其進一步包含：將該汲極形成為延伸超出該半導體晶粒之一佔據面積，一阻障層接觸該半導體晶粒之該背表面之80%或更多；及在形成該阻障層之後，於該阻障層上方形成該平台墊。
  19. 如請求項14之方法，其進一步包含：在將該半導體晶粒從其原生晶圓單切之前，形成一閘極立柱於一閘極墊上方並耦接至該閘極墊；及在將該半導體晶粒從其原生晶圓單切之前，形成該 源極立柱，該源極立柱位於該源極墊上方並耦接至一源極墊。
TW108114118A 2018-04-23 2019-04-23 用於功率裝置之完全模製半導體封裝及其製造方法 TWI771582B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862661535P 2018-04-23 2018-04-23
US62/661,535 2018-04-23
US16/390,950 2019-04-22
US16/390,950 US10818635B2 (en) 2018-04-23 2019-04-22 Fully molded semiconductor package for power devices and method of making the same

Publications (2)

Publication Number Publication Date
TW201944502A TW201944502A (zh) 2019-11-16
TWI771582B true TWI771582B (zh) 2022-07-21

Family

ID=68238321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114118A TWI771582B (zh) 2018-04-23 2019-04-23 用於功率裝置之完全模製半導體封裝及其製造方法

Country Status (5)

Country Link
US (1) US10818635B2 (zh)
KR (1) KR102487891B1 (zh)
CN (1) CN112204718A (zh)
TW (1) TWI771582B (zh)
WO (1) WO2019209809A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964596B2 (en) 2019-01-25 2021-03-30 Semiconductor Components Industries, Llc Backside metal patterning die singulation system and related methods
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11094614B2 (en) * 2019-09-23 2021-08-17 Littelfuse, Inc. Semiconductor chip contact structure, device assembly, and method of fabrication
CN114868235A (zh) 2019-11-21 2022-08-05 德克萨斯仪器股份有限公司 具有低电阻背面触点的封装电子器件
DE102020106518A1 (de) * 2020-03-10 2021-09-16 Infineon Technologies Ag Halbleitervorrichtungen mit parallelen elektrisch leitenden Schichten
US20220130741A1 (en) * 2020-10-27 2022-04-28 Qualcomm Incorporated Package structure for passive component to die critical distance reduction
US20220189840A1 (en) * 2020-12-16 2022-06-16 Stmicroelectronics Pte Ltd Passivation layer for an integrated circuit device that provides a moisture and proton barrier
CN112670194B (zh) * 2020-12-26 2023-05-23 上海韦尔半导体股份有限公司 一种芯片封装工艺及芯片封装结构
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging
TWI795959B (zh) * 2021-04-23 2023-03-11 強茂股份有限公司 表面黏著式功率半導體封裝元件及其製法
KR102570496B1 (ko) * 2021-04-27 2023-08-24 주식회사 네패스 반도체 패키지 제조방법
EP4213187A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. Electronic package and method for manufacturing the same
TWI817728B (zh) * 2022-09-20 2023-10-01 恆勁科技股份有限公司 內埋元件之封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
US20100157568A1 (en) * 2008-12-23 2010-06-24 Infineon Technologies Ag Method of manufacturing a semiconductor device and semiconductor device
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20130328213A1 (en) * 2008-03-18 2013-12-12 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US7767495B2 (en) * 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US20140159130A1 (en) 2012-11-30 2014-06-12 Enpirion, Inc. Apparatus including a semiconductor device coupled to a decoupling device
US9041226B2 (en) * 2013-03-13 2015-05-26 Infineon Technologies Ag Chip arrangement and a method of manufacturing a chip arrangement
US9214572B2 (en) 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
KR102434823B1 (ko) * 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US10707327B2 (en) 2015-04-20 2020-07-07 Great Wall Semiconductor Corporation MOSFET with reduced resistance
KR20160136920A (ko) * 2015-05-21 2016-11-30 삼성전자주식회사 컨택 패턴들과 얼라인 및 미스-얼라인된 스터드 패턴들을 갖는 반도체 소자
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
WO2017094185A1 (ja) * 2015-12-04 2017-06-08 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
DE102016104844B4 (de) * 2016-03-16 2022-08-04 Infineon Technologies Ag Verfahren zur Herstellung eines Chipverbunds

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328213A1 (en) * 2008-03-18 2013-12-12 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
US20100157568A1 (en) * 2008-12-23 2010-06-24 Infineon Technologies Ag Method of manufacturing a semiconductor device and semiconductor device
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US10818635B2 (en) 2020-10-27
KR102487891B1 (ko) 2023-01-12
KR20200135837A (ko) 2020-12-03
CN112204718A (zh) 2021-01-08
TW201944502A (zh) 2019-11-16
WO2019209809A1 (en) 2019-10-31
US20190326255A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI771582B (zh) 用於功率裝置之完全模製半導體封裝及其製造方法
US9177926B2 (en) Semiconductor device and method comprising thickened redistribution layers
US9576919B2 (en) Semiconductor device and method comprising redistribution layers
TWI820356B (zh) 半導體裝置及在半導體晶粒周圍形成絕緣層的方法
CN108257877B (zh) 形成扇出封装体叠层器件的半导体方法和器件
US9082780B2 (en) Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9269622B2 (en) Semiconductor device and method of land grid array packaging with bussing lines
US8994185B2 (en) Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
KR20210009405A (ko) 반도체 소자 및 그 제조 방법
CN108666214B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
KR102434823B1 (ko) 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US9837303B2 (en) Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
CN108292627B (zh) 包含单元特定对齐和单元特定布线的多裸芯封装
CN114207791A (zh) 具有垂直互连件的可堆叠全模制半导体结构
CN108292628B (zh) 全模制周边堆叠封装设备
TW201731049A (zh) 半導體裝置以及製造之方法
CN109791894B (zh) 单元特定渐进式对准的半导体装置及方法
KR20230006760A (ko) 스루 실리콘 비아(ｔｓｖ) 수직 상호연결들을 가진 완전 몰딩 반도체 구조
US20230137998A1 (en) Semiconductor devices and methods of manufacturing electronic devices
US20210287953A1 (en) Embedded molding fan-out (emfo) packaging and method of manufacturing thereof
CN108604571B (zh) 全模制周边堆叠封装设备
KR20230006759A (ko) 스루 실리콘 비아(ｔｓｖ) 수직 상호연결들을 가진 적층 가능한 완전 몰딩 반도체 구조