TWI771288B - 接合基板之方法 - Google Patents

接合基板之方法 Download PDF

Info

Publication number
TWI771288B
TWI771288B TW106105155A TW106105155A TWI771288B TW I771288 B TWI771288 B TW I771288B TW 106105155 A TW106105155 A TW 106105155A TW 106105155 A TW106105155 A TW 106105155A TW I771288 B TWI771288 B TW I771288B
Authority
TW
Taiwan
Prior art keywords
substrate
bonding
sample holder
substrates
wave
Prior art date
Application number
TW106105155A
Other languages
English (en)
Other versions
TW201739562A (zh
Inventor
湯瑪斯 魏跟特
伏洛里恩 克茲
湯瑪斯 普拉格
卓傑恩 馬克斯 瑟斯
Original Assignee
奧地利商Ev集團E塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商Ev集團E塔那有限公司 filed Critical 奧地利商Ev集團E塔那有限公司
Publication of TW201739562A publication Critical patent/TW201739562A/zh
Application granted granted Critical
Publication of TWI771288B publication Critical patent/TWI771288B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Combinations Of Printed Boards (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本發明係關於一種運用以下步驟、特定言之以下順序使一第一基板(2)與一第二基板(2’)接合於該等基板(2、2’)之接觸面(2o、2o’)處之方法： - 運用一固持力FH1 將該第一基板(2)固持至一第一樣本固持器(1)之一第一樣本固持器表面(1o)且運用一固持力FH2 將該第二基板(2’)固持至一第二樣本固持器(1’)之一第二樣本固持器表面(1o’)， - 使該等接觸面(2o、2o’)在一接合起始點(20)處接觸且將至少該第二樣本固持器表面(1o’)加熱至一加熱溫度TH ， - 沿自該接合起始點(20)延伸至該等基板(2、2’)之側邊緣(2s、2s’)之一接合波接合該第一基板(2)與該第二基板(2’)， 其特徵為 在該接合期間加熱溫度TH 在該第二樣本固持器表面(1o’)處降低。

Description

接合基板之方法
本發明係關於一種如技術方案1之用於接合一第一基板與一第二基板之方法。
在半導體產業中，多年來，基板已彼此對準且彼此結合。結合(所謂的接合)用以建構一多基板堆疊。在此一多基板堆疊中，功能單元(特定言之記憶體晶片、微處理器、MEMS等)連接至彼此且因此彼此組合。多種可能應從此等組合選項產生。 功能單元之密度逐年增大。由於不斷進步的技術發展，功能單元之大小正變得愈來愈小。因此，增大的密度伴隨著每個基板之更大數目之功能單元。此增大數目之單元係零件成本降低的主要原因。 愈發小的功能單元之缺點主要在於：愈發難以沿兩個基板之接合介面產生全部功能單元之一無誤差(特定言之亦完全的)疊加。 因此，現今對準技術之最大問題並非始終在於在對準標記之幫助下使兩個基板(特定言之兩個晶圓)彼此對準，而在於產生第一基板之點與一第二基板之點之一無誤差(特定言之完全的)關聯性，該關聯性因此延伸遍及基板之整個區域。經驗表明在接合程序之後，基板之表面上之基板通常非彼此重合。因此，兩個基板之一總體(特定言之整體的)對準及一後續的接合步驟並未始終足以獲得基板表面之每一點處之所要點之一完全及無誤差重合。 先前技術中存在阻礙一簡單整體對準及一後續接合步驟之兩個基本問題。 首先，第一及/或第二基板之結構之位置通常經受與理論位置之一偏離。可存在導致此偏離之數個原因。 將可設想，例如，實際製造的結構因為製程有缺陷或至少涉及一容限而偏離其等的理想位置。此之一實例將係藉由一步進-重複程序之微影之重複使用，在該步進-重複程序期間，衝頭之各平移位移涉及位置之一小的但顯著的誤差。 一進一步較不重要原因將係基板歸因於機械(但特定言之熱)負載之變形。一基板在例如結構製造時具有一經定義溫度。此溫度通常未維持達基板之整個程序順序，而是相反地改變。溫度改變伴隨著一熱膨脹及因此在最理想情況中係直徑改變，在最不利情況中係一複雜熱變形。 其次，在接合程序期間，即使具有無誤差(特定言之全區域)重合(即，全部結構之重疊)之兩個基板在接觸及實際接合程序前不久仍可能失去此重合。因此，接合程序本身對一無誤差基板堆疊(即，具有完美之結構重合)之製造具有一決定性影響。 第三，施加於基板上之層及結構可在一基板中產生應力。層可例如係絕緣層，結構可係貫穿矽通路(TSV)。 兩個基板之永久接合之最大技術問題之一者係個別基板之間之功能單元之對準準確度。雖然基板可藉由對準設備而相對於彼此極精確地對準，但基板之變形可在接合程序本身期間出現。由於因此出現之變形，功能單元將未必在全部位置處彼此正確地對準。基板上之一特定點處之對準不準確度可能係一變形、一按比例調整誤差、一透鏡誤差(放大或縮小誤差)等的結果。在半導體產業中，處理此等問題之全部主題領域組合在術語「疊對」下。對此主題之一適合介紹可例如發現於：Mack, Chris. Fundamental Principles of Optical Lithography - The Science of Microfabrication .WILEY ， 2007 年， 再版 2012 。 在實際製程之前於電腦中設計各功能單元。例如，帶狀導體、微晶片、MEMS或可在微系統技術之幫助下製造之任何其他結構在一CAD (電腦輔助設計)程式中設計。然而，在功能單元之製造期間可見，在於電腦上設計之理想功能單元與在無塵室中製造之真實功能單元之間始終存在一偏離。差異主要歸因於硬體之限制(即，工程相關之問題)，但經常係物理限制。因此，由一光微影程序製造之一結構之解析度準確度受限於所使用之光罩之孔徑之大小及所使用之光之波長。遮罩變形直接轉移至光阻劑。機器之線性馬達僅可在一給定容限內接近可重複位置等。因此，一基板之功能單元無法與在電腦上設計之結構完全相同並不令人意外。甚至在接合程序之前，全部基板因此具有與理想狀態之一不可忽略的偏差。 若在兩個基板皆未因一接合程序而變形之假設下，比較兩個基板之兩個相對放置之功能單元之位置及/形狀，發現通常早已存在功能單元之一不完美重合，此係因為功能單元歸因於上文所描述之誤差而與理想的電腦模型產生偏差。最常見的誤差表示於圖8中(複製自 : http://commons.wikimedia.org/wiki/File:Overlay_typical_model_terms_DE.svg, 24.05.2013 及 Mack, Chris. Fundamental Principles of Optical Lithography - The Science of Microfabrication. Chichester: WILEY ，第 312 頁， 2007 年， 再版 2012) 。 根據繪示，可在整體與局部以及對稱與非對稱疊對誤差之間作出一大致區分。一整體疊對誤差係均質的，因此獨立於位置。其在兩個相對放置之功能單元之間產生相同偏差，而無關於位置。習知整體疊對誤差係誤差I.及誤差II.，其等歸因於兩個基板相對於彼此之一平移或旋轉而產生。兩個基板之平移或旋轉針對彼此分別相對放置於基板上之全部功能單元產生一對應平移或旋轉誤差。一局部疊對誤差主要歸因於彈性及/或塑性問題及/或初步程序而以一位置相依方式出現，在本情況中，主要由連續傳播之接合波引發。在所表示之疊對誤差中，誤差III.及誤差IV.特定言之被稱為「跳動(run-out)」誤差。此誤差主要歸因於至少一個基板在一接合程序期間之一變形而出現。由於至少一個基板之變形，第一基板之功能單元亦相對於第二基板之功能單元而變形。然而，誤差I.及誤差II.亦可歸因於一接合程序而出現，但是其等通常被誤差III.及誤差IV疊加至難以偵測或量測其等之一顯著程度。此適用於針對x及/或y及/或旋轉校正具有一極準確能力之最新設計之接合器，特定言之熔合接合器。 先前技術中早已存在一設備，可在該設備之幫助下至少部分地減少局部變形。在此，其係關於歸因於主動控制元件之使用之一局部變形(WO2012/083978A1)。 先前技術中存在用於校正「跳動」誤差之一解決方案之初始方法。US20120077329A1描述用於在接合期間及之後獲得兩個基板之功能單元之間之一所要對準準確度，藉此不固定下部基板之一方法。下部基板因此未經受任何邊界條件且可在接合程序期間自由接合至上部基板。特定言之，先前技術中之一重要特徵係通常藉由一真空裝置而平坦固定一基板。 在多數情況中，出現的「跳動」誤差圍繞接觸點以一徑向對稱方式變得更強，出於此原因，其該等「跳動」誤差自接觸點至周邊增加。在多數情況中，其涉及「跳動」誤差之一線性增加的強化。在特殊條件下，「跳動」誤差亦可非線性地增加。 在尤佳條件下，「跳動」誤差不僅可藉由適合量測裝置確定(EP2463892)，而且亦可藉由數學函數描述。由於「跳動」誤差表示精確界定之點之間之平移及/或旋轉及/或按比例調整，所以其等較佳藉由向量函數描述。通常，此向量函數係一函數f:R2 →R2 (即，一映射規則)，其將位置座標之二維界定範圍映射至「跳動」向量之二維值範圍上。雖然尚無法實行對應向量場之一精確數學分析，但作出關於函數性質之假設。在很大可能程度上，向量函數至少係Cn n ＞= 1函數，即至少連續微分。由於「跳動」誤差自接觸點至邊緣增加，所以向量函數之散度將可能不同於零。因此，在很大可能程度上，向量場係一源場。 「跳動」誤差最佳相對於基板而確定。一結構被理解為意指一第一或第二基板之任何元件，該元件將分別與第二或第一基板上之一結構關聯。因此，在一結構之情況中，其例如係關於 • 對準標記 • 邊角及/或邊緣，特定言之功能單元之邊角及邊緣 • 接觸墊，特定言之貫穿矽通路(TSV)或貫穿聚合物通路(TPV) • 帶狀導體 • 凹槽，特定言之孔或凹陷 「跳動」誤差通常係位置相依的，且在數學意義上係一真實點與一理想點之間之一位移向量。由於「跳動」誤差通常係位置相依的，所以其理想地由向量場指定。在後文中，除非另有說明，否則「跳動」誤差將僅被視為點狀的以便於描述。 「跳動」誤差R包括兩個部分分量。 第一部分分量R1描述「跳動」誤差之固有部分，即，可追溯至結構之缺陷性製造或基板之一變形之部分。因此，其係基板中內在的。應注意，當一基板已在一第一溫度下正確地製造，但該基板在接合程序之前經受至一第二溫度之一溫度改變且熱膨脹因此發生(該熱膨脹使整個基板及因此亦使位於基板上之結構變形)時，該基板亦可具有一固有「跳動」誤差。 幾克氏溫度(Kelvin)，有時甚至十分之一克氏溫度之溫度差已足以產生此等變形。 第二部分分量R2描述「跳動」誤差之非固有部分，即，在接合程序之前未引發之部分。其在接合程序之前並不存在。此主要包含第一及/或第二基板之歸因於作用於基板之間之力(其可導致奈米範圍中之變形)之局部及/或整體變形。
本發明之問題係提供用於接合兩個基板之一方法，運用該方法，基板之每個位置處之接合準確度儘可能增加。本發明之進一步問題係提供可運用其產生兩個基板之結構之一無誤差(特定言之全區域)重合之一方法。 運用技術方案1之特徵解決本問題。附屬技術方案中給出本發明之有利開發。在描述、發明申請專利範圍及/或圖式中給出之至少兩個特徵之全部組合亦落於本發明之範疇內。在規定值範圍中，位於規定界限內之值亦被視為被揭示為限制值且可依任何組合主張。若一個別或複數個方法步驟可在不同裝置或模組上執行，則在各情況中該複數個方法步驟被單獨揭示為一獨立方法。 本發明之基礎理念係在接合期間已經降低一加熱溫度TH 及在接合期間關閉加熱。特定言之，加熱溫度TH 用來產生足以在基板之一接合面處接合之一溫度。根據本發明之進一步實施例之一重要態樣在於：特定言之在接合期間移除一基板之固定以允許待接合之基板堆疊之自由變形。根據本發明之一第三實施例之進一步重要態樣在於：基板堆疊(特定言之其介面)在接合期間經通風或經受壓力之可能性。 晶圓尤其適於作為一第一及/或第二基板。 在接合，特定言之永久接合，較佳熔合接合期間，根據本發明之一特性程序係兩個基板之最同心、點狀可能接觸。特定言之，兩個基板之接觸亦可以一非同心方式發生。自一非同心接觸點傳播之接合波將在不同時間到達基板邊緣之不同側。接合波行為及所得「跳動」誤差補償之完整數學-物理描述將對應地複雜化。特定言之，接觸點將不遠離基板之中心定位，使得可能由其所致的影響至少在邊緣處係可忽略的。一可能的非同心接觸點與基板之中心之間之距離較佳小於100 mm、優先小於10 mm、更優先小於1 mm、最優先小於0.1 mm、最大可能優先小於0.01 mm。在進一步描述中，作為一規則，接觸應被理解為意指同心接觸。在更廣泛意義上，中心較佳被理解為意指針對不對稱性進行補償(若需要)之一基本理想主體之幾何中心點。在產業中之帶有一凹口之標準晶圓之情況中，中心因此係環繞無一凹口之理想晶圓之圓之圓中心點。在產業中之帶有一平面(平坦化側)之標準晶圓之情況中，中心係環繞無一平面之理想晶圓之圓之圓中心點。類似考慮適用於任意形狀的基板。然而在特定實施例中，將中心理解為基板之重心可係有用的。為了確保一精確、同心點狀接觸，用徑向對稱地固定提供具備一中心內孔及可在該中心內孔中以一平移方式移動之一銷之一上部固持裝置(樣本固持器)。將亦可設想取代銷，將使用一流體(較佳一氣體)之一噴嘴用於施加壓力。此外，若提供可引發兩個基板藉由一平移移動而接近彼此之裝置，則甚至可完全省去此等元件之使用，前提是進一步提供兩個基板之至少一者(較佳上部基板)由於重力而在另一基板之方向上具有一外加曲率，且因此在前述平移接近期間自動進行接觸，其具有相對於對應第二基板之一充分小的間隔。 徑向對稱固定/固持涉及所提供之真空孔、一圓形真空唇緣或相當的真空元件，可在其等之幫助下固定上部基板。亦可設想靜電固持裝置之使用。上部樣本固持器之中心內孔中之銷用於經固定上部基板之可控撓曲。 在根據本發明之進一步實施例中，固持裝置經設計使得第一及/或第二基板藉由樣本固持器中之所產生過壓力及/或欠壓力而以一外凸及/或內凹方式彎曲。為了此目的，較佳固持裝置中提供真空軌及/或腔，流體可流動通過該等真空軌及/或腔或該等真空軌及/或腔可被抽空。可省去用於精確施加壓力之噴嘴之使用以利於全局之一壓力累積。根據本發明，可設想其中基板經密封及/或以其他方式固定於特定言之邊緣處之實施例。若例如設計產生相對於外部大氣之一欠壓力之一固持裝置，則基板之邊緣處之一密封係充分的。若在固持裝置內側產生一過壓力以使基板向外彎曲(即以一外凸方式)，則基板較佳特定言之機械地固定於邊緣處。由於從底側將一欠壓力或過壓力施加於基板上，所以可精確地調整基板之曲率。 在兩個基板之中心之接觸已發生之後，特定言之以一受控及漸進方式釋放上部樣本固持器之固定。上部基板下降，一方面歸因於重力且另一方面歸因於沿接合波且在基板之間作用之一接合力。上部基板從中心至側邊緣徑向地接合至下部基板。根據本發明之一徑向對稱接合波之一形成因此出現，其特定言之從中心延伸至側邊緣。在接合程序期間，兩個基板壓擠接合波前方之存在於基板之間之氣體(特定言之空氣)且因此確保無氣體內含物之一接合介面。上部基板在下降期間實際上放置於一種氣墊上。 第一/上部基板在一接合起始點處之接合的起始之後不經受任何額外固定，即，其可遠離接合起始點處之固定而自由移動且亦可變得變形。由於根據本發明前進之接合波，在接合波波前處出現之應力狀態及主要幾何邊界條件，各圓形段(與其之徑向厚度相比無限小)經受一變形。然而，由於基板表示剛體，所以變形依據與中心之距離而增加。此導致意欲藉由根據本發明之方法及根據本發明之裝置消除之「跳動」誤差。 本發明因此係關於用於在接合期間，特定言之藉由熱動力及/或機械補償機制減少或甚至完全防止兩個經接合基板之間之「跳動」誤差之一方法及一裝置。此外，本發明係關於運用根據本發明之裝置及根據本發明之方法製造之一對應物件。 「跳動」誤差特定言之取決於沿基板表面之基板上的位置。特定言之，出現「跳動」誤差從基板之中心至周邊增大。此等徑向對稱跳動主要發生於經熔合接合基板之情況中，該等基板藉由一銷被中心接觸且藉此接合波在接觸之後特定言之徑向地自動傳播。 「跳動」誤差尤其取決於接合波之速度。通常，接合波速度愈高，「跳動」誤差將愈大。因此，根據本發明，較佳設定接合波速度，其等小於100 mm/s、較佳小於50 mm/s、仍更佳小於10 mm/s、最佳小於1 mm/s、最最佳小於0.1 mm/s。在根據本發明之一特定實施例中，藉由量測構件偵測接合波速度。 「跳動」誤差尤其取決於緊接在(預)接合程序之開始之前之兩個基板之間之間隔(spacing)(英文：間隙(gap))。若特定言之藉由變形構件用一第一力F1 使上部第一基板變形，則基板之間之間隔係依據位置。特定言之，基板之間之間隔在邊緣處最大。最小間隔位於經變形基板之最大外凸區域中。一經變形基板之形狀因此亦對「跳動」誤差具有一影響。緊接在接合之前，邊緣處之基板之間之間隔(基板邊緣間隔D)特定言之小於5 mm、較佳小於2 mm、仍更佳小於1 mm、最佳小於0.5 mm、最最佳小於0.1 mm。緊接在接合之前，最大外凸下方之基板之間之間隔特定言之小於1 mm、較佳小於100 µm、仍更佳小於10 µm、最佳小於1 µm、最最佳小於100 nm。 「跳動」誤差尤其取決於樣本固持器之類型及形狀及各自基板之所得固定/固持。公開案WO2014/191033A1揭示在此方面可供參考之較佳樣本固持器之數個實施例。在所揭示之程序中，基板在固定(特定言之真空固定)移除之後自一樣本固持器之一釋放極為重要。將樣本固持器之表面粗糙度選擇得儘可能大，將其之波紋選擇得儘可能小。一大的表面粗糙度確保樣本固持器表面與基板之間之儘可能少的接觸點。因此，基板自樣本固持器之分離在最小能量消耗下發生。波紋較佳係最小的，以不產生歸因於樣本固持器表面之新的「跳動」源。應指出，關於波紋之註釋並不意指樣本固持器之表面整體上亦可能不彎曲。 粗糙度經指示為一平均粗糙度、二次粗糙度或指示為一平均粗糙度深度。相同量測區段或量測區域之平均粗糙度、二次粗糙度及平均深度之平均值通常不同，但在數量級方面處於相同範圍中。因此，粗糙度之以下數值範圍應被理解為平均粗糙度、二次粗糙度或平均粗糙度深度之值。特定言之，將粗糙度設定為大於10 nm、較佳大於100 nm、更佳大於1 µm、最佳大於10 µm、最最佳大於100 µm。「跳動」誤差尤其取決於時間相關態樣。傳播過快之一接合波並未在緊隨接合波之後及/或之時及/或之前給予基板之材料足夠時間來以最佳方式接合在一起。以一時間相依方式控制接合波因此可能亦極為重要。 「跳動」誤差尤其取決於基板於樣本固持器上之裝載程序。當裝載並固定基板時，基板之一變形可發生，該變形由固定維持且亦在(預)接合期間引入至基板堆疊中。因此，儘可能在無變形之情況下將基板從一末端受動器轉移至樣本固持器上。 「跳動」誤差尤其取決於兩個基板之間之溫度差及/或溫度波動。特定言之從不同程序步驟或不同程序模組將基板饋送至接合模組。不同程序可能已在此等程序模組中依不同溫度實行。此外，上部及下部樣本固持器可具有一不同結構、一不同類型之設計及因此不同物理(尤其熱)性質。例如可設想，樣本固持器之熱質量及/或導熱性彼此不同。此導致一不同裝載溫度或導致(預)接合時之一不同溫度。用於執行根據本發明之程序之樣本固持器因此較佳具備加熱及/或冷卻系統，使得至少一個基板(較佳兩個)之溫度可經被精確調整。特定言之，可設想將兩個基板之溫度調適為不同值，使得基板因為兩個基板之至少一者經受一熱作用而整體熱變形。一基板至一所要初始狀態之調適因此達成，特定言之以補償「跳動」誤差分量R1。 「跳動」誤差尤其取決於環境壓力。環境壓力之影響已在WO2014/191033A1中廣泛論述及揭示。在此方面對其作出參考。 「跳動」誤差尤其取決於系統之一對稱性，使得較佳儘可能多的組件(仍更佳至少絕大部分)對稱地建構及/或配置。特定言之，基板之厚度係不同的。此外，具有不同機械性質之不同材料之不同層順序可存在於各基板上且可能需納入考慮。此外，基板之一者較佳變形，而另一基板平坦地放置於樣本固持器上。導致所存在之一不對稱性之全部性質、參數及實施例特定言之對「跳動」誤差具有一影響。一些此等不對稱性無法避免。因此，基板、基板上之層及功能單元之厚度由程序及客戶規格定義。根據本發明，嘗試儘可能最小化以特定言之藉由變動其他可變參數而特定言之完全消除「跳動」。 特定言之，「跳動」誤差係位置相依的。根據本發明之量測之目的係特定言之獲得各位置處之一「跳動」誤差，該跳動誤差小於10 µm、較佳小於1 µm、仍更佳小於100 nm、最佳小於10 nm、最最佳小於1 nm。樣本固持器 較佳用於根據本發明之實施例之樣本固持器包括固定構件。固定構件用於運用一固定力或運用一對應固定壓力固定基板。固定構件可特定言之係以下項： • 機械固定構件，特定言之夾鉗或 • 真空固定構件，特定言之具有 ○ 可個別控制之真空軌或 ○ 連接至彼此之真空軌或 • 電固定構件，特定言之靜電固定構件或 • 磁性固定構件或 • 黏著劑固定構件，特定言之 ○ Gel-Pak固定構件或 ○ 具有黏著劑(特定言之可控)表面之固定構件。 固定構件特定言之係可電子控制的。真空固定構件係較佳種類之固定。真空固定構件較佳包括出現於樣本固持器之表面處之複數個真空軌。真空軌較佳可個別控制。在一技術上較佳應用中，若干真空軌經聯合以形成可個別控制(即，可單獨經抽空或泛流)之真空軌段。各真空段較佳獨立於其他真空段。因此獲得構成可個別控制之真空段之可能性。真空段較佳設計為環形。特定言之從內側向外執行之一基板自樣本固持器之一有目標徑向對稱固定及/或釋放因此實現或反之亦然。 可能的樣本固持器揭示於公開案WO2014/191033A1、WO2013/023708A1、WO2012/079597A1及WO2012/083978A1中。在此方面對其等作出參考。接合波之監測 在根據本發明之至少一個(較佳全部)程序步驟期間，偵測接合波之前進或至少接合波之狀態且因此在特定時間確認接合波之狀態係有利的。為了此目的，量測構件較佳具備特定言之相機。監測較佳藉由以下項發生： • 相機，特定言之視覺相機或紅外線相機及/或 • 電導率量測裝置。 若接合波之位置之判定在一相機之幫助下發生，則可在任何時間偵測接合波之位置，特定言之接合波之過程。相機較佳係一紅外線相機，該紅外線相機將資料數位化且將資料轉發至一電腦。電腦接著實現數位資料之評估，特定言之判定接合波之位置、經接合區域之大小或進一步參數。 用於監測接合波之前進之進一步可能性在於：量測隨一前進接合波改變之表面電導率。為了此目的，必須存在此一量測之先決條件。表面電導率之量測特定言之藉由使兩個電極在一基板之兩個相對放置位置處接觸而發生。在根據本發明之一特定實施例中，電極接觸基板之邊緣，其中其等並不阻礙基板在邊緣處之接合。在根據本發明之一第二次佳實施例中，在接合波到達基板之側邊緣之前從表面撤回電極。 下文描述程序，其中此等程序較佳依所描述順序繼續進行，特定言之作為單獨步驟。除非描述另有說明，否則程序步驟及揭示內容各自可從一實施例轉移至另一實施例，前提是此在技術上能夠由熟習此項技術者執行。根據本發明之第一實施例之程序 在根據本發明之方法之一第一實施例之一第一程序步驟中，將兩個基板定位且固定於樣本固持器上，一基板在一第一/上部樣本固持器上，第二基板在一第二/下部樣本固持器上。基板之饋送可手動地發生，但較佳藉由一機器人，即自動地發生。上部樣本固持器較佳包括變形構件，該變形構件用於運用一第一力F1 使上部第一基板有目標(特定言之可控)變形。上部樣本固持器特定言之包括至少一個開口，一變形構件(特定言之一銷)可透過該開口引起上部第一基板之機械變形。此一樣本固持器揭示於例如公開案WO2013/023708A1中。 在一第二程序步驟中，變形構件(特定言之一銷)接觸上部第一基板之背側且產生經指示為自變形構件側(即，自上方)內凹之一輕微變形，特定言之一撓曲。變形構件運用特定言之大於1 mN、較佳大於10 mN、仍更佳大於50 mN、最佳大於100 mN、但特定言之小於5000 mN之一第一力F1 作用於第一基板上。力過小而無法使上部第一基板自樣本固持器釋放，但足夠強以產生根據本發明之撓曲。力較佳儘可能以一點狀方式作用於基板上。由於一點狀作用實際上並不存在，所以力較佳作用於一極小區域上。區域特定言之小於1 cm2 、較佳小於0.1 cm2 、仍更佳小於0.01 cm2 、最最佳小於0.001 cm2 。在作用於0.001 cm2 之一區域之情況中，根據本發明之作用壓力特定言之大於1 MPa、較佳大於10 MPa、仍更佳大於50 MPa、最佳大於100 MPa、最最佳大於1000 MPa。所揭示之壓力範圍亦適用於上文所揭示之其他區域。 在一第三程序步驟中，特定言之兩個基板透過特定言之樣本固持器之相對接近之一相對接近發生。較佳地，提升下部樣本固持器，使得下部第二基板主動接近上部第一基板。然而，亦可設想上部樣本固持器朝向下部樣本固持器之主動接近或兩個樣本固持器朝向彼此之同時接近。兩個基板之接近發生特定言之直至1 µm與2000 µm之間、較佳10 µm與1000 µm之間、仍更佳20 µm與500 µm之間、最佳40 µm與200 µm之間之一間隔。將間隔定義為基板之兩個表面點之間之最小垂直距離。 在接合或預接合或接觸之前，第一及/或第二基板藉由加熱構件加熱及/或藉由冷卻構件冷卻，即，經溫度調節。 在一第四程序步驟中，力在上部第一基板上之進一步施加發生。在根據本發明之一第一方法中，特定言之大於100 nM、較佳大於500 mN、仍更佳大於1500 mN、最佳大於2000 mN、最最佳大於3000 mN之變形構件之一第二力F2 作用於第一基板上。因此引起且至少支撐上部第一基板與下部第二基板之第一接觸。較佳生成的壓力之計算藉由將力除以0.001 cm2 之一最小採用區域而發生。 在一第五程序步驟中，特定言之加熱構件之停用發生，特定言之，特定言之整合配置於下部樣本固持器中之下部樣本固持器之加熱。 在一第六程序步驟中，特定言之前進接合波之傳播之監測發生(亦參見上文「接合波之監測」)。監測具體在大於1 s、較佳大於2 s、仍更佳大於3 s、最佳大於4 s、最最佳大於5 s之一週期內追蹤接合波之前進及因此接合程序之前進。取代在一時間間隔內追蹤/控制接合程序，亦可經由特定言之接合波之徑向位置指示接合波之追蹤。接合程序之追蹤發生特定言之直至接合波處於對應於基板直徑之至少0.1倍、較佳至少0.2倍、仍更佳至少0.3倍、最佳至少0.4倍、最最佳0.5倍之一徑向位置處。若藉由遍及基板之電導率量測而量測接合前進之追蹤，則接合前進亦可經由經接合或未經接合表面之百分比而發生。根據本發明之接合前進之監測接著發生特定言之直至大於1%、較佳大於4%、仍更佳大於9%、最佳大於16%、最最佳大於25%之區域已接合。替代地，監測連續地發生。 程序順序之一控制較佳基於來自監測之經定義/經設定或可設定值(其處於前述值範圍內)而發生。由其產生接合波之前進及下一程序步驟之起始前之一第一等待時間。 在一第七程序步驟中，特定言之上部第一樣本固持器之固定構件之關閉發生。將亦可設想，上部第一基板將藉由固定之一有目標移除而釋放。尤其在包括複數個可個別控制之真空軌之真空固定構件之情況中，固定之有目標移除藉由真空特定言之自中心至邊緣之一連續移除而發生。第七程序步驟起始於特定言之時點t1 處，在該時間點處，量測構件之參數之一者達到一經定義/經設定或可設定值(參見特定言之第六程序步驟)。 更一般言之，或換言之，固持力FH1 在接合期間之時點t1 處減小至特定言之使得第一基板自第一樣本固持器釋放之程度。 在一第八程序步驟中，前進接合波之傳播之重新或持續監測特定言之藉由量測構件而發生。監測較佳在大於5 s、較佳大於10 s、仍更佳大於50 s、最佳大於75 s、最最佳大於90 s之一週期內追蹤接合波之前進及因此接合程序之前進。取代在一時間間隔內追蹤接合程序，亦可經由特定言之接合波之徑向位置量測接合波之追蹤。接合程序之追蹤發生特定言之直至接合波處於係基板直徑之至少0.3倍、較佳至少0.4倍、更佳至少0.5倍、最佳0.6倍、最最佳0.7倍之一徑向位置處。若接合前進之追蹤藉由遍及表面之電導率量測而係可能的，則接合前進亦可經由經接合或未經接合表面之百分比發生。根據本發明之接合前進之監測發生直至大於9%、較佳大於16%、仍更佳大於25%、最佳大於36%、最最佳大於49%之區域已接合。替代地，監測連續地發生。 程序順序之一控制較佳基於來自監測之經定義/經設定或可設定值(其處於前述值範圍內)而發生。由其產生接合波之前進及下一程序步驟之起始前之一第二等待時間。 在一第九程序步驟中，停止變形構件之應用。若變形構件係一銷，則撤回銷。若變形構件係一或多個噴嘴，則中斷流體流。若變形構件係電場及/或磁場，則關閉電場及/或磁場。第九程序步驟起始於特定言之量測構件之此等參數之一者達到一經定義/經設定或可設定值之一時點(參見特定言之第八程序步驟)。 在一第十程序步驟中，前進接合波之傳播之重新或持續監測發生。監測較佳在大於5 s、較佳大於10 s、仍更佳大於50 s、最佳大於75 s、最最佳大於90 s之一週期內追蹤接合波之前進及因此接合程序之前進。取代在一時間間隔內追蹤接合程序，亦可經由特定言之接合波之徑向位置指示接合波之追蹤。接合程序之追蹤發生特定言之直至接合波處於係基板直徑之至少0.6倍、較佳至少0.7倍、更佳至少0.8倍、最佳0.9倍之一徑向位置處。若基板具有一邊緣輪廓，則無法遵循接合程序之追蹤直至最外邊緣，此係因為約3 mm至5 mm由於邊緣輪廓而未接合。若接合前進之追蹤藉由遍及表面之電導率量測而係可能的，則接合前進亦可接著經由經接合或未經接合表面之百分比發生。根據本發明之接合前進之監測發生直至大於36%、較佳大於49%、仍更佳大於64%、最佳大於81%、最最佳大於100%之區域已接合。替代地，監測連續地發生。 程序順序之一控制較佳基於來自監測之經定義/經設定或可設定值(其處於前述值範圍內)而發生。由其產生接合波之前進及下一程序步驟之起始前之一第三等待時間。 下文再現第一實施例之一程序順序之一實例： - 基板之裝載 - 使銷與晶圓進行接觸(晶圓上之力，100 mN)，而未開始接合 - 兩個晶圓朝向彼此相對接近(間隔40 µm至200 µm) - 將力施加於晶圓上以起始兩個基板之間之一熔合接合(力1500 mN至2800 mN) - 加熱之停用 - 等待直至接合波已傳播得足夠遠(通常1 s至5 s) - 等待時間1 - 頂部晶圓固持真空(特定言之同時兩個區域)之關閉(排氣) - 等待直至接合波已傳播得更遠(特定言之2 s至15 s) - 等待時間3 - 撤回銷 - 等待直至接合波已完全傳播(特定言之5 s至90 s) - 等待時間4 可藉由上文所描述之一般技術教示概括個別程序步驟。根據本發明之第二實施例之程序 根據第二實施例之程序從第一程序步驟至(且包含)第七程序步驟對應於第一實施例。 在一第八程序步驟中，固持力之減小或下部第二樣本固持器之固定構件之關閉發生。將亦可設想，下部第二基板藉由固定之一有目標移除而釋放。尤其在包括複數個可個別控制之真空軌之真空固定構件之情況中，固定之有目標移除較佳藉由真空特定言之自中心至邊緣之一連續移除而發生。根據本發明之第八程序步驟係用於減少「跳動」誤差之一重要程序。藉由固持力之減小或下部第二樣本固持器之固定構件之關閉，根據本發明，下部/第二基板能夠適於上部第一基板。固定之移除導致(可以說)將限制接合之程序之一額外(數學-機械)邊界條件之移除。 更一般言之，或換言之，固持力FH2 在接合期間之時點t2 處減小至特定言之使得第二基板能夠在第二樣本固持器上變形之程度。 一第九程序步驟對應於第一實施例之第八程序步驟。 在根據本發明之一第十程序步驟中，第二(特定言之已部分接合之)基板再次固定於下部第二樣本固持器上。根據本發明之第十程序步驟亦係用於減少「跳動」誤差之一重要程序。藉由一重新固定，特定言之固持真空之一重新接通，接合之進程再次受到(數學-機械)邊界條件之限制。 更一般言之，或換言之，固持力FH2 在時點t4 處，特定言之在接合之後增大。 一第十一程序步驟對應於根據第一實施例之第九程序步驟且一第十二程序步驟對應於根據第一實施例之第十程序步驟。 在根據本發明之一極特殊實施例中，根據程序步驟8之固定構件之關閉及根據程序步驟10之固定構件之重新接通可在接合程序完成之前重複若干次。特定言之，甚至可能以一位置決定之方式實行關閉及重新固定。此根據本發明主要運用揭示內容中已提及之可個別控制之真空軌或真空段起作用。因此，在多數理想情況中，實行下部/第二基板之一位置決定及/或時間決定之移除或固定。 下文再現第二實施例之程序順序之一實例： - 基板之裝載 - 使銷(變形構件)與晶圓進行接觸(特定言之晶圓上之力為100 mN)，而未開始接合 - 銷力1 - 兩個晶圓朝向彼此相對接近(特定言之，間隔40 µm至200 µm) - 間隔1 - 按壓晶圓以起始兩個基板之間之一熔合接合(特定言之力1500 mN至2800 mN) - 銷力2 - 加熱之停用 - 等待直至接合波已傳播得足夠遠(特定言之1 s至5 s) - 等待時間1 - 上部晶圓之固持真空(特定言之同時兩個區域)之關閉(排氣) - 下部晶圓之固持真空之關閉(排氣) - 等待直至接合波已傳播得更遠(特定言之2 s至15 s) - 等待時間3 -下部晶圓之固持真空之接通 - 真空1 - 撤回銷 - 等待直至接合波已完全傳播(特定言之5s至90s) - 等待時間4 可藉由上文所描述之一般技術教示概括個別程序步驟。根據本發明之第三實施例之程序 根據第三實施例之程序從第一程序步驟至(且包含)第九程序步驟對應於第二實施例。在第九程序步驟中，參數較佳經設定為比第二實施例中低10%至40%。在第三實施例中，第十程序步驟前之等待時間因此縮短，其中引入一額外等待時間或分割第二等待時間。 在根據本發明之一第十程序步驟中，下部第二樣本固持器與放置於其上實際上未固定之下部/第二基板之間之空間之通風在一經定義壓力下發生。在此，壓力被理解為意指絕對壓力。1巴之一絕對壓力對應於一大氣壓。因此為了實行根據本發明之程序，腔室必須先經抽空且接著對大氣敞開，即，通風。因此促進基板之自由移動，使得進一步最小化相對於第一基板之變形。壓力特定言之總計在1毫巴與1000毫巴之間、較佳在2.5毫巴與800毫巴之間、仍更佳在5毫巴與600毫巴之間、最佳在7.5毫巴與400毫巴之間、最最佳在10毫巴與200毫巴之間。在根據本發明之進一步實施例中，可設想根據本發明之實施例在大氣壓下發生直至所提及之第十程序步驟且之後藉由一壓縮機在腔室中產生一過壓力。此情況中之壓力特定言之在1巴與3巴之間、較佳在1巴與2.5巴之間、仍更佳在1巴與2巴之間、最佳在1巴與1.5巴之間、最最佳在1巴與1.2巴之間。 在一第八程序步驟中，特定言之前進接合波之傳播之重新或持續監測藉由量測構件而發生。監測在大於1 s、較佳大於2 s、仍更佳大於5 s、最佳大於10 s、最最佳大於15 s之一週期內追蹤接合波之前進及因此接合程序之進程。取代在一時間間隔內追蹤接合程序，亦可經由特定言之接合波之徑向位置指示接合波之追蹤。接合程序之追蹤發生直至接合波處於係基板直徑之至少0.3倍、較佳至少0.4倍、更佳至少0.5倍、最佳0.6倍、最最佳0.7倍之一徑向位置處。若接合進程之追蹤將可藉由遍及表面之電導率量測而量測，則接合進程亦可經由經接合或未經接合表面之百分比發生。根據本發明之接合進程之監測發生直至大於9%、較佳大於16%、仍更佳大於25%、最佳大於36%、最最佳大於49%之區域已接合。替代地，監測連續地發生。 程序順序之一控制較佳基於來自監測之經定義/經設定或可設定值(其處於前述值範圍內)而發生。由其產生接合波之前進及下一程序步驟之起始前之一第一等待時間。 在根據本發明之一第十二程序步驟中，第二(特定言之已部分接合之)基板再次固定於下部第二樣本固持器上。 更一般言之，或換言之，固持力FH2 在時點t4 處，特定言之在接合之後增大。 一第十三程序步驟對應於第一實施例之第九程序步驟且一第十四程序步驟對應於第一實施例之第十程序步驟。 下文再現第三實施例之一程序順序之一實例： - 基板之裝載 - 使銷與晶圓進行接觸(特定言之晶圓上之力為100 mN)，而未開始接合 - 銷力1 - 兩個晶圓朝向彼此相對接近(特定言之，間隔40 µm至200 µm) - 間隔1 - 按壓晶圓以起始兩個基板之間之一熔合接合(特定言之力1500 mN至2800 mN) - 銷力2 - 加熱之停用 - 等待直至接合波已傳播得足夠遠(特定言之1 s至5 s) - 等待時間1 - 上部晶圓之固持真空(特定言之同時兩個區域)之關閉(排氣) - 下部晶圓之固持真空之關閉(排氣) - 等待直至接合波已傳播得更遠(特定言之1 s至10 s) - 等待時間2 - 使下部晶圓與卡盤(下部樣本固持器)之間之容積在一經定義壓力(特定言之10毫巴至200毫巴)下通風達一經定義週期 - 壓力1 - 等待直至接合波已傳播得很遠(特定言之2 s至15 s) - 等待時間3 - 下部晶圓之固持真空之接通 - 真空1 - 撤回銷 - 等待直至接合波已完全傳播(特定言之5 s至90 s) - 等待時間4。 可藉由上文所描述之一般技術教示概括個別程序步驟。後處理 可特定言之在進一步程序模組中繼續所描述之程序。 在一第一可設想之繼續中，可特定言之在一度量模組中研究所製造之基板堆疊。研究主要包括接合介面之量測以用於以下項之判定： • 對準誤差，特定言之 ○ 整體對準誤差及/或 ○ 跳動誤差及/或 • 缺陷，特定言之 ○ 空隙及/或 ○ 氣泡及/或 ○ 裂紋 若基板堆疊之檢測揭露不可容忍的誤差，則較佳再次分離基板堆疊。分離較佳使用已在公開案EP 2697823B1及WO2013/091714A1中揭示之程序及設備發生。在此方面對其等作出參考。接合介面之研究特定言之在進一步熱處理之前發生。 在一第二可設想繼續中，熱處理所製造之基板堆疊。熱處理導致特定言之基板堆疊之基板之間之所產生接合之一強化。熱處理特定言之在高於25°C、較佳高於100°C、更佳高於250°C、最佳高於500°C、最最佳高於750°C之一溫度下發生。該溫度本質上對應於加熱溫度TH 。所產生之接合強度特定言之大於1.0 J/m2 、較佳大於1.5 J/m2 、更佳大於2.0 J/m2 、最最佳大於2.5 J/m2 。熱處理較佳在真空下發生。真空壓力特定言之小於1巴、較佳小於800毫巴、仍更佳小於10-3 毫巴、最佳小於10-5 毫巴、最最佳小於10-8 毫巴。 然而亦可設想，熱處理在一保護性氣體氛圍中實行。此在所用之保護性氣體促進熱傳導時尤其有利。保護性氣體之導熱性特定言之大於0 W/(m*K)、較佳大於0.01 W/(m*K)、更佳大於0.1 W/(m*K)、最佳大於1 W/(m*K)。氦之導熱性在例如約0.15 W/(m*K)與0.16 W/(m*K)之間。保護性氣體係特定言之： • 稀有氣體，特定言之氦氣、氖氣、氬氣、氪氣及/或氙氣 • 分子氣體，特定言之二氧化碳及/或氮氣 • 前述氣體之任何組合 基板較佳具有近似相等的直徑D1、D2，該等直徑彼此偏差特定言之達小於5 mm、較佳小於3 mm、仍更佳小於1 mm。 根據本發明之進一步，特定言之獨立態樣，變形藉由機械致動構件及/或藉由第一及/或第二固持裝置之溫度控制而發生。根據本發明之變形可由於第一基板及/或第二基板唯一地固定於第一及/或第二固持面處之側壁區域中之事實而更容易實施。 根據本發明之程序之結果取決於可直接歸因於基板或環境之多個物理參數。在揭示內容之下文文字中，描述最重要參數及其等對「跳動」誤差之影響。參數大致分成單一參數及成對參數。一單一參數無法指派至一對稱側，特定言之無法指派至一基板。一成對參數可在一對稱側(特定言之一第一基板)上具有與各自相對對稱側(特定言之一第二基板)上不同之一值。存在一第一上部對稱側及一第二下部對稱側。一單一參數之一實例係接合波速度v或氣體(混合物)壓力p。一成對參數之一實例係基板厚度d1及d2。 當下文文字描述一成對參數對接合結果之影響時，假設：除非另有說明，否則各成對參數之全部其他值較佳係相同的。藉由實例方式提及下文實例。當描述兩個不同基板厚度d1及d2對接合結果之影響時，假設兩個基板之兩個彈性模數E1及E2係相同的。 目的係藉由一最佳計算及/或經驗判定(特定言之時間相依)之彎折線(bending line)而最小化或完全消除「跳動」誤差。彎折線被理解為意指一維函數之對稱性降低的表示，其依據位置座標(特定言之一徑向座標)映射一基板之表面位置(基板表面)。對稱性降低意指：由於兩個基板之徑向對稱之對稱性，一維彎折線之計算足以容許得出關於基板彼此之二維接觸(其產生提及之最小或經完全消除之「跳動」誤差)之結論。簡言之，一基板之彎折線可被描述為特定言之面向接合介面之基板表面。第一基板之彎折線之描述較佳類似地適用於第二基板。 根據本發明，彎折線(即基板表面)尤其受下文參數之一或多者之決定性影響。 基板厚度d1、d2藉由體積V1及V2及密度p1、p2與兩個基板之質量m1、m2相關聯且因此與兩個基板之重力G1、G2相關聯。第一基板之重力G1在第二下部基板之方向上對第一上部基板之加速行為具有一直接影響。當關閉下部固定構件時，重力G2係第二下部基板之慣性力之一量度及因此第二下部基板沿接合波朝向第一上部基板移動或固持至第一上部基板或保持放置於第一上部基板上之努力之一量度。 彈性模數E1、E2係基板之剛度之一量度。其等對彎折線起決定性作用且因此亦定義函數，可在該函數的幫助下描述基板朝向彼此移動之方式。 力F1及F2對兩個基板(特定言之同心)接合在一起之區域具有影響。由於在理想情況中僅存在一點狀接觸，所以必須始終假設兩個基板之接觸在一中心區域處發生。區域之大小由力F1及F2決定性判定。接觸區域之大小對於邊界條件係決定性的。 基板之整體熱膨脹狀態可受兩個基板之溫度T1、T2影響。根據本發明，因此可相對於一參考溫度確認基板藉由熱膨脹而變形之程度。因此，上部及/或下部基板之正確溫度調節係儘可能正確及完全之「跳動」補償之一本質態樣。兩個基板之溫度可較佳不同地設定。特定言之設定溫度，使得基板處於一膨脹狀態中，在該膨脹狀態中，待接合在一起之結構彼此重合，即，「跳動」誤差消失(假設歸因於上文已提及之參數，一額外「跳動」誤差未在接合期間出現)。此所需要之溫度可藉由量測構件及/或經驗判定。 氣體(混合物)壓力p影響大氣對抗基板朝向彼此移動所呈現之阻力。氣體(混合物)壓力可施加對接合波速度v之一直接影響。在此方面對公開案WO2014191033 A1作出參考。 固持力FH1 、FH2 主要用於在實際接合程序之前固定基板。固持力FH1 係用於程序步驟1至(包含) 6之一邊界條件，但在固定構件關閉時失去判定彎折線之一邊界條件之影響。同樣地，固持力FH2 僅用作一主動下部固定之時點之一邊界條件。因此，相應地必須最晚從程序步驟7制定新的條件用於彈性-理論計算。 初始曲率半徑r10 、r20 係基板在根據本發明之程序之前之初始半徑。其等係位置之函數，但特定言之相對於位置恆定。在根據本發明之一特定第一實施例中，第二下部基板之初始曲率半徑r10 無限大，此係因為第二下部基板在根據本發明之程序之開始處平坦放置。在根據本發明之進一步特定第二實施例中，第二下部基板之初始曲率半徑r10 係對應於一恆定外凸或內凹曲率之一有限正或負常數。在此情況中，在根據本發明之程序之開始時存在呈外凸或內凹彎曲之一形狀之第二下部基板。一此樣本固持器描述於公開案WO2014191033A1中，在此方面對其作出參考。特定言之，至少第二下部基板之初始曲率半徑r10 對應於第二基板放置於其上之第二下部樣本固持器之表面之一樣本固持器曲率半徑。 兩個基板沿接合波之基板曲率半徑r1、r2係考慮所述參數之彈性-理論方程式之解之一結果。其等特定言之係位置及時間之函數。 接合波速度係前述參數之一結果。
藉由圖中之相同參考數字標示相同組件及具有相同功能之組件。 圖1a展示一第一程序步驟，其中一第一(特定言之上部)基板2已固定至一第一(特定言之上部)樣本固持器1之一樣本固持器表面1o。固定藉由固定構件3運用一固持力FH1 發生。 第一樣本固持器1具有特定言之一中心貫通開口，特定言之內孔4。貫通開口用來穿過用於使第一基板2變形之一變形構件6。 在此處所示之一有利實施例中，第一樣本固持器1包括孔5，透過該孔，接合進程之一觀察可藉由量測構件發生。孔5較佳係一長形銑削出的部分。 一第二基板2’裝載且固定於一第二(特定言之下部)樣本固持器1’上。固定藉由固定構件3’運用一固持力FH2 發生。 固定構件3、3’較佳係真空固定構件。 樣本固持器1、1’特定言之包括加熱11 (加熱構件)。為了更清楚繪示起見，在圖中，僅在第二下部樣本固持器1’中圖形表示加熱11。 描述或影響基板2、2’之性質之全部所述參數或力通常係位置及/或時間之函數。 提及兩個基板2、2’之溫度T1及T2作為一參數之一實例。溫度T1及T2通常可分別係位置相依的，出於此原因溫度梯度存在。在此情況中，適宜將溫度指示為位置及/或時間之顯函數。提及兩個重力G1及G2作為一力之一實例。在圖中，其等表示作用於基板2、2’上之總重力。然而，熟習此項技術者非常清楚兩個基板2、2’可分成無限小(尺寸)部分dm且重力之影響可與此等尺寸部分dm之各者有關。因此，重力通常應被指示為位置及/或時間之一函數。 類似考慮適用於全部其他參數及/或力。 圖1b展示根據本發明之一第二程序步驟，其中變形構件6，特定言之一銷將一壓力施加於第一基板2之一背側2i上以引起第一基板2之一變形。第一基板2之變形運用一第一力F1 發生。 在根據圖1c之一程序步驟中，兩個樣本固持器1、1’及因此兩個基板2、2’朝向彼此之一相對接近發生直至一經定義間隔。接近亦可在第二程序步驟期間或之前發生。 在根據圖1d之一程序步驟中，接合(特定言之一預接合)之起始運用一第二力F2 發生。第二力F2 提供兩個基板2、2’之進一步特定言之無限小的撓曲及進一步接近且最終在一接觸點7處接觸。 一接合波(更準確地一接合波波前8)特定言之以一徑向對稱方式(較佳同心地)依一接合波速度v從接觸點7開始傳播。在進一步程序步驟之過程中，接合波速度v可改變，使得接合波速度v可經定義為位置(或時間)之一函數。接合波速度v可受各種度量影響。 在根據圖1e之進一步程序步驟中，第一及/或第二樣本固持器1、1’之加熱11關閉且第一及/或第二基板2、2’之進一步加熱因此中斷。在根據圖1f之進一步程序步驟中，接合波波前8之監測在量測構件9(特定言之至少一個光學系統，較佳一紅外線光學系統)之幫助下發生。透過(至少一個-該數目較佳對應於光學系統之數目)孔5，量測構件9可偵測第一基板2之基板背側2i、更佳兩個基板2、2’之間之接合介面，及因此接合波波前8。接合介面之偵測特定言之在量測構件9處發生，該量測構件9對可穿透兩個基板2、2’而無顯著弱化之電磁輻射敏感。一光源較佳定位於樣本固持器1’上方及/或下方及/或內側，其中之電磁輻射照射及/或照亮穿過樣本固持器1’及/或基板2、2’且可由量測構件9偵測。因此獲得之影像較佳係黑白影像。亮度差允許從未經接合區域明確識別經接合區域。兩個區域之間之過渡區域係接合波。藉由此一量測，可特定言之判定接合波波前8之位置及因此亦(尤其針對複數個此位置)判定接合波速度v。 圖1g展示進一步第七程序步驟，其中第一樣本固持器1之固定構件3因至少減小固持力FH1 之事實而釋放。若固定構件3係一真空固定構件、更佳具有複數個可個別控制之真空段(運用複數個固持力FH1 )之一真空固定構件，則釋放藉由從內側向外之真空段的目標關閉(或固持力/若干固持力FH1 之減小)而特定言之從內側向外發生。 圖1h展示進一步程序步驟，其中在自第一基板固持器1釋放之後藉由量測構件9監測接合波波前8。 圖1i展示進一步程序步驟，其中中斷變形構件6於第一基板2上之作用。若變形構件6係一機械變形構件，特定言之一銷，則中斷藉由一撤回而發生。當使用噴嘴時，中斷藉由關閉流體流而發生。在電場及/或磁場之情況中，中斷藉由關閉該等場而發生。 圖1j展示進一步程序步驟，在該程序步驟之後，兩個基板2、2’完全接合在一起。特定言之，接合波波前8之進一步監測(不再描繪，此係因為在此程序狀態中，接合已完成)在此程序步驟中在量測構件9之幫助下發生直至接合結束，此時完成由第一基板2及第二基板2’形成之一基板堆疊10。 圖2展示一可選程序步驟，其中特定言之在根據圖1g之程序步驟之後，第二下部樣本固持器1’之第二下部固定構件3’之固持力FH2 之減小發生。特定言之，將固持力FH2 減小至0，即，停用固定。此之影響特定言之在於：第二基板2’可在特定言之沿下部樣本固持器表面1o’之側向方向上無阻礙地移動。 在進一步有利實施例中，沿接合波波前8將第二基板2’提升至使得其自第二下部樣本固持器1’特定言之局部地提升之一程度。此藉由特定言之自第二樣板固持器1’向第二基板2’施加壓力而引起。 重力G2在整個接合程序內對抗第二基板2’之抬升且因此亦影響兩個基板2、2’之接觸及因此「跳動」。 圖3展示根據本發明之一可選程序步驟，其中根據本發明之程序繼續進行之腔室在完全接合之基板堆疊10之產生之前通風。通風特定言之用來控制前進的接合波波前8。施加一影響之可能方式之一精確描述揭示於公開案WO2014/191033A1中，在此方面對其作出參考。通風運用一氣體或氣體混合物而發生。特定言之，通風藉由使一閥敞開至環境大氣，使得腔室運用環境氣體(混合物)通風而發生。亦可設想，運用一氣體或氣體混合物而使腔室經受一過壓力，而非通風至環境大氣。 圖4展示由複數個參數定義之兩個基板2、2’之一圖示(未按比例)。基板表面2o、2o’在一經定義時點分別對應於第一上部基板2及第二下部基板2’之彎折線。其等由前述參數決定性定義。其等形狀在根據本發明之接合程序期間依據時間而改變。
1、1’‧‧‧樣本固持器1o、1o’‧‧‧樣本固持器表面2、2’‧‧‧基板2o、2o’‧‧‧基板表面2i‧‧‧基板背側2s、2s’‧‧‧側邊緣3、3’‧‧‧固定構件4‧‧‧內孔5‧‧‧孔6‧‧‧變形構件7‧‧‧接觸點8‧‧‧接合波波前9‧‧‧量測構件10‧‧‧基板堆疊11‧‧‧加熱20‧‧‧接合起始點F1、F2‧‧‧力FH1、FH2‧‧‧固持力v‧‧‧接合波速度T1、T2‧‧‧基板溫度E1、E2‧‧‧基板彈性模數d1、d2‧‧‧基板厚度V1、V2‧‧‧基板體積m1、m2‧‧‧基板質量p1、p2‧‧‧基板密度G1、G2‧‧‧基板重力r1、r2‧‧‧基板曲率半徑r10、r20‧‧‧初始基板曲率半徑D‧‧‧基板邊緣間隔p‧‧‧氣體(混合物)壓力
本發明之進一步優點、特徵及細節自實施例之較佳實例之下文描述且在圖式之幫助下體現。在圖式中： 圖1a展示根據本發明之一方法之一第一實施例之一第一程序步驟之一圖形剖面圖(未按真實比例)， 圖1b展示一第二程序步驟之一圖形剖面圖(未按真實比例)， 圖1c展示一第三程序步驟之一圖形剖面圖(未按真實比例)， 圖1d展示一第四程序步驟之一圖形剖面圖(未按真實比例)， 圖1e展示一第五程序步驟之一圖形剖面圖(未按真實比例)， 圖1f展示一第六程序步驟之一圖形剖面圖(未按真實比例)， 圖1g展示一第七程序步驟之一圖形剖面圖(未按真實比例)， 圖1h展示一第八程序步驟之一圖形剖面圖(未按真實比例)， 圖1i展示一第九程序步驟之一圖形剖面圖(未按真實比例)， 圖1j展示一第十程序步驟之一圖形剖面圖(未按真實比例)， 圖2展示根據本發明之一方法之一第三實施例之一額外程序步驟之一圖形剖面圖(未按真實比例)， 圖3展示一可選額外程序步驟之一圖形剖面圖(未按真實比例)及 圖4展示兩個基板之一圖形剖面圖(未按真實比例)。
1‧‧‧第一樣本固持器
1’‧‧‧第二樣本固持器
2‧‧‧第一基板
2’‧‧‧第二基板
7‧‧‧接觸點
8‧‧‧接合波波前
F2‧‧‧力
FH1‧‧‧固持力
FH2‧‧‧固持力
v‧‧‧接合波速度

Claims (7)

  1. 一種運用以下步驟以下列順序使一第一基板(2)與一第二基板(2’)接合於該等基板(2、2’)之接觸面(2o、2o’)處之方法：運用一固持力FH1將該第一基板(2)固持至一第一樣本固持器(1)之一第一樣本固持器表面(1o)且運用一固持力FH2將該第二基板(2’)固持至一第二樣本固持器(1’)之一第二樣本固持器表面(1o’)，使該等接觸面(2o、2o’)在一接合起始點(20)處接觸且將至少該第二樣本固持器表面(1o’)加熱至一加熱溫度，沿自該接合起始點(20)延伸至該等基板(2、2’)之側邊緣(2s、2s’)之一接合波接合該第一基板(2)與該第二基板(2’)，其特徵為在該接合期間加熱溫度在該第二樣本固持器表面(1o’)處降低。
  2. 如請求項1之方法，其中加熱溫度TH之降低取決於該接合波之過程，特定言之藉由關閉一加熱而發生。
  3. 如請求項1或2之方法，其中該接合波之該過程至少由量測構件逐個剖面地偵測。
  4. 如請求項1或2之方法，其中在該接合期間，固持力FH1在一時點t1處減小至特定言之使得該第一基板(2)自該第一樣本固持器(1)釋放之一程度。
  5. 如請求項1或2之方法，其中在該接合期間，固持力FH2在一時點t2處減小至特定言之使得該第二樣本固持器(1’)上之該第二基板(2’)能夠沿該第二樣本固持器表面(1o’)變形之一程度。
  6. 如請求項1或2之方法，其中在一時間t3點處運用特定言之在10毫巴與500毫巴之間、較佳在10毫巴與200毫巴之間之一過壓力使該第二基板(2’)自該第二樣本固持器表面(1o’)通風。
  7. 如請求項1或2之方法，其中固持力FH2在一時點t4處，特定言之在該接合之後增大。
TW106105155A 2016-02-16 2017-02-16 接合基板之方法 TWI771288B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/EP2016/053270 2016-02-16
PCT/EP2016/053270 WO2017140348A1 (de) 2016-02-16 2016-02-16 Verfahren zum bonden von substraten

Publications (2)

Publication Number Publication Date
TW201739562A TW201739562A (zh) 2017-11-16
TWI771288B true TWI771288B (zh) 2022-07-21

Family

ID=55404708

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106105155A TWI771288B (zh) 2016-02-16 2017-02-16 接合基板之方法
TW111122517A TWI814450B (zh) 2016-02-16 2017-02-16 接合基板之方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111122517A TWI814450B (zh) 2016-02-16 2017-02-16 接合基板之方法

Country Status (8)

Country Link
US (7) US10109487B2 (zh)
EP (2) EP3382744A1 (zh)
JP (1) JP6789930B2 (zh)
KR (5) KR102397577B1 (zh)
CN (7) CN114334624A (zh)
SG (1) SG11201702778YA (zh)
TW (2) TWI771288B (zh)
WO (1) WO2017140348A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4036956A1 (de) 2016-03-22 2022-08-03 EV Group E. Thallner GmbH Vorrichtung zum bonden von substraten
TW202305871A (zh) * 2016-11-16 2023-02-01 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US11791299B2 (en) 2017-11-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer (RDL) layouts for integrated circuits
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10497667B2 (en) 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
AT15801U3 (de) * 2017-09-29 2019-03-15 Ev Group E Thallner Gmbh Verfahren und Vorrichtung zur Vermessung einer Bondwelle
DE102018130073A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
SG11201911800XA (en) * 2019-01-18 2020-08-28 Ev Group E Thallner Gmbh Measuring device and method for determining the course of a bonding wave
KR102664425B1 (ko) * 2019-03-18 2024-05-14 삼성디스플레이 주식회사 합착 장치 및 이를 이용한 기판의 합착 방법
CN110289222B (zh) * 2019-05-08 2021-11-16 武汉新芯集成电路制造有限公司 一种键合设备、键合波的检测方法及系统
KR102566141B1 (ko) 2019-07-02 2023-08-11 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치
KR20210039661A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 기판 본딩 장치
CN115668060A (zh) * 2020-05-26 2023-01-31 Asml荷兰有限公司 用于优化采样方案的方法和相关设备
CN112038220B (zh) * 2020-08-31 2023-02-03 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法
WO2022181655A1 (ja) * 2021-02-26 2022-09-01 ボンドテック株式会社 接合方法、基板接合装置および基板接合システム
KR102573094B1 (ko) * 2021-05-11 2023-09-01 정라파엘 다이 본딩 방법
KR102575887B1 (ko) * 2021-05-11 2023-09-08 정라파엘 본딩 방법
WO2024046577A1 (de) * 2022-09-02 2024-03-07 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum beeinflussen einer bondwelle beim bonden

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650415A (zh) * 2002-04-30 2005-08-03 东丽工程株式会社 粘附方法及其装置
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
JP2011200933A (ja) * 2010-03-26 2011-10-13 Panasonic Electric Works Co Ltd 接合方法
JP2013120901A (ja) * 2011-12-08 2013-06-17 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
TW201513172A (zh) * 2013-05-29 2015-04-01 Ｅｖ集團Ｅ塔那有限公司 用以接合基板之裝置及方法
TW201534476A (zh) * 2014-02-03 2015-09-16 Ev Group E Thallner Gmbh 用於接合基板之方法及裝置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
US7479441B2 (en) * 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
JP5493290B2 (ja) * 2008-05-07 2014-05-14 パナソニック株式会社 電子部品パッケージ
US20110168317A1 (en) 2010-01-12 2011-07-14 Fujifilm Corporation Controlled Bond Wave Over Patterned Wafer
JP2011205074A (ja) 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
JP5549339B2 (ja) 2010-04-12 2014-07-16 株式会社ニコン 基板相対位置検出方法、積層デバイス製造方法および検出装置
FR2961630B1 (fr) * 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2965398B1 (fr) 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
EP2463892B1 (de) 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
WO2012079597A1 (de) 2010-12-14 2012-06-21 Ev Group E. Thallner Gmbh Aufnahmeeinrichtung zur aufnahme und halterung eines wafers
KR101849443B1 (ko) 2010-12-20 2018-04-16 에베 그룹 에. 탈너 게엠베하 웨이퍼의 장착을 위한 수용 수단
JP2012156163A (ja) 2011-01-21 2012-08-16 Toshiba Corp 半導体製造装置
JP2012191307A (ja) 2011-03-09 2012-10-04 Toshiba Corp 無線通信システム、通信方法及びプログラム
JP2012191037A (ja) 2011-03-11 2012-10-04 Shibaura Mechatronics Corp 基板貼り合わせ装置および基板貼り合わせ方法
KR20150108428A (ko) 2011-04-11 2015-09-25 에베 그룹 에. 탈너 게엠베하 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법
WO2013023708A1 (de) * 2011-08-12 2013-02-21 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten
KR102355643B1 (ko) 2011-12-22 2022-01-25 에베 그룹 에. 탈너 게엠베하 가요성 기판 홀더, 제1 기판을 분리하기 위한 장치 및 방법
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
JP5624594B2 (ja) * 2012-09-24 2014-11-12 株式会社東芝 表示装置の製造装置及び表示装置の製造方法
JP6501447B2 (ja) 2013-03-26 2019-04-17 芝浦メカトロニクス株式会社 貼合装置および貼合基板の製造方法
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
US9576827B2 (en) * 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
FR3022178B1 (fr) * 2014-06-12 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct
DE102016108247A1 (de) 2016-05-03 2017-11-09 SMR Patents S.à.r.l. Reinigungssystem für eine Kameralinse

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650415A (zh) * 2002-04-30 2005-08-03 东丽工程株式会社 粘附方法及其装置
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
JP2011200933A (ja) * 2010-03-26 2011-10-13 Panasonic Electric Works Co Ltd 接合方法
JP2013120901A (ja) * 2011-12-08 2013-06-17 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
TW201513172A (zh) * 2013-05-29 2015-04-01 Ｅｖ集團Ｅ塔那有限公司 用以接合基板之裝置及方法
TW201534476A (zh) * 2014-02-03 2015-09-16 Ev Group E Thallner Gmbh 用於接合基板之方法及裝置

Also Published As

Publication number Publication date
TW201739562A (zh) 2017-11-16
US11527410B2 (en) 2022-12-13
US20220130674A1 (en) 2022-04-28
SG11201702778YA (en) 2017-09-28
CN114334625A (zh) 2022-04-12
KR20210125592A (ko) 2021-10-18
KR102397577B1 (ko) 2022-05-12
US20180076037A1 (en) 2018-03-15
US20200335341A1 (en) 2020-10-22
KR102263285B1 (ko) 2021-06-10
US10504730B2 (en) 2019-12-10
US20200219726A1 (en) 2020-07-09
US10109487B2 (en) 2018-10-23
CN114334624A (zh) 2022-04-12
KR20210069128A (ko) 2021-06-10
US11251045B2 (en) 2022-02-15
TW202238799A (zh) 2022-10-01
CN114300347A (zh) 2022-04-08
TWI814450B (zh) 2023-09-01
CN108028180A (zh) 2018-05-11
CN114334626A (zh) 2022-04-12
CN114334623A (zh) 2022-04-12
JP2019511830A (ja) 2019-04-25
US10636662B2 (en) 2020-04-28
JP6789930B2 (ja) 2020-11-25
US20210074544A1 (en) 2021-03-11
EP3227907B1 (de) 2018-05-23
EP3227907A1 (de) 2017-10-11
KR20230133405A (ko) 2023-09-19
US10861699B2 (en) 2020-12-08
US20200066529A1 (en) 2020-02-27
KR20180116107A (ko) 2018-10-24
US20190019677A1 (en) 2019-01-17
WO2017140348A1 (de) 2017-08-24
US10748770B2 (en) 2020-08-18
TW202333274A (zh) 2023-08-16
KR102365284B1 (ko) 2022-02-18
CN114300346A (zh) 2022-04-08
KR20220025929A (ko) 2022-03-03
CN108028180B (zh) 2022-01-28
EP3382744A1 (de) 2018-10-03

Similar Documents

Publication Publication Date Title
TWI771288B (zh) 接合基板之方法
TWI712074B (zh) 用以接合基板之裝置及方法
TWI836959B (zh) 接合基板之裝置及方法
JP7024040B2 (ja) 基板をボンディングする方法
JP7321309B2 (ja) 基板をボンディングする方法
JP2017188573A (ja) 陽極接合冶具及び陽極接合冶具を用いた仮固定方法