KR102566141B1 - 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치 - Google Patents

웨이퍼 본딩 방법 및 웨이퍼 본딩 장치 Download PDF

Info

Publication number
KR102566141B1
KR102566141B1 KR1020190079283A KR20190079283A KR102566141B1 KR 102566141 B1 KR102566141 B1 KR 102566141B1 KR 1020190079283 A KR1020190079283 A KR 1020190079283A KR 20190079283 A KR20190079283 A KR 20190079283A KR 102566141 B1 KR102566141 B1 KR 102566141B1
Authority
KR
South Korea
Prior art keywords
wafer
push rod
bonding
stage
upper stage
Prior art date
Application number
KR1020190079283A
Other languages
English (en)
Other versions
KR20210003461A (ko
Inventor
임경빈
윤현준
조광희
이제원
한민수
김준형
석승대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190079283A priority Critical patent/KR102566141B1/ko
Priority to US16/747,783 priority patent/US11443965B2/en
Priority to CN202010630336.1A priority patent/CN112185850A/zh
Publication of KR20210003461A publication Critical patent/KR20210003461A/ko
Application granted granted Critical
Publication of KR102566141B1 publication Critical patent/KR102566141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

웨이퍼 본딩 방법에 있어서, 서로 마주하는 하부 스테이지와 상부 스테이지 상에 제1 웨이퍼와 제2 웨이퍼를 각각 흡착시킨다. 상기 제1 웨이퍼의 중심 부분을 하부 푸시 로드로 가압하고 상기 제2 웨이퍼의 중심 부분을 상부 푸시 로드로 가압한다. 상기 제1 및 제2 웨이퍼들의 상기 중심 부분들부터 반경 방향으로 본딩을 진행시킨다. 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출한다. 상기 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 변화시킨다.

Description

웨이퍼 본딩 방법 및 웨이퍼 본딩 장치{WAFER TO WAFER BONDING METHOD AND WAFER TO WAFER BONDING APPARATUS}
본 발명은 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치에 관한 것이다. 보다 자세하게, 본 발명은 3차원 연결 구조를 갖는 반도체 장치를 제조하기 위하여 웨이퍼와 웨이퍼를 서로 본딩시키는 방법 및 이를 수행하기 위한 웨이퍼 본딩 장치에 관한 것이다.
CIS(CMOS Image Sensor), HBM(High Bandwidth Memory) 등의 제품 생산에 있어서 두 개의 웨이퍼들을 서로 본딩함으로써, 웨이퍼 당 수율을 향상시킬 수 있다. 이러한 웨이퍼 본딩 공정은 산소 플라즈마 처리(O2 plasma activation) 단계, 수화(hydration) 단계, 웨이퍼 정렬 단계, 웨이퍼 본딩 단계, 어닐링 단계 등으로 이루어져 있다. 상기 웨이퍼 본딩 단계에서, 웨이퍼의 중심 영역을 돌출시키도록 변형시킨 후에 중심 영역에서 가장자리 영역으로 본딩하므로, 웨이퍼들의 본딩이 진행하는 동안 자중에 의한 중력 등에 의해 상기 웨이퍼들의 접합점 근처에서의 곡률들이 서로 비대칭으로 변형되어 정렬 오차가 발생하는 문제점이 있다.
본 발명의 일 과제는 웨이퍼의 본딩 정밀도를 향상시키기 위한 웨이퍼 본딩 방법을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 웨이퍼 본딩 방법을 수행하기 위한 웨이퍼 본딩 장치를 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 방법에 있어서, 서로 마주하는 하부 스테이지와 상부 스테이지 상에 제1 웨이퍼와 제2 웨이퍼를 각각 흡착시킨다. 상기 제1 웨이퍼의 중심 부분을 하부 푸시 로드로 가압하고 상기 제2 웨이퍼의 중심 부분을 상부 푸시 로드로 가압한다. 상기 제1 및 제2 웨이퍼들의 상기 중심 부분들부터 반경 방향으로 본딩을 진행시킨다. 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출한다. 상기 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 변화시킨다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 방법에 있어서, 제1 감압 홀들이 형성된 제1 면을 갖는 하부 스테이지 및 상기 제1 면에 대향하여 제2 감압 홀들이 형성된 제2 면을 갖는 상부 스테이지를 제공한다. 상기 하부 스테이지의 상기 제1 면에 제1 웨이퍼를 흡착시키고 상기 상부 스테이지의 상기 제2 면에 제2 웨이퍼를 흡착시킨다. 상기 하부 스테이지의 중심 홀을 통해 상기 제1 웨이퍼의 중심 부분을 하부 푸시 로드로 가압하고 상기 상부 스테이지의 중심 홀을 통해 상기 제2 웨이퍼의 중심 부분을 상부 푸시 로드로 가압한다. 상기 제1 및 제2 웨이퍼들의 상기 중심 부분들부터 반경 방향으로 본딩을 진행시킨다. 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출한다. 상기 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율 및 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율 중 적어도 하나를 변화시킨다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 장치는 제1 면을 구비하고 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 복수 개의 제1 감압 홀들이 형성된 하부 스테이지, 상기 제1 면에 대향하는 제2 면을 구비하고 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 복수 개의 제2 감압 홀들이 형성된 상부 스테이지, 상기 하부 스테이지의 중심 영역에 형성된 제1 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제1 웨이퍼의 중심 영역을 가압하기 위한 하부 푸시 로드, 상기 상부 스테이지의 중심 영역에 형성된 제2 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드, 상기 하부 스테이지 및 상기 상부 스테이지 중 적어도 어느 하나에 형성된 측정 홀을 통해 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 측정하기 위한 위치 검출 센서, 및 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 로드의 돌출 길이의 비율 및 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율 중 적어도 하나를 변화시키도록 제어하는 제어부를 포함한다.
예시적인 실시예들에 따르면, 상부 웨이퍼와 하부 웨이퍼의 결합이 반경 반향으로 진행되는 동안 하부 푸시 로드와 상부 푸시 로드의 돌출 길이의 비율 또는 상기 하부 스테이지와 상기 상부 스테이지의 흡착 면적의 비율을 변화시킬 수 있다. 또한, 본딩 진행 위치에 따라 상기 하부 스테이지와 상기 상부 스테이지 사이의 거리를 변화시킬 수 있다.
이에 따라, 상기 상부 웨이퍼와 상기 하부 웨이퍼의 본딩이 진행하는 동안 상기 웨이퍼들의 접합점 근처에서의 곡률들이 대칭이 되도록 제어함으로써, 상기 웨이퍼들 사이의 정렬 오차를 최소화할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 웨이퍼 본딩 시스템을 나타내는 블록도이다.
도 2는 예시적인 실시예들에 따른 웨이퍼 본딩 장치를 나타내는 단면도이다.
도 3은 도 2의 웨이퍼 본딩 장치에서 웨이퍼 본딩 공정이 시작하는 단계를 나타내는 단면도이다.
도 4는 도 2의 웨이퍼 본딩 장치의 상부 스테이지를 나타내는 평면도이다.
도 5는 도 2의 웨이퍼 본딩 장치의 구동부들 및 제어부를 나타내는 블록도이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 웨이퍼 본딩 장치에서 제1 및 제2 웨이퍼들의 본딩 공정이 진행하는 과정을 나타내는 단면도들이다.
도 7은 예시적인 실시예들에 따른 본딩 진행에 따른 하부 푸시 로드와 상부 푸시 로드의 돌출 길이의 비율의 변화를 나타내는 그래프들이다.
도 8a 및 도 8b는 본딩 개시 시점에서의 하부 푸시 로드와 상부 푸시 로드의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다.
도 9a 및 도 9b는 본딩 진행 위치에서의 하부 푸시 로드와 상부 푸시 로드의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다.
도 10a는 예시적인 실시예들에 따른 본딩 진행에 따른 하부 스테이지의 위치를 나타내는 그래프이고, 도 10b는 예시적인 실시예들에 따른 본딩 진행에 따른 하부 푸시 로드와 상부 푸시 로드의 돌출 길이들을 나타내는 그래프들이다.
도 11은 본딩 진행 위치에서의 하부 스테이지와 상부 스테이지 사이의 간격을 나타내는 그래프이다.
도 12a 내지 도 12c는 본딩 진행 동안 상부 스테이지와 하부 스테이지의 흡착 면적의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다.
도 13은 예시적인 실시예들에 따른 웨이퍼 본딩 방법을 나타내는 순서도이다.
도 14는 도 13의 웨이퍼 본딩 방법을 나타내는 도면이다.
도 15는 도 13의 웨이퍼 본딩 방법에서의 본딩 단계를 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 웨이퍼 본딩 시스템을 나타내는 블록도이다.
도 1을 참조하면, 웨이퍼 본딩 시스템(10)은 클린 룸(20) 내에 배치되는 플라즈마 처리 장치(40)와 세정 장치(50)와 같은 전처리 장치, 정렬 장치(60) 및 웨이퍼 본딩 장치(70)를 포함할 수 있다. 또한, 웨이퍼 본딩 시스템(10)은 클린 룸(20)의 일측에 구비되는 카세트 스테이지(30)를 더 포함할 수 잇다.
예시적인 실시예들에 있어서, 클린 룸(20)은 내부 공간을 갖는 직육면체 형태의 룸으로 이루어지며, 미세 먼지 및 이물질이 차단된 공간을 형성하여 기 설정된 범위의 청정도를 유지할 수 있다.
카세트 스테이지(30)는 웨이퍼들이 저장되는 공간을 제공할 수 있다. 복수 개의 상기 웨이퍼들을 수납할 수 있는 캐리어(C)(FOUP)는 카세트 스테이지(30)의 지지 플레이트(32) 상에 지지될 수 있다. 캐리어(C) 내에 수납된 웨이퍼들은 이송 로봇(22)에 의해 클린 룸(20) 내부로 이송될 수 있다. 예를 들면, 3개의 캐리어들(C)이 카세트 스테이지(30) 상에 배치될 수 있다. 제1 및 제2 캐리어들(C)에는 서로 본딩되는 제1 및 제2 웨이퍼들이 수납되고, 제3 캐리어(C)에는 본딩된 웨이퍼들이 수납될 수 있다.
예를 들면, 상기 제1 웨이퍼는 이미지 센서 칩을 위한 회로들이 형성된 웨이퍼일 수 있고, 상기 제2 웨이퍼는 이미지 센서 칩을 위한 수광 센서들이 형성된 웨이퍼일 수 있다. 이와 다르게, 상기 제1 웨이퍼는 HBM과 같은 반도체 패키지를 위한 회로들이 형성된 웨이퍼일 수 있고, 상기 제2 웨이퍼는 상기 반도체 패키지를 위한 메모리들이 형성된 웨이퍼일 수 있다.
플라즈마 처리 장치(40)는 웨이퍼(W) 표면에 플라즈마 처리를 수행할 수 있다. 플라즈마 처리 장치(40)는 유도 결합형 플라즈마(ICP, induced coupled plasma) 챔버 내에 배치된 웨이퍼(W) 표면에 플라즈마를 조사하여 상기 웨이퍼 표면에 댕글링 본드(dangling bond)를 형성하기 위한 장치일 수 있다. 하지만, 상기 플라즈마 처리 장치에 의해 생성된 플라즈마는 유도 결합형 플라즈마에 제한되지는 않으며, 예를 들면, 용량 결합형 플라즈마, 마이크로웨이브형 플라즈마일 수 있다.
세정 장치(50)는 플라즈마 처리 장치(40)에 의해 플라즈마 처리된 웨이퍼 표면을 세정할 수 있다. 세정 장치(50)는 스핀 코터를 이용하여 상기 웨이퍼 표면에 DI 워터를 코팅할 수 있다. 상기 DI 워터는 상기 웨이퍼의 표면을 세정할 뿐만 아니라 상기 웨이퍼의 표면에 -OH기가 잘 결합되도록 하여 상기 웨이퍼의 표면에 댕글링 본드를 더욱 용이하게 형성할 수 있다.
정렬 장치(60)는 웨이퍼(W)의 플랫부(P)(또는 노치)를 감지하여 웨이퍼(W)를 정렬시킬 수 있다. 정렬 장치(60)에 의해 정렬된 웨이퍼는 이송 로봇(22)에 의해 웨이퍼 본딩 장치(70)로 이송될 수 있다.
이하에서는, 도 1의 웨이퍼 본딩 장치에 대하여 설명하기로 한다.
도 2는 예시적인 실시예들에 따른 웨이퍼 본딩 장치를 나타내는 단면도이다. 도 3은 도 2의 웨이퍼 본딩 장치에서 웨이퍼 본딩 공정이 시작하는 단계를 나타내는 단면도이다. 도 4는 도 2의 웨이퍼 본딩 장치의 상부 스테이지를 나타내는 평면도이다. 도 5는 도 2의 웨이퍼 본딩 장치의 구동부들 및 제어부를 나타내는 블록도이다.
도 2 내지 도 5를 참조하면, 웨이퍼 본딩 장치(70)는 하부 척 구조물(100), 상부 척 구조물(200), 제1 웨이퍼 푸시 유닛(310), 제2 웨이퍼 푸시 유닛(320) 및 위치 검출 센서(400)을 포함할 수 있다. 또한, 웨이퍼 본딩 장치(70)는 복수 개의 구동부들 및 상기 구동부들의 동작을 제어하기 위한 제어부(500)를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 하부 척 구조물(100)은 제1 웨이퍼(W1)를 고정하는 하부 스테이지(110)를 포함할 수 있다. 하부 스테이지(110)는 제1 웨이퍼(W1)가 배치되는 제1 면(112)을 가질 수 있다. 하부 스테이지(110)의 제1 면(112)에는 제1 감압 홀들(130)이 형성될 수 있다. 제1 웨이퍼(W1)는 하부 스테이지(110)에 형성된 제1 감압 홀들(130)에 의해 진공 흡착될 수 있다.
상부 척 구조물(200)은 제2 웨이퍼(W2)를 고정하는 상부 스테이지(210)를 포함할 수 있다. 상부 스테이지(210)는 하부 스테이지(110)에 대향하도록 배치될 수 있다. 상부 스테이지(210)는 제2 웨이퍼(W2)가 배치되는 제2 면(212)을 가질 수 있다. 상부 스테이지(210)의 제2 면(212)에는 제2 감압 홀들(230)이 형성될 수 있다. 제2 웨이퍼(W2)는 상부 스테이지(210)에 형성된 제2 감압 홀들(230)에 의해 진공 흡착될 수 있다.
하부 스테이지(110)에 형성된 제1 감압 홀들(130) 및 상부 스테이지(210)에 형성된 제2 감압 홀들(230)은 서로 대응되도록 형성될 수 있다. 즉, 제1 감압 홀들(130) 및 제2 감압 홀들(230)은 서로 거울-대칭적(mirror-symmetric)으로 배열될 수 있다.
도 4에 도시된 바와 같이, 제2 감압 홀들(230)은 상부 스테이지(210)의 외측 영역에 배열되어 외측 흡착 영역을 제공할 수 있다. 제2 감압 홀들(230)은 제2 웨이퍼(W2)의 가장자리 부분을 흡착할 수 있다. 도면에 도시되지는 않았지만, 상부 스테이지(210)의 중앙 영역에는 내측 흡착 영역을 제공하는 내측 감압 홀들이 추가적으로 형성될 수 있다. 제1 감압 홀들(130)은 제2 감압 홀들(230)과 서로 대응하도록 형성되므로, 제1 감압 홀들(130)에 대한 상세한 설명은 생략하기로 한다.
제2 감압 홀들(230)은 중심으로부터 반경 방향으로 순차적으로 배열된 제1 흡착부(Z1), 제2 흡착부(Z2) 및 제3 흡착부(Z3)를 가질 수 있다. 예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 8개의 아치 형태의 흡착부들로 이루어져 전체가 원형 고리 형태를 가질 수 있다. 본 실시예에서는 상기 흡착부는 8개의 아치 흡착부들을 가지지만, 이에 제한되지는 않고, 예를 들면, 16개, 32개, 64개 등과 같이 8개 내지 64개의 아치 흡착부들을 가질 수 있다.
제2 감압 홀들(230)(흡착 영역 II)은 상부 스테이지(210)의 외측 영역, 예를 들면, 상부 스테이지(210)의 중심으로부터 반경(R)의 적어도 0.6R, 바람직하게는, 0.8R 이상의 반경 거리에 위치할 수 있다. 상기 웨이퍼가 300mm의 직경을 가질 경우, 제1 흡착부(Z1)는 상부 스테이지(210)의 중심으로부터 약 133mm의 내측 반경 및 약 136mm의 외측 반경을 가지고, 제2 흡착부(Z2)는 상부 스테이지(210)의 중심으로부터 약 139mm의 내측 반경 및 약 142mm의 외측 반경을 가지고, 제3 흡착부(Z3)는 상부 스테이지(210)의 중심으로부터 약 145mm의 내측 반경 및 약 148mm의 외측 반경을 가질 수 있다. 제1 내지 제3 흡착부들(Z1, Z3, Z3) 각각의 반경 방향으로의 두께는 3mm일 수 있지만, 이에 제한되지는 않으며, 예를 들면, 1mm 내지 5mm의 상기 반경 방향으로의 두께를 가질 수 있다.
또한, 원형 고리 형태의 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 아치 형태를 갖는 복수 개의 홈들을 포함할 수 있다. 예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 8개의 아치 형태의 홈들을 가질 수 있다. 하나의 홈은 약 45도의 중심각을 가질 수 있다. 상기 흡착부들 및 상기 홈들의 개수나 형태들은 이에 제한되지 않음을 이해할 수 있을 것이다.
제1 내지 제3 흡착부들(Z1, Z2, Z3)은 배관들을 통해 진공 펌프(240)에 개별적으로 연결될 수 있다. 예를 들면, 제1 흡착부(Z1)의 8개의 아치 형태의 흡착 홈들 각각을 개별적으로 또는 그룹별로(예를 들면, 서로 마주하는 아치 홈들) 분리하여 진공 압력을 제공할 수 있다.
진공 펌프(240)는 제어부(500)에 연결되어 제어부(500)의 제어에 의해 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력을 독립적으로 제공할 수 있다. 또한, 진공 펌프(240)는 제1 내지 제3 흡착부들(Z1, Z2, Z3)의 상기 홈들에 진공 압력을 독립적으로 제공할 수 있다.
예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공될 때(Z1, Z2, Z3: ON), 상부 스테이지(210)의 외측 영역에 제1 흡착 면적의 진공 영역이 형성될 수 있다. 제2 및 제3 흡착 부들(Z2, Z3)에 진공 압력이 제공될 때(Z2, Z3: ON), 상부 스테이지(210)의 외측 영역에 상기 제1 흡착 면적보다 작은 제2 흡착 면적의 진공 영역이 형성될 수 있다. 제3 흡착 부(Z3)에 진공 압력이 제공될 때(Z3: ON), 상부 스테이지(210)의 외측 영역에 상기 제2 흡착 면적보다 작은 제3 흡착 면적의 진공 영역이 형성될 수 있다.
도 2 및 도 3에서 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)을 해칭 부분으로 도시하고(Z1, Z2, Z3: ON) 하부 스테이지(110)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)를 해칭 부분으로 도시하고 있다(Z1, Z2, Z3: ON).
후술하는 바와 같이, 상부 스테이지(210)와 하부 스테이지(110)의 상기 흡착 면적의 비율은 본딩 진행에 따라 변화되도록 제어될 수 있다. 상부 스테이지(210)에 형성되는 흡착 면적(흡착 영역 II)은 하부 스테이지(110)에 형성되는 흡착 면적(흡착 영역 I)과 비대칭으로 제어될 수 있다. 예를 들면, 본딩 진행의 제1 시점에서는 상부 스테이지(210)에 상기 제1 흡착 면적의 진공 영역이 제공될 수 있고, 하부 스테이지(110)에 상기 제3 흡착 면적의 진공 영역이 제공될 수 있다.
제1 및 제2 웨이퍼들(W1, W2)의 고정은 다양한 방법으로 수행될 수 있다. 예를 들면, 상술한 바와 같이, 제1 및 제2 웨이퍼들(W1, W2)은 제1 및 제2 감압 홀들(130, 230)에 의해 진공 흡착될 수 있다. 이와 다르게, 제1 및 제2 웨이퍼들(W1, W2)은 정전 척과 같은 정전기의 힘을 이용하여 흡착될 수 있다. 이 경우에 있어서도, 상부 스테이지(210)와 하부 스테이지(110)의 상기 흡착 면적의 비율은 본딩 진행에 따라 변화되도록 제어될 수 있다.
예시적인 실시예들에 있어서, 하부 척 구조물(100)은 하부 스테이지(110)를 이동시키는 하부 스테이지 구동부(120)를 포함할 수 있다. 하부 테이지 구동부(120)는 하부 스테이지(110)를 X, Y, Z 방향으로 평행 이동시키는 평행 구동부 및 하부 스테이지 구동부(120)를 Z축을 중심으로 회전시키는 회전 구동부를 포함할 수 있다.
하부 스테이지(110)는 하부 스테이지 구동부(120)에 의해 선형 이동 및 회전 이동이 가능하도록 설치되어 상부 스테이지(210)에 대한 상대 거리(G)를 조절할 수 있다. 후술하는 바와 같이, 하부 스테이지(110)는 하부 스테이지 구동부(120)에 의해 Z축 방향으로 승하강 이동할 수 있다. 따라서, 하부 스테이지(110)는 흡착된 제1 웨이퍼(W1)를 상부 스테이지(210)에 흡착된 제2 웨이퍼(W2)를 향하여 이동시킬 수 있다.
상부 척 구조물(200)은 상부 스테이지(210)를 이동시키는 상부 스테이지 구동부(220)를 포함할 수 있다. 상부 스테이지 구동부(220)는 하부 스테이지 구동부(120)와 유사한 기능을 수행할 수 있다.
예시적인 실시예들에 있어서, 제1 웨이퍼 푸시 유닛(310)은 하부 푸시 로드(312) 및 하부 푸시 로드 구동부(314)를 포함할 수 있다. 제2 웨이퍼 푸시 유닛(320)은 상부 푸시 로드(322) 및 상부 푸시 로드 구동부(324)를 포함할 수 있다.
하부 푸시 로드 구동부(314)는 제어부(500)에 연결되어 제어부(500)의 제어에 의해 하부 푸시 로드(312)를 상하로 이동시킬 수 있다. 하부 푸시 로드(312)는 하부 스테이지(110)의 중앙부에 형성된 중심 홀(114)을 통해 이동 가능하도록 설치될 수 있다. 하부 푸시 로드(312)는 하부 푸시 로드 구동부(314)에 의해 상방으로 이동하여 제1 웨이퍼(W1)의 중심 부분을 상방으로 가압할 수 있다. 하부 푸시 로드 구동부(314)는 유압 실린더, 공압 실린더, 리니어 모터, 솔레노이드 장치 등의 구동원을 포함할 수 있다.
상부 푸시 로드 구동부(324)는 제어부(500)에 연결되어 제어부(500)의 제어에 의해 상부 푸시 로드(322)를 상하로 이동시킬 수 있다. 상부 푸시 로드(322)는 상부 스테이지(210)의 중앙부에 형성된 중심 홀(214)을 통해 이동 가능하도록 설치될 수 있다. 상부 푸시 로드(322)는 상부 푸시 로드 구동부(324)에 의해 하방으로 이동하여 제1 웨이퍼(W1)의 중심 부분을 하방으로 가압할 수 있다. 상부 푸시 로드 구동부(324)는 유압 실린더, 공압 실린더, 리니어 모터, 솔레노이드 장치 등의 구동원을 포함할 수 있다.
예를 들면, 제어부(500)는 하부 스테이지(110)로부터의 하부 푸시 로드(312)의 돌출 길이(B) 및 상부 스테이지(210)로부터의 상부 푸시 로드(322)의 돌출 길이(T)를 제어할 수 있다. 후술하는 바와 같이, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율은 본딩 진행에 따라 변화되도록 제어될 수 있다.
예시적인 실시예들에 있어서, 위치 검출 센서(400)는 하부 척 구조물(100) 및 상부 척 구조물(200) 중 적어도 어느 하나에 구비되어 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 본딩 진행 위치를 검출할 수 있다. 예를 들면, 위치 검출 센서(400)는 비젼 카메라를 포함할 수 있다. 두 개의 상기 비젼 카메라들이 상부 척 구조물(200)에 구비될 수 있다.
구체적으로, 상기 비젼 카메라는 상부 스테이지(210)에 형성된 측정 홀(216)을 통해 제2 웨이퍼(W2)의 변형을 음영비로 관측하여 측정할 수 있다. 측정 홀(216)은 상부 스테이지(210)의 중심으로부터 기 설정된 거리만큼 이격된 위치에 형성될 수 있다. 예를 들면, 측정 홀(216)은 상부 스테이지(210)의 중심으로부터 반경(R)의 0.25R 내지 0.75R의 반경 범위에 위치할 수 있다. 직경 300mm의 웨이퍼의 경우, 측정 홀(216)은 상부 스테이지(210)의 중심으로부터 약 37.5mm의 내측 반경 및 약 112.5mm의 외측 반경을 가질 수 있다. 따라서, 상기 비젼 카메라를 통해 본딩이 진행되는 상부 스테이지(210)의 중심으로부터 반경 37.5mm 내지 112.5mm의 근방에서의 웨이퍼 본딩 진행 위치를 측정할 수 있다. 측정 홀(216)은 제2 감압 홀(230)(흡착 영역)보다 내측에 위치할 수 있다.
상기 비젼 카메라는 측정 홀(216)을 통해 제1 웨이퍼(W1)의 본딩 진행 위치를 검출할 수 있다. 상기 비젼 카메라는 검출된 웨이퍼 위치 정보를 제어부(500)에 출력하고, 제어부(500)는 입력된 위치 정보에 기초하여 제1 및 제2 웨이퍼들(W1, W2)의 본딩 진행 위치를 산출할 수 있다.
도 5에 도시된 바와 같이, 제어부(500)는 웨이퍼 본딩 장치(70)의 각각의 구성요소들에 연결되어 이들의 동작을 전반적으로 제어할 수 있다. 제어부(500)는 위치 검출 센서(400)로부터의 위치 정보를 수신하고 이에 기초하여 제1 및 제2 웨이퍼들(W1, W2)의 본딩 진행 위치를 결정할 수 있다. 제어부(500)는 하부 스테이지 구동부(120), 진공 펌프(240), 하부 푸시 로드 구동부(312) 및 상부 푸시 로드 구동부(314)와 같은 구동부들에 구동 제어 신호들을 인가하여 웨이퍼 본딩 장치(70)의 동작을 제어할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 본딩 장치(70)는 정렬을 위한 위치 검출부(도시되지 않음)를 더 포함할 수 있다. 상기 위치 검출부는 상부 스테이지(210)에 형성된 관통 홀(218) 및 하부 스테이지(110)에 형성된 관통 홀을 통해 제1 웨이퍼(W1) 및 제2 웨이퍼(W2)의 얼라인 키와 같은 얼라인먼트 패턴을 검출하고, 제어부(500)는 상기 검출된 정보에 기초하여 제1 및 제2 웨이퍼들(W1, W2)의 위치를 정렬시킬 수 있다.
이하에서는, 도 2의 웨이퍼 본딩 장치에서 수행되는 웨이퍼 본딩 방법에 대하여 설명하기로 한다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 웨이퍼 본딩 장치에서 제1 및 제2 웨이퍼들의 본딩 공정이 진행하는 과정을 나타내는 단면도들이다.
도 6a를 참조하면, 제1 및 제2 웨이퍼들(W1, W2)이 하부 스테이지(110) 및 상부 스테이지(210)에 각각 고정되면, 웨이퍼 본딩 공정을 진행할 수 있다.
먼저, 하부 스테이지(110)의 제1 면(112) 상에 제1 웨이퍼(W1)가 진공 흡착되어 고정될 수 있다. 상부 스테이지(210)의 제2 면(212) 상에 제2 웨이퍼(W2)가 진공 흡착되어 고정될 수 있다.
이어서, 하부 푸시 로드(312)가 상승하여 제1 웨이퍼(W1)의 중심 부분을 가압할 수 있다. 이에 따라, 제1 웨이퍼(W1)의 중심 부분이 하부 스테이지(110)의 제1 면(112)으로부터 분리되고 위로 볼록하게 만곡될 수 있다. 이와 함께, 상부 푸시 로드(322)가 하강하여 제2 웨이퍼(W2)의 중심 부분을 가압할 수 있다. 이에 따라, 제2 웨이퍼(W2)의 중심 부분이 상부 스테이지(210)의 제2 면(212)으로부터 분리되고 아래로 볼록하게 만곡될 수 있다.
제1 웨이퍼(W1)가 위로 볼록하게 변형되고 제2 웨이퍼(W2)가 아래로 볼록하게 변형된 상태에서, 하부 스테이지(110)가 상승하여 제1 웨이퍼(W1)를 제2 웨이퍼(W2)와 접촉시킬 수 있다. 제1 웨이퍼(W1)의 중심 부분과 제2 웨이퍼(W2)의 중심 부분이 먼저 접촉한 후 본딩이 개시될 수 있다.
본딩 개시 시점에서, 하부 푸시 로드(312)는 하부 스테이지(110)로부터의 제1 돌출 길이(B1)를 갖고 상부 푸시 로드(322)는 상부 스테이지(210)로부터의 제1 돌출 길이(T1)를 가질 수 있다.
또한, 상기 본딩 개시 시점에서, 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공되어(Z1, Z2, Z3: ON) 상부 스테이지(210)의 외측 영역에 제1 흡착 면적의 진공 영역이 형성되고, 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공되어(Z3: ON) 하부 스테이지(110)의 외측 영역에 상기 제1 흡착 면적보다 작은 제3 흡착 면적의 진공 영역이 형성될 수 있다. 도 6a에서는, 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)을 해칭 부분으로 도시하고, 하부 스테이지(110)의 제3 흡착부(Z3)를 해칭 부분으로 도시하고 있다(Z3: ON).
도 6b를 참고하면, 상기 본딩은 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 외곽 부분으로 확산한 후 종료될 수 있다. 이러한 본딩 진행 위치는 위치 검출 센서(400)에 의해 검출될 수 있다. 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 외곽 부분에서의 상기 본딩 진행 위치는 위치 검출 센서(400)에 의해 검출될 수 있다. 예를 들면, 상기 본딩은 웨이퍼의 직경이 300mm인 경우, 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 반경 약 37.5mm 내지 약 110mm에서 검출될 수 있다.
하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)은 상기 본딩 진행에 따라 변화되도록 제어될 수 있다. 상부 스테이지(210)와 하부 스테이지(110)의 상기 흡착 면적의 비율은 상기 본딩 진행에 따라 변화되도록 제어될 수 있다. 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)은 상기 본딩 진행에 따라 변화되도록 제어될 수 있다.
본딩 진행 위치에서, 하부 푸시 로드(312)는 하부 스테이지(110)로부터의 제2 돌출 길이(B2)를 갖고 상부 푸시 로드(322)는 상부 스테이지(210)로부터의 제2 돌출 길이(T2)를 가질 수 있다.
또한, 상기 본딩 개시 시점에서, 상부 스테이지(210) 및 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공되어(Z3: ON) 상부 스테이지(210)와 하부 스테이지(110)의 외측 영역들 각각에 상기 제3 흡착 면적의 진공 영역이 형성될 수 있다. 도 6b에서는, 상부 스테이지(210) 및 하부 스테이지(110)의 제3 흡착부(Z3)를 해칭 부분으로 도시하고 있다(Z3: ON).
이하에서는, 웨이퍼 본딩 진행에 따른 제1 및 제2 웨이퍼들의 비대칭 변형을 보상하기 위한 제어 방법에 대하여 설명하기로 한다.
도 7은 예시적인 실시예들에 따른 본딩 진행에 따른 하부 푸시 로드와 상부 푸시 로드의 돌출 길이의 비율의 변화를 나타내는 그래프들이다. 도 8a 및 도 8b는 본딩 개시 시점에서의 하부 푸시 로드와 상부 푸시 로드의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다. 도 9a 및 도 9b는 본딩 진행 위치에서의 하부 푸시 로드와 상부 푸시 로드의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다. 도 8a 내지 도 9b의 그래프들에서, W1 REVERSED는 제1 웨이퍼(W1)의 곡률과 대칭인 곡률을 나타낸다.
도 7을 참조하면, 예시적인 실시예들에 있어서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)은 본딩 진행에 따라 변화되도록 제어될 수 있다. 예를 들면, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)은 상기 본딩 진행에 따라 점차적으로 증가하도록 제어할 수 있다. 상기 본딩 진행에 따른 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)을 점차적으로 증가시킴으로써, 제1 및 제2 웨이퍼들(W1, W2)의 접합점 근처에서의 대칭성을 확보하여 정렬 오차를 최소화할 수 있다.
도 8a를 참조하면, 본딩 진행 개시 시점에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 50:50으로 설정하였을 때, 접합점 근처에서 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 비대칭임을 알 수 있다. 상부 푸시 로드(322)의 압력 인가 방향은 중력 방향과 일치하는 반면, 하부 푸시 로드(312)의 압력 인가 방향을 중력 방향과 반대이므로, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율이 대칭(50:50)을 설정할 때, 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 비대칭일 수 있다.
도 8b를 참조하면, 본딩 진행 개시 시점에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 40:60으로 설정하였을 때, 접합점 근처에서 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 대칭임을 알 수 있다.
따라서, 본딩 진행 개시 시점에서는, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 비대칭으로 설정함으로써 웨이퍼들 사이의 정렬 오차를 감소시킬 수 있다.
도 9a를 참조하면, 본딩 진행 위치에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 50:50으로 설정하였을 때, 접합점 근처에서 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 대칭임을 알 수 있다.
도 9b를 참조하면, 본딩 진행 위치에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 40:60으로 설정하였을 때, 접합점 근처에서 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 비대칭임을 알 수 있다.
따라서, 본딩 진행 종료 시점에서는, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율을 대칭으로 설정함으로써 웨이퍼들 사이의 정렬 오차를 감소시킬 수 있다.
도 7 내지 도 9b의 그래프들은 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)이 100㎛일 때의 결과들이다. 따라서, 상기 제1 및 상부 푸시 로드들의 돌출 길이의 비율 치수는 예시적으로 설명된 것이며, 흡착 영역의 위치 및 면적, 상기 하부 스테이지와 상기 상부 스테이지 사이의 간격 등에 다양하게 제어될 수 있음을 이해할 수 있을 것이다.
도 10a는 예시적인 실시예들에 따른 본딩 진행에 따른 하부 스테이지의 위치를 나타내는 그래프이고, 도 10b는 예시적인 실시예들에 따른 본딩 진행에 따른 하부 푸시 로드와 상부 푸시 로드의 돌출 길이들을 나타내는 그래프들이다. 도 11은 본딩 진행 위치에서의 하부 스테이지와 상부 스테이지 사이의 간격을 나타내는 그래프이다.
도 10a 및 도 10b를 참조하면, 예시적인 실시예들에 있어서, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)은 상기 본딩 진행에 따라 변화되도록 제어될 수 있다. 예를 들면, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)은 상기 본딩 진행에 따라 점차적으로 감소하도록 제어할 수 있다. 상기 본딩 진행에 따른 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 점차적으로 감소시킴으로써, 정렬 오차를 최소화할 수 있다.
도 11을 참조하면, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 본딩 개시 시점에서 100㎛에서 본딩 진행 위치에서 20㎛으로 감소시킬 수 있다.
본딩 진행 위치에서 상부 스테이지(210)의 진공 흡착을 해제하여 제2 웨이퍼(W2)를 제1 웨이퍼(W1) 상으로 떨어지게 할 수 있다. 이에 따라, 웨이퍼의 외측 부분(예를 들면, R = 100mm ~ 150mm)의 접합이 완료될 수 있다. 이 경우, 제2 웨이퍼(W2)가 떨어지는 동안 유체 동적 특성에 의해 정렬 오차가 발생할 수 있다. 본딩 진행 동안 하부 스테이지(110)을 점차적으로 상승시킴으로써 본딩 진행 위치에서 흡착 해제 시 발생하는 정렬 오차를 감소시킬 수 있다.
도 12a 내지 도 12c는 본딩 진행 동안 상부 스테이지와 하부 스테이지의 흡착 면적의 비율에 따른 제1 및 제2 웨이퍼들의 곡률들을 나타내는 그래프들이다.
도 12a 내지 도 12c를 참조하면, 상부 스테이지(210)와 하부 스테이지(110)의 흡착 면적의 비율을 본딩 진행에 따라 변화되도록 제어될 수 있다. 예를 들면, 상부 스테이지(210)와 하부 스테이지(110)의 흡착 면적의 비율을 본딩 진행에 따라 점차적으로 감소하도록 제어할 수 있다.
도 12a의 우측 상단의 그래프는 본딩 진행 개시 시점에서 상부 스테이지(210)의 제3 흡착부(Z3)에 진공 압력이 제공되고(Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)된 경우이다. 이 경우에 있어서, 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 비대칭임을 알 수 있다. (여기서, 하부 푸시 로드(312)의 돌출 길이(B3)가 상부 푸시 로드(322)의 돌출 길이(T3)보다 크게 설정됨)
도 12a의 우측 하단의 그래프는 상기 본딩 진행 개시 시점에서 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공되고(Z1, Z2, Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)된 경우이다. 이 경우에 있어서, 제1 및 제2 웨이퍼들(W1', W2)의 곡률들이 서로 대칭임을 알 수 있다. (여기서, 하부 푸시 로드(312)의 돌출 길이(B3)가 상부 푸시 로드(322)의 돌출 길이(T3)와 같도록 설정됨)
도 12b의 우측 상단의 그래프는 본딩 진행 중간 시점에서 상부 스테이지(210)의 제3 흡착부(Z3)에 진공 압력이 제공되고(Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)된 경우이다. 이 경우에 있어서, 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 비대칭임을 알 수 있다. (여기서, 하부 푸시 로드(312)의 돌출 길이(B4)가 상부 푸시 로드(322)의 돌출 길이(T4)보다 크게 설정됨)
도 12b의 우측 하단의 그래프는 상기 본딩 진행 중간 시점에서 상부 스테이지(210)의 제2 및 제3 흡착부들(Z2, Z3)에 진공 압력이 제공되고(Z2, Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)된 경우이다. 이 경우에 있어서, 제1 및 제2 웨이퍼들(W1', W2)의 곡률들이 서로 대칭임을 알 수 있다. (여기서, 하부 푸시 로드(312)의 돌출 길이(B4)가 상부 푸시 로드(322)의 돌출 길이(T4)와 같도록 설정됨)
도 12c의 우측의 그래프는 본딩 진행 위치에서 상부 스테이지(210)의 제3 흡착부(Z3)에 진공 압력이 제공되고(Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)된 경우이다. 이 경우에 있어서, 제1 및 제2 웨이퍼들(W1, W2)의 곡률들이 서로 대칭임을 알 수 있다. (여기서, 하부 푸시 로드(312)의 돌출 길이(B5)가 상부 푸시 로드(322)의 돌출 길이(T5)와 같도록 설정됨)
예시적인 실시예들에 있어서, 상기 본딩 진행 개시 시점에서는 상부 스테이지(210)의 외측 영역에서의 흡착 면적이 하부 스테이지(110)의 외측 영역에서의 흡착 면적보다 더 크게 설정하고, 상기 본딩 진행에 따라 상부 스테이지(210)의 외측 영역에서의 흡착 면적을 상대적으로 감소시키고 하부 스테이지(110)의 외측 영역에서의 흡착 면적을 유지시키도록 제어할 수 있다. 이에 따라, 상기 본딩 진행에 따른 접합점에서의 제1 웨이퍼(W1)와 제2 웨이퍼(W2) 사이의 비대칭 변형을 보상할 수 있다.
이하에서는, 도 1의 웨이퍼 접합 시스템을 이용한 웨이퍼를 본딩시키는 방법에 대하여 설명하기로 한다.
도 13은 예시적인 실시예들에 따른 웨이퍼 본딩 방법을 나타내는 순서도이다. 도 14는 도 13의 웨이퍼 본딩 방법을 나타내는 도면이다. 도 15는 도 13의 웨이퍼 본딩 방법에서의 본딩 단계를 나타내는 순서도이다.
도 1, 도 2, 도 3 및 도 13 내지 도 15를 참조하면, 먼저, 서로 본딩되는 웨이퍼들의 접합면들 중 적어도 어느 하나의 접합면에 대하여 전처리를 수행할 수 있다(S100).
예시적인 실시예들에 있어서, 플라즈마 처리 장치(40)의 챔버 내에 웨이퍼(W1, W2)를 로딩한 후, 웨이퍼(W1, W2) 상에 샤워 헤드를 통해 플라즈마 가스를 공급하고, 상기 챔버 내에서 플라즈마 처리를 수행할 수 있다.
이이서, 상기 플라즈마 처리된 웨이퍼 표면을 세정할 수 있다. 세정 장치(50)의 스핀 코터를 이용하여 상기 웨이퍼 표면에 DI 워터를 코팅할 수 있다. 상기 DI 워터는 상기 웨이퍼의 표면을 세정할 뿐만 아니라 상기 웨이퍼의 표면에 -OH기가 잘 결합되도록 하여 상기 웨이퍼의 표면에 댕글링 본드를 더욱 용이하게 형성할 수 있다.
이어서, 상기 전처리된 웨이퍼들(W1, W2)을 정렬한 후(S110), 상기 웨이퍼들(W1, W2)의 중심 부분들을 각각 가압하여 상기 웨이퍼의 중심부를 돌출시키고(S120), 상기 웨이퍼들의 중심 부분부터 외측으로 점진적으로 접촉시켜 상기 웨이퍼들을 접합시킬 수 있다(S130).
예시적인 실시예들에 있어서, 전처리된 제1 및 제2 웨이퍼들(W1, W2)을 웨이퍼 접합 장치(70)의 하부 스테이지(110) 및 상부 스테이지(210)에 각각 흡착 고정시킬 수 있다. 제1 웨이퍼(W1)는 하부 스테이지(110)에 형성된 제1 감압 홀들(130)에 의해 진공 흡착될 수 있다. 제2 웨이퍼(W2)는 상부 스테이지(210)에 형성된 제2 감압 홀들(230)에 의해 진공 흡착될 수 있다.
이어서, 하부 푸시 로드(312)가 상승하여 제1 웨이퍼(W1)의 중심 부분을 가압할 수 있다. 이에 따라, 제1 웨이퍼(W1)의 중심 부분이 하부 스테이지(110)의 제1 면(112)으로부터 분리되고 위로 볼록하게 만곡될 수 있다. 이와 함께, 상부 푸시 로드(322)가 하강하여 제2 웨이퍼(W2)의 중심 부분을 가압할 수 있다. 이에 따라, 제2 웨이퍼(W2)의 중심 부분이 상부 스테이지(210)의 제2 면(212)으로부터 분리되고 아래로 볼록하게 만곡될 수 있다.
제1 웨이퍼(W1)가 위로 볼록하게 변형되고 제2 웨이퍼(W2)가 아래로 볼록하게 변형된 상태에서, 하부 스테이지(110)가 상승하여 제1 웨이퍼(W1)를 제2 웨이퍼(W2)와 접촉시킬 수 있다. 제1 웨이퍼(W1)의 중심 부분과 제2 웨이퍼(W2)의 중심 부분이 먼저 접촉한 후 본딩이 개시될 수 있다.
본딩 개시 시점에서, 하부 푸시 로드(312)는 하부 스테이지(110)로부터의 제1 돌출 길이(B1)를 갖고 상부 푸시 로드(322)는 상부 스테이지(210)로부터의 제1 돌출 길이(T1)를 가질 수 있다. 예를 들면, 상기 본딩 개시 시점에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)을 40:60으로 설정될 수 있다. 이 때, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 약 100㎛로 유지할 수 있다.
또한, 상기 본딩 개시 시점에서, 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공되고(Z1, Z2, Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)될 수 있다. 이에 따라, 상부 스테이지(210)의 외측 영역에 제1 흡착 면적의 진공 영역이 형성되고, 하부 스테이지(210)의 외측 영역에 상기 제1 흡착 면적보다 작은 제3 흡착 면적의 진공 영역이 형성될 수 있다.
이 후, 도 15에 도시된 바와 같이, 위치 검출 센서(400)를 이용하여 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 본딩 진행 위치를 검출할 수 있다(S1302).
예를 들면, 위치 검출 센서(400)는 비젼 카메라를 포함할 수 있다. 상기 비젼 카메라는 상부 스테이지(210)에 형성된 측정 홀(216)을 통해 제2 웨이퍼(W2)의 변형을 측정할 수 있다. 측정 홀(216)은 웨이퍼의 직경이 300mm일 경우, 반경(R)의 0.25R 내지 0.75R인 상부 스테이지(210)의 중심으로부터 약 40mm의 내측 반경 및 약 110mm의 외측 반경을 가질 수 있다. 따라서, 상기 비젼 카메라를 통해 상부 스테이지(210)의 중심으로부터 반경(R)의 0.25R 내지 0.75R의 반경 범위에서의 웨이퍼 위치를 측정할 수 있다. 예를 들면, 상기 비젼 카메라를 통해 본딩이 진행되는 상부 스테이지(210)의 중심으로부터 반경 40mm 내지 110mm의 근방에서의 웨이퍼의 본딩 위치를 측정할 수 있다.
이어서, 본딩 진행 위치에 따라 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)이 변화되도록 제어할 수 있다(S1304).
예를 들면, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)이 상기 본딩 진행 위치에 따라 점차적으로 증가하도록 제어할 수 있다. 상기 본딩 진행 위치에 따른 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)을 점차적으로 증가시킴으로써, 제1 및 제2 웨이퍼들(W1, W2)의 접합점 근처에서의 대칭성을 확보하여 정렬 오차를 최소화할 수 있다.
또한, 상기 본딩 진행 위치에 따라 하부 스테이지(110)와 상부 스테이지(210)의 흡착 면적의 비율이 변화되도록 제어할 수 있다(S1306).
예를 들면, 상부 스테이지(210)와 하부 스테이지(110)의 외측 영역들에서의 흡착 면적의 비율(상부 스테이지 면적/하부 스테이지 면적)이 상기 본딩 진행 위치에 따라 점차적으로 감소하도록 제어할 수 있다. 상기 본딩 진행 위치에 따른 상부 스테이지(210)와 하부 스테이지(110)의 흡착 면적의 비율을 점차적으로 감소시킴으로써, 제1 및 제2 웨이퍼들(W1, W2)의 접합점 근처에서의 대칭성을 확보하여 정렬 오차를 최소화할 수 있다.
또한, 상기 본딩 진행 위치에 따라 하부 스테이지(110)와 상부 스테이지(210) 사이의 갭(G)이 변화되도록 제어할 수 있다(S1308).
예를 들면, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)이 상기 본딩 진행 위치에 따라 점차적으로 감소하도록 제어할 수 있다. 상기 본딩 진행 위치에 따른 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 점차적으로 감소시킴으로써, 정렬 오차를 최소화할 수 있다.
본딩 진행 위치에서, 하부 푸시 로드(312)는 하부 스테이지(110)로부터의 제2 돌출 길이(B2)를 갖고 상부 푸시 로드(322)는 상부 스테이지(210)로부터의 제2 돌출 길이(T2)를 가질 수 있다. 예를 들면, 상기 본딩 진행 위치에서, 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T)을 50:50 또는 60:40으로 설정될 수 있다. 이 때, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 약 20㎛로 유지할 수 있다.
또한, 상기 본딩 진행 위치에서, 상부 스테이지(210)의 제3 흡착부(Z3)에 진공 압력이 제공되고(Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)될 수 있다. 이에 따라, 상부 스테이지(210)의 외측 영역에 형성된 진공 영역은 하부 스테이지(210)의 외측 영역에 형성된 진공 영역의 상기 제3 흡착 면적과 동일한 면적을 가질 수 있다.
상술한 바와 같이, 상기 상부 웨이퍼와 상기 하부 웨이퍼의 결합이 반경 반향으로 진행되는 동안 하부 푸시 로드(312)와 상부 푸시 로드(322)의 돌출 길이의 비율(B/T), 하부 스테이지(110)와 상부 스테이지(210)의 흡착 면적의 비율, 및 하부 스테이지(110)와 상부 스테이지(210) 사이의 거리(G)를 변화시킬 수 있다.
이에 따라, 상기 상부 웨이퍼와 상기 하부 웨이퍼의 본딩이 진행하는 동안 상기 웨이퍼들의 접합점 근처에서의 곡률들이 대칭이 되도록 제어함으로써, 상기 웨이퍼들 사이의 정렬 오차를 최소화할 수 있다.
전술한 웨이퍼 본딩 방법 및 시스템은 로직 소자나 메모리 소자를 포함하는 반도체 패키지 또는 이미지 센서에 적용될 수 있다. 상기 반도체 패키지는 에스램(SRAM) 장치, 디램(DRAM) 장치, 고대역폭 메모리(HBM) 장치 등과 같은 휘발성 메모리 장치 및 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다. 상기 이미지 센서는 CMOS 이미지 센서를 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 웨이퍼 본딩 시스템 20: 클린 룸
22: 이송 로봇 30: 카세트 스테이지
40: 플라즈마 처리 장치 50: 세정 장치
60: 정렬 장치 70: 웨이퍼 본딩 장치
100: 하부 척 구조물 110: 하부 스테이지
114, 214: 중심 홀 120: 하부 스테이지 구동부
130: 제1 감압 홀 200: 상부 척 구조물
210: 상부 스테이지 216: 측정 홀
218: 관통 홀 230: 제2 감압 홀
240: 진공 펌프 310: 제1 웨이퍼 푸시 유닛
312: 하부 푸시 유닛 314: 하부 푸시 로드 구동부
320: 제2 웨이퍼 푸시 유닛 322: 상부 푸시 로드
324: 상부 푸시 로드 구동부 400: 위치 검출 센서
500: 제어부

Claims (20)

  1. 제1 감압 홀들이 형성된 제1 면을 갖는 하부 스테이지 및 상기 제1 면에 대향하여 제2 감압 홀들이 형성된 제2 면을 갖는 상부 스테이지를 제공하고;
    상기 하부 스테이지의 상기 제1 면에 제1 웨이퍼를 흡착시키고 상기 상부 스테이지의 상기 제2 면에 제2 웨이퍼를 흡착시키고;
    상기 하부 스테이지의 중심 홀을 통해 상기 제1 웨이퍼의 중심 부분을 하부 푸시 로드로 가압하고 상기 상부 스테이지의 중심 홀을 통해 상기 제2 웨이퍼의 중심 부분을 상부 푸시 로드로 가압하고;
    상기 제1 및 제2 웨이퍼들의 상기 중심 부분들부터 반경 방향으로 본딩을 진행시키고;
    상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출하고; 그리고
    상기 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율 및 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율 중 적어도 하나를 변화시키는 것을 포함하는 웨이퍼 본딩 방법.
  2. 제 1 항에 있어서, 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 변화시키는 것은,
    상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 상기 본딩 진행 위치에 따라 점차적으로 증가시키는 것을 포함하는 웨이퍼 본딩 방법.
  3. 제 2 항에 있어서, 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 변화시키는 것은,
    본딩 개시 위치에서 상기 하부 푸시 로드의 돌출 길이가 상기 상부 푸시 로드의 돌출 길이보다 작도록 설정하고; 그리고
    본딩 진행 위치에서 상기 하부 푸시 로드의 돌출 길이가 상기 상부 푸시 로드의 돌출 길이와 같거나 크도록 설정하는 것을 포함하는 웨이퍼 본딩 방법.
  4. 제 1 항에 있어서, 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출하는 것은,
    비젼 카메라를 이용하여 상기 제1 및 제2 웨이퍼들 중 적어도 어느 하나의 위치를 검출하는 것을 포함하는 웨이퍼 본딩 방법.
  5. 제 1 항에 있어서, 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 검출하는 것은,
    상기 상부 스테이지의 중심으로부터 웨이퍼 반경(R)의 0.25R 내지 0.75R의 반경 범위에서 상기 제2 웨이퍼의 위치를 측정하는 것을 포함하는 웨이퍼 본딩 방법.
  6. 제 1 항에 있어서, 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율을 변화시키는 것은,
    상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율을 상기 본딩 진행 위치에 따라 점차적으로 감소시키는 것을 포함하는 웨이퍼 본딩 방법.
  7. 제 6 항에 있어서, 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율을 변화시키는 것은,
    본딩 개시 위치에서 상기 상부 스테이지의 외측 영역에 제1 흡착 면적의 진공 영역을 형성하고 상기 하부 스테이지의 외측 영역에 상기 제1 흡착 면적보다 작은 제2 흡착 면적의 진공 영역을 형성하고; 그리고
    본딩 진행 위치에서 상기 상부 스테이지의 외측 영역에 상기 제2 흡착 면적과 같거나 작은 면적의 진공 영역을 형성하고 상기 하부 스테이지의 외측 영역에 상기 제2 흡착 면적과 같은 면적의 진공 영역을 형성하는 것을 포함하는 웨이퍼 본딩 방법.
  8. 제 1 항에 있어서,
    상기 본딩 진행 위치에 따라 상기 하부 스테이지와 상기 상부 스테이지 사이의 갭을 변화시키는 것을 더 포함하는 웨이퍼 본딩 방법.
  9. 제 8 항에 있어서, 상기 하부 스테이지와 상기 상부 스테이지 사이의 갭을 변화시키는 것은,
    상기 상부 스테이지와 상기 하부 스테이지의 갭을 상기 본딩 진행 위치에 따라 점차적으로 감소시키는 것을 포함하는 웨이퍼 본딩 방법.
  10. 제 1 항에 있어서, 상기 제1 감압 홀들은 상기 하부 스테이지의 중심으로부터 웨이퍼 반경(R)의 적어도 0.8R의 반경 거리에 위치하고, 상기 제2 감압 홀들은 상기 상부 스테이지의 중심으로부터 웨이퍼 반경(R)의 적어도 0.8R의 반경 거리에 위치하는 웨이퍼 본딩 방법.
  11. 제1 면을 구비하고, 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 복수 개의 제1 감압 홀들이 형성된 하부 스테이지;
    상기 제1 면에 대향하는 제2 면을 구비하고, 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 복수 개의 제2 감압 홀들이 형성된 상부 스테이지;
    상기 하부 스테이지의 중심 영역에 형성된 제1 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제1 웨이퍼의 중심 영역을 가압하기 위한 하부 푸시 로드;
    상기 상부 스테이지의 중심 영역에 형성된 제2 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드;
    상기 하부 스테이지 및 상기 상부 스테이지 중 적어도 어느 하나에 형성된 측정 홀을 통해 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 측정하기 위한 위치 검출 센서; 및
    상기 제1 및 제2 웨이퍼들의 본딩 진행 위치에 따라 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율 및 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율 중 적어도 하나를 변화시키도록 제어하는 제어부를 포함하는 웨이퍼 본딩 장치.
  12. 제 11 항에 있어서,
    상기 제어부의 제어 신호에 따라 상기 하부 푸시 로드를 이동시키기 위한 하부 푸시 로드 구동부; 및
    상기 제어부의 제어 신호에 따라 상기 상부 푸시 로드를 이동시키기 위한 상부 푸시 로드 구동부를 더 포함하는 웨이퍼 본딩 장치.
  13. 제 11 항에 있어서, 상기 제어부는 상기 하부 푸시 로드와 상기 상부 푸시 로드의 돌출 길이의 비율을 상기 본딩 진행 위치에 따라 점차적으로 증가시키도록 제어하는 웨이퍼 본딩 장치.
  14. 제 13 항에 있어서, 상기 제어부는 본딩 개시 위치에서 상기 하부 푸시 로드의 돌출 길이가 상기 상부 푸시 로드의 돌출 길이보다 작도록 설정하고, 본딩 진행 위치에서 상기 하부 푸시 로드의 돌출 길이가 상기 상부 푸시 로드의 돌출 길이와 같거나 크도록 설정하는 웨이퍼 본딩 장치.
  15. 제 11 항에 있어서, 상기 위치 검출 센서는 비젼 카메라를 포함하는 웨이퍼 본딩 장치.
  16. 제 11 항에 있어서, 상기 측정 홀은 상기 상부 스테이지 또는 상기 하부 스테이지의 중심으로부터 반경(R)의 0.25R 내지 0.75R의 반경 범위에 위치하는 웨이퍼 본딩 장치.
  17. 제 11 항에 있어서, 상기 제어부는 상기 상부 스테이지와 상기 하부 스테이지의 흡착 면적의 비율을 상기 본딩 진행 위치에 따라 점차적으로 감소시키도록 제어하는 웨이퍼 본딩 장치.
  18. 제 17 항에 있어서, 상기 제어부는 본딩 개시 위치에서 상기 상부 스테이지의 외측 영역에 제1 흡착 면적의 진공 영역을 형성하고 상기 하부 스테이지의 외측 영역에 상기 제1 흡착 면적보다 작은 제2 흡착 면적의 진공 영역을 형성하고, 본딩 진행 위치에서 상기 상부 스테이지의 외측 영역에 상기 제2 흡착 면적과 같거나 작은 면적의 진공 영역을 형성하고 상기 하부 스테이지의 외측 영역에 상기 제2 흡착 면적과 같은 면적의 진공 영역을 형성하는 웨이퍼 본딩 장치.
  19. 제 11 항에 있어서, 상기 제어부는 상기 본딩 진행 위치에 따라 상기 하부 스테이지와 상기 상부 스테이지 사이의 갭을 변화시키도록 제어하는 웨이퍼 본딩 장치.
  20. 제 11 항에 있어서, 상기 제1 감압 홀들은 상기 하부 스테이지의 중심으로부터 반경(R)의 적어도 0.8R의 반경 거리에 위치하고, 상기 제2 감압 홀들은 상기 상부 스테이지의 중심으로부터 웨이퍼 반경(R)의 적어도 0.8R의 반경 거리에 위치하는 웨이퍼 본딩 장치.
KR1020190079283A 2019-07-02 2019-07-02 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치 KR102566141B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190079283A KR102566141B1 (ko) 2019-07-02 2019-07-02 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치
US16/747,783 US11443965B2 (en) 2019-07-02 2020-01-21 Wafer to wafer bonding apparatuses
CN202010630336.1A CN112185850A (zh) 2019-07-02 2020-07-01 晶圆到晶圆接合方法及晶圆到晶圆接合设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079283A KR102566141B1 (ko) 2019-07-02 2019-07-02 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치

Publications (2)

Publication Number Publication Date
KR20210003461A KR20210003461A (ko) 2021-01-12
KR102566141B1 true KR102566141B1 (ko) 2023-08-11

Family

ID=73918880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079283A KR102566141B1 (ko) 2019-07-02 2019-07-02 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치

Country Status (3)

Country Link
US (1) US11443965B2 (ko)
KR (1) KR102566141B1 (ko)
CN (1) CN112185850A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157633A1 (en) * 2020-11-17 2022-05-19 Samsung Electronics Co., Ltd. Wafer bonding apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190019678A1 (en) 2016-03-22 2019-01-17 Ev Group E. Thallner Gmbh Device and method for bonding of substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350738B1 (en) 1998-03-06 2002-02-26 Brigham Young University Steroid derived antibiotics
US6767904B2 (en) 1998-03-06 2004-07-27 Bringham Young University Steroid derived antibiotics
US7765682B2 (en) 2006-11-29 2010-08-03 Adp Engineering Co., Ltd. Apparatus for attaching substrates
KR100994494B1 (ko) 2008-06-04 2010-11-15 엘아이지에이디피 주식회사 기판 합착장치
JP4831842B2 (ja) 2009-10-28 2011-12-07 三菱重工業株式会社 接合装置制御装置および多層接合方法
JP2013008921A (ja) 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
KR101268898B1 (ko) 2011-10-26 2013-05-29 주식회사 엘트린 기판 접합장치 및 기판 접합방법
JP6448656B2 (ja) * 2014-10-17 2019-01-09 ボンドテック株式会社 基板どうしの接合方法、基板接合装置
JP6271404B2 (ja) * 2014-11-27 2018-01-31 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
KR102263285B1 (ko) 2016-02-16 2021-06-10 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
JP6727069B2 (ja) 2016-08-09 2020-07-22 東京エレクトロン株式会社 接合装置および接合システム
JP6820189B2 (ja) 2016-12-01 2021-01-27 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR102455415B1 (ko) * 2017-12-18 2022-10-17 삼성전자주식회사 기판 접합 장치 및 이를 이용한 기판의 접합 방법
KR102619624B1 (ko) * 2018-11-13 2023-12-29 삼성전자주식회사 기판합착 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190019678A1 (en) 2016-03-22 2019-01-17 Ev Group E. Thallner Gmbh Device and method for bonding of substrates

Also Published As

Publication number Publication date
CN112185850A (zh) 2021-01-05
US20210005475A1 (en) 2021-01-07
KR20210003461A (ko) 2021-01-12
US11443965B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
CN108133903B (zh) 接合装置、接合系统、接合方法以及计算机存储介质
CN112880597B (zh) 晶圆平整度的测量方法
US11742224B2 (en) Substrate chuck and substrate bonding system including the same
JP4762647B2 (ja) 研磨装置及び研磨方法
KR20180018341A (ko) 접합 장치 및 접합 시스템
JP4372423B2 (ja) 研磨装置および研磨方法
KR20170037822A (ko) 기판 처리 방법 및 기판 처리 장치
US20200373274A1 (en) Substrate bonding apparatus
KR102566141B1 (ko) 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치
KR20230173229A (ko) 반도체 산업에서 웨이퍼 기하학적 구조 측정을 위한 툴 아키텍처
TW202137288A (zh) 接合裝置、接合系統、接合方法及記憶媒體
WO2020226152A1 (ja) 基板ホルダ、基板貼り合わせ装置および基板貼り合わせ方法
TWI459504B (zh) 一種提供夾具平台空氣區的系統及方法
KR20210057260A (ko) 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법
US20220120559A1 (en) Measuring apparatus and method of wafer geometry
TWI790725B (zh) 用於基底處置的設備及方法
WO2021240598A1 (ja) 基板保持装置及び基板処理装置
JP2018026415A (ja) 接合装置および接合システム
KR20220008514A (ko) 웨이퍼 본딩 장치 및 웨이퍼 본딩 방법
US11524392B2 (en) Minimal contact gripping of thin optical devices
TW202331888A (zh) 接合裝置及接合方法
JPH04129669A (ja) ウェーハの超精密研磨方法及び研磨装置
JP2024049185A (ja) 基板処理装置、および基板の保持方法
JP2019186304A (ja) 接合装置および接合方法
KR19980022565A (ko) 반도체 웨이퍼 얼라인 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant