KR20210057260A - 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법 - Google Patents

웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법 Download PDF

Info

Publication number
KR20210057260A
KR20210057260A KR1020190143486A KR20190143486A KR20210057260A KR 20210057260 A KR20210057260 A KR 20210057260A KR 1020190143486 A KR1020190143486 A KR 1020190143486A KR 20190143486 A KR20190143486 A KR 20190143486A KR 20210057260 A KR20210057260 A KR 20210057260A
Authority
KR
South Korea
Prior art keywords
wafer
heating elements
heating
bonding apparatus
wafer bonding
Prior art date
Application number
KR1020190143486A
Other languages
English (en)
Inventor
임경빈
김준형
우시웅
석승대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190143486A priority Critical patent/KR20210057260A/ko
Priority to US16/911,919 priority patent/US20210143030A1/en
Publication of KR20210057260A publication Critical patent/KR20210057260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

웨이퍼 본딩 장치는 제1 면을 구비하고 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 하부 스테이지, 상기 제1 면에 대향하는 제2 면을 구비하고 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 상부 스테이지, 상기 상부 스테이지의 중심 영역에 형성된 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드, 및 상기 상부 스테이지의 제2 면에 구비되며 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들을 포함하고 상기 제2 웨이퍼의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 상기 발열 소자들의 발열량들이 독립적으로 제어되는 발열 장치를 포함한다.

Description

웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법{WAFER TO WAFER BONDING APPARATUS, WAFER TO WAFER BONDING SYSTEM, AND WAFER TO WAFER BONDING METHOD}
본 발명은 웨이퍼 본딩 방법, 웨이퍼 본딩 시스템 및 웨이퍼 본딩 장치에 관한 것이다. 보다 자세하게, 본 발명은 3차원 연결 구조를 갖는 반도체 장치를 제조하기 위하여 웨이퍼와 웨이퍼를 서로 본딩시키기 위한 장치, 웨이퍼 본딩 시스템 및 이를 이용한 웨이퍼 본딩 방법에 관한 것이다.
CIS(CMOS Image Sensor), HBM(High Bandwidth Memory) 등의 제품 생산에 있어서 두 개의 웨이퍼들을 서로 본딩함으로써, 성능 및 생산성을 향상시킬 수 있다. 이러한 웨이퍼 본딩 공정은 산소 플라즈마 처리(O2 plasma activation) 단계, 수화(hydration) 단계, 웨이퍼 정렬 단계, 웨이퍼 본딩 단계, 어닐링 단계 등으로 이루어져 있다. 상기 웨이퍼 본딩 단계에서는, 웨이퍼의 중심 영역을 돌출시키도록 변형시킨 후에 중심 영역에서 가장자리 영역으로 본딩하게 된다. 웨이퍼의 초기 변형(warpage), 웨이퍼 재료의 이방성 등으로 인해 웨이퍼의 국소 부분에 대한 변형이 발생되어 웨이퍼들 내 접합점들 사이에 접합 오차를 유발시키는 문제점이 있다.
본 발명의 일 과제는 웨이퍼의 본딩 정밀도를 향상시키기 위한 웨이퍼 본딩 장치를 제공하는 데 있다.
본 발명의 다른 과제는 웨이퍼의 본딩 정밀도를 향상시키기 위한 웨퍼 본딩 시스템을 제공하는 데 있다.
본 발명의 또 다른 과제는 상술한 웨이퍼 본딩 시스템을 이용한 웨이퍼 본딩 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 장치는 제1 면을 구비하고 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 하부 스테이지, 상기 제1 면에 대향하는 제2 면을 구비하고 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 상부 스테이지, 상기 상부 스테이지의 중심 영역에 형성된 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드, 및 상기 상부 스테이지의 제2 면에 구비되며 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들을 포함하고 상기 제2 웨이퍼의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 상기 발열 소자들의 발열량들이 독립적으로 제어되는 발열 장치를 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 장치는 제1 면을 구비하고 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 하부 스테이지, 상기 제1 면에 대향하는 제2 면을 구비하고, 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 상부 스테이지, 상기 상부 스테이지의 중심 영역에 형성된 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드, 상기 상부 스테이지의 제2 면에 구비되며 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들, 및 상기 발열 소자들의 발열량들을 독립적으로 제어하여 제2 웨이퍼에 대하여 국부적 가열 처리를 수행하기 위한 파워 제어부를 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 본딩 시스템은 로딩된 제1 및 제2 웨이퍼들을 각각 흡착 지지하기 위한 상부 스테이지 및 하부 스테이지를 포함하고 상기 제1 및 제2 웨이퍼들을 본딩하기 위한 웨이퍼 본딩 장치, 상기 제1 및 제2 웨이퍼들을 지지하기 위한 정렬 스테이지를 포함하고 상기 제1 및 제2 웨이퍼들을 상기 웨이퍼 본딩 장치로 로딩하기 위한 정렬 장치, 상기 상부 스테이지 및 상기 정렬 스테이지 중 적어도 어느 하나에 구비되며 상기 제1 웨이퍼 및/또는 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들, 및 상기 발열 소자들의 발열량들을 독립적으로 제어하여 상기 제1 웨이퍼 및/또는 상기 제2 웨이퍼에 대하여 국부적 가열 처리를 수행하기 위한 파워 제어부를 포함한다.
예시적인 실시예들에 따르면, 웨이퍼 본딩 장치 및 웨이퍼 본딩 시스템은 상부 스테이지(하부 스테이지 또는 정렬 스테이지)에 구비되며 웨이퍼를 가열하기 위한 복수 개의 발열 소자들을 포함할 수 있다. 웨이퍼들을 접합하기 전에, 접합 오차 정보에 기초하여 상기 발열 소자들의 발열량들을 독립적으로 제어하여 웨이퍼에 대하여 국부적 가열 처리를 수행할 수 있다.
이에 따라, 상기 발열 소자들로부터 접촉 또는 비접촉 형태로 상기 웨이퍼에 열을 전달함으로써, 웨이퍼들 사이의 정렬 오차를 최소화할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 웨이퍼 본딩 시스템을 나타내는 블록도이다.
도 2는 예시적인 실시예들에 따른 웨이퍼 본딩 장치를 나타내는 단면도이다.
도 3은 도 2의 웨이퍼 본딩 장치에서 웨이퍼 본딩 공정이 시작하는 단계를 나타내는 단면도이다.
도 4는 도 2의 웨이퍼 본딩 장치의 상부 스테이지를 나타내는 평면도이다.
도 5는 도 4의 상부 스테이지에 구비된 발열 장치를 제어하기 위한 파워 제어부 및 제어부를 나타내는 블록도이다.
도 6은 도 4의 발열 장치의 제1 그룹의 발열 소자들 및 파워 제어부를 나타내는 블록도이다.
도 7은 도 4의 발열 장치의 제2 그룹의 발열 소자들 및 파워 제어부를 나타내는 블록도이다.
도 8은 도 4의 발열 장치로부터 조사된 광의 파장에 따른 실리콘 투과율을 나타내는 그래프이다.
도 9a 및 도 9b는 접합되는 제1 및 제2 웨이퍼들의 결정 방향에 따른 정렬 오차 맵을 나타내는 도면들이다.
도 10은 비교예 및 실시예에 따른 웨이퍼 본딩 장치에 의해 본딩된 제1 및 제2 웨이퍼들 사이의 웨이퍼 반경에 따른 정렬 오차를 나타내는 그래프들이다.
도 11은 예시적인 실시예들에 따른 정렬 장치를 나타내는 평면도이다.
도 12는 예시적인 실시예들에 따른 웨이퍼 본딩 방법을 나타내는 순서도이다.
도 13은 도 12의 웨이퍼 본딩 방법을 나타내는 도면이다.
도 14는 도 12의 웨이퍼 본딩 방법에서의 본딩 단계를 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 웨이퍼 본딩 시스템을 나타내는 블록도이다.
도 1을 참조하면, 웨이퍼 본딩 시스템(10)은 클린 룸(20) 내에 배치되는 플라즈마 처리 장치(40)와 세정 장치(50)와 같은 전처리 장치, 정렬 장치(60) 및 웨이퍼 본딩 장치(70)를 포함할 수 있다. 또한, 웨이퍼 본딩 시스템(10)은 클린 룸(20)의 일측에 구비되는 카세트 스테이지(30)를 더 포함할 수 잇다.
예시적인 실시예들에 있어서, 클린 룸(20)은 내부 공간을 갖는 직육면체 형태의 룸으로 이루어지며, 미세 먼지 및 이물질이 차단된 공간을 형성하여 기 설정된 범위의 청정도를 유지할 수 있다.
카세트 스테이지(30)는 웨이퍼들이 저장되는 공간을 제공할 수 있다. 복수 개의 상기 웨이퍼들을 수납할 수 있는 캐리어(C)(FOUP)는 카세트 스테이지(30)의 지지 플레이트(32) 상에 지지될 수 있다. 캐리어(C) 내에 수납된 웨이퍼들은 이송 로봇(22)에 의해 클린 룸(20) 내부로 이송될 수 있다. 예를 들면, 3개의 캐리어들(C)이 카세트 스테이지(30) 상에 배치될 수 있다. 제1 및 제2 캐리어들(C)에는 서로 본딩되는 제1 및 제2 웨이퍼들이 수납되고, 제3 캐리어(C)에는 본딩된 웨이퍼들이 수납될 수 있다.
예를 들면, 상기 제1 웨이퍼는 이미지 센서 칩을 위한 회로들이 형성된 웨이퍼일 수 있고, 상기 제2 웨이퍼는 이미지 센서 칩을 위한 수광 센서들이 형성된 웨이퍼일 수 있다. 이와 다르게, 상기 제1 웨이퍼는 HBM과 같은 반도체 패키지를 위한 회로들이 형성된 웨이퍼일 수 있고, 상기 제2 웨이퍼는 상기 반도체 패키지를 위한 메모리들이 형성된 웨이퍼일 수 있다.
플라즈마 처리 장치(40)는 웨이퍼(W) 표면에 플라즈마 처리를 수행할 수 있다. 플라즈마 처리 장치(40)는 유도 결합형 플라즈마(ICP, induced coupled plasma) 챔버 내에 배치된 웨이퍼(W) 표면에 플라즈마를 조사하여 상기 웨이퍼 표면에 댕글링 본드(dangling bond)를 형성하기 위한 장치일 수 있다. 하지만, 상기 플라즈마 처리 장치에 의해 생성된 플라즈마는 유도 결합형 플라즈마에 제한되지는 않으며, 예를 들면, 용량 결합형 플라즈마, 마이크로웨이브형 플라즈마일 수 있다.
세정 장치(50)는 플라즈마 처리 장치(40)에 의해 플라즈마 처리된 웨이퍼 표면을 세정할 수 있다. 세정 장치(50)는 스핀 코터를 이용하여 상기 웨이퍼 표면에 DI 워터를 코팅할 수 있다. 상기 DI 워터는 상기 웨이퍼의 표면을 세정할 뿐만 아니라 상기 웨이퍼의 표면에 -OH기가 잘 결합되도록 하여 상기 웨이퍼의 표면에 댕글링 본드를 더욱 용이하게 형성할 수 있다.
정렬 장치(60)는 웨이퍼(W)의 플랫부(P)(또는 노치)를 감지하여 웨이퍼(W)를 정렬시킬 수 있다. 정렬 장치(60)에 의해 정렬된 웨이퍼는 이송 로봇(22)에 의해 웨이퍼 본딩 장치(70)로 이송될 수 있다. 정렬 장치(60)는 상기 정렬된 웨이퍼를 웨이퍼 본딩 장치(70)로 로딩하기 위한 로딩 유닛으로 제공될 수 있다. 웨이퍼 본딩 장치(70)는 정렬 장치(60)로부터 로딩된 제1 웨이퍼와 제2 웨이퍼를 각각 흡착하여 서로 본딩시킬 수 있다. 후술하는 바와 같이, 정렬 장치(60) 및 웨이퍼 본딩 장치(70) 중 적어도 어느 하나는 웨이퍼 온도 산포 제어를 위하여 웨이퍼(W)에 대하여 국부적인 가열 처리를 수행하는 발열 장치를 포함할 수 있다.
이하에서는, 도 1의 웨이퍼 본딩 장치에 대하여 설명하기로 한다.
도 2는 예시적인 실시예들에 따른 웨이퍼 본딩 장치를 나타내는 단면도이다. 도 3은 도 2의 웨이퍼 본딩 장치에서 웨이퍼 본딩 공정이 시작하는 단계를 나타내는 단면도이다. 도 4는 도 2의 웨이퍼 본딩 장치의 상부 스테이지를 나타내는 평면도이다. 도 5는 도 4의 상부 스테이지에 구비된 발열 장치를 제어하기 위한 파워 제어부 및 제어부를 나타내는 블록도이다. 도 6은 도 4의 발열 장치의 제1 그룹의 발열 소자들 및 파워 제어부를 나타내는 블록도이다. 도 7은 도 4의 발열 장치의 제2 그룹의 발열 소자들 및 파워 제어부를 나타내는 블록도이다. 도 6은 도 4의 A-A' 라인을 따라 절단한 단면도이고, 도 7은 도 4의 B-B' 라인을 따라 절단한 단면도이다. 도 8은 도 4의 발열 장치로부터 조사된 광의 파장에 따른 실리콘 투과율을 나타내는 그래프이다. 도 9a 및 도 9b는 접합되는 제1 및 제2 웨이퍼들의 결정 방향에 따른 정렬 오차 맵을 나타내는 도면들이다. 도 10은 비교예 및 실시예에 따른 웨이퍼 본딩 장치에 의해 본딩된 제1 및 제2 웨이퍼들 사이의 웨이퍼 반경에 따른 정렬 오차를 나타내는 그래프들이다.
도 2 내지 도 10을 참조하면, 웨이퍼 본딩 장치(70)는 하부 척 구조물(100), 상부 척 구조물(200), 웨이퍼 푸시 유닛(320) 및 발열 장치를 포함할 수 있다. 또한, 웨이퍼 본딩 장치(70)는 상기 발열 장치에 제공되는 전력을 제어하기 위한 파워 제어부 및 상기 파워 제어부의 동작을 제어하기 위한 제어부(600)를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 하부 척 구조물(100)은 제1 웨이퍼(W1)를 고정하는 하부 스테이지(110)를 포함할 수 있다. 하부 스테이지(110)는 제1 웨이퍼(W1)가 배치되는 제1 면(112)을 가질 수 있다. 하부 스테이지(110)의 제1 면(112)에는 제1 감압 홀들(130)이 형성될 수 있다. 제1 웨이퍼(W1)는 하부 스테이지(110)에 형성된 제1 감압 홀들(130)에 의해 진공 흡착될 수 있다.
상부 척 구조물(200)은 제2 웨이퍼(W2)를 고정하는 상부 스테이지(210)를 포함할 수 있다. 상부 스테이지(210)는 하부 스테이지(110)에 대향하도록 배치될 수 있다. 상부 스테이지(210)는 제2 웨이퍼(W2)가 배치되는 제2 면(212)을 가질 수 있다. 상부 스테이지(210)의 제2 면(212)에는 제2 감압 홀들(230)이 형성될 수 있다. 제2 웨이퍼(W2)는 상부 스테이지(210)에 형성된 제2 감압 홀들(230)에 의해 진공 흡착될 수 있다.
하부 스테이지(110)에 형성된 제1 감압 홀들(130) 및 상부 스테이지(210)에 형성된 제2 감압 홀들(230)은 서로 대응되도록 형성될 수 있다. 즉, 제1 감압 홀들(130) 및 제2 감압 홀들(230)은 서로 거울-대칭적(mirror-symmetric)으로 배열될 수 있다.
도 4에 도시된 바와 같이, 제2 감압 홀들(230)은 상부 스테이지(210)의 외측 영역에 배열되어 외측 흡착 영역을 제공할 수 있다. 제2 감압 홀들(230)은 제2 웨이퍼(W2)의 가장자리 부분을 흡착할 수 있다. 도면에 도시되지는 않았지만, 상부 스테이지(210)의 중앙 영역에는 내측 흡착 영역을 제공하는 내측 감압 홀들이 추가적으로 형성될 수 있다. 제1 감압 홀들(130)은 제2 감압 홀들(230)과 서로 대응하도록 형성되므로, 제1 감압 홀들(130)에 대한 상세한 설명은 생략하기로 한다.
제2 감압 홀들(230)은 중심으로부터 반경 방향으로 순차적으로 배열된 제1 흡착부(Z1), 제2 흡착부(Z2) 및 제3 흡착부(Z3)를 가질 수 있다. 예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 8개의 아치 형태의 흡착부들로 이루어져 전체가 원형 고리 형태를 가질 수 있다. 본 실시예에서는 상기 흡착부는 8개의 아치 흡착부들을 가지지만, 이에 제한되지는 않고, 예를 들면, 16개, 32개, 64개 등과 같이 8개 내지 64개의 아치 흡착부들을 가질 수 있다.
제2 감압 홀들(230)은 상부 스테이지(210)의 외측 영역, 예를 들면, 상부 스테이지(210)의 중심으로부터 반경(R)의 적어도 0.6R, 바람직하게는, 0.8R 이상의 반경 거리에 위치할 수 있다. 상기 웨이퍼가 300mm의 직경을 가질 경우, 제1 흡착부(Z1)는 상부 스테이지(210)의 중심으로부터 약 133mm의 내측 반경 및 약 136mm의 외측 반경을 가지고, 제2 흡착부(Z2)는 상부 스테이지(210)의 중심으로부터 약 139mm의 내측 반경 및 약 142mm의 외측 반경을 가지고, 제3 흡착부(Z3)는 상부 스테이지(210)의 중심으로부터 약 145mm의 내측 반경 및 약 148mm의 외측 반경을 가질 수 있다. 제1 내지 제3 흡착부들(Z1, Z3, Z3) 각각의 반경 방향으로의 두께는 3mm일 수 있지만, 이에 제한되지는 않으며, 예를 들면, 1mm 내지 5mm의 상기 반경 방향으로의 두께를 가질 수 있다.
또한, 원형 고리 형태의 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 아치 형태를 갖는 복수 개의 홈들을 포함할 수 있다. 예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3) 각각은 8개의 아치 형태의 홈들을 가질 수 있다. 하나의 홈은 약 45도의 중심각을 가질 수 있다. 상기 흡착부들 및 상기 홈들의 개수나 형태들은 이에 제한되지 않음을 이해할 수 있을 것이다.
제1 내지 제3 흡착부들(Z1, Z2, Z3)은 배관들을 통해 진공 펌프(도시되지 않음)에 개별적으로 연결될 수 있다. 예를 들면, 제1 흡착부(Z1)의 8개의 아치 형태의 흡착 홈들 각각을 개별적으로 또는 그룹별로(예를 들면, 서로 마주하는 아치 홈들) 분리하여 진공 압력을 제공할 수 있다.
상기 진공 펌프는 제어부(600)에 연결되어 제어부(600)의 제어에 의해 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력을 독립적으로 제공할 수 있다. 또한, 상기 진공 펌프는 제1 내지 제3 흡착부들(Z1, Z2, Z3)의 상기 홈들에 진공 압력을 독립적으로 제공할 수 있다.
예를 들면, 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공될 때(Z1, Z2, Z3: ON), 상부 스테이지(210)의 외측 영역에 제1 흡착 면적의 진공 영역이 형성될 수 있다. 제2 및 제3 흡착 부들(Z2, Z3)에 진공 압력이 제공될 때(Z2, Z3: ON), 상부 스테이지(210)의 외측 영역에 상기 제1 흡착 면적보다 작은 제2 흡착 면적의 진공 영역이 형성될 수 있다. 제3 흡착 부(Z3)에 진공 압력이 제공될 때(Z3: ON), 상부 스테이지(210)의 외측 영역에 상기 제2 흡착 면적보다 작은 제3 흡착 면적의 진공 영역이 형성될 수 있다.
상부 스테이지(210)와 하부 스테이지(110)의 상기 흡착 면적의 비율은 본딩 진행에 따라 변화되도록 제어될 수 있다. 상부 스테이지(210)에 형성되는 흡착 면적은 하부 스테이지(110)에 형성되는 흡착 면적(흡착 영역 I)과 비대칭으로 제어될 수 있다. 예를 들면, 본딩 진행의 제1 시점에서는 상부 스테이지(210)에 상기 제1 흡착 면적의 진공 영역이 제공될 수 있고, 하부 스테이지(110)에 상기 제3 흡착 면적의 진공 영역이 제공될 수 있다.
제1 및 제2 웨이퍼들(W1, W2)의 고정은 다양한 방법으로 수행될 수 있다. 예를 들면, 상술한 바와 같이, 제1 및 제2 웨이퍼들(W1, W2)은 제1 및 제2 감압 홀들(130, 230)에 의해 진공 흡착될 수 있다. 이와 다르게, 제1 및 제2 웨이퍼들(W1, W2)은 정전 척과 같은 정전기의 힘을 이용하여 흡착될 수 있다. 이 경우에 있어서도, 상부 스테이지(210)와 하부 스테이지(110)의 상기 흡착 면적의 비율은 본딩 진행에 따라 변화되도록 제어될 수 있다.
예시적인 실시예들에 있어서, 하부 척 구조물(100)은 하부 스테이지(110)를 이동시키는 하부 스테이지 구동부(120)를 포함할 수 있다. 하부 테이지 구동부(120)는 하부 스테이지(110)를 X, Y, Z 방향으로 평행 이동시키는 평행 구동부 및 하부 스테이지 구동부(120)를 Z축을 중심으로 회전시키는 회전 구동부를 포함할 수 있다.
하부 스테이지(110)는 하부 스테이지 구동부(120)에 의해 선형 이동 및 회전 이동이 가능하도록 설치되어 상부 스테이지(210)에 대한 상대 거리(G)를 조절할 수 있다. 후술하는 바와 같이, 하부 스테이지(110)는 하부 스테이지 구동부(120)에 의해 Z축 방향으로 승하강 이동할 수 있다. 따라서, 하부 스테이지(110)는 흡착된 제1 웨이퍼(W1)를 상부 스테이지(210)에 흡착된 제2 웨이퍼(W2)를 향하여 이동시킬 수 있다.
상부 척 구조물(200)은 상부 스테이지(210)를 이동시키는 상부 스테이지 구동부(220)를 포함할 수 있다. 상부 스테이지 구동부(220)는 하부 스테이지 구동부(120)와 유사한 기능을 수행할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 푸시 유닛(320)은 상부 푸시 로드(322) 및 상부 푸시 로드 구동부(324)를 포함할 수 있다. 웨이퍼 푸시 유닛(320)의 상부 푸시 로드(322)는 제2 웨이퍼(W2)의 중심 부분을 하방으로 가압할 수 있다. 필요에 따라, 제1 웨이퍼(W2)의 중심 부분을 상방으로 가압하기 위한 제2 웨이퍼 푸시 유닛이 제공될 수 있다.
상부 푸시 로드 구동부(324)는 제어부(600)에 연결되어 제어부(600)의 제어에 의해 상부 푸시 로드(322)를 상하로 이동시킬 수 있다. 상부 푸시 로드(322)는 상부 스테이지(210)의 중앙부에 형성된 중심 홀(214)을 통해 이동 가능하도록 설치될 수 있다. 상부 푸시 로드(322)는 상부 푸시 로드 구동부(324)에 의해 하방으로 이동하여 제1 웨이퍼(W1)의 중심 부분을 하방으로 가압할 수 있다. 상부 푸시 로드 구동부(324)는 유압 실린더, 공압 실린더, 리니어 모터, 솔레노이드 장치 등의 구동원을 포함할 수 있다.
예를 들면, 제어부(600)는 상부 스테이지(210)로부터의 상부 푸시 로드(322)의 돌출 길이를 제어할 수 있다. 상부 푸시 로드(322)의 돌출 길이는 본딩 진행에 따라 변화되도록 제어될 수 있다.
도면에 도시되지는 않았지만, 웨이퍼 본딩 장치(70)는 비젼 카메라와 같은 검출 센서를 더 포함할 수 있다. 상기 검출 센서는 상부 스테이지(210)에 형성된 측정홀을 통해 웨이퍼 상에 형성된 정렬 키를 검출하여 상기 웨이퍼들 사이의 위치 정렬을 수행할 수 있다. 또한, 상기 비젼 카메라는 상기 측정홀을 통해 상기 웨이퍼의 본딩 진행 위치를 검출할 수 있다. 상기 비젼 카메라는 검출된 웨이퍼 위치 정보를 제어부(600)에 출력하고, 제어부(600)는 입력된 위치 정보에 기초하여 상기 제1 및 제2 웨이퍼들의 본딩 진행 위치를 산출하고, 웨이퍼 본딩 장치(70)의 동작을 제어할 수 있다.
예를 들면, 제어부(600)는 웨이퍼 본딩 장치(70)의 각각의 구성요소들에 연결되어 이들의 동작을 전반적으로 제어할 수 있다. 제어부(600)는 상기 검출 센서로부터의 위치 정보를 수신하고 이에 기초하여 제1 및 제2 웨이퍼들(W1, W2)의 본딩 진행 위치를 결정할 수 있다. 제어부(600)는 하부 스테이지 구동부(120), 상기 진공 펌프, 하부 푸시 로드 구동부(312) 및 상부 푸시 로드 구동부(314)와 같은 구동부들에 구동 제어 신호들을 인가하여 웨이퍼 본딩 장치(70)의 동작을 제어할 수 있다.
예시적인 실시예들에 있어서, 상기 발열 장치는 하부 스테이지(110)의 제1 면(112) 및/또는 상부 스테이지(210)의 제2 면(212)에 구비되며 제1 웨이퍼(W1) 및/또는 제2 웨이퍼(W2)를 가열하기 위한 복수 개의 발열 소자들(400)을 포함할 수 있다. 발열 소자들(400)은 상기 파워 제어부에 연결되고, 상기 파워 제어부는 제어부(600)의 제어에 의해 발열 소자들(400)에 공급되는 전력들을 독립적으로 제어할 수 있다. 발열 소자들(400)의 전력들이 독립적으로 제어되어 상기 웨이퍼에 대하여 국부적인 가열 처리를 수행할 수 있다.
도 4 내지 도 7에 도시된 바와 같이, 상기 발열 장치는 상부 스테이지(210)의 제2 면(212)에 구비되며 제2 웨이퍼(W2)를 가열하기 위한 복수 개의 발열 소자들(400)을 포함할 수 있다. 복수 개의 발열 소자들(400)의 전력들은 독립적으로 제어되어 제2 웨이퍼(W2)의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 제2 웨이퍼(W2)를 가열할 수 있다. 예를 들면, 발열 소자들(400)은 상부 스테이지(210)의 중심으로부터 반경(R)의 적어도 0.6R, 바람직하게는, 0.8R 이하의 반경 거리에 위치할 수 있다.
상부 스테이지(210)는 중심에 대하여 방위각 방향으로 교대로 배치되는 제1 영역(A) 및 제2 영역(B)을 가질 수 있다. 복수 개의 발열 소자들(400)은 제1 영역(A)에 배치되는 제1 그룹의 발열 소자들(412) 및 제2 영역(B)에 배치되는 제2 그룹의 발열 소자들(422)을 포함할 수 있다.
예를 들면, 제1 영역(A) 및 제2 영역(B)은 45도의 방위각을 가질 수 있다. 제1 영역(A)은 제2 웨이퍼(W2)의 제1 결정 방향에 대응하는 제1 방향(X축 방향)에 대응하고, 제2 영역(B)은 제2 웨이퍼(W2)의 제2 결정 방향에 대응하는 제2 방향(X축에 대하여 45도 방향)에 대응할 수 있다. 예를 들면, 제2 웨이퍼(W)의 상기 제1 결정 방향은 [100]이고, 웨이퍼(W)의 제2 결정 방향은 [110]일 수 있다. 제1 영역(A) 및 제2 영역(B)은 중심 둘레를 따라 원주 방향으로 서로 교대로 배열될 수 있다. 제1 및 제2 영역들(A, B) 각각은 45도의 중심각을 갖는 부채꼴 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 그룹의 발열 소자들(412)은 중심으로부터 반경 방향으로 적어도 2개의 서브 그룹들의 발열 소자들을 포함하고, 제2 그룹의 발열 소자들(422)은 중심으로부터 반경 방향으로 적어도 2개의 서브 그룹들의 발열 소자들을 포함할 수 있다.
예를 들면, 제1 영역(A)은 중심으로부터 반경 방향으로 순차적으로 배치되는 제1, 제2 및 제3 서브 영역들(A1, A2, A3)을 가지고, 제2 영역(B)은 중심으로부터 반경 방향으로 순차적으로 배치되는 제4, 제5 및 제6 서브 영역들(B1, B2, B3)을 가질 수 있다. 제1 서브 영역(A1) 및 제4 서브 영역(B1)은 서로 동일한 형상을 가지고, 제2 서브 영역(A2) 및 제5 서브 영역(B2)은 서로 동일한 형상을 가지고, 제3 서브 영역(A3) 및 제6 서브 영역(B3)은 서로 동일한 형상을 가질 수 있다.
제1 그룹의 발열 소자들(412)은 제1, 제2 및 제3 서브 영역들(A1, A2, A3)에 각각 배치되는 제1 서브 그룹의 발열 소자들(412-1), 제2 서브 그룹의 발열 소자들(412-2) 및 제3 서브 그룹의 발열 소자들(412-3)을 포함할 수 있다. 제2 그룹의 발열 소자들(422)은 제4, 제5 및 제6 서브 영역들(B1, B2, B3)에 각각 배치되는 제4 서브 그룹의 발열 소자들(422-1), 제5 서브 그룹의 발열 소자들(422-2) 및 제6 서브 그룹의 발열 소자들(422-3)을 포함할 수 있다.
도 5에 도시된 바와 같이, 상기 파워 제어부는 제어부(600)에 연결되어 제어부(600)의 제어에 의해 발열 소자들(400)에 전력들을 독립적으로 제공할 수 있다. 구체적으로, 상기 파워 제어부는 상부 스테이지(210)에 설치된 제1 내지 제3 서브 그룹들의 발열 소자들(412-1, 412-2, 412-3)에 전력들을 공급하기 위한 제1 파워 공급부(512) 및 상부 스테이지(210)에 설치된 제4 내지 제6 서브 그룹들의 발열 소자들(422-1, 422-2, 422-3)에 전력들을 공급하기 위한 제2 파워 공급부(522)를 포함할 수 있다.
또한, 상기 파워 제어부는 하부 스테이지(110)에 설치된 제1 내지 제3 서브 그룹들의 발열 소자들(410-1, 410-2, 410-3)에 전력들을 공급하기 위한 제3 파워 공급부(510) 및 하부 스테이지(110)에 설치된 제4 내지 제6 서브 그룹들의 발열 소자들(420-1, 420-2, 420-3)에 전력들을 공급하기 위한 제4 파워 공급부(522)를 포함할 수 있다.
도 6 및 도 7에 도시된 바와 같이, 발열 소자(400)는 LED 램프를 포함할 수 있다. 상기 LED 램프는 상부 스테이지(210)의 제1 면(212)에 노출되도록 설치될 수 있다. 상기 LED 램프는 상부 스테이지(210)에 흡착된 제2 웨이퍼(W2)에 광을 조사하여 복사 열을 이용하여 제2 웨이퍼(W2)를 국부적으로 가열할 수 있다. 발열 소자(400)는 상부 스테이지(210)에 흡착된 제2 웨이퍼(W2)와 직접 접촉하여 전도 열을 이용하여 제2 웨이퍼(W2)를 국부적으로 가열할 수 있다.
제1 파워 공급부(512)는 제1 서브 그룹의 발열 소자들(412-1)에 전력들을 공급하기 위한 제1 서브 파워 공급부(512-1), 제2 서브 그룹의 발열 소자들(412-2)에 전력들을 공급하기 위한 제2 서브 파워 공급부(512-2) 및 제3 서브 그룹의 발열 소자들(412-3)에 전력들을 공급하기 위한 제3 서브 파워 공급부(512-3)을 포함할 수 있다.
제2 파워 공급부(522)는 제4 서브 그룹의 발열 소자들(422-1)에 전력들을 공급하기 위한 제4 서브 파워 공급부(522-1), 제5 서브 그룹의 발열 소자들(422-2)에 전력들을 공급하기 위한 제5 서브 파워 공급부(522-2) 및 제6 서브 그룹의 발열 소자들(422-3)에 전력들을 공급하기 위한 제6 서브 파워 공급부(522-3)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 LED 소자는 1100nm 이하의 파장을 갖는 광을 발생시킬 수 있다. 도 8에 도시된 바와 같이, 파장대별 실리콘 웨이퍼의 투과율에 따르면, 1100nm 이상의 파장을 갖는 광이 웨이퍼를 투과하기 시작한다는 것을 알 수 있다. 즉, 1100nm 이하 파장을 갖는 LED 광원을 사용하였을 때, 광이 상기 웨이퍼에 흡수되면서 웨이퍼의 온도가 상승할 수 있음을 알 수 있다. 상기 LED 광량은 웨이퍼의 접합 오차를 수백 nm 내지 수 nm까지 제어 가능하도록 선택될 수 있다.
도 8에서와 같이, 서로 다른 도핑을 갖는 다양한 웨이퍼들(도핑 양, W1＜W2＜W3＜W4)를 대상으로 테스트한 결과, 도핑량과 관계없이 1100nm 이하의 파장을 갖는 LED 광원을 사용하였을 때, 웨이퍼의 온도 상승이 가능하며, 57mW 광원의 1070nm 파장을 사용 시, 온도를 약 0.03℃ 가량 증가시킬 수 있고, 이 때, 흡수율이 77% 수준임을 확인할 수 있다.
웨이퍼 본딩 단계에서, 상부 푸시 로드(322)를 이용하여 제2 웨이퍼(W2)의 중심 영역을 돌출시키도록 변형시킨 후에 중심 영역에서 가장자리 영역으로 본딩하게 된다. 상기 본딩이 반경 방향으로 진행되는 과정에서 제1 웨이퍼(W1)와 제2 웨이퍼(W2) 사이의 변형 차이가 발생하게 되면 각 웨이퍼에 위치하고 있는 접합점 간의 위치 오차가 발생하게 되는데 이를 접합 오차라고 명명할 수 있다.
상기 접합 오차는 웨이퍼 재료의 이방성에 의해 발생될 수 있다. 상기 웨이퍼는 결정 격자의 방향성에 의해 물성이 결정되는 비등방성 결정 물질이다. 도 9a 및 도 9b에 도시된 바와 같이, 웨이퍼 본딩 공정은 두 장의 웨이퍼들을 접착하는 공정이므로 두 장의 웨이퍼들의 결정 방향의 차이에 따라 접합 오차 맵이 달라질 수 있다. 도 9a의 정렬 오차 맵은 제1 및 제2 웨이퍼들이 노치 방향에서 동일한 결정 방향(<100>)을 가질 경우의 접합 오차 정보를 나타내고, 도 9b의 접합 오차 맵은 제1 웨이퍼가 노치 방향에서 제1 결정 방향(<110>)을 갖고 제2 웨이퍼가 노치 방향에서 제2 결정 방향(<100>)을 가질 경우의 접합 오차 정보를 나타낸다. 특히, 도 9b와 같이, 실리콘 웨이퍼 물질의 이방성에 의해 정렬 오차가 45도의 주기를 갖는 경향이 있다.
또한, 상기 접합 오차는 뒤틀림(warpage)이라고 하는 웨이퍼의 초기 변형에 의해 발생될 수 있다. 상기 웨이퍼의 초기 변형은 상기 웨이퍼 본딩 공정 이전에 수행된 다양한 공정에 의해 유발된 웨이퍼 내부의 잔류 응력(residual stress)에 의해 유발될 수 있다. 이러한 뒤틀림은 X 방향과 Y 방향에 대해서 중심과 가장자리 사이에서의 높이차로 정의될 수 있다. 뒤틀림 형태는 오목, 볼록, 새들(saddle) 형태와 같은 다양한 형태가 존재할 수 있다.
예시적인 실시예들에 있어서, 상기 접합 오차를 보상하기 위하여 발열 소자들(400)의 발열량들을 독립적으로 제어하여 국부적 가열 처리를 수행할 수 있다. 상기 국부적 가열 처리를 위해, 제1 서브 그룹의 발열 소자들(412-1), 제2 서브 그룹의 발열 소자들(412-2), 제3 서브 그룹의 발열 소자들(412-3), 제4 서브 그룹의 발열 소자들(422-1), 제5 서브 그룹의 발열 소자들(422-2) 및 제6 서브 그룹의 발열 소자들(422-3)의 발열량들은 접합 오차 정보를 이용하여 결정될 수 있다.
제어부(600)는 웨이퍼 본딩 공정을 수행하기 전에 제1 및 제2 웨이퍼들 사이의 접합 오차 정보를 획득하고, 발열 소자들(400)의 발열량들을 독립적으로 제어하여 상기 제1 웨이퍼 및/또는 상기 제2 웨이퍼에 대하여 국부적 가열 처리를 수행한 후에 웨이퍼 본딩 공정을 진행할 수 있다.
도 10에 도시된 바와 같이, 비교예에 따른 상기 발열 장치를 가지고 있지 않은 웨이퍼 본딩 장치보다 실시예에 따른 상기 발열 장치를 가지고 있는 웨이퍼 본딩 장치에 의해 접합된 제1 및 제2 웨이퍼들 사이의 접합 오차가 더욱 감소되었을 알 수 있다.
상술한 바와 같이, 웨이퍼 본딩 장치(70)는 상부 스테이지(210)(및/또는 하부 스테이지(110))에 구비되며 제2 웨이퍼(W2)(및/또는 제1 웨이퍼(W1))를 가열하기 위한 복수 개의 발열 소자들(400)을 포함할 수 있다. 웨이퍼 본딩 장치(70)는 제1 및 제2 웨이퍼들(W1, W2)을 접합하기 전에, 접합 오차 정보에 기초하여 발열 소자들(400)의 발열량들을 독립적으로 제어하여 제2 웨이퍼(W2)(및/또는 제1 웨이퍼(W1))에 대하여 국부적 가열 처리를 수행할 수 있다.
이에 따라, 발열 소자들(400)로부터 접촉 또는 비접촉 형태로 상기 웨이퍼에 열을 전달함으로써, 제1 및 제2 웨이퍼들 사이의 접합 오차를 최소화할 수 있다.
이하에서는, 도 1의 웨이퍼 본딩 장치에 대하여 설명하기로 한다.
도 11은 예시적인 실시예들에 따른 정렬 장치를 나타내는 평면도이다.
도 11을 참조하면, 정렬 장치(60)는 웨이퍼(W)를 지지하고 정렬시키기 위한 정렬 스테이지(62)를 포함할 수 있다. 정렬 스테이지(62)는 웨이퍼(W)가 배치되는 제3 면(64)을 가질 수 있다.
정렬 스테이지(62)의 제3 면(64)에는 감압 홀들(도시되지 않음)이 형성될 수 있다. 웨이퍼(W)는 정렬 스테이지(62)에 형성된 상기 감압 홀들에 의해 진공 흡착될 수 있다. 이와 다르게, 상기 웨이퍼는 정전 척과 같은 정전기의 힘을 이용하여 흡착될 수 있다.
정렬 장치(60)는 정렬 스테이지(62)를 이동시키는 정렬 스테이지 구동부(도시되지 않음)를 포함할 수 있다. 상기 정렬 스테이지 구동부는 정렬 스테이지(62)를 X, Y, Z 방향으로 평행 이동시키는 평행 구동부 및 정렬 스테이지(62)를 Z축을 중심으로 회전시키는 회전 구동부를 포함할 수 있다.
예시적인 실시예들에 있어서, 정렬 장치(60)는 정렬 스테이지(62)의 제3 면(64)에 구비되며 웨이퍼(W)를 가열하기 위한 복수 개의 발열 소자들(700)을 갖는 발열 장치를 포함할 수 있다. 발열 소자들(700)의 전력들이 독립적으로 제어되어 상기 웨이퍼에 대하여 국부적인 가열 처리를 수행할 수 있다. 복수 개의 발열 소자들(700)의 전력들은 독립적으로 제어되어 웨이퍼(W)의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 웨이퍼(W)를 가열할 수 있다.
복수 개의 발열 소자들(700)은 제1 영역에 배치되는 제1 그룹의 발열 소자들(712) 및 제2 영역에 배치되는 제2 그룹의 발열 소자들(722)을 포함할 수 있다.
제1 그룹의 발열 소자들(712)은 제1, 제2 및 제3 서브 영역들에 각각 배치되는 제1 서브 그룹의 발열 소자들(712-1), 제2 서브 그룹의 발열 소자들(712-2) 및 제3 서브 그룹의 발열 소자들(712-3)을 포함할 수 있다. 제2 그룹의 발열 소자들(722)은 제4, 제5 및 제6 서브 영역들에 각각 배치되는 제4 서브 그룹의 발열 소자들(722-1), 제5 서브 그룹의 발열 소자들(722-2) 및 제6 서브 그룹의 발열 소자들(722-3)을 포함할 수 있다.
상기 발열 장치는 도 4 내지 도 7을 참조로 설명한 발열 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
상술한 바와 같이, 웨이퍼 본딩 장치의 상부 척에 상기 발열 장치를 제공하는 대신에, 상기 웨이퍼 본딩 장치로 웨이퍼를 로딩하는 정렬 장치(60)에 상기 발열 장치를 제공할 수 있다.
이에 따라, 상기 웨이퍼 본딩 장치로 상기 웨이퍼를 로딩하기 전에, 접합 오차 정보에 기초하여 상기 웨이퍼가 원하는 온도 산포를 갖도록 국부적인 가열 처리를 상기 웨이퍼 상에 수행할 수 있다. 이송 로봇(22)은 상기 국부적 가열 처리에 의해 변형된 형상을 유지할 수 있도록 웨이퍼(W)를 유지하여 웨이퍼 본딩 장치로 이송시킬 수 있다. 이 경우에 있어서, 상기 웨이퍼가 정렬 장치(60) 상에 놓여진 상태에서 원하는 온도 산포를 갖도록 가열할 수 있으므로, 상기 발열 소자는 LED 소자뿐만 아니라 전도 열을 이용할 수 있는 히터를 포함할 수 있다.
이하에서는, 도 1의 웨이퍼 접합 시스템을 이용한 웨이퍼를 본딩시키는 방법에 대하여 설명하기로 한다.
도 12는 예시적인 실시예들에 따른 웨이퍼 본딩 방법을 나타내는 순서도이다. 도 13은 도 12의 웨이퍼 본딩 방법을 나타내는 도면이다. 도 14는 도 12의 웨이퍼 본딩 방법에서의 본딩 단계를 나타내는 순서도이다.
도 1 내지 도 7, 도 11 및 도 12 내지 도 14를 참조하면, 먼저, 서로 본딩되는 웨이퍼들의 접합면들 중 적어도 어느 하나의 접합면에 대하여 전처리를 수행할 수 있다(S100).
예시적인 실시예들에 있어서, 플라즈마 처리 장치(40)의 챔버 내에 웨이퍼(W1, W2)를 로딩한 후, 웨이퍼(W1, W2) 상에 샤워 헤드를 통해 플라즈마 가스를 공급하고, 상기 챔버 내에서 플라즈마 처리를 수행할 수 있다.
이이서, 상기 플라즈마 처리된 웨이퍼 표면을 세정할 수 있다. 세정 장치(50)의 스핀 코터를 이용하여 상기 웨이퍼 표면에 DI 워터를 코팅할 수 있다. 상기 DI 워터는 상기 웨이퍼의 표면을 세정할 뿐만 아니라 상기 웨이퍼의 표면에 -OH기가 잘 결합되도록 하여 상기 웨이퍼의 표면에 댕글링 본드를 더욱 용이하게 형성할 수 있다.
이어서, 상기 전처리된 웨이퍼들(W1, W2)을 정렬한 후(S110), 상기 웨이퍼들(W1, W2)의 중심 부분들을 각각 가압하여 상기 웨이퍼의 중심부를 돌출시키고(S120), 상기 웨이퍼들의 중심 부분부터 외측으로 점진적으로 접촉시켜 상기 웨이퍼들을 접합시킬 수 있다(S130).
예시적인 실시예들에 있어서, 전처리된 제1 및 제2 웨이퍼들(W1, W2)을 웨이퍼 접합 장치(70)의 하부 스테이지(110) 및 상부 스테이지(210)에 각각 흡착 고정시킬 수 있다. 제1 웨이퍼(W1)는 하부 스테이지(110)에 형성된 제1 감압 홀들(130)에 의해 진공 흡착될 수 있다. 제2 웨이퍼(W2)는 상부 스테이지(210)에 형성된 제2 감압 홀들(230)에 의해 진공 흡착될 수 있다.
이어서, 상부 푸시 로드(322)가 하강하여 제2 웨이퍼(W2)의 중심 부분을 가압할 수 있다. 이에 따라, 제2 웨이퍼(W2)의 중심 부분이 상부 스테이지(210)의 제2 면(212)으로부터 분리되고 아래로 볼록하게 만곡될 수 있다.
제2 웨이퍼(W2)가 아래로 볼록하게 변형된 상태에서, 하부 스테이지(110)가 상승하여 제1 웨이퍼(W1)를 제2 웨이퍼(W2)와 접촉시킬 수 있다. 제1 웨이퍼(W1)의 중심 부분과 제2 웨이퍼(W2)의 중심 부분이 먼저 접촉한 후 본딩이 개시될 수 있다. 이 때, 하부 스테이지(110)와 상부 스테이지(210) 사이의 간격(G)을 약 50mm 내지 150mm로 유지할 수 있다.
또한, 상기 본딩 개시 시점에서, 상부 스테이지(210)의 제1 내지 제3 흡착부들(Z1, Z2, Z3)에 진공 압력이 제공되고(Z1, Z2, Z3: ON) 하부 스테이지(110)의 제3 흡착부(Z3)에 진공 압력이 제공(Z3: ON)될 수 있다. 이에 따라, 상부 스테이지(210)의 외측 영역에 제1 흡착 면적의 진공 영역이 형성되고, 하부 스테이지(210)의 외측 영역에 상기 제1 흡착 면적보다 작은 제3 흡착 면적의 진공 영역이 형성될 수 있다.
이 경우에 있어서, 도 14에 도시된 바와 같이, 제1 및 제2 웨이퍼들(W1, W2) 사이의 접합 오차 정보를 획득하고(S1302), 이에 기초하여 제2 웨이퍼(W2)(및/또는 제1 웨이퍼(W1))에 대하여 국부적 가열 처리를 수행하고(S1304), 제1 및 제2 웨이퍼들(W1, W2)의 본딩 공정을 수행할 수 있다(S1306).
예를 들면, 비젼 카메라와 같은 검출 센서를 이용하여 제1 및 제2 웨이퍼들(W1, W2) 사이의 접합 오차 정보를 획득할 수 있다. 이미 접합된 제1 및 제2 웨이퍼들(W1, W2) 사이의 접합 오차 정보를 획득할 수 있다.
상기 정렬 오차를 보상하기 위하여 발열 소자들(400)의 발열량들을 독립적으로 제어하여 국부적 가열 처리를 수행할 수 있다. 상기 국부적 가열 처리를 위해, 제1 서브 그룹의 발열 소자들(412-1), 제2 서브 그룹의 발열 소자들(412-2), 제3 서브 그룹의 발열 소자들(412-3), 제4 서브 그룹의 발열 소자들(422-1), 제5 서브 그룹의 발열 소자들(422-2) 및 제6 서브 그룹의 발열 소자들(422-3)의 발열량들은 상기 접합 오차 정보를 이용하여 결정될 수 있다.
복수 개의 발열 소자들(400)의 전력들은 독립적으로 제어되어 제2 웨이퍼(W2)의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 제2 웨이퍼(W2)를 가열할 수 있다. 예를 들면, 제2 웨이퍼(W2)의 제1 결정 방향으로 제1 온도를 갖도록 가열하고 제2 웨이퍼(W2)의 상기 제1 결정 방향과 다른 제2 결정 방향으로 상기 제1 온도와 다른 제2 온도를 갖도록 가열할 수 있다. 상기 제1 결정 방향과 상기 제2 결정 방향은 상기 중심 둘레를 따라 원주 방향으로 45도 각도를 가질 수 있다.
상기 정렬 오차 정보에 기초하여 제2 웨이퍼(W2)에 대하여 국부적인 가열 처리를 수행함으로써, 제1 및 제2 웨이퍼들(W1, W2) 내 접합점들 사이의 접합 오차를 최소화할 수 있다.
전술한 웨이퍼 본딩 방법 및 시스템은 로직 소자나 메모리 소자를 포함하는 반도체 패키지 또는 이미지 센서에 적용될 수 있다. 상기 반도체 패키지는 에스램(SRAM) 장치, 디램(DRAM) 장치, 고대역폭 메모리(HBM) 장치 등과 같은 휘발성 메모리 장치 및 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다. 상기 이미지 센서는 CMOS 이미지 센서를 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 웨이퍼 본딩 시스템 20: 클린 룸
22: 이송 로봇 30: 카세트 스테이지
40: 플라즈마 처리 장치 50: 세정 장치
60: 정렬 장치 62: 정렬 스테이지
70: 웨이퍼 본딩 장치
100: 하부 척 구조물 110: 하부 스테이지
114, 214: 중심 홀 120: 하부 스테이지 구동부
130: 제1 감압 홀 200: 상부 척 구조물
210: 상부 스테이지 230: 제2 감압 홀
320: 웨이퍼 푸시 유닛 322: 상부 푸시 로드
324: 상부 푸시 로드 구동부 400: 발열 소자
412: 제1 그룹의 발열 소자들 422: 제2 그룹의 발열 소자들
510, 512, 520, 522: 파워 공급부 600: 제어부

Claims (20)

  1. 제1 면을 구비하고, 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 하부 스테이지;
    상기 제1 면에 대향하는 제2 면을 구비하고, 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 상부 스테이지;
    상기 상부 스테이지의 중심 영역에 형성된 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드; 및
    상기 상부 스테이지의 제2 면에 구비되며 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들을 포함하고, 상기 제2 웨이퍼의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 상기 발열 소자들의 발열량들이 독립적으로 제어되는 발열 장치를 포함하는 웨이퍼 본딩 장치.
  2. 제 1 항에 있어서, 복수 개의 상기 발열 소자들은 상기 방위각 방향으로 제1 및 제2 영역들에 각각 배치되는 제1 그룹의 발열 소자들 및 제2 그룹의 발열 소자들을 포함하는 웨이퍼 본딩 장치.
  3. 제 2 항에 있어서, 상기 제1 영역 및 제2 영역은 45도의 방위각을 갖는 웨이퍼 본딩 장치.
  4. 제 2 항에 있어서, 상기 제1 그룹의 발열 소자들은 중심으로부터 반경 방향으로 제1, 제2 및 제3 서브 영역들에 각각 배치되는 제1 서브 그룹의 발열 소자들, 제2 서브 그룹의 발열 소자들 및 제3 서브 그룹의 발열 소자들을 포함하는 웨이퍼 본딩 장치.
  5. 제 4 항에 있어서, 상기 제1, 제2 및 제3 서브 영역들은 아치 형태를 갖는 웨이퍼 본딩 장치.
  6. 제 1 항에 있어서, 상기 발열 소자는 LED 소자를 포함하는 웨이퍼 본딩 장치.
  7. 제 6 항에 있어서, 상기 LED 소자는 1100mm 이하의 파장을 갖는 광을 발생시키는 웨이퍼 본딩 장치.
  8. 제 1 항에 있어서,
    상기 발열 소자들의 전력들을 제어하기 위한 파워 제어부를 더 포함하는 웨이퍼 본딩 장치.
  9. 제 8 항에 있어서, 복수 개의 상기 발열 소자들은 상기 제2 웨이퍼의 제1 결정 방향으로 제1 온도를 갖도록 가열하고 상기 제2 웨이퍼의 상기 제1 결정 방향과 다른 제2 결정 방향으로 상기 제1 온도와 다른 제2 온도를 갖도록 가열하는 웨이퍼 본딩 장치.
  10. 제 1 항에 있어서,
    상기 하부 스테이지의 제1 면에 구비되며 상기 제1 웨이퍼를 가열하기 위한 복수 개의 제2 발열 소자들을 포함하고, 상기 제1 웨이퍼의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 상기 제1 발열 소자들의 전력들이 독립적으로 제어되는 제2 발열 장치를 더 포함하는 웨이퍼 본딩 장치.
  11. 제1 면을 구비하고, 상기 제1 면 상에 배치되는 제1 웨이퍼를 흡착하기 위한 하부 스테이지;
    상기 제1 면에 대향하는 제2 면을 구비하고, 상기 제2 면 상에 배치되는 제2 웨이퍼를 흡착하기 위한 상부 스테이지;
    상기 상부 스테이지의 중심 영역에 형성된 중심 홀을 통해 승하강 가능하도록 구비되어 상기 제2 웨이퍼의 중심 영역을 가압하기 위한 상부 푸시 로드;
    상기 상부 스테이지의 제2 면에 구비되며 상기 제2 웨이퍼를 가열하기 위한 복수 개의 발열 소자들; 및
    상기 발열 소자들의 발열량들을 독립적으로 제어하여 제2 웨이퍼에 대하여 국부적 가열 처리를 수행하기 위한 파워 제어부를 포함하는 웨이퍼 본딩 장치.
  12. 제 11 항에 있어서, 상기 파워 제어부는 상기 제2 웨이퍼의 온도 분포가 중심에 대하여 방위각 방향으로 서로 다른 분포를 갖도록 상기 발열 소자들의 발열량들을 제어하는 웨이퍼 본딩 장치.
  13. 제 12 항에 있어서, 복수 개의 상기 발열 소자들은 상기 제2 웨이퍼의 제1 결정 방향으로 제1 온도를 갖도록 가열하고 상기 제2 웨이퍼의 상기 제1 결정 방향과 다른 제2 결정 방향으로 상기 제1 온도와 다른 제2 온도를 갖도록 가열하는 웨이퍼 본딩 장치.
  14. 제 13 항에 있어서, 상기 제1 결정 방향과 상기 제2 결정 방향은 상기 중심 둘레를 따라 원주 방향으로 45도 각도를 갖는 웨이퍼 본딩 장치.
  15. 제 11 항에 있어서, 복수 개의 상기 발열 소자들은 방위각 방향으로 제1 및 제2 영역들에 각각 배치되는 제1 그룹의 발열 소자들 및 제2 그룹의 발열 소자들을 포함하는 웨이퍼 본딩 장치.
  16. 제 15 항에 있어서, 상기 제1 영역 및 제2 영역은 45도의 방위각을 갖는 웨이퍼 본딩 장치.
  17. 제 15 항에 있어서, 상기 제1 그룹의 발열 소자들은 중심으로부터 반경 방향으로 배치되는 2개의 서브 그룹들의 발열 소자들을 포함하는 웨이퍼 본딩 장치.
  18. 제 11 항에 있어서, 상기 발열 소자는 LED 소자를 포함하는 웨이퍼 본딩 장치.
  19. 제 18 항에 있어서, 상기 LED 소자는 1100mm 이하의 파장을 갖는 광을 발생시키는 웨이퍼 본딩 장치.
  20. 제 11 항에 있어서,
    상기 하부 스테이지의 제2 면에 구비되며 상기 제1 웨이퍼를 가열하기 위한 복수 개의 제2 발열 소자들을 포함하고,
    상기 파워 제어부는 상기 제2 발열 소자들의 발열량들을 독립적으로 제어하여 제1 웨이퍼에 대하여 국부적 가열 처리를 수행하는 웨이퍼 본딩 장치.
KR1020190143486A 2019-11-11 2019-11-11 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법 KR20210057260A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190143486A KR20210057260A (ko) 2019-11-11 2019-11-11 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법
US16/911,919 US20210143030A1 (en) 2019-11-11 2020-06-25 Wafer to wafer bonding apparatus, wafer to wafer bonding system, and wafer to wafer bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190143486A KR20210057260A (ko) 2019-11-11 2019-11-11 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법

Publications (1)

Publication Number Publication Date
KR20210057260A true KR20210057260A (ko) 2021-05-21

Family

ID=75847076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190143486A KR20210057260A (ko) 2019-11-11 2019-11-11 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법

Country Status (2)

Country Link
US (1) US20210143030A1 (ko)
KR (1) KR20210057260A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749399B (zh) * 2019-11-18 2021-12-11 錼創顯示科技股份有限公司 微型元件轉移頭、微型元件轉移裝置以及微型元件顯示裝置

Also Published As

Publication number Publication date
US20210143030A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
CN108133903B (zh) 接合装置、接合系统、接合方法以及计算机存储介质
JP7150118B2 (ja) 接合システム
JP4767251B2 (ja) 光学検査装置を平坦な対象物の接面に対して焦点合わせする方法
TWI408773B (zh) 基板支撐單元以及利用其研磨基板之裝置與方法
US11791223B2 (en) Substrate bonding apparatus and substrate bonding method
JP4372423B2 (ja) 研磨装置および研磨方法
US9321144B2 (en) Polishing head in chemical mechanical polishing apparatus and chemical mechanical polishing apparatus including the same
TW201906070A (zh) 基板保持裝置、曝光裝置、及元件製造方法
US10236224B2 (en) Apparatus and method for reducing wafer warpage
US20230094653A1 (en) Minimal contact gripping of thin optical devices
KR20230169482A (ko) 기판 접합 장치, 산출 장치, 기판 접합 방법 및 산출 방법
KR20210057260A (ko) 웨이퍼 본딩 장치, 웨이퍼 본딩 시스템 그리고 웨이퍼 본딩 방법
KR102566141B1 (ko) 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치
TW202127512A (zh) 基板貼合裝置及方法
JP2023095890A (ja) リソグラフィ装置で用いる基板ホルダ及びデバイス製造方法
TWI790725B (zh) 用於基底處置的設備及方法
KR102467069B1 (ko) 웨이퍼를 지지하는 척에서 변형된 웨이퍼를 진공 흡착하는 방법
TW201939659A (zh) 基板處理裝置及基板處理方法
KR20190041644A (ko) 반도체 제조 장치의 구동 방법
CN114952594A (zh) 抛光系统及用于工件的化学机械抛光的方法
TWM528994U (zh) 基板壓平設備
JP7394638B2 (ja) 研削装置、及び研削方法
JP7362787B2 (ja) 接合装置、及び接合方法
KR20220008514A (ko) 웨이퍼 본딩 장치 및 웨이퍼 본딩 방법
TWI830090B (zh) 接合裝置及接合方法