KR20210069128A - 기판 결합 방법 - Google Patents

기판 결합 방법 Download PDF

Info

Publication number
KR20210069128A
KR20210069128A KR1020217016980A KR20217016980A KR20210069128A KR 20210069128 A KR20210069128 A KR 20210069128A KR 1020217016980 A KR1020217016980 A KR 1020217016980A KR 20217016980 A KR20217016980 A KR 20217016980A KR 20210069128 A KR20210069128 A KR 20210069128A
Authority
KR
South Korea
Prior art keywords
substrate
substrates
sample holder
bonding
wave
Prior art date
Application number
KR1020217016980A
Other languages
English (en)
Other versions
KR102397577B1 (ko
Inventor
플로리안 쿠르츠
토마스 바겐라이트너
토마스 플라흐
쥐르겐 마르쿠스 쉬쓰
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020217031633A priority Critical patent/KR102365284B1/ko
Publication of KR20210069128A publication Critical patent/KR20210069128A/ko
Application granted granted Critical
Publication of KR102397577B1 publication Critical patent/KR102397577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Combinations Of Printed Boards (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

본 발명은 기판(2, 2')의 접촉 표면(2o, 2o')에서 제1 기판(2)을 제2 기판(2')과 결합하기 위한 방법에 관한 것으로서, 상기 결합 방법은:
- 고정력(FH1)으로 제1 기판(2)을 제1 샘플 홀더(1)의 제1 샘플 홀더 표면(1o)에 고정시키고, 고정력(FH2)으로 제2 기판(2')을 제2 샘플 홀더(1')의 제2 샘플 홀더 표면(1o')에 고정시키는 단계,
- 접촉 표면(2o, 2')을 결합 시작 지점(20)에 접촉시키고 적어도 제2 샘플 홀더 표면(1o, 1o')을 가열 온도(TH)로 가열시키는 단계,
- 결합 시작 지점(20)으로부터 기판(2, 2')의 측면 에지(2s, 2s')로 전파되는 결합파를 따라 제1 기판(2)을 제2 기판(2')과 결합시키는 단계를 포함하며,
가열 온도(TH)는 결합 공정 동안 제2 샘플 홀더 표면(1o')에서 감소되는 것을 특징으로 한다.

Description

기판 결합 방법{METHOD FOR BONDING SUBSTRATES}
본 발명은 청구항 제1항에 따라 제1 기판을 제2 기판과 결합하기 위한 방법에 관한 것이다.
수십 년 동안 반도체 산업에서, 기판은 서로 정렬되고 서로 결합되어 왔다. 이러한 결합은 다-기판 스택(multi-substrate stack)을 형성하기 위해 사용된다. 이러한 다-기판 스택에서, 기능 유닛(functional unit), 특히 메모리 칩, 마이크로프로세서, MEMS 등은 서로 연결되고 따라서 서로 조합된다. 이러한 조합 옵션들로부터 다양한 가능 적용분야들이 발생한다.
기능 유닛의 밀도는 시간이 흐름에 따라 증가된다. 기술의 발달로 인해, 기능 유닛의 크기는 점점 더 작아지고 있다. 따라서, 이러한 밀도의 증가는 기판당 기능 유닛들이 개수가 증가함으로써 구현된다. 기능 유닛의 개수가 증가하면 부품 비용이 감소하게 된다.
소형의 기능 유닛들이 증가하는 데 따른 단점은, 두 기판을 에러-없이 제조하는 것이 점점 더 어려워지며, 특히 두 기판의 결합 경계면(bond interface)을 따라 모든 기능 유닛들을 완벽하게 중첩시키는(superposition) 것이 어렵다는 점이다.
최근의 기판 정렬 기술에 있어서 가장 어려운 난관은 두 기판, 특히 두 웨이퍼를 정렬 마크(alignment mark)의 도움으로 서로 정렬하는 데에만 있지 않고, 에러-없이, 특히 제1 기판의 지점(point)들을 제2 기판의 지점들과 완벽하게 상호연관시키면서(complete correlation) 제조하는 것으로서, 상기 상호연관은 기판의 전체 면적에 걸쳐 구현된다. 경험에 따르면, 결합 공정 후에, 기판의 표면 상의 구조물(structure)은 일반적으로 서로 일치하지 않는다. 두 기판의 일반적인, 특히 전체적인 정렬 단계와 그 후의 결합 단계는 기판 표면의 모든 각각의 지점들 중 원하는 지점들을 완벽하고 에러-없이 일치시키는 데 항상 충분하지 않다.
두 기판을 전체적으로 정렬시키고 그 후 결합하는 공정에 있어서 종래 기술에는 두 가지의 기본적인 문제점이 존재한다.
첫 번째로는, 제1 및/또는 제2 기판의 구조물 위치가 일반적으로 이론적인 위치들로부터 벗어난다는(deviation) 점이다. 이러한 편차에 대해서는 여러 이유가 있다.
예를 들어, 제조 공정이 결함이 있거나 적어도 허용오차(tolerance)를 포함함으로써, 실제로 제조된 구조물들이 이상적인 위치들로부터 벗어나는 것을 고려해 볼 수 있을 것이다. 이에 대한 한 예는, 스텝-앤드-리피트 공정(step-and-repeat process)에 의해 리소그래피를 반복적으로 사용하는 것으로서, 상기 스텝-앤드-리피트 공정은 스탬프(stamp)의 각각의 병진운동 변위(translational displacement)가 위치에 있어서 작지만 상당한 에러를 포함한다.
추가적이며 덜 사소한 이유는, 기계적 부하(mechanical loading), 특히 열 부하(thermal loading)로 인한 기판의 변형이다. 기판은, 예를 들어 구조물의 제조 시간에서, 정해진 온도를 가진다. 이러한 온도는 일반적으로 기판의 전체 공정 순서 동안 유지되지 않으며, 그 반대로 변경된다. 이러한 온도 변화는 열팽창에 의해 수반되며 따라서 가장 이상적인 경우에는 직경이 변화되지만, 가장 바람직하지 못한 경우에는 복합 열 변형(complex thermal deformation)으로 이어진다.
두 번째로, 설령, 두 기판이 에러-없이, 특히 완벽하게 면적이 일치하였다 하더라도, 즉 모든 구조물들이 중첩되었다 하더라도, 기판이 서로 접촉하고 난 바로 직후에, 실제 결합 공정은 결합 공정 동안에 이러한 일치 상태를 잃어버릴 수 있다는 점이다. 따라서, 결합 공정 자체는 에러-없는 기판 스택의 제조에 결정적인 영향을 미치며 즉 구조물들을 완벽하게 일치시킨다.
세 번째로, 기판에 제공되는 구조물들과 층(layer)들은 기판에 응력(stress)을 발생시킬 수 있다. 이 층들은 예를 들어 절연층(insulation layer)들일 수 있으며, 구조물들은 실리콘 관통 전극(Through Silicon Via: TSV)일 수 있다.
두 기판의 영구 결합 공정과 관련된 가장 큰 기술적 문제점들 중 한 문제점은 개별 기판들 사이의 기능 유닛들의 정렬 정확도(alignment accuracy)이다. 기판들이 정렬 기기(alignment equipment)에 의해 서로에 대해 매우 정확하게 정렬될 수 있긴 하지만, 결합 공정 동안에 기판들의 비틀림(distortion)이 발생할 수 있다. 이러한 비틀림으로 인해, 기능 유닛들은 모든 위치들에서 서로에 대해 반드시 정확하게 정렬되지는 않을 것이다. 기판 상의 한 특정 지점에서 정렬 정확도는, 비틀림, 측정되는 에러, 렌즈 에러(배율 또는 축소 에러) 등에 따를 수 있다. 반도체 산업에서, 이러한 문제점들을 다루는 모든 주제들은 용어 "오버레이(overlay)" 하에서 조합된다. 상기 주제에 대한 적절한 개요는 예를 들어 Mack, Chris. Fundamental Principles of Optical Lithography - The Science of Microfabrication. WILEY, 2007, Reprint 2012에서 찾아볼 수 있다.
각각의 기능 유닛은 실제 제조 공정 전에 컴퓨터로 설계된다. 예를 들어, 조도체(strip conductor), 마이크로칩, MEMS, 또는 마이크로시스템 기술의 도움으로 제조가능한 그 밖의 임의의 구조물은 CAD(컴퓨터 이용 설계 디자인)으로 설계된다. 하지만, 기능 유닛들의 제조 동안, 컴퓨터로 설계된 이상적인 기능 유닛들과 청정실에서 제조되는 실제 기능 유닛들 간에 항상 편차가 존재하는 것을 볼 수 있다. 이러한 차이는 주로 하드웨어의 제한 즉 엔지니어링-관련 문제점들 때문이지만, 종종은 물리적인 제한 때문에도 발생한다. 따라서, 포토리소그래피 공정(photolithographic process)에 의해 제조되는 구조물의 해상도 정확성(resolution accuracy)은 사용되는 광의 파장과 포토마스크(photomask)의 구멍(aperture) 크기에 의해 제한된다. 마스크 비틀림(mask distortion)은 포토레지스트(photoresist)에 직접 전달된다. 기계장치의 선형 모터(linear motor)는 주어진 허용오차 등 내에서 재형성 가능한 위치들에만 접근될 수 있다. 따라서, 기판의 기능 유닛들이 컴퓨터로 설계된 구조물들에 정확하게 똑같을 수 없다는 사실은 놀라운 일이 아니다. 심지어, 결합 공정 전에도, 모든 기판들은 이상적인 상태로부터 무시할 수 없는 발산(divergence)을 가진다.
두 기판들 중 그 어느 기판도 결합 공정에 의해 비틀리지 않는다고 가정했을 때, 두 기판들의 맞은편에 배열된 2개의 기능 유닛들의 위치 및/또는 형태들을 비교해 보면, 일반적으로, 위에서 기술된 에러들로 인해 이상적인 컴퓨터 모델로부터 발산되기 때문에 기능 유닛들 사이의 일치에는 이미 결함이 존재한다. 가장 빈번한 에러는 숫자 8로 나타난다( http://commons.wikimedia.org/wiki/File:오버레이------_typical-_model_terms_DE.svg , 24.05.2013 and Mack, Chris. Fundamental Principles of Optical Lithography - The Science of Microfabrication. Chichester: WILEY, p. 312, 2007, Reprint 2012).
이러한 예시들에 따르면, 전체적이고 국부적일 뿐만 아니라 대칭적이고 비대칭적인 오버레이 에러(overlay error)들 간에는 개략적인 구분이 형성될 수 있다. 전체적인 오버레이 에러는 균질하며(homogeneous) 이에 따라 위치에 무관하다. 오버레이 에러는 위치에 상관없이 맞은편에 배열된 2개의 기능 유닛들 간에 똑같은 발산을 형성한다. 종래의 전체적인 오버레이 에러는 에러 I 및 에러 II들로서, 이 에러들은 서로에 대한 두 기판의 병진운동(translation) 또는 회전운동(rotation)으로 인해 발생한다. 두 기판의 병진운동 또는 회전운동은 기판 상에서 각각 서로 맞은편에 배열된 모든 기능 유닛들에 대한 상응하는 병진운동 또는 회전운동을 발생시킨다. 국부적인 오버레이 에러는 주로 탄성 및/또는 소성(plasticity) 문제 및/또는 예비 공정(preliminary process)으로 인해 위치에 따라 발생하는 데, 이 경우에서는, 주로, 연속적으로 전파되는 결합파에 의해 야기된다. 오버레이 에러들 중에서는, 에러 III 및 에러 IV는 특히 "런아웃" 에러로 지칭된다. 상기 에러는, 주로, 결합 공정 동안 하나 이상의 기판의 비틀림에 의해 발생된다. 하나 이상의 기판의 비틀림으로 인해, 제1 기판의 기능 유닛들은 제2 기판의 기능 유닛들에 대해 비틀린다. 에러 I 및 에러 II도 결합 공정으로 인해 발생되지만, 이러한 에러 I 및 에러 II는 에러 III 및 에러 IV에 의해 겹쳐져서 이러한 에러를 탐지하거나 측정하는 것이 어렵게 된다. 이는 결합제(bonder), 특히 x-축 및/또는 y-축에 대한 현저하게 정확한 기능을 가지거나 및/또는 회전운동 보정기능을 가진 가장 최근의 디자인의 융합 결합제(fusion bonder)에도 적용된다.
종래 기술에는 이미 설비(plant)가 존재하며, 이러한 설비의 도움으로 국부적 비틀림(local distortion)은 적어도 부분적으로 감소될 수 있다. 여기서 언급되는 국부적인 비틀림은 활성 컨트롤 요소를 사용함으로써 발생되는 국부적인 비틀림에 관한 것이다(WO2012/083978A1호 참조).
"런아웃" 에러를 보정하기 위한 해결책에 대한 초기 접근은 종래 기술에 기재되어 있다. US20120077329A1호는 결합 공정 동안 및 결합 공정 후에 두 기판의 기능 유닛들 사이의 원하는 정렬 정확도를 얻기 위한 방법을 기술하고 있는데, 여기서, 하부 기판(lower substrate)은 고정되어 있지 않다. 따라서, 하부 기판은 임의의 경계 조건들을 가지지 않으며 결합 공정 동안 상부 기판에 자유로이 결합될 수 있다. 종래 기술에서의 중요한 특징은, 특히 일반적으로 진공 장치(vacuum device)에 의해, 기판을 평평하게 고정한다는 점이다(flat fixing).
대부분의 경우, 이러한 "런아웃" 에러들은 접촉 지점(contact point) 주위에서 반경 방향으로 대칭으로 점점 더 커지게 되는데, 그 이유는 "런아웃" 에러들이 접촉 지점으로부터 주변(periphery)으로 증가하기 때문이다. 대부분의 경우, "런아웃" 에러들은 선형으로 증가하여 커지게 된다. 특정 상태 하에서는, "런아웃" 에러는 비-선형으로 증가할 수 있다.
특히 최적의 조건 하에서, "런아웃" 에러는 적절한 측정 장치에 의해 알 수 있을 뿐만 아니라(EP2463892), 수학적 함수들로 기재될 수 있다. "런아웃" 에러가 병진운동 및/또는 회전운동을 나타내거나 및/또는 잘 정의된 지점들 사이에서 측정되기 때문에, 이러한 "런아웃" 에러는 벡터 함수들로 기재되는 것이 바람직하다. 일반적으로, 이러한 벡터 함수는 f: R2 → R2의 함수 즉 사상 규칙(mapping rule)의 함수로서, 이러한 사상 규칙은 위치 좌표(position coordinate)의 2-차원 정의 범위를 "런아웃" 벡터의 2-차원 값 범위로 매핑한다(mapping). 상응하는 벡터장의 정확한 수학적 분석이 구현될 수 없지만, 함수 특성에 대해 가정이 제공된다. 높은 확률을 가진 벡터 함수는 적어도 Cn n>=1 함수인데 즉 적어도 연속적으로 미분가능하다. "런아웃" 에러가 접촉 지점으로부터 에지(edge)로 증가하기 때문에, 벡터 함수의 발산(divergence)은 아마도 0(zero)와는 다를 것이다. 높은 확률로 인해, 벡터장은 소스 필드(source field)이다.
"런아웃" 에러는 구조물에 대해서 가장 잘 알 수 있다. 구조물(structure)이란 제1 또는 제2 기판의 임의의 요소로 이해하면 되는데, 제1 또는 제2 기판의 임의의 요소는 각각 제2 또는 제1 기판 상의 구조물과 상호연관되어 있다(correlated). 한 구조물의 경우, 예를 들어:
- 정렬 마크(alignment mark),
- 코너(corner) 및/또는 에지(edge), 특히 기능 유닛들의 코너 및 에지,
- 접촉 패드(contact pad), 특히 실리콘 관통 전극(TSV) 또는 폴리머 관통 전극(Through Polymer Via: TPV),
- 조도체(strip conductor),
- 리세스(recess), 특히 홀 또는 오목부(depression)에 관한 것이다.
"런아웃" 에러는 일반적으로 위치에 따른 에러이며, 수학적으로는, 실제 지점과 이상적인 지점 사이의 변위 벡터(displacement vector)이다. "런아웃" 에러가 일반적으로 위치에 따른 에러이기 때문에, "런아웃" 에러는 이상적으로 벡터장에 의해 특정된다. 하기 설명에서, "런아웃" 에러는, 그 외에 달리 기재되지 않는 한, 설명을 쉽게 하기 위해 온전히 점 형태로(punctiform) 간주될 것이다.
"런아웃" 에러(R)는 2개의 부분 성분(partial component)을 포함한다.
제1 부분 성분(R1)은 "런아웃" 에러의 본질적인 부분 즉 구조물의 제조 결함 또는 기판의 비틀림으로 다시 추적할 수 있는 부분을 기술하고 있다. 따라서, 이 제1 부분 성분은 기판에서 고유의 부분이다. 또한, 기판은 구조물이 제1 온도에서 정확하게 제조되면 고유의 "런아웃" 에러를 가질 수 있지만 기판이 결합 공정 전에 제2 온도로 온도가 변화되면 열팽창되며 따라서 전체 기판이 비틀어져서 기판 위에 위치된 구조물들도 비틀려진다는 사실도 유의해야 한다.
수 켈빈 온도, 때로는 심지어 1/10 켈빈 온도의 온도 차이도 이러한 비틀림을 발생시키는 데 충분하다.
제2 부분 성분(R2)은 "런아웃" 에러의 외적인 부분 즉 결합 공정까지 야기되지 않는 부분을 기술하고 있다. 이 제2 부분 성분은 결합 공정 전에는 존재하지 않는다. 상기 제2 부분 성분은 기판들 사이에 작용하는 힘들 때문에 제1 및/또는 제2 기판의 국부적 및/또는 전체적인 비틀림을 주로 포함하는데, 이러한 비틀림들은 나노미터 범위의 변형을 야기할 수 있다.
본 발명의 목적은 결합 정확도(bonding accuracy)가 기판의 모든 위치에서 가능한 최대로 증가되는, 두 기판을 결합하기 위한 방법을 제공하는 것이다. 본 발명의 추가적인 목적은 에러-없이, 특히 두 기판의 구조물들이 완전히 일치될 수 있도록 하는 기판 결합 방법을 제공하는 것이다.
본 발명의 목적은 청구항 제1항의 특징들로 구현된다.
본 발명의 바람직한 변형예들은 종속항들에 제공된다. 본 발명의 상세한 설명, 청구항 및/또는 도면들에 제공된 특징들 중 2개 이상의 모든 조합들은 본 발명의 범위 내에 있다. 본 명세서에 기재된 값 범위에서, 제한 값 내에 있는 값들은 한계값들로 간주되고 임의의 조합으로 청구될 수 있다. 개별 또는 복수의 방법 단계가 상이한 장치 또는 모듈에서 실행되면, 각각의 경우 상이한 장치 또는 모듈은 독립 방법으로서 개별적으로 기술된다.
본 발명의 개념은 결합 공정 동안 이미 가열 온도(TH)가 감소되며 결합 공정 동안 가열장치를 스위치-오프시킨다는 점이다. 가열 온도(TH)는 특히 기판들의 결합 표면에서 결합하기에 충분한 온도를 제공하도록 사용된다. 본 발명에 따른 추가적인 실시예의 중요한 한 양태는, 결합되어야 하는 기판 스택이 자유롭게 변형될 수 있도록 하기 위해 특히 결합 공정 동안, 기판이 고정된 것을 제거한다는 점이다. 본 발명에 따른 제3 실시예의 추가적인 중요한 양태는 기판 스택이, 특히 기판 스택의 경계면이 결합 공정 동안 환기되거나(ventilated) 또는 압력이 제공될 수 있다는 점이다.
제1 및/또는 제2 기판과 같이, 웨이퍼들도 특히 적합하다.
결합 공정, 영구 결합(permanent bonding) 공정, 바람직하게는 융합 결합(fusion bonding) 공정 동안, 본 발명에 따른 특정 공정에서, 두 기판이 가장 동심 배열되고 점 형태로 접촉할 가능성이 있다. 특히 두 기판은 비-동심 배열 방식으로도 접촉될 수 있다. 비-동심 배열 접촉 지점으로부터 전파된(propagated) 결합파는 상이한 시간에서 기판 에지(substrate edge)의 상이한 측면들에 도달할 것이다. 결합파 거동(bonding wave behavior)의 완전한 수학적-물리적 설명 및 그에 따른 "런아웃" 에러 상쇄(compensation)의 설명도 복잡할 것이다. 특히 접촉 지점은 기판의 중심으로부터 멀리 위치되지 않으며 그로부터의 효과는 적어도 에지에서 무시할 만하다. 기판의 중심과 비-동심 배열 접촉 지점 사이의 거리는 100 mm 미만, 바람직하게는 10 mm 미만, 좀더 바람직하게는 1 mm 미만, 그보다 더 바람직하게는 0.1 mm 미만, 그 중에서도 가장 바람직하게는 0.01 mm 미만. 추가적인 설명에서는, 접촉은 일반적으로 동심 배열 접촉(concentric contacting)을 의미하는 것으로 이해하면 된다. 또한, 중심(center)은, 기본적인 이상적 본체의 기하학적 중앙-지점을 의미하며, 필요 시에는, 비대칭성을 상쇄하는 것으로 이해하는 것이 바람직하다. 노치(notch)를 가진 업계 표준 웨이퍼의 경우, 중심은, 노치 없이, 이상적인 웨이퍼를 둘러싸는 원의 중앙-지점이다. 평평한(즉 평평한 면을 가진) 업계 표준 웨이퍼의 경우, 중심은, 평평한 면 없이, 이상적인 웨이퍼를 둘러싸는 원의 중앙-지점이다. 임의로 형태가 형성된 기판들에 이와 비슷하게 고려된다. 특정 실시예들에서, 중심은 기판의 무게중심으로서 이해하는 것이 유용할 수 있다. 정확하고 동심 배열의 점 형태의 접촉을 보장하기 위하여, 내부에 병진운동 방식으로 이동될 수 있는 핀과 중앙 보어가 제공된 상부 고정 장치(샘플 홀더)에, 반경 방향으로 대칭의 고정구(fixing)가 제공된다. 압력을 제공하기 위해 핀 대신에 노즐을 사용하는 것도 고려해 볼 수 있으며, 이러한 노즐은 유체, 바람직하게는 가스(gas)를 이용한다. 게다가, 두 기판이 병진운동에 의해 서로 접근하게 할 수 있는 장치들이 제공되며, 추가로, 두 기판 중 하나 이상의 기판, 바람직하게는 상부 기판이 중력으로 인해 다른 기판의 방향으로 곡률을 가지고, 따라서, 위에서 언급한 병진운동 접근 동안 자동으로 접촉되며, 상응하는 제2 기판에 대해 충분히 작은 공간이 제공되면, 이러한 요소(element)들을 사용할 필요가 완전히 없어질 수 있다.
반경 방향으로 대칭인 고정구/고정 장치는 진공 홀(vacuum hole), 원형의 진공 립 또는 이에 상응하는 진공 요소들을 포함하는데, 이들의 도움으로 상부 기판이 고정될 수 있다. 정전기식 고정 장치(electrostatic holding device)의 사용도 고려해 볼 수 있다. 상부 샘플 홀더의 중앙 보어 내의 핀은 고정된 상부 기판의 조절가능한 편향(controllable deflection)을 위해 사용된다.
본 발명에 따른 추가적인 실시예에서, 고정 장치는 제1 및/또는 제2 기판이 샘플 홀더 내에 생성된 오버프레셔(overpressure) 및/또는 언더프레셔(underpressure)에 의해 볼록하게 및/또는 오목하게 구부러지도록 구성된다. 이를 위해, 고정 장치 내에 진공 트랙(vacuum track) 및/또는 공동(cavity)이 제공되는 것이 바람직한데, 이러한 진공 트랙 및/또는 공동을 통해 유체가 흐를 수 있거나 유체가 배출될 수 있다. 압력을 정확하게 제공하기 위해 노즐을 사용하는 것은, 전체적으로 축적되는 압력을 위해 필요 없을 수 있다. 본 발명에 따르면, 기판이 밀봉되거나 및/또는 그 외의 경우 특히 에지에 고정될 수 있는 실시예들을 고려해 볼 수 있다. 가령, 예를 들어, 외부 대기에 대해 언더프레셔를 생성하는 고정 장치를 고려해 보면, 기판의 에지에서의 밀봉부(seal)로도 충분하다. 기판을 외부 방향으로 구부리기 위해 즉 볼록하게 구부리기 위하여 고정 장치 내에 오버프레셔가 생성되면, 기판은 에지에, 특히 기계적으로 고정되는 것이 바람직하다. 하측면(underside)으로부터 기판에 언더프레셔 또는 오버프레셔를 제공하기 때문에, 기판의 곡률은 정확하게 조절될 수 있다.
두 기판의 중심이 서로 접촉하고 난 뒤, 상부 샘플 홀더의 고정 상태는 특히 조절가능하고 점차 릴리스된다(released). 상부 기판은, 한편으로는, 중력으로 인해 밑으로 떨어지고, 다른 한편으로는 기판들 사이와 결합파를 따라 작용하는 결합력 때문에 밑으로 떨어진다. 상부 기판은 중심으로부터 측면 에지로 반경 방향으로 하부 기판에 결합된다. 따라서, 본 발명에 따른 반경 방향으로 대칭의 결합파가 형성되는데, 이러한 결합파는 특히 중심으로부터 측면 에지로 진행된다. 결합 공정 동안, 두 기판은 가스, 특히 결합파의 앞에서 기판들 사이에 존재하는 공기를 압축하며(press), 따라서 결합 경계면에 가스가 포함되지 않게 된다. 상부 기판은 사실상 하강(descent) 동안 어떤 종류의 완충가스(gas cushion)에 배열된다.
제1/상부 기판은 결합이 시작된 후 결합 시작 지점(bond initiation point)에 임의로 추가적인 고정이 되지 않으며 즉 결합 시작 지점에 고정되지 않고 자유롭게 이동할 수 있으며 또한 비틀릴 수도 있다. 본 발명에 따라 진행되는 결합파로 인해, 결합파면(bonding wave front)에 발생되는 응력 상태(stress state) 및 기하학적 경계 조건(boundary condition), 반경방향 두께에 비해 극히 작은 각각의 원 세그먼트(circle segment)가 비틀리게 된다. 하지만, 기판이 강체(rigid body)를 나타내기 때문에, 비틀림들은 중심으로부터 거리의 함수로서 더해지게 된다. 이들이 "런아웃" 에러로 이어지는데, 이러한 "런아웃" 에러는 본 발명에 따른 방법과 본 발명에 따른 장치에 의해 제거되어야 한다.
따라서, 본 발명은, 특히 열역학 및/또는 기계적 상쇄 메커니즘(compensation mechanism)에 의해, 결합 공정 동안, 2개의 결합된 기판들 사이의 "런아웃" 에러를 감소시키거나 완전하게 방지하기 위한 방법 및 장치에 관한 것이다. 게다가, 본 발명은 본 발명에 따른 장치 및 본 발명에 따른 방법으로 제조되는, 상응하는 물품(article)을 다룬다.
"런아웃" 에러는 특히 기판 표면을 따라 기판의 위치에 좌우된다. 이는 "런아웃" 에러가 중심으로부터 기판의 주변으로 증가되는 것을 나타낸다. 이렇게 반경 방향으로 대칭의 런아웃은 융합-결합된 기판들 경우에서 주로 발행하는데, 이러한 융합-결합된 기판들은 핀에 의해 중앙에서 접촉되며 결합파는 접촉 후에 자동으로, 특히 반경 방향으로 전파된다.
"런아웃" 에러는 결합파의 속도에 특히 좌우된다. 일반적으로, 결합파 속도가 크면 클수록 "런아웃" 에러가 커질 것이다. 따라서, 본 발명에 따르면, 결합파 속도는 100 mm/s 미만, 바람직하게는 50 mm/s 미만, 보다 바람직하게는 10 mm/s 미만, 그보다 더 바람직하게는 1 mm/s 미만, 그 중에서도 가장 바람직하게는 0.1 mm/s 미만으로 설정된다. 본 발명에 따른 특정 실시예에서, 결합파 속도는 측정 수단에 의해 탐지된다.
"런아웃" 에러는 결합 공정(사전-결합 공정)이 시작되기 바로 직전에 두 기판들 사이의 공간에 특히 좌우된다. 특히 제1, 상부 기판이 제1 힘(F1)으로 변형 수단에 의해 변형되면, 기판들 사이의 공간은 위치의 함수가 된다. 특히 기판들 사이의 공간은 에지에서 가장 크다. 최소 공간이 변형된 기판의 볼록 최대(convex maximum)의 영역에 위치된다. 따라서, 변형된 기판의 형태는 "런아웃" 에러에 영향을 미친다. 에지에서의 기판들 사이의 공간(기판 에지 공간(D))은, 결합 공정 바로 직전에, 특히 5 mm 미만, 바람직하게는 2 mm 미만, 보다 바람직하게는 1 mm 미만, 그보다 더 바람직하게는 0.5 mm 미만, 그 중에서도 가장 바람직하게는 0.1 mm 미만이다. 결합 공정 바로 직전의 볼록 최대 밑의 기판들 사이의 공간은, 특히 1 mm 미만, 바람직하게는 100 μm 미만, 보다 바람직하게는 10 μm 미만, 그보다 더 바람직하게는 1 μm 미만, 그 중에서도 가장 바람직하게는 100 nm 미만이다. "런아웃" 에러는 샘플 홀더의 타입과 형태, 및 그에 따라 각각의 기판의 고정에 특히 좌우된다. 공보 WO2014/191033A1호는 다수의 바람직한 샘플 홀더 실시예를 기술하고 있는데, 상기 국제 특허출원은 본 명세서에서 참조문헌으로 인용된다. 기술된 공정에서, 고정, 특히 진공 고정을 제거한 후에 기판을 샘플 홀더로부터 릴리스하는 과정은 매우 중요하다. 샘플 홀더의 표면 거칠기(surface roughness)는 가능한 최대한 크게 선택되며, 표면 파형(surface waviness)은 가능한 최대한 작게 선택되어야 한다. 표면 거칠기가 크다는 것은 기판과 샘플 홀더 표면 사이에 접촉 지점들이 가능한 최대한 적다는 것을 의미한다. 따라서, 에너지를 최소로 소모하고서도, 기판이 샘플 홀더로부터 분리된다. 표면 파형은 샘플 홀더 표면으로 인해 새로운 "런아웃" 공급원을 생성하지 않기 위해 최소인 것이 바람직하다. 표면 파형에 관한 기술 내용은 샘플 홀더의 표면이 전체적으로 구부러질 수 없다는 것을 의미하는 것은 아니라는 것을 유의해야 한다.
거칠기는 평균 거칠기, 2차 거칠기(quadratic roughness) 또는 평균 거칠기 깊이로서 표시된다. 평균 거칠기, 2차 거칠기 및 평균 깊이의 평균값들은 일반적으로 똑같은 측정 부분(measurement section) 또는 측정 영역에 대해 상이하지만 계산 차수(order of magnitude)에 있어서 똑같은 범위에 있다. 따라서, 거칠기에 대한 다음의 수치 값 범위를 평균 거칠기, 2차 거칠기 또는 평균 거칠기 깊이를 위한 값들로 이해하면 된다. 거칠기는 특히 10 nm 이상, 바람직하게는 100 nm 이상, 보다 바람직하게는 1 μm 이상, 그보다 더 바람직하게는 10 μm 이상, 그 중에서도 가장 바람직하게는 100 μm 이상으로 설정된다. "런아웃" 에러는 특히 시간-관련 양태들에 좌우된다. 너무 빠르게 전파되는 결합파는, 결합파가 함께 결합되고 난 바로 직후 및/또는 결합될 때 및/또는 결합되기 전에 최적으로, 기판의 재료에 충분한 시간을 제공하지 못한다. 따라서, 시간에 따라 결합파를 조절하는 것도 매우 중요할 것이다.
"런아웃" 에러는 특히 기판을 샘플 홀더 상에 배열하는 장착 공정(loading process)에 좌우된다. 기판이 장착되고 고정되면, 고정장치에 의해 유지되는 기판에 비틀림이 발생되고 결합 공정(사전-결합 공정) 동안 기판 스택 안으로 삽입될 수 있다. 따라서, 기판은 비틀림 없이 샘플 홀더 상에서 단부로부터 가능한 최대한 멀리 전달된다.
"런아웃" 에러는 특히 두 기판들 사이의 온도 차이 및/또는 온도 변동에 좌우된다. 기판은, 특히, 상이한 공정 단계로부터 공급되거나 결합 모듈(bonding module)에 대해 상이한 공정 모듈로부터 공급된다. 상이한 공정이 이러한 공정 모듈에서 상이한 온도에서 수행될 수 있다. 게다가, 상부 및 하부 샘플 홀더는 상이한 구조, 상이한 타입의 디자인을 가질 수 있으며 따라서 상이한 물리적 특성, 특히 열 특성을 가질 수 있다. 예를 들어, 샘플 홀더의 열 질량(thermal mass) 및/또는 열 전도성이 서로 다른 것을 고려해 볼 수 있다. 이에 따라, 상이한 장착 온도 또는 결합 공정(사전-결합 공정) 시간에서 상이한 온도로 이어진다. 따라서, 본 발명에 따른 공정을 수행하기 위한 샘플 홀더에는 가열 및/또는 냉각 시스템이 제공되는 것이 바람직하며, 하나 이상의 기판(바람직하게는, 두 기판)의 온도가 정확하게 조절될 수 있다. 특히, 두 기판의 온도를 상이한 값들로 맞춰서(adapt), 기판이 열 작용이 제공되는 두 기판들 중 하나 이상의 기판에 의해 전체적으로 비틀려지는 것도 고려해 볼 수 있다. 따라서, 기판이 원하는 초기 상태로 맞춰지며, 특히, "런아웃" 에러 성분(R1)이 상쇄된다.
"런아웃" 에러는 특히 주변 압력(ambient pressure)에 좌우된다. 주변 압력의 영향은 이미 WO2014/191033A1호에서 상세하게 논의되고 기술되어 있다. 상기 국제 특허출원도 본 명세서의 참조문헌으로 인용된다.
"런아웃" 에러는 특히 시스템의 대칭에 좌우되는데, 가능한 최대한 많은 구성요소(보다 바람직하게는 적어도 압도 부분(overwhelming part))가 형성되거나 및/또는 대칭으로 배열된다. 특히, 기판의 두께는 상이하다. 게다가, 각각의 기판에, 상이한 기계적 특성을 가진 상이한 재료의 상이한 층이 배열될 수 있다. 게다가, 기판들 중 한 기판은 변형되며 다른 기판은 샘플 홀더 상에 평평하게 배열되는 것이 바람직하다. 모든 특성, 변수 및 실시예들은 특히 "런아웃" 에러에 영향을 미치는 비대칭으로 이어진다. 이러한 비대칭성들 중 몇몇 비대칭성은 방지할 수 없다. 따라서, 기판의 두께, 기판의 층 및 기능 유닛들은 공정 및 소비자의 요구조건들에 의해 정의된다. 본 발명에 따르면, 특히, 그 밖의 다른 변수들을 변경시킴으로써, "런아웃"을 가능한 최대한 줄이거나 특히 완전히 제거하려는 시도가 구현된다.
특히, "런아웃" 에러는 위치에 좌우된다. 본 발명의 목적은, 각각의 위치에서, 특히, "런아웃" 에러를, 10 μm 이하, 바람직하게는 1 μm 이하, 보다 바람직하게는 100 nm 이하, 그보다 더 바람직하게는 10 nm 이하, 그 중에서도 가장 바람직하게는 1 nm 이하로 구현하는 데 있다.
샘플 홀더(Sample holder)
본 발명에 따른 실시예들에 사용되는 샘플 홀더는 고정 수단(fixing means)을 포함하는 것이 바람직하다. 고정 수단은 고정력(fixing force)으로 또는 상응하는 고정 압력(fixing pressure)으로 기판을 고정하도록 사용된다. 고정 수단은, 특히, 다음 중 하나일 수 있다:
- 기계적 고정 수단, 특히 클램프, 또는
- 진공 고정 수단, 특히,
o 개별적으로 조절가능한 진공 트랙 또는
o 서로 연결된 진공 트랙, 또는
- 전기적 고정 수단, 특히 정전기식 고정 수단, 또는
- 자기 고정 수단 또는
- 접착식 고정 수단, 특히
o 겔-팩(Gel-Pak) 고정 수단 또는
o 접착제(adhesive), 특히 조절가능한 표면을 가진 고정 수단.
고정 수단은 전자적으로 조절가능하다. 진공 고정 수단은 바람직한 종류의 고정 수단이다. 진공 고정 수단은 샘플 홀더의 표면에 위치된 복수의 진공 트랙을 포함하는 것이 바람직하다. 진공 트랙은 개별적으로 조절가능한 것이 바람직하다. 기술적으로 바람직한 적용분야에서, 몇몇 진공 트랙들은 통합되어(united) 개별적으로 조절가능한 즉 개별적으로 배출될 수 있거나 유출될 수 있는 진공 트랙 세그먼트를 형성한다. 각각의 진공 세그먼트는 그 밖의 진공 세그먼트들에 독립적인 것이 바람직하다. 따라서, 개별적으로 조절가능한 진공 세그먼트를 구성할 수 있는 가능성이 구현된다. 진공 세그먼트는 환형으로 구성되는 것이 바람직하다. 따라서, 샘플 홀더로부터, 특히, 내부로부터 외부 방향으로, 기판을 표적하여, 반경 방향으로 대칭으로 고정하거나 및/또는 릴리스하는 것이 가능하며 그 반대도 마찬가지이다.
가능한 샘플 홀더들이, 공보 WO2014/191033A1, WO2013/023708A1, WO2012/079597A1 및 WO2012/083978A1에 기술되어 있다. 이 문헌들은 본 명세서에서 참조문헌들로 인용된다.
결합파 모니터링(Monitoring of bonding wave)
*본 발명에 따른 하나 이상의, 바람직하게는 모든 공정 단계 동안, 결합파가 전파(advance)되는 것을 탐지하거나 적어도 결합파의 상태를 탐지하여 따라서 특정 시간에서 결합파의 상태를 알아내는 것이 바람직하다. 이를 위해, 측정 수단에는 카메라가 제공되는 것이 바람직하다. 결합파 모니터링은:
- 카메라, 특히 시각 카메라 또는 적외선 카메라, 및/또는
- 전도성 측정 장치에 수행되는 것이 바람직하다.
카메라를 이용하여 결합파의 위치를 결정하게 되면, 결합파의 위치, 특히 결합파의 경로(course) 위치가 임의의 시간에서 탐지될 수 있다. 카메라는 데이터 및 릴레이(relay)를 디지털화하여 컴퓨터에 저장하는 적외선 카메라가 바람직하다. 그 뒤, 컴퓨터는 디지털 데이터를 평가할 수 있으며 특히 결합파의 위치, 결합된 영역의 크기 또는 추가적인 변수를 결정할 수 있다.
결합파가 전파되는 것을 모니터링하기 위한 추가적인 가능성은, 결합파가 전파되면 변경되는 표면 전도성을 측정하는 단계로 구성된다. 이를 위해, 이러한 측정을 위해서는 전제 조건(prerequisite)들이 충족되어야 한다. 표면 전도성은 두 전극을 기판의 맞은편에 배열된 2개의 위치에 접촉시킴으로써 측정된다. 본 발명에 따른 특정 실시예에서, 전극들은 기판의 에지와 접촉하며, 기판은 에지에서 기판의 결합을 방해하지 않는다. 본 발명에 따른 제2, 덜 바람직한 실시예에서, 전극은 결합파가 기판의 측면 에지에 도달하기 전에 표면으로부터 제거된다(withdrawn).
공정들이 밑에 기술되는데, 여기서, 이러한 공정들은 기술된 순서로, 특히 개별 단계들로 수행되는 것이 바람직하다. 그 외에 달리 기술되지 않는 한, 당업자들이 기술적으로 실시할 수 있다면, 공정 단계 및 내용들은 모두 한 실시예로부터 다른 실시예로 적용될 수 있다.
본 발명의 제1 실시예에 따른 공정
본 발명에 따른 방법의 제1 실시예의 제1 공정 단계에서, 두 기판은 샘플 홀더 상에 위치되고 고정되는데, 그 중 제1 기판은 제1/상부 샘플 홀더 상에 위치되고 제2 기판은 제2/하부 샘플 홀더 상에 위치된다. 기판은 수동으로 공급될 수 있지만, 로봇에 의해 즉 자동으로 공급되는 것이 바람직하다. 상부 샘플 홀더는 바람직하게는 표적을 위한 변형 수단, 특히 제1 힘(F1)으로 제1, 상부 기판을 조절가능하게 변형시키기 위한 변형 수단을 포함한다. 상부 샘플 홀더는 특히 하나 이상의 개구를 포함하는데, 상기 개구를 통해 변형 수단, 특히 핀이 제1, 상부 기판의 기계적 변형을 야기할 수 있다. 이러한 샘플 홀더는 예를 들어 공보 WO2013/023708A1에 기술되어 있다.
제2 공정 단계에서, 변형 수단, 특히 핀은 제1, 상부 기판의 뒷면과 접촉하며 약간의 변형, 특히 편향(deflection)을 형성하되, 변형 수단의 측면으로부터(즉 상부로부터) 오목하게 표시된다. 변형 수단은 1 mN 이상, 바람직하게는 10 mN 이상, 보다 바람직하게는 50 mN 이상, 그보다 더 바람직하게는 100 mN 이상, 하지만 특히 5000 mN 미만의 제1 힘(F1)으로 제1 기판에 작용한다. 이 힘은 제1, 상부 기판을 샘플 홀더로부터 릴리스하기에는 너무 작지만, 본 발명에 따른 편향을 형성하기에는 충분히 크다. 상기 힘은 가능한 최대한 멀리 기판에 점 형태로 작용하는 것이 바람직하다. 이러한 점 형태로 작용하는 것이 실제로는 존재하지 않기 때문에, 상기 힘은 매우 작은 면적에 작용하는 것이 바람직하다. 상기 면적은, 1 cm2 미만, 바람직하게는 0.1 cm2 미만, 보다 바람직하게는 0.01 cm2 미만, 그 중에서도 가장 바람직하게는 0.001 cm2 미만이다. 0.001 cm2의 면적에 작용하는 경우, 본 발명에 따른 작용 압력은, 특히 1 MPa 이상, 바람직하게는 10 MPa 이상, 보다 바람직하게는 50 MPa 이상, 그보다 더 바람직하게는 100 MPa 이상, 그 중에서도 가장 바람직하게는 1000 MPa 이상이다. 상기 압력 범위는 위에서 기술된 다른 면적들에도 적용된다.
제3 공정 단계에서, 두 기판의 상대적인 접근, 특히 샘플 홀더의 상대적인 접근이 구현된다. 바람직하게는, 제2, 하부 기판이 제1, 상부 기판에 능동적으로 접근되도록(active approach) 하부 샘플 홀더가 올라간다. 하지만, 상부 샘플 홀더가 하부 샘플 홀더를 향해 능동적으로 접근되거나 또는 두 샘플 홀더가 서로를 향해 동시에 접근되는 것도 고려해볼 수 있다. 두 기판은, 특히 1 μm 내지 2000 μm 사이, 바람직하게는 10 μm 내지 1000 μm 사이, 보다 바람직하게는 20 μm 내지 500 μm 사이, 그보다 더 바람직하게는 40 μm 내지 200 μm 사이의 공간까지 접근된다. 이 공간은 기판의 두 표면 지점들 사이에서 가장 작은 수직 거리로서 정의된다.
결합 공정 또는 사전-결합 공정 이전에, 또는 접촉 공정 이전에, 제1 및/또는 제2 기판은 가열 수단에 의해 가열되거나 및/또는 냉각 수단에 의해 냉각되는데 즉 온도가 조절된다.
제4 공정 단계에서, 제1, 상부 기판에 힘이 추가로 제공된다. 본 발명에 따른 제1 접근에서, 제1 기판은 변형 수단의 제2 힘(F2), 특히 100 nM 이상, 바람직하게는 500 mN 이상, 보다 바람직하게는 1500 mN 이상, 그보다 더 바람직하게는 2000 mN 이상, 그 중에서도 가장 바람직하게는 3000 mN 이상의 힘이 작용한다. 따라서, 제1, 상부 기판이 제2, 하부 기판과 첫 번째로 접촉하며 적어도 지지된다. 이렇게 발생하는 압력은 힘을 0.001 cm2의 최소 적용 면적으로 나눔으로써 계산된다.
제5 공정 단계에서, 가열 수단, 특히 하부 샘플 홀더 내에 일체형으로 배열된 가열 수단의 작동이 중지(deactivation)되며, 특히 하부 샘플 홀더의 가열이 중지된다.
제6 공정 단계에서, 진행되는 결합파가 전파되는 것을 모니터링하는 것이 구현된다(또한, 위에 기재된 "결합파 모니터링" 부분을 참조하라). 이러한 모니터링 과정은 결합파의 진행을 추적하며(track) 따라서, 1초 이상, 바람직하게는 2초 이상, 보다 바람직하게는 3초 이상, 그보다 더 바람직하게는 4초 이상, 그 중에서도 가장 바람직하게는 5초 이상의 시간 동안, 결합 공정의 진행을 추적한다. 일정 시간 주기 동안 결합 공정을 추적/조절하는 대신에, 결합파 추적은 특히, 결합파의 반경 방향 위치에 의해 표시될 수 있다. 결합 공정은, 특히, 결합파가 반경 방향 위치에서, 기판의 직경에 대해, 적어도 0.1배, 바람직하게는 적어도 0.2배, 보다 바람직하게는 적어도 0.3배, 그보다 더 바람직하게는 적어도 0.4배, 그 중에서도 가장 바람직하게는 0.5배에 상응할 때까지 추적된다. 결합파 진행의 추적이 표면에 걸쳐 전도성 측정값들에 의해 측정되면, 결합파는 결합된 또는 비-결합된 표면의 백분율 비율로 진행될 수 있다. 그러면, 본 발명에 따른 결합파 진행의 모니터링은, 결합된 면적의, 특히 1% 이상, 바람직하게는 4% 이상, 보다 바람직하게는 9% 이상, 그보다 더 바람직하게는 16% 이상, 그 중에서도 가장 바람직하게는 25% 이상이 될 때까지 수행된다. 대안으로, 모니터링은 연속적으로 구현된다.
공정 순서는 상기 모니터링으로부터 정의된/설정된 값 또는 설정가능한 값들에 따라 조절되는데, 이 값들은 위에서 언급된 값 범위 내에 배열된다. 그로부터, 결합파가 진행되고 그 다음 공정 단계 시작까지의 제1 대기 시간(waiting time)이 형성된다.
제7 공정 단계에서, 특히 제1, 상부 샘플 홀더의 고정 수단이 스위치-오프된다. 또한, 고정장치를 표적하여 제거함으로써 제1, 상부 기판을 릴리스시키는 것도 고려해볼 수 있다. 특히, 복수의 개별적으로 조절가능한 진공 트랙들을 포함하는 진공 고정 수단의 경우, 고정장치를 표적하여 제거하는 것은 진공을, 특히 중심으로부터 에지로 연속적으로 제거함으로써 구현된다. 제7 공정 단계는 한 시간(t1) 지점에서 시작되는데, 이 시간(t1)에서 측정 수단의 변수들 중 하나는 정의된/설정된 값 또는 설정가능한 값에 도달한다(특히, 제6 공정 단계 참조).
보다 일반적으로, 또는 달리 말하면, 고정력(FH1)은 결합 공정 동안 한 시간(t1) 지점에서 특히 제1 기판이 제1 샘플 홀더로부터 릴리스되도록 감소된다.
제8 공정 단계에서, 진행되는 결합파의 전파 과정이 측정 수단에 의해 새로 모니터링되거나 또는 계속하여 모니터링된다. 이러한 모니터링은 결합파의 진행을 추적하며, 따라서 결합 공정의 진행은, 특히 5초 이상, 바람직하게는 10초 이상, 보다 바람직하게는 50초 이상, 그보다 더 바람직하게는 75초 이상, 그 중에서도 가장 바람직하게는 90초 이상의 시간 동안 추적된다. 일정 시간 주기 동안 결합 공정을 추적하는 대신에, 결합파 추적은 특히, 결합파의 반경 방향 위치에 의해 측정될 수도 있다. 결합 공정은, 특히, 결합파가 반경 방향 위치에서, 기판의 직경에 대해, 적어도 0.3배, 바람직하게는 적어도 0.4배, 보다 바람직하게는 적어도 0.5배, 그보다 더 바람직하게는 적어도 0.6배, 그 중에서도 가장 바람직하게는 0.7배까지 추적된다. 결합파 진행의 추적이 표면에 걸쳐 전도성 측정값들에 의해 측정되면, 결합파는 결합된 또는 비-결합된 표면의 백분율 비율로 진행될 수 있다. 그러면, 본 발명에 따른 결합파 진행의 모니터링은, 결합된 면적의, 특히 9% 이상, 바람직하게는 16% 이상, 보다 바람직하게는 25% 이상, 그보다 더 바람직하게는 36% 이상, 그 중에서도 가장 바람직하게는 49% 이상이 될 때까지 수행된다. 대안으로, 모니터링은 연속적으로 구현된다.
공정 순서는 상기 모니터링으로부터 정의된/설정된 값 또는 설정가능한 값들에 따라 조절되는데, 이 값들은 위에서 언급된 값 범위 내에 배열된다. 그로부터, 결합파가 진행되고 그 다음 공정 단계 시작까지의 제2 대기 시간이 형성된다.
제9 공정 단계에서, 변형 수단 제공이 중지된다. 변형 수단이 핀이면, 핀이 제거된다. 변형 수단이 하나 또는 그 이상의 노즐이면, 유체 흐름이 정지된다. 변형 수단이 전기장 및/또는 자기장이면, 전기장 및/또는 자기장이 스위치-오프된다. 제9 공정 단계는 특히 한 지점에서 이러한 측정 수단의 변수들 중 하나가 정의된/설정된 값 또는 설정가능한 값에 도달하는 시간에서 시작된다(특히, 제8 공정 단계 참조).
제10 공정 단계에서, 진행되는 결합파의 전파 과정이 새로 모니터링되거나 또는 계속하여 모니터링된다. 이러한 모니터링은 결합파의 진행을 추적하며, 따라서 결합 공정의 진행은, 특히 5초 이상, 바람직하게는 10초 이상, 보다 바람직하게는 50초 이상, 그보다 더 바람직하게는 75초 이상, 그 중에서도 가장 바람직하게는 90초 이상의 시간 동안 추적된다. 일정 시간 주기 동안 결합 공정을 추적하는 대신에, 결합파 추적은 특히, 결합파의 반경 방향 위치에 의해 표시될 수도 있다. 결합 공정은, 특히, 결합파가 반경 방향 위치에서, 기판의 직경에 대해, 적어도 0.6배, 바람직하게는 적어도 0.7배, 그보다 더 바람직하게는 적어도 0.8배, 그 중에서도 가장 바람직하게는 0.9배까지 추적된다. 기판이 에지 프로파일(edge profile)을 가지면, 결합 공정을 최외측 에지까지 추적하는 것이 가능하지 않은데, 그 이유는 에지 프로파일 때문에 거의 3-5 mm도 구부러지지 않기 때문이다. 결합파 진행의 추적이 표면에 걸쳐 전도성 측정값들에 의해 측정될 수 있게 되면, 결합파는 결합된 또는 비-결합된 표면의 백분율 비율로 진행될 수 있다. 그러면, 본 발명에 따른 결합파 진행의 모니터링은, 결합된 면적의, 특히 36% 이상, 바람직하게는 49% 이상, 보다 바람직하게는 64% 이상, 그보다 더 바람직하게는 81% 이상, 그 중에서도 가장 바람직하게는 100% 이상이 될 때까지 수행된다. 대안으로, 모니터링은 연속적으로 구현된다.
공정 순서는 상기 모니터링으로부터 정의된/설정된 값 또는 설정가능한 값들에 따라 조절되는 것이 바람직한데, 이 값들은 위에서 언급된 값 범위 내에 배열된다. 그로부터, 결합파가 진행되고 그 다음 공정 단계 시작까지의 제3 대기 시간이 형성된다.
제1 실시예의 공정 순서의 한 예는 다음과 같이 구현된다:
- 기판들을 장착하는 단계,
- 결합 공정을 시작하지 않고서, (웨이퍼에 100 mN의 힘으로) 핀을 웨이퍼와 접촉시키는 단계,
- 두 웨이퍼를 서로를 향해 상대적으로 접근시키는 단계(40-200 μm 이격됨),
- 두 기판 사이의 융합 결합을 시작하기 위해 웨이퍼에 힘(1500-2800 mM)을 제공하는 단계,
- 가열을 중지시키는 단계,
- 결합파가 충분히 멀리 전파될 때까지 대기하는 단계(보통, 1-5초) - 대기 시간 1,
- 상부 웨이퍼를 위한 고정 진공의 스위치-오프 단계(배출 단계)(특히, 두 영역 모두 동시에),
- 결합파가 추가로 전파될 때까지 대기하는 단계(특히, 2-15초) - 대기 시간 3,
- 핀을 제거하는 단계,
- 결합파가 완전히 전파될 때까지 대기하는 단계(특히, 5-90초) - 대기 시간 4.
개별 공정 단계들은 위에서 기술된 일반적인 기술적 개념들로 일반화될 수 있다.
본 발명의 제2 실시예에 따른 공정
본 발명의 제2 실시예에 따른 공정은 최대 제7 공정 단계까지를 포함하는 제1 실시예에 상응한다.
제8 공정 단계에서, 고정력이 감소되거나 제2, 하부 샘플 홀더의 고정 수단이 스위치-오프된다. 또한, 고정장치를 표적하여 제거함으로써 제2, 하부 기판을 릴리스시키는 것도 고려해볼 수 있다. 특히, 복수의 개별적으로 조절가능한 진공 트랙들을 포함하는 진공 고정 수단의 경우, 고정장치를 표적하여 제거하는 것은 진공을, 특히 중심으로부터 에지로 연속적으로 제거함으로써 구현된다. 본 발명에 따른 제8 공정 단계는 "런아웃" 에러를 줄이기 위해 중요한 순서이다. 고정력이 감소되거나 제2, 하부 샘플 홀더의 고정 수단이 스위치-오프됨으로써, 본 발명에 따르면, 하부/제2 기판은 제1, 상부 기판에 꼭 맞을 수 있다(adapt). 고정력을 제거하면 결합 공정을 제한할 수 있는 추가적인(수학적-기계적) 경계 조건을 제거하게 된다.
보다 일반적으로, 또는 달리 말하면, 고정력(FH2)은 결합 공정 동안 한 시간(t2) 지점에서 특히 제2 기판이 제2 샘플 홀더에서 변형될 수 있도록 감소된다.
제9 공정 단계는 제1 실시예의 제8 공정 단계에 상응한다.
본 발명에 따른 제10 공정 단계에서, 제2 기판, 특히 이미 부분적으로 결합된 기판이 제2, 하부 샘플 홀더에 다시 고정된다. 본 발명에 따른 제10 공정 단계는 "런아웃" 에러를 줄이기 위해 중요한 순서이다. 새롭게 고정시킴으로써, 특히, 고정 진공을 새롭게 스위치-온 시킴으로써(switching-on), (수학적-기계적) 경계 조건에 의해 결합 공정의 진행이 다시 제한된다.
보다 일반적으로, 또는 달리 말하면, 고정력(FH2)은, 특히 결합 공정 후에, 한 시간(t4) 지점에서 증가된다.
제11 공정 단계는 제1 실시예에 따른 제9 공정 단계에 상응하고 제12 공정 단계는 제10 공정 단계에 상응한다.
본 발명에 따른 매우 특별한 실시예에서, 제8 공정 단계에 따른 고정 수단의 스위치-오프와 제10 공정 단계에 따른 고정 수단의 새로운 스위치-온이, 결합 공정이 완료되기 전에, 수회 반복될 수 있다. 특히, 위치에 따라 고정이 스위치-오프되고 고정이 새롭게 될 수 있다. 이는 본 발명에 따라 본 명세서에서 이미 언급한 개별적으로 조절가능한 진공 트랙 또는 진공 세그먼트를 이용하여 작동한다(function). 따라서, 가장 이상적인 경우, 하부/제2 기판을 위치에 따라 및/또는 시간에 따라 제거하거나 또는 고정하는 것이 구현된다.
제2 실시예의 공정 순서의 한 예는 다음과 같이 구현된다:
- 기판들을 장착하는 단계,
- 결합 공정을 시작하지 않고서, (특히, 웨이퍼에 100 mN의 힘으로) 핀(변형 수단)을 웨이퍼와 접촉시키는 단계, - 핀 힘 1,
- 두 웨이퍼를 서로를 향해 상대적으로 접근시키는 단계(특히, 40-200 μm 이격됨), 공간 1,
- 두 기판 사이의 융합 결합을 시작하기 위해 웨이퍼에 힘(특히, 1500-2800 mM)을 제공하는 단계, - 핀 힘 2,
- 가열을 중지시키는 단계,
- 결합파가 충분히 멀리 전파될 때까지 대기하는 단계(특히, 1-5초) - 대기 시간 1,
- 상부 웨이퍼를 위한 고정 진공의 스위치-오프 단계(배출 단계)(특히, 두 영역 모두 동시에),
- 하부 웨이퍼를 위한 고정 진공의 스위치-오프 단계(배출 단계),
- 결합파가 추가로 전파될 때까지 대기하는 단계(특히, 2-15초) - 대기 시간 3,
- 하부 웨이퍼를 위한 고정 진공의 스위치-온 단계, 진공 1,
- 핀을 제거하는 단계,
- 결합파가 완전히 전파될 때까지 대기하는 단계(특히, 5-90초) - 제4 대기 시간.
개별 공정 단계들은 위에서 기술된 일반적인 기술적 개념들로 일반화될 수 있다.
*본 발명의 제3 실시예에 따른 공정
본 발명의 제3 실시예에 따른 공정은 최대 제9 공정 단계까지를 포함하는 제2 실시예에 상응한다. 제9 공정 단계에서, 변수들은 제2 실시예보다 10 내지 40% 낮게 설정되는 것이 바람직하다. 따라서, 제10 공정 단계까지 대기 시간은 감소되며, 여기서, 추가적인 대기 시간이 제공되거나 또는 제3 실시예에서는 제2 대기 시간이 나뉜다(split up).
본 발명에 따른 제10 공정 단계에서, 제2, 하부 샘플 홀더와 그 위에 실질적으로 고정되지 않은 상태로 배열된 하부/제2 기판 사이의 공간이, 정해진 압력으로 환기된다(ventilated). 여기서, 압력은 절대 압력을 의미하는 것으로 이해하면 된다. 1 bar의 절대 압력은 대기압(atmospheric pressure)에 상응한다. 본 발명에 따른 공정을 수행하기 위하여, 챔버는 미리 진공화되어(evacuated) 대기로 개방되어야 즉 환기되어야 한다. 따라서, 제1 기판에 대한 비틀림이 추가로 최소화되도록 기판의 자유 운동(free mobility)이 촉진된다. 상기 압력은 특히 1 mbar 내지 1000 mbar 사이, 바람직하게는 2.5 mbar 내지 800 mbar 사이, 보다 바람직하게는 5 mbar 내지 600 mbar 사이, 그보다 더 바람직하게는 7.5 mbar 내지 400 mbar 사이, 그 중에서도 가장 바람직하게는 10 mbar 내지 200 mbar 사이이다. 본 발명에 따른 추가적인 실시예에서, 본 발명에 따른 실시예는 위에서 언급한 제10 공정 단계까지는 대기압 하에서 실행되며 그 후로는 컴프레서(compressor)에 의해 챔버 내에 오버프레셔(over-pressure)가 발생되는 것을 고려해 볼 수 있다. 이 경우, 상기 압력은, 1 bar 내지 3 bar 사이, 바람직하게는 1 bar 내지 2.5 bar 사이, 보다 바람직하게는 1 bar 내지 2 bar 사이, 그보다 더 바람직하게는 1 bar 내지 1.5 bar 사이, 그 중에서도 가장 바람직하게는 1 bar 내지 1.2 bar 사이에 형성된다.
제8 공정 단계에서, 진행되는 결합파의 전파 과정이 측정 수단에 의해 새로 모니터링되거나 또는 계속하여 모니터링된다. 이러한 모니터링은 결합파의 진행을 추적하며, 따라서 결합 공정의 진행은, 특히 1초 이상, 바람직하게는 2초 이상, 보다 바람직하게는 5초 이상, 그보다 더 바람직하게는 10초 이상, 그 중에서도 가장 바람직하게는 15초 이상의 시간 동안 추적된다. 일정 시간 주기 동안 결합 공정을 추적하는 대신에, 결합파 추적은 특히, 결합파의 반경 방향 위치에 의해 표시될 수도 있다. 결합 공정은, 특히, 결합파가 반경 방향 위치에서, 기판의 직경에 대해, 적어도 0.3배, 바람직하게는 적어도 0.4배, 보다 바람직하게는 적어도 0.5배, 그보다 더 바람직하게는 적어도 0.6배, 그 중에서도 가장 바람직하게는 0.7배까지 추적된다. 결합 공정의 추적이 표면에 걸쳐 전도성 측정값들에 의해 측정되면, 결합 공정은 결합된 또는 비-결합된 표면의 백분율 비율로 진행될 수 있다. 그러면, 본 발명에 따른 결합 공정의 모니터링은, 결합된 면적의, 특히 9% 이상, 바람직하게는 16% 이상, 보다 바람직하게는 25% 이상, 그보다 더 바람직하게는 36% 이상, 그 중에서도 가장 바람직하게는 49% 이상이 될 때까지 수행된다. 대안으로, 모니터링은 연속적으로 구현된다.
공정 순서는 상기 모니터링으로부터 정의된/설정된 값 또는 설정가능한 값들에 따라 조절되는데, 이 값들은 위에서 언급된 값 범위 내에 배열된다. 그로부터, 결합파가 진행되고 그 다음 공정 단계 시작까지의 제1 대기 시간이 형성된다.
본 발명에 따른 제12 공정 단계에서, 제2 기판, 특히 이미 부분적으로 결합된 기판이 제2, 하부 샘플 홀더에 다시 고정된다.
보다 일반적으로, 또는 달리 말하면, 고정력(FH2)은, 특히 결합 공정 후에, 한 시간(t4) 지점에서 증가된다.
제13 공정 단계는 제1 실시예에 따른 제9 공정 단계에 상응하고 제14 공정 단계는 제10 공정 단계에 상응한다.
제3 실시예의 공정 순서의 한 예는 다음과 같이 구현된다:
- 기판들을 장착하는 단계,
- 결합 공정을 시작하지 않고서, (특히, 웨이퍼에 100 mN의 힘으로) 핀을 웨이퍼와 접촉시키는 단계, - 핀 힘 1,
- 두 웨이퍼를 서로를 향해 상대적으로 접근시키는 단계(특히, 40-200 μm 이격됨), 공간 1,
- 두 기판 사이의 융합 결합을 시작하기 위해 웨이퍼에 힘(특히, 1500-2800 mM)을 제공하는 단계, - 핀 힘 2,
- 가열을 중지시키는 단계,
- 결합파가 충분히 멀리 전파될 때까지 대기하는 단계(특히, 1-5초) - 대기 시간 1,
- 상부 웨이퍼를 위한 고정 진공의 스위치-오프 단계(배출 단계)(특히, 두 영역 모두 동시에),
- 하부 웨이퍼를 위한 고정 진공의 스위치-오프 단계(배출 단계),
- 결합파가 추가로 전파될 때까지 대기하는 단계(특히, 1-10초) - 대기 시간 2,
- 정해진 압력(특히, 10-200 mbar)으로, 정해진 시간 동안, 척(하부 샘플 홀더)과 하부 웨이퍼 사이의 용적(volume)을 환기하는 단계, - 압력 1,
- 결합파가 추가로 전파될 때까지 대기하는 단계(특히, 2-15초) - 대기 시간 3,
- 하부 웨이퍼를 위한 고정 진공의 스위치-온 단계, 진공 1,
- 핀을 제거하는 단계,
- 결합파가 완전히 전파될 때까지 대기하는 단계(특히, 5-90초) - 제4 대기 시간.
개별 공정 단계들은 위에서 기술된 일반적인 기술적 개념들로 일반화될 수 있다.
후-처리 공정
위에서 기술된 고정은 특히 추가적인 공정 모듈로 계속하여 실행될 수 있다.
고려해볼 만한 제1 사항에서, 형성된 기판 스택은 특히 계측 모듈(metrology module)로 조사될 수 있다. 이러한 조사 과정은 다음 사항들을 결정하기 위해 결합 경계면을 측정하는 단계를 포함한다:
- 정렬 에러(alignment error), 특히,
o 전체적인 정렬 에러 및/또는,
o 런아웃 에러 및/또는,
- 결함, 특히,
o 보이드(void) 및/또는,
o 버블(bubble) 및/또는,
o 균열(crack).
기판 스택의 조사 과정에서 허용할 수 없는 에러(non-tolerable error)가 발견되면, 기판 스택은 다시 분리되는 것이 바람직하다. 이러한 분리는 공보 EP 2697823B1 및 WO2013/091714A1에 기술된 장치 및 공정을 이용하여 구현된다. 이 문헌들은 본 명세서의 참조문헌으로 인용된다. 특히, 추가적인 열 처리 전에, 결합 경계면이 조사된다.
고려해볼 만한 제2 사항에서, 형성된 기판 스택은 열-처리된다. 열 처리는 기판 스택의 두 기판 사이에 형성된 결합의 강화로 이어진다. 이러한 열 처리는 특히 25℃ 이상, 바람직하게는 100℃ 이상, 보다 바람직하게는 250℃ 이상, 그보다 더 바람직하게는 500℃ 이상, 그 중에서도 가장 바람직하게는 750℃ 이상의 온도에서 구현된다. 상기 온도는 기본적으로 가열 온도(TH)에 상응한다. 이때 형성된 결합 강도(bond strength)는 특히 1.0 J/m2 이상, 바람직하게는 1.5 J/m2 이상, 보다 바람직하게는 J/m2 이상, 그 중에서도 가장 바람직하게는 2.5 J/m2 이상이다. 열 처리는 진공 하에서 구현되는 것이 바람직하다. 진공 압력은 특히 1 bar 미만, 바람직하게는 800 mbar 미만, 보다 바람직하게는 10-3 mbar 미만, 그보다 더 바람직하게는 10-5 mbar 미만, 그 중에서도 가장 바람직하게는 10-8 mbar 미만이다.
또한, 열 처리가 보호 가스 환경(protective gas atmosphere)에서 구현되는 것도 고려해볼 수 있다. 이는, 사용된 보호 가스가 열 전달을 촉진할 때 특히 바람직하다. 보호 가스의 열전도율(thermal conductivity)은 특히 0 W/(m*K) 이상, 바람직하게는 0.01 W/(m*K) 이상, 보다 바람직하게는 0.1 W/(m*K) 이상, 그보다 더 바람직하게는 1 W/(m*K) 이상이다. 예를 들어, 헬륨의 열전도율은 약 0.15 W/(m*K) 내지 0.16 W/(m*K) 사이에 형성된다. 이러한 보호 가스들은, 특히:
- 비활성가스, 특히, 헬륨, 네온, 아르곤, 크립톤 및/또는 제논,
- 분자가스, 특히, 이산화탄소 및/또는 질소,
- 위에서 언급된 가스들의 임의의 조합이다.
기판은, 거의 동일한 직경(D1, D2)을 가지는 것이 바람직한데, 이 직경들은 서로, 특히, 5 mm 미만, 바람직하게는 3 mm 미만, 보다 바람직하게는 1 mm 미만만큼 벗어나 있다(diverge).
본 발명의 추가적인 양태, 특히, 개별적인 한 양태에 따르면, 제1 및/또는 제2 고정 장치들의 온도 조절에 의해 및/또는 기계적 작동 수단에 의해, 변형이 구현된다.
본 발명에 따른 변형은, 제1 기판 및/또는 제2 기판이 제1 및/또는 제2 고정면(holding face)에서 측벽(side wall) 영역들에만 고정된다는 사실 때문에, 보다 쉽게 구현될 수 있다.
본 발명에 따른 공정의 결과로 인해, 기판 또는 주변(surrounding)에 직접 영향을 미칠 수 있는 복수의 물리적 변수들에 좌우된다. 다음의 내용에서, 가장 중요한 변수들과 "런아웃" 에러에 영향을 미치는 영향이 기술된다. 이 변수들은 대략적으로 단일 변수(single parameter) 및 쌍-변수(pair-parameter)들로 나뉜다. 단일 변수는 대칭면(symmetric side), 특히, 기판에 적용될 수 없다(not assigned). 쌍-변수는, 한 대칭면에서, 특히, 제1 기판에서, 맞은편에 있는 대칭면, 특히 제2 기판으로부터 상이한 값을 가질 수 있다. 제1, 상부 대칭면과 제2, 하부 대칭면이 있다. 단일 변수의 한 예는 결합파 속도(v) 또는 가스 (혼합물) 압력(p)이다. 쌍-변수의 한 예는 기판 두께(d1 및 d2)이다.
결합 결과에서 쌍-변수의 영향이 다음에 기술되는데, 이들은 그 외에 달리 언급되지 않는 한, 각각의 쌍-변수의 그 밖의 값들은 모두 동일한 것으로 가정된다. 한 예로서, 다음의 예가 언급된다. 결합 결과의 2개의 상이한 기판 두께(d1 및 d2)의 영향이 기술되는데, 두 기판의 탄성계수(E1 및 E2)는 동일하다.
이 목적은, 최적의, 계산된 및/또는 실험적으로 결정된, 특히, 시간에 따른, 굽힘선(bending line)에 의해 "런아웃" 에러를 최소화하거나 완전히 제거하는 데 있다. 이러한 굽힘선은, 기판, 기판 표면의 표면 위치들을 위치 좌표계(location coordinate), 특히 극좌표계(radial coordinate)의 함수로 매핑하는(mapping) 1-차원 함수의 대칭-감소된 표시(symmetry-reduced representation)로 이해하면 된다.
대칭-감소는, 두 기판의 반경 방향으로 대칭의 대칭성으로 인해, 1-차원 굽힘선을 계산하면, 앞에서 언급한 것과 같이 "런아웃" 에러를 최소화하거나 완전히 제거하는 서로에 대한 기판의 2-차원 접촉에 대해서도 충분히 결론을 내릴 수 있는 것을 의미한다. 쉽게 말하면, 기판의 굽힘선은 기판 표면으로서 기술되는데, 특히, 결합 경계면을 향하는 것으로 기술될 수 있다. 제1 기판을 위한 굽힘선의 설명 내용은 제2 기판에도 유사하게 적용되는 것이 바람직하다.
이 굽힘선들, 즉 기판 표면들은 본 발명에 따라 특히 다음 변수들 중 하나 또는 그 이상의 변수에 의해 매우 영향을 받는다.
기판 두께(d1, d2)는 두 기판의 용적(V1 및 V2) 및 밀도(p1, p2)에 관련 있으며, 그에 따라, 질량(m1, m2)과 중력(G1, G2)과 관련이 있다. 제1 기판의 중력(G1)은 제2, 하부 기판의 방향으로의 제1, 상부 기판의 가속도 거동(acceleration behavior)에 직접적인 영향을 미친다. 하부 고정 수단이 스위치-오프되면, 중력(G2)은 제2, 하부 기판의 관성력(inertial force)의 측정값으로서 결합파를 따라 제1, 상부 기판을 향해 이동하거나 제1, 상부 기판에 고정하거나 제1, 상부 기판 위에 위치된 상태로 유지되는 제2, 하부 기판의 영향의 측정값이다.
탄성계수(E1, E2)는 기판의 강성의 측정값이다. 이 탄성계수들은 굽힘선에 상당히 영향을 미치고 따라서 서로를 향해 이동하는 기판이 기술될 수 있는 함수를 정의한다.
힘(F1 및 F2)은 두 기판이 서로 결합되는, 특히, 동심 배열되어 결합되는(bond concentrically) 면적에 영향을 끼친다. 이상적인 경우에서는 오직 점 형태로 접촉(punctiform contacting)되기 때문에, 항상 두 기판은 중심 영역에서 접촉된다고 가정된다. 이 영역의 크기는 힘(F1 및 F2)에 의해 결정된다. 접촉 면적의 크기는 경계 조건에 있어서 상당한 영향을 미친다.
기판의 전체적인 열팽창 상태는 두 기판의 온도(T1, T2)에 의해 영향을 받을 수 있다. 본 발명에 따르면, 기판들은 기준 온도(reference temperature)에 대해 열팽창에 의하여 변형된다. 따라서, 상부 및/또는 하부 기판의 정확한 온도 조절은 가능한 최대한 정확하고 완전해야 하는 "런아웃" 상쇄(run-out compensation)를 위한 필수적인 양태이다. 두 기판의 온도는 상이하게 설정되는 것이 바람직하다. 이러한 온도는 특히 서로 결합되어야 하는 구조물이 서로 일치가 되는(congruent) 즉 "런아웃" 에러가 사라지는(앞에서 언급한 변수들로 인해, 결합 공정 동안에는 추가적인 "런아웃" 에러가 발생하지 않는다는 가정 하에) 팽창 상태에 기판이 있도록 설정된다. 이를 위해 필요한 온도는 측정 수단에 의해 결정되거나 및/또는 실험적으로 결정될 수 있다.
가스 (혼합물) 압력(p)은 기판들이 서로를 향해 이동하지 못하도록(against) 대기(atmosphere)에 의해 존재하는 저항(resistance)에 영향을 미친다. 결합파 속도(v)에 대한 직접적인 영향은 가스 (혼합물) 압력에 의해 제공될 수 있다. 이에 대한 참고 내용들은 WO2014191033 A1에 기술되어 있다.
고정력(FH1, FH2)은 실제 결합 공정 전에 기판을 고정하기 위하여 주로 사용된다. 고정력(FH1)은 공정 단계 1 내지 6에 대한 경계 조건이지만, 고정 수단이 스위치-오프될 때에는, 굽힘선을 결정하는 경계 조건의 영향은 아니다. 이와 마찬가지로, 고정력(FH2)은 활성의, 하부 고정의 시간 지점에서만 경계 조건으로 사용된다. 따라서, 새로운 조건들이 탄성-이론적인 계산을 위해 최종의 공정 단계 7로부터 계산될 수 있다.
초기 곡률반경(r10, r20)은 본 발명에 따른 공정 전의 기판의 초기 반경이다. 이러한 곡률반경은 위치의 함수들이지만, 특히, 위치에 대해 일정하다. 특히, 본 발명에 따른 제1 실시예에서, 제2, 하부 기판의 초기 곡률반경(r10)은 무한히 큰데, 그 이유는 제2 하부 기판이 본 발명에 따른 공정의 시작 부분에서는 평평하게 배열되기(lie flat) 때문이다. 특히, 본 발명에 따른 제2 실시예에서, 제2, 하부 기판의 초기 곡률반경(r10)은 유한, 양의(positive) 또는 음의(negative) 상수로서, 일정한 볼록 또는 오목한 곡률에 상응한다. 이 경우, 제2 하부 기판은 본 발명에 따른 공정의 시작 부분에서 곡선의 볼록 또는 오목한 형태로 제공된다. 이러한 샘플 홀더가 공보 WO2014191033A1에 기술되어 있는데, 이 공보는 본 명세서에서 참조문헌으로서 인용된다. 특히, 제2, 하부 기판의 적어도 초기 곡률반경(r10)은 제2 기판이 배열되는 제2, 하부 샘플 홀더의 표면의 샘플 홀더 곡률반경에 상응한다.
결합파를 따라 두 기판의 기판 곡률반경(r1, r2)은 앞에서 기술된 변수들을 고려하는 탄성-이론 방정식들의 해결책의 결과이다. 이들은 특히 위치 및 시간의 함수들이다.
결합파 속도도 앞에서 언급한 변수들의 결과이다.
본 발명의 추가적인 이점, 특징 및 세부내용들은 첨부도면들을 참조하여 본 발명의 바람직한 실시예들을 기술한 하기 설명으로부터 자명할 것이다. 도면에서:
도 1a는 본 발명에 따른 방법의 제1 실시예의 제1 공정 단계의 횡단면도(실측 아님),
도 1b는 제2 공정 단계의 횡단면도(실측 아님),
도 1c는 제3 공정 단계의 횡단면도(실측 아님),
도 1d는 제4 공정 단계의 횡단면도(실측 아님),
도 1e는 제5 공정 단계의 횡단면도(실측 아님),
도 1f는 제6 공정 단계의 횡단면도(실측 아님),
도 1g는 제7 공정 단계의 횡단면도(실측 아님),
도 1h는 제8 공정 단계의 횡단면도(실측 아님),
도 1i는 제9 공정 단계의 횡단면도(실측 아님),
도 1j는 제10 공정 단계의 횡단면도(실측 아님),
도 2는 본 발명에 따른 방법의 제3 실시예의 추가적인 공정 단계의 횡단면도(실측 아님),
도 3은 선택적인 추가적인 공정 단계의 횡단면도(실측 아님),
도 4는 두 기판의 횡단면도이다(실측 아님).
도면에서, 동일한 구성요소들과 똑같은 기능을 가진 구성요소들은 똑같은 도면부호로 표시된다.
도 1a는 제1, 특히 상부 기판(2)이 제1, 특히 상부 샘플 홀더(1)의 샘플 홀더 표면(1o)에 고정된 제1 공정 단계를 도시한다. 이렇게 고정되는 것은 고정 수단(3)에 의해 고정력(FH1)으로 구현된다.
제1 샘플 홀더(1)는 특히 중앙의 관통-개구, 특히 보어(4)를 가진다. 관통-개구는 제1 기판(2)을 변형시키기 위한 변형 수단(4)을 관통하도록 사용된다.
도시된 바람직한 실시예에서, 제1 샘플 홀더(1)는 측정 수단에 의해 결합 공정이 관측될 수 있는 홀(5)들을 포함한다. 홀(5)은 기다란 밀링된(milled-out) 부분인 것이 바람직하다.
제2 기판(2')이 장착되어(loaded) 제2, 특히 하부 샘플 홀더(1') 상에 고정된다. 이렇게 고정되는 것은 고정 수단(3')에 의해 고정력(FH2)으로 구현된다.
고정 수단(3, 3')은 진공 고정 수단인 것이 바람직하다.
샘플 홀더(1, 1')는 특히 가열장치(11)(가열 수단)를 포함한다. 명확하게 예시하기 위하여, 도면에서, 가열장치(11)는 제2, 하부 샘플 홀더(1')에만 도시된다.
기판(2, 2')의 특성에 영향을 미치거나 설명하는 모든 변수 또는 힘들은 일반적으로 위치 및/또는 시간의 함수이다.
두 기판(2, 2')의 온도(T1 및 T2)가 변수의 한 예로서 언급된다. 온도(T1 및 T2)는 위치에 따라 변경될 수 있으며, 이 때문에 온도 구배(temperature gradient)가 존재한다. 이 경우, 온도를 위치 및/또는 시간의 함수로서 나타내는 것이 고려된다.
두 중력(G1 및 G2)은 힘의 한 예로서 언급된다. 도면에서, 중력은 기판(2, 2')에 작용하는 전체 중력을 나타낸다. 하지만, 당업자들이라면, 두 기판(2, 2')이 극소(수치) 부분(dm)으로 나눌 수 있으며 중력의 영향은 이러한 수치 부분(dm)들의 각각의 부분에 연관될 수 있다는 사실을 명확하게 이해할 것이다. 따라서, 중력은 일반적으로 위치 및/또는 시간의 함수로서 나타내야 한다.
그 밖의 모든 변수 및/또는 힘들에도 이와 비슷한 사항들이 적용된다.
도 1b는 본 발명에 따른 제2 공정 단계를 도시하는데, 제1 기판(2)을 변형시키기 위해 변형 수단(4), 특히 핀이 제1 기판(2)의 뒷면(2i)에 압력을 제공한다. 제1 기판(2)의 변형은 제1 힘(F1)으로 구현된다.
도 1c에 따른 공정 단계에서, 두 샘플 홀더(1, 1')의 상대적 접근, 따라서, 서로를 향한 두 기판(2, 2')의 상대적 접근은 미리 정해진 공간까지 구현된다. 또한, 이러한 접근은 제2 공정 단계 동안 또는 제2 공정 단계 전에 구현될 수 있다.
도 1d에 따른 공정 단계에서, 결합, 특히 사전-결합(pre-bond)은 제2 힘(F2)으로 시작된다. 제2 힘(F2)은 극소로 작은 편향(deflection)을 위해 추가로 제공되며, 두 기판(2, 2')이 서로 접근하여 최종적으로 접촉 지점(7)에서 접촉하기 위해 제공된다.
결합파(bonding wave), 보다 정확하게는, 결합파면(bonding wave front)(8)이 접촉 지점(7)으로부터 결합파 속도(v)로 반경 방향으로 대칭으로, 바람직하게는, 동심으로 전파되기 시작한다. 추가적인 공정 단계들 동안, 결합파 속도(v)는 변경될 수 있으며 결합파 속도(v)는 위치(또는 시간)의 함수로서 정의될 수 있다. 결합파 속도(v)는 다양한 측정값들에 의해 영향을 받을 수 있다.
도 1e에 따른 추가적인 공정 단계에서, 제1 및/또는 제2 샘플 홀더(1, 1')의 가열장치(11)는 스위치-오프되어(switched off) 따라서 제1 및/또는 제2 기판(2, 2')의 추가적인 가열이 중단된다.
도 1f에 따른 추가적인 공정 단계에서, 결합파면(8)을 모니터링(monitoring) 하는 것은 측정 수단(9), 특히 하나 이상의 광학 시스템, 바람직하게는, 적외선 광학 시스템의 도움으로 구현된다. (하나 이상의, 하지만, 이 개수는 광학 시스템의 개수와 상응하는 것이 바람직함) 홀(5)을 통해, 측정 수단(9)은 제1 기판(2)의 기판 뒷면(2i), 보다 바람직하게는 두 기판(2, 2') 사이의 결합 경계면(bond interface)을 탐지할 수 있으며 따라서 결합파면(8)을 탐지할 수 있다. 결합 경계면을 탐지하는 것은, 특히 전자기 방사선(electromagnetic radiation)에 대해 민감한 측정 수단(9)에서 구현되는데, 이러한 전자기 방사선은 현저히 약화되지 않고 두 기판(2, 2')을 침투할 수 있다. 광원(12)이 샘플 홀더(1') 위에 및/또는 밑에 및/또는 내부에 위치되는 것이 바람직하며, 광원의 전자기 방사선은 샘플 홀더(1') 및/또는 기판(2, 2')을 통해 조명하거나 및/또는 비추고 측정 수단(9)에 의해 탐지될 수 있다. 따라서, 이러한 이미지들은 흑백 이미지(black-and-white image)인 것이 바람직하다. 밝기(brightness) 차이로 인해, 비-결합 영역들로부터 결합 영역들을 명확하게 식별할 수 있다. 이 두 영역들 사이의 전이 영역(transition region)은 결합파이다. 이에 따라, 특히 결합파면(8)의 위치를 결정할 수 있으며, 특히 복수의 이러한 위치들에 대해 결합파 속도(v)를 결정하는 것도 가능하다.
도 1g는, 제1 샘플 홀더(1)의 고정 수단(3)이 릴리스되며 고정력(FH1)이 적어도 감소되는 제7 공정 단계를 도시한다. 고정 수단(3)이 진공 고정 수단, 보다 바람직하게는 복수의 개별적으로 조절가능한 진공 세그먼트들을 가진 진공 고정 수단(복수의 고정력(FH1))이면, 이러한 릴리스는 진공 세그먼트들을 표적하여 스위치-오프함으로써(targeted switching-off) (또는 고정력/고정력(FH1)을 감소시킴으로써) 내부로부터 외부를 향해 구현된다.
도 1h는, 제1 기판 홀더(1)로부터 릴리스된 후에, 결합파면(8)이 측정 수단(9)에 의해 모니터링되는 추가적인 공정 단계를 도시한다.
도 1i는 제1 기판(2) 상에서 변형 수단(6)의 작동이 중단된 추가적인 공정 단계를 도시한다. 변형 수단(6)이 기계적 변형 수단, 특히 핀이면, 이러한 중단은 변형 수단을 제거함으로써 구현된다. 노즐이 사용되면, 상기 중단은 유체 흐름(fluid flow)을 스위치-오프함으로써 구현된다. 전기장 및/또는 자기장의 경우, 이러한 중단은 상기 전기장 및 자기장들을 스위치-오프함으로써 구현된다.
도 1j는 두 기판(2, 2')이 완전하게 서로 결합된 후의 추가적인 공정 단계를 도시한다. 특히 결합파면(8)의 추가적인 모니터링은 상기 공정 단계에서, 제1 및 제2 기판(2, 2')으로부터 형성된 기판 스택(10)은 완료되는 결합 공정의 끝까지, 측정 수단(9)의 도움으로 구현된다(상기 공정 단계에서는 결합 공정이 이미 완료되었기 때문에 더 이상 기재되지 않음).
도 2는 선택적인 공정 단계를 도시하고 있는데, 이 선택적인 공정 단계는, 도 1g에 따른 공정 단계가 구현되고 난 후, 제2, 하부 샘플 홀더(1')의 제2, 하부 고정 수단(3')의 고정력(FH2)이 감소되고 난 뒤의 공정 단계이다. 특히 고정력(FH2)이 0으로 감소되는 즉 고정력이 풀리는(deactivated) 공정 단계이다. 이에 대한 효과는, 특히 제2 기판(2')이 방해를 받지 않고 이동될 수 있는, 특히 하부 샘플 홀더 표면(1o')을 따라 횡방향으로(lateral direction) 이동될 수 있다는 점이다.
추가적인 바람직한 실시예에서, 제2 기판(2')은 결합파면(8)을 따라 올라가는데(raised) 특히 국부적으로는 제2, 하부 샘플 홀더(2')로부터 올라간다. 이는 특히 제2 샘플 홀더(1')로부터 제2 기판(2')에 압력을 제공함으로써 구현된다.
중력(G2)은 결합 공정 전체에 걸쳐 제2 기판(2')의 상승에 대해 반작용하며(counteract) 그에 따라 두 기판(2, 2')이 접촉하는 것에 영향을 미치며, 따라서, "런아웃"에 영향을 미친다.
도 3은 본 발명에 따른 선택적인 공정 단계를 도시하고 있는데, 이 선택적인 공정 단계는, 완전히 결합된 기판 스택(10)이 제조되기 전에, 본 발명에 따른 공정이 진행되는 챔버가 환기되는 공정 단계이다. 이러한 환기(ventilation)는 특히 결합파면(8)이 진행되는(advancing) 것을 조절하기 위한 것이다. 문헌 WO 2014/191033A1호는 상기와 같이 영향을 미칠 수 있는 방법을 정확하게 기술하고 있는데, 이 국제출원은 본 발명의 참조문헌으로 인용된다. 이러한 환기는 가스 또는 가스 혼합물로 구현된다. 특히 상기 환기는 주변 대기로의 밸브를 개방시켜 챔버가 주변 가스(가스 혼합물)로 환기됨으로써 구현된다. 주변 대기로의 환기 대신에, 가스 또는 가스 혼합물로 챔버에 초과-압력을 제공하는 것도 고려할 수 있다.
도 4는 두 기판(2, 2')을 개략적으로 도시한 도면으로서(실측 아님) 복수의 변수들이 정의되어 있다. 기판 표면(2o, 2o')들은 한 순간의 특정 지점에서 제1, 상부 기판(2)과 제2, 하부 기판(2')의 굽힘선(bending line)들에 상응한다. 이 기판 표면들은 위에서 언급한 변수들로 정의된다. 이들의 형태(shape)는 본 발명에 따른 결합 공정 동안에 시간의 함수로서 변경된다.
1,1' : 샘플 홀더 1o,1o': 샘플 홀더 표면
2,2' : 기판 2o,2o': 기판 표면
2i : 기판 뒷면 3,3' : 고정 수단
4 : 보어 5 : 홀
6 : 변형 수단 7 : 접촉 지점
8 : 결합파면 9 : 측정 수단
10 : 기판 스택 11 : 가열장치
12 : 광원 F1,F2 : 힘
FH1,FH2 : 고정력 v : 결합파 속도
TH : 가열 온도 T1,T2 : 기판 온도
E1,E2 : 기판 탄성계수 d1,d2 : 기판 두께
V1,V2 : 기판 용적 m1,m2 : 기판 질량
p1,p2 : 기판 밀도 G1,G2 : 기판 중력
r1,r2 : 기판 곡률반경 r10,r20 : 기판 초기 곡률반경
D : 기판 에지-사이 거리

Claims (3)

  1. 제1 기판을 제2 기판과 결합하기 위한 장치로서:
    제1 기판과 제2 기판 간의 접촉 동안 결합파의 제어를 가능하게 하도록 결합파를 탐지하도록 구성된 측정 수단을 포함하는, 장치.
  2. 기판의 각각의 접촉 표면에서 제1 기판을 제2 기판과 결합하기 위한 장치로서, 상기 장치는:
    제1 샘플 홀더의 제1 진공에 의해 가해진 고정력(FH1)으로 제1 기판을 제1 샘플 홀더의 표면에 고정시키도록 구성된 제1 샘플 홀더;
    제2 샘플 홀더의 제2 진공에 의해 가해진 고정력(FH2)으로 제2 기판을 제2 샘플 홀더의 표면에 고정시키도록 구성된 제2 샘플 홀더; 및
    접촉 동안 제1 기판과 제2 기판 간의 결합파를 탐지하고, 제1 기판과 제2 기판 간의 결합파를 제어하도록 제1 및 제2 진공을 감소시키도록 구성된 측정 수단을 포함하는, 장치.
  3. 제1 기판을 제2 기판과 결합하기 위한 방법으로서:
    접촉 동안 제1 기판과 제2 기판 간의 결합파를 측정하는 단계; 및
    제1 및 제2 샘플 홀더에 각각 포함된 제1 및 제2 진공을 감소시켜, 제1 및 제2 샘플 홀더에 의한 제1 및 제2 기판의 고정을 각각 감소시키고 결합파를 제어하는 단계를 포함하는, 방법.
KR1020217016980A 2016-02-16 2016-02-16 기판 결합 방법 KR102397577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217031633A KR102365284B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/EP2016/053270 WO2017140348A1 (de) 2016-02-16 2016-02-16 Verfahren zum bonden von substraten
KR1020177009117A KR102263285B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177009117A Division KR102263285B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031633A Division KR102365284B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Publications (2)

Publication Number Publication Date
KR20210069128A true KR20210069128A (ko) 2021-06-10
KR102397577B1 KR102397577B1 (ko) 2022-05-12

Family

ID=55404708

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020217016980A KR102397577B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020237030669A KR20230133405A (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020227005034A KR20220025929A (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020217031633A KR102365284B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020177009117A KR102263285B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020237030669A KR20230133405A (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020227005034A KR20220025929A (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020217031633A KR102365284B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법
KR1020177009117A KR102263285B1 (ko) 2016-02-16 2016-02-16 기판 결합 방법

Country Status (8)

Country Link
US (7) US10109487B2 (ko)
EP (2) EP3227907B1 (ko)
JP (1) JP6789930B2 (ko)
KR (5) KR102397577B1 (ko)
CN (7) CN114334623A (ko)
SG (1) SG11201702778YA (ko)
TW (2) TWI771288B (ko)
WO (1) WO2017140348A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3433875B1 (de) 2016-03-22 2022-05-04 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
TW201826333A (zh) * 2016-11-16 2018-07-16 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US11791299B2 (en) 2017-11-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer (RDL) layouts for integrated circuits
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
AT15801U3 (de) * 2017-09-29 2019-03-15 Ev Group E Thallner Gmbh Verfahren und Vorrichtung zur Vermessung einer Bondwelle
DE102018130073A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
SG11201911800XA (en) * 2019-01-18 2020-08-28 Ev Group E Thallner Gmbh Measuring device and method for determining the course of a bonding wave
KR102664425B1 (ko) * 2019-03-18 2024-05-14 삼성디스플레이 주식회사 합착 장치 및 이를 이용한 기판의 합착 방법
CN110289222B (zh) * 2019-05-08 2021-11-16 武汉新芯集成电路制造有限公司 一种键合设备、键合波的检测方法及系统
KR102566141B1 (ko) 2019-07-02 2023-08-11 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장치
KR20210039661A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 기판 본딩 장치
US20230176490A1 (en) * 2020-05-26 2023-06-08 Asml Netherlands B.V. Method for optimizing a sampling scheme and associated apparatuses
CN112038220B (zh) * 2020-08-31 2023-02-03 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法
WO2022181655A1 (ja) * 2021-02-26 2022-09-01 ボンドテック株式会社 接合方法、基板接合装置および基板接合システム
KR102573094B1 (ko) * 2021-05-11 2023-09-01 정라파엘 다이 본딩 방법
KR102575887B1 (ko) * 2021-05-11 2023-09-08 정라파엘 본딩 방법
WO2024046577A1 (de) * 2022-09-02 2024-03-07 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum beeinflussen einer bondwelle beim bonden

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014481B2 (ja) * 2002-04-30 2007-11-28 東レエンジニアリング株式会社 ボンディング方法およびその装置
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
WO2007047536A2 (en) * 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
FR2931014B1 (fr) 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
JP5493290B2 (ja) * 2008-05-07 2014-05-14 パナソニック株式会社 電子部品パッケージ
US20110168317A1 (en) 2010-01-12 2011-07-14 Fujifilm Corporation Controlled Bond Wave Over Patterned Wafer
JP2011205074A (ja) * 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
JP5571988B2 (ja) * 2010-03-26 2014-08-13 パナソニック株式会社 接合方法
JP5549339B2 (ja) 2010-04-12 2014-07-16 株式会社ニコン 基板相対位置検出方法、積層デバイス製造方法および検出装置
FR2961630B1 (fr) * 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2965398B1 (fr) 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
EP2463892B1 (de) 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
JP2014501440A (ja) 2010-12-14 2014-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを保持しマウントするための保持装置
KR101866622B1 (ko) 2010-12-20 2018-06-11 에베 그룹 에. 탈너 게엠베하 웨이퍼의 장착을 위한 수용 수단
JP2012156163A (ja) 2011-01-21 2012-08-16 Toshiba Corp 半導体製造装置
JP2012191307A (ja) 2011-03-09 2012-10-04 Toshiba Corp 無線通信システム、通信方法及びプログラム
JP2012191037A (ja) 2011-03-11 2012-10-04 Shibaura Mechatronics Corp 基板貼り合わせ装置および基板貼り合わせ方法
US9296193B2 (en) 2011-04-11 2016-03-29 Ev Group E. Thallner Gmbh Bendable carrier mount, device and method for releasing a carrier substrate
JP5977826B2 (ja) * 2011-08-12 2016-08-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法
JP5606429B2 (ja) * 2011-12-08 2014-10-15 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
EP2795669B1 (de) 2011-12-22 2020-06-17 EV Group E. Thallner GmbH Biegsame substrathalterung, vorrichtung und verfahren zum lösen eines ersten substrats
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
JP5624594B2 (ja) * 2012-09-24 2014-11-12 株式会社東芝 表示装置の製造装置及び表示装置の製造方法
JP6501447B2 (ja) 2013-03-26 2019-04-17 芝浦メカトロニクス株式会社 貼合装置および貼合基板の製造方法
WO2014191033A1 (de) * 2013-05-29 2014-12-04 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
CN110707027B (zh) 2014-02-03 2023-10-31 Ev 集团 E·索尔纳有限责任公司 用于结合基体的方法及装置
US9576827B2 (en) * 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
FR3022178B1 (fr) * 2014-06-12 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct
DE102016108247A1 (de) 2016-05-03 2017-11-09 SMR Patents S.à.r.l. Reinigungssystem für eine Kameralinse

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20210125592A (ko) 2021-10-18
CN108028180B (zh) 2022-01-28
JP2019511830A (ja) 2019-04-25
WO2017140348A1 (de) 2017-08-24
US10748770B2 (en) 2020-08-18
CN114334624A (zh) 2022-04-12
KR20230133405A (ko) 2023-09-19
TW202333274A (zh) 2023-08-16
CN114334625A (zh) 2022-04-12
TWI814450B (zh) 2023-09-01
KR20220025929A (ko) 2022-03-03
SG11201702778YA (en) 2017-09-28
JP6789930B2 (ja) 2020-11-25
US10861699B2 (en) 2020-12-08
CN114300346A (zh) 2022-04-08
US20200335341A1 (en) 2020-10-22
CN108028180A (zh) 2018-05-11
CN114334623A (zh) 2022-04-12
TWI771288B (zh) 2022-07-21
US20200066529A1 (en) 2020-02-27
US11251045B2 (en) 2022-02-15
KR102365284B1 (ko) 2022-02-18
EP3227907A1 (de) 2017-10-11
CN114334626A (zh) 2022-04-12
US20190019677A1 (en) 2019-01-17
US20210074544A1 (en) 2021-03-11
US10504730B2 (en) 2019-12-10
US20180076037A1 (en) 2018-03-15
US10636662B2 (en) 2020-04-28
EP3227907B1 (de) 2018-05-23
KR102397577B1 (ko) 2022-05-12
KR102263285B1 (ko) 2021-06-10
KR20180116107A (ko) 2018-10-24
EP3382744A1 (de) 2018-10-03
TW202238799A (zh) 2022-10-01
US20220130674A1 (en) 2022-04-28
CN114300347A (zh) 2022-04-08
US20200219726A1 (en) 2020-07-09
TW201739562A (zh) 2017-11-16
US10109487B2 (en) 2018-10-23
US11527410B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
KR102263285B1 (ko) 기판 결합 방법
KR102164855B1 (ko) 기판을 결합하기 위한 방법 및 장치
JP2018026573A (ja) 基板をボンディングする装置および方法
JP7024040B2 (ja) 基板をボンディングする方法
TWI836959B (zh) 接合基板之裝置及方法
JP7321309B2 (ja) 基板をボンディングする方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant