TWI751389B - 放大器及使用該放大器的接收電路、半導體裝置和系統 - Google Patents

放大器及使用該放大器的接收電路、半導體裝置和系統 Download PDF

Info

Publication number
TWI751389B
TWI751389B TW107143894A TW107143894A TWI751389B TW I751389 B TWI751389 B TW I751389B TW 107143894 A TW107143894 A TW 107143894A TW 107143894 A TW107143894 A TW 107143894A TW I751389 B TWI751389 B TW I751389B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
input
enable
output node
Prior art date
Application number
TW107143894A
Other languages
English (en)
Other versions
TW201947879A (zh
Inventor
趙善起
權大漢
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201947879A publication Critical patent/TW201947879A/zh
Application granted granted Critical
Publication of TWI751389B publication Critical patent/TWI751389B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

接收電路可以包括放大器。所述放大器可以包括第一放大電路和第二 放大電路。所述第一放大電路可以被配置為將第一輸入信號和參考信號差分放大，並被配置為產生輸出信號。所述第二放大電路可以被配置為將第二輸入信號和參考信號差分放大，並被配置為產生輸出信號。

Description

放大器及使用該放大器的接收電路、半導體裝置和系統
各種實施例整體關於一種積體電路技術，更具體地，關於一種半導體裝置和半導體系統。
電子裝置可以各自包括大量電子組件。在這些電子裝置之中，電腦系統可以包括由半導體構成的大量半導體裝置。構成電腦系統的半導體裝置可以透過發送或接收時脈和資料來彼此通訊。每個半導體裝置可以包括接收電路，接收電路用於接收從外部裝置發送的信號或者接收在半導體裝置中的內部電路之間的信號。接收電路通常可以包括放大器，放大器執行差分放大操作並接收一對差分信號或單端信號。放大器可以透過對差分信號進行差分放大來接收信號，或者可以透過對單端信號與參考電壓進行差分放大來接收信號。
隨著電腦系統的操作速度增大，時脈信號的速度持續增大，此外，對系統進行配置的半導體裝置被設計為以更高的頻率工作。在接收電路中，放大器的設計可以根據時脈信號的頻率而不同地改變。常規類型的放大器包括電流模式邏輯(current mode logic,CML)放大器和CMOS放大器。CML放大器在高速操作方面是有利的，因為它輸出不完全擺動(fully swing)的信 號。相反，CMOS放大器具有可以執行精確放大操作的特性，但是由於其輸出完全擺動的信號，因此在高速操作方面是不利的。
在一個實施例中，一種接收電路可以包括放大器。所述放大器可以包括第一放大電路、第二放大電路、第一致能電路和第二致能電路。所述第一放大電路可以被配置為將輸入信號和參考電壓差分放大，並且被配置為產生輸出信號。所述第二放大電路可以被配置為將互補輸入信號和所述參考電壓差分放大，並且被配置為產生所述輸出信號。所述第一致能電路可以被配置為基於第一致能信號將所述第一放大電路啟動。所述第二致能電路可以被配置為基於第二致能信號將所述第二放大電路啟動。
在一個實施例中，一種接收電路可以包括放大器。所述放大器可以包括第一放大電路、第二放大電路和放大控制電路。所述第一放大電路可以耦接在第一公共節點與第一輸出節點和第二輸出節點之間，並且被配置為基於第一輸入信號和參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述第二放大電路可以耦接在第二公共節點與所述第一輸出節點和第二輸出節點之間，以及被配置為基於第二輸入信號和所述參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述放大控制電路可以被配置為基於放大模式將所述第一公共節點與所述第二公共節點耦接。
在一個實施例中，一種接收電路可以包括放大器和參考信號控制電路。所述放大器可以包括第一放大電路和第二放大電路。所述第一放大電 路可以耦接在第一公共節點與第一輸出節點和第二輸出節點之間，並且被配置為基於第一輸入信號和參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述第二放大電路可以耦接在第二公共節點與所述第一輸出節點和第二輸出節點之間，並且被配置為基於第二輸入信號和所述參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述參考信號控制電路可以基於放大模式信號和接收選擇信號來產生具有不同特性的所述參考信號。
相關申請案的交叉引用：本申請案請求於2018年5月15日向韓國智慧財產局提交的第10-2018-0055467號韓國申請案的優先權，其公開內容透過引用整體合併於此。
100:接收電路
110:放大器
111:第一放大電路
112:第二放大電路
114:第一致能電路
115:第二致能電路
121~124:第一輸入電路~第四輸入電路
130:致能控制電路
200:接收電路
210:放大器
211:第一放大電路
212:第二放大電路
213:放大控制電路
214:第一致能電路
215:第二致能電路
221:第一輸入電路
222:第二輸入電路
223:第三輸入電路
224:第四輸入電路
230:致能控制電路
240:參考信號控制電路
300:接收電路
310:放大器
311:第一放大電路
312:第二放大電路
313:放大控制電路
314:第一致能電路
315:第二致能電路
321~324:第一輸入電路~第四輸入電路
330:致能控制電路
340:參考信號控制電路
410:第一信號選擇器
420:第二信號選擇器
500:接收電路
510:放大器
511:第一放大電路
512:第二放大電路
513:放大控制電路
514:第一致能電路
515:第二致能電路
516:第三致能電路
517:第四致能電路
521~524:第一輸入電路~第四輸入電路
530:致能控制電路
600:接收電路
610:放大器
611:第一放大電路
612:第二放大電路
613:放大控制電路
614:第一致能電路
615:第二致能電路
616:子放大控制電路
621~624:第一輸入電路~第四輸入電路
7:系統
701:系統時脈匯流排
702:第一資料時脈匯流排
703:第二資料時脈匯流排
704:命令位址匯流排
705:資料匯流排
710:外部裝置
711:時脈產生電路
720:半導體裝置
721:內部時脈產生電路
722:時脈接收電路
810:第一時脈接收電路
820:第一分頻器
830:第二時脈接收電路
840:第二分頻器
850:時脈選擇器
BEN:緩衝致能信號
C:電容器
CA:命令位址信號
CN1:第一公共節點
CN2:第二公共節點
DCLK1:第一分頻時脈信號
DCLK2:第二分頻時脈信號
DIFF:放大模式信號
DQ:資料
EN1:第一致能信號
EN2:第二致能信號
HCK:系統時脈信號
ICLK:內部時脈信號
IN:輸入信號
IN1:第一輸入信號
IN2:第二輸入信號
INB:互補輸入信號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出信號
OUTB:輸出信號
REF:參考信號
REF1:第一參考信號
REF2:第二參考信號
S1:開關
S2:開關
SEL:接收選擇信號
SEN1:第一子致能信號
SEN2:第二子致能信號
T1~T6:第一電晶體~第六電晶體
T21:第一電晶體
T22:第二電晶體
T23:第三電晶體
T24:第四電晶體
T25:第五電晶體
T26:第六電晶體
T55~T58:第一電晶體~第四電晶體
VH:第一電源電壓
VL:第二電源電壓
VOFF:關斷電壓
VREF:參考電壓
WCK:資料時脈信號
WCKB:資料時脈信號
圖1是示出根據一個實施例的接收電路的配置的圖。
圖2是示出根據一個實施例的接收電路的配置的圖。
圖3是示出根據一個實施例的接收電路的配置的圖。
圖4是示出圖3中所示的參考信號控制電路的配置的圖。
圖5是示出根據一個實施例的接收電路的配置的圖。
圖6是示出根據一個實施例的接收電路的配置的圖。
圖7是示出根據一個實施例的系統的配置的圖。
圖8是示出圖7中所示的內部時脈產生電路的配置的圖。
在下文中，將透過實施例的各種示例參考圖式在下面描述放大器和使用該放大器的接收電路、半導體裝置和半導體系統。
圖1是示出根據一個實施例的接收電路100的配置的圖。在圖1中，接收電路100可以包括放大器110。放大器110可以根據放大模式將一個輸入信號和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。放大器110可以接收至少一個輸入信號。例如，放大器110可以接收輸入信號IN和互補輸入信號INB中的一個。輸入信號IN與互補輸入信號INB可以是具有相反位準的一對差分信號。參考電壓VREF可以具有例如對應於輸入信號IN或互補輸入信號INB的擺動範圍(swing range)的中間值的電壓位準。當接收輸入信號IN時，放大器110可以將輸入信號IN和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。當接收互補輸入信號INB時，放大器110可以將互補輸入信號INB與參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。
在圖1中，放大器110可以包括第一放大電路111、第二放大電路112、第一致能電路114和第二致能電路115。第一放大電路111可以接收輸入信號IN和參考電壓VREF。第一放大電路111可以將輸入信號IN和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。輸出信號OUT和輸出信號OUTB可以是一對差分信號。第一放大電路111可以耦接在第一公共節點CN1與第一輸出節點ON1和第二輸出節點ON2之間。第一放大電路111可以基於輸入信號IN和參考電壓VREF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，並且產生輸出信號OUT和輸出信號OUTB。輸出信號OUT可以從第一輸出節點ON1產生，以及互補輸出信號 OUTB可以從第二輸出節點ON2產生。第二放大電路112可以接收互補輸入信號INB和參考電壓VREF。第二放大電路112可以將互補輸入信號INB和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。第二放大電路112可以耦接在第二公共節點CN2與第一輸出節點ON1和第二輸出節點ON2之間。第二放大電路112可以基於互補輸入信號INB和參考電壓VREF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，並且產生輸出信號OUT和輸出信號OUTB。
第一致能電路114可以接收第一致能信號EN1。第一致能電路114可以基於第一致能信號EN1將第一放大電路111啟動。第一致能信號EN1可以例如在接收電路100接收輸入信號IN時被致能，並且將第一放大電路111啟動。第一致能電路114可以透過形成第一公共節點CN1的電流路徑將第一放大電路111啟動。第二致能電路115可以接收第二致能信號EN2。第二致能電路115可以基於第二致能信號EN2將第二放大電路112啟動。第二致能電路115可以透過形成第二公共節點CN2的電流路徑將第二放大電路112啟動。第二致能信號EN2可以例如在接收電路100接收互補輸入信號INB時被致能，並且將第二放大電路112啟動。第一致能電路114和第二致能電路115可以選擇性地操作第一放大電路111和第二放大電路112，使得放大器110可以將輸入信號IN和參考電壓VREF差分放大，或者將互補輸入信號INB與參考電壓VREF差分放大。
在圖1中，接收電路100還可以包括致能控制電路130。致能控制電路130可以基於接收選擇信號SEL來產生第一致能信號EN1和第二致能信號EN2。例如，當在接收電路100中接收輸入信號IN時，接收選擇信號 SEL可以具有邏輯高位準，以及當在接收電路100中接收互補輸入信號INB時，接收選擇信號SEL可以具有邏輯低位準。當接收選擇信號SEL為邏輯高位準時，致能控制電路130可以將第一致能信號EN1致能，以及當接收選擇信號SEL為邏輯低位準時，致能控制電路130可以將第二致能信號EN2致能。致能控制電路130還可以接收緩衝致能信號BEN。緩衝致能信號BEN可以是指示將接收電路100和放大器110啟動的信號。當緩衝致能信號BEN被致能時，致能控制電路130可以根據接收選擇信號SEL將第一致能信號EN1和第二致能信號EN2致能。
在圖1中，第一放大電路111可以包括第一輸入電路121和第二輸入電路122。第一輸入電路121可以接收輸入信號IN並且改變第一輸出節點ON1的電壓位準。第一輸入電路121可以耦接在第一公共節點CN1與第一輸出節點ON1之間，並且可以根據輸入信號IN的位準來改變第一輸出節點ON1的電壓位準。第二輸入電路122可以接收參考電壓VREF並且改變第二輸出節點ON2的電壓位準。第二輸入電路122可以耦接在第一公共節點CN1與第二輸出節點ON2之間，並且可以根據參考電壓VREF來改變第二輸出節點ON2的電壓位準。第二放大電路112可以包括第三輸入電路123和第四輸入電路124。第三輸入電路123可以接收互補輸入信號INB並且改變第二輸出節點ON2的電壓位準。第三輸入電路123可以耦接在第二公共節點CN2與第二輸出節點ON2之間，並且可以根據互補輸入信號INB的位準來改變第二輸出節點ON2的電壓位準。第四輸入電路124可以接收參考電壓VREF並且改變第一輸出節點ON1的電壓位準。第四輸入電路124可以耦接在第二公共節點CN2 與第一輸出節點ON1之間，並且可以根據參考電壓VREF來改變第一輸出節點ON1的電壓位準。
第一致能電路114可以耦接在第一電源電壓VH的端子與第一公共節點CN1之間。基於第一致能信號EN1，第一致能電路114可以形成從第一電源電壓VH的端子到第一公共節點CN1的電流路徑。基於第一致能信號EN1，第一致能電路114可以形成經過第一致能電路114到第一公共節點CN1的電流路徑。退化電阻(degeneration resistor)和/或負載電阻可以耦接在第一電源電壓VH的端子與第一致能電路114之間。第二致能電路115可以耦接在第一電源電壓VH的端子與第二公共節點CN2之間。基於第二致能信號EN2，第二致能電路115可以形成從第一電源電壓VH的端子到第二公共節點CN2的電流路徑。基於第二致能信號EN2，第二致能電路115可以形成經過第二致能電路115到第二公共節點CN2的電流路徑。退化電阻和/或負載電阻可以耦接在第一電源電壓VH的端子與第二致能電路115之間。第一輸出節點ON1可以與第二電源電壓VL的端子耦接。第二電源電壓VL可以具有低於第一電源電壓VH的位準。第一輸出節點ON1可以透過退化電阻和/或負載電阻與第二電源電壓VL的端子耦接。第二輸出節點ON2可以與第二電源電壓VL的端子耦接。第二輸出節點ON2可以透過退化電阻和/或負載電阻與第二電源電壓VL的端子耦接。
在圖1中，第一輸入電路121可以包括第一電晶體T1。第一電晶體T1可以例如是P通道金屬氧化物半導體(MOS)電晶體。第一電晶體T1可以具有接收輸入信號IN的閘極、與第一公共節點CN1耦接的源極以及與第一輸出節點ON1耦接的汲極。第二輸入電路122可以包括第二電晶體T2。第 二電晶體T2可以例如是P通道MOS電晶體。第二電晶體T2可以具有接收參考電壓VREF的閘極、與第一公共節點CN1耦接的源極以及與第二輸出節點ON2耦接的汲極。第三輸入電路123可以包括第三電晶體T3。第三電晶體T3可以例如是P通道MOS電晶體。第三電晶體T3可以具有接收互補輸入信號INB的閘極、與第二公共節點CN2耦接的源極以及與第二輸出節點ON2耦接的汲極。第四輸入電路124可以包括第四電晶體T4。第四電晶體T4可以例如是P通道MOS電晶體。第四電晶體T4可以具有接收參考電壓VREF的閘極、與第二公共節點CN2耦接的源極以及與第一輸出節點ON1耦接的汲極。第一致能電路114可以包括第五電晶體T5。第五電晶體T5可以例如是P通道MOS電晶體。第五電晶體T5可以具有接收第一致能信號EN1的閘極、與第一電源電壓VH的端子耦接的源極以及與第一公共節點CN1耦接的汲極。第二致能電路115可以包括第六電晶體T6。第六電晶體T6可以例如是P通道MOS電晶體。第六電晶體T6可以具有接收第二致能信號EN2的閘極、與第一電源電壓VH的端子耦接的源極以及與第二公共節點CN2耦接的汲極。在一個實施例中，第一電源電壓VH可以具有低於第二電源電壓VL的位準，以及配置第一輸入電路121、第二輸入電路122、第三輸入電路123至第四輸入電路124以及第一致能電路114和第二致能電路115的第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5至第六電晶體T6可以被改變為N通道MOS電晶體。
當接收電路100接收輸入信號IN時，放大器110可以將作為單端信號輸入的輸入信號IN和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。當接收電路100接收輸入信號IN時，致能控制電路 130可以將第一致能信號EN1致能並且將第二致能信號EN2失能。第一致能電路114可以將第一放大電路111啟動，並且第二致能電路115可以將第二放大電路112止動。因此，第一放大電路111可以基於輸入信號IN和參考電壓VREF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，從而產生輸出信號OUT和輸出信號OUTB。當接收電路100接收互補輸入信號INB時，放大器110可以將作為單端信號輸入的互補輸入信號INB和參考電壓VREF差分放大，並且產生輸出信號OUT和輸出信號OUTB。當接收電路100接收互補輸入信號INB時，致能控制電路130可以將第二致能信號EN2致能並且將第一致能信號EN1失能。第二致能電路115可以將第二放大電路112啟動，並且第一致能電路114可以將第一放大電路111止動。因此，第二放大電路112可以基於互補輸入信號INB和參考電壓VREF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，從而產生輸出信號OUT和輸出信號OUTB。
圖2是示出根據一個實施例的接收電路200的配置的圖。在圖2中，接收電路200可以包括放大器210。放大器210可以接收第一輸入信號IN1、第二輸入信號IN2和參考信號REF。根據放大模式，放大器210可以透過將兩個輸入信號差分放大來產生輸出信號OUT和輸出信號OUTB，以及透過將兩個輸入信號中的任何一個和參考信號REF差分放大來產生輸出信號OUT和輸出信號OUTB。當接收第一輸入信號IN1和第二輸入信號IN2時，放大器210可以透過將第一輸入信號IN1和第二輸入信號IN2差分放大來產生輸出信號OUT和輸出信號OUTB。在一個實施例中，第一輸入信號IN1與第二輸入信號IN2可以是一對差分信號。當接收第一輸入信號IN1時，放大器210 可以透過將第一輸入信號IN1和參考信號REF差分放大來產生輸出信號OUT和輸出信號OUTB。當接收第二輸入信號IN2時，放大器210可以透過將第二輸入信號IN2和參考信號REF差分放大來產生輸出信號OUT和輸出信號OUTB。參考信號REF可以根據放大模式而具有不同的特性。例如，參考信號REF可以根據放大模式而具有各種電壓位準。
在圖2中，放大器210可以包括第一放大電路211、第二放大電路212和放大控制電路213。第一放大電路211可以接收第一輸入信號IN1和參考信號REF。第一放大電路211可以將第一輸入信號IN1與參考信號REF差分放大，並且產生輸出信號OUT和輸出信號OUTB。第一放大電路211可以耦接在第一公共節點CN1與第一輸出節點ON1和第二輸出節點ON2之間。第一放大電路211可以基於第一輸入信號IN1和參考信號REF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，並且產生輸出信號OUT和輸出信號OUTB。第二放大電路212可以接收第二輸入信號IN2和參考信號REF。第二放大電路212可以將第二輸入信號IN2與參考信號REF差分放大，並且產生輸出信號OUT和輸出信號OUTB。第二放大電路212可以耦接在第二公共節點CN2與第一輸出節點ON1和第二輸出節點ON2之間。第二放大電路212可以基於第二輸入信號IN2和參考信號REF來改變第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準，並且產生輸出信號OUT和輸出信號OUTB。
放大控制電路213可以接收放大模式信號DIFF。放大控制電路213可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2耦接。當放大器210接收第一輸入信號IN1和第二輸入信號IN2兩者並且將第一 輸入信號IN1和第二輸入信號IN2差分放大時，放大控制電路213可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2耦接。當放大器210接收第一輸入信號IN1和第二輸入信號IN2中的任何一個並且將第一輸入信號IN1和第二輸入信號IN2中的任何一個和參考信號REF差分放大時，放大控制電路213可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2解耦。放大控制電路213可以基於放大模式信號DIFF來選擇性地將第一公共節點CN1與第二公共節點CN2耦接或解耦。
在圖2中，放大器210還可以包括第一致能電路214和第二致能電路215。第一致能電路214可以接收第一致能信號EN1。第一致能電路214可以基於第一致能信號EN1將第一放大電路211啟動。第一致能信號EN1可以例如在放大器210接收第一輸入信號IN1時被致能並且將第一放大電路211啟動。第一致能電路214可以透過形成第一公共節點CN1的電流路徑將第一放大電路211啟動。第二致能電路215可以接收第二致能信號EN2。第二致能電路215可以基於第二致能信號EN2將第二放大電路212啟動。第二致能電路215可以透過形成第二公共節點CN2的電流路徑將第二放大電路212啟動。第二致能信號EN2可以例如在放大器210接收第二輸入信號IN2時被致能並且將第二放大電路212啟動。第一致能電路214和第二致能電路215可以操作第一放大電路211和第二放大電路212中的至少一個，使得放大器210可以將第一輸入信號IN1和第二輸入信號IN2放大。
在圖2中，接收電路200還可以包括致能控制電路230和參考信號控制電路240。致能控制電路230可以基於接收選擇信號SEL和放大模式信號DIFF來產生第一致能信號EN1和第二致能信號EN2。例如，在接收第一輸 入信號IN1時接收選擇信號SEL可以具有邏輯高位準，以及在接收第二輸入信號IN2時接收選擇信號SEL可以具有邏輯低位準。放大模式信號DIFF在第一放大模式中可以具有邏輯高位準，以及在第二放大模式中可以具有邏輯低位準。第一放大模式可以指以下操作模式，其中接收電路200接收第一輸入信號IN1和第二輸入信號IN2兩者並且將第一輸入信號IN1與第二輸入信號IN2差分放大。第二放大模式可以表示以下操作模式，其中接收電路200接收第一輸入信號IN1和第二輸入信號IN2中的任何一個並且將該任何一個輸入信號(即，第一輸入信號IN1或第二輸入信號IN2)和參考信號REF差分放大。當放大模式信號DIFF是邏輯高位準時，不管接收選擇信號SEL如何，致能控制電路230都可以將第一致能信號EN1和第二致能信號EN2兩者致能。當放大模式信號DIFF是邏輯低位準時，致能控制電路230可以根據接收選擇信號SEL將第一致能信號EN1和第二致能信號EN2中的任何一個致能。例如，如果接收選擇信號SEL是邏輯高位準，則致能控制電路230可以將第一致能信號EN1致能並且將第二致能信號EN2失能。如果接收選擇信號SEL是邏輯低位準，則致能控制電路230可以將第二致能信號EN2致能並且將第一致能信號EN1失能。
致能控制電路230還可以接收緩衝致能信號BEN。緩衝致能信號BEN可以是指示將接收電路200和放大器210啟動的信號。當緩衝致能信號BEN被致能時，致能控制電路230可以基於接收選擇信號SEL和放大模式信號DIFF將第一致能信號EN1和第二致能信號EN2致能。
基於放大模式信號DIFF，參考信號控制電路240可以產生具有各種特性的參考信號REF。例如，參考信號控制電路240可以接收關斷電壓 VOFF和參考電壓VREF，並且可以基於放大模式信號DIFF來提供關斷電壓VOFF和參考電壓VREF中的一個作為參考信號REF。例如，當放大模式信號DIFF是邏輯高位準時，參考信號控制電路240可以將關斷電壓VOFF輸出為參考信號REF，以及當放大模式信號DIFF是邏輯低位準時，參考信號控制電路240可以將參考電壓VREF輸出為參考信號REF。
在圖2中，第一放大電路211可以包括第一輸入電路221和第二輸入電路222。第一輸入電路221可以接收第一輸入信號IN1並且改變第一輸出節點ON1的電壓位準。第一輸入電路221可以耦接在第一公共節點CN1與第一輸出節點ON1之間，以及可以根據第一輸入信號IN1的位準來改變第一輸出節點ON1的電壓位準。第二輸入電路222可以接收參考信號REF並且改變第二輸出節點ON2的電壓位準。第二輸入電路222可以耦接在第一公共節點CN1與第二輸出節點ON2之間，並且可以根據參考信號REF的位準來改變第二輸出節點ON2的電壓位準。
第二放大電路212可以包括第三輸入電路223和第四輸入電路224。第三輸入電路223可以接收第二輸入信號IN2並且改變第二輸出節點ON2的電壓位準。第三輸入電路223可以耦接在第二公共節點CN2與第二輸出節點ON2之間，以及可以根據第二輸入信號IN2的位準來改變第二輸出節點ON2的電壓位準。第四輸入電路224可以接收參考信號REF並且改變第一輸出節點ON1的電壓位準。第四輸入電路224可以耦接在第二公共節點CN2與第一輸出節點ON1之間，以及可以根據參考信號REF的位準來改變第一輸出節點ON1的電壓位準。在一個實施例中，關斷電壓VOFF可以具有足以將第二輸入電路222和第四輸入電路224關斷和/或止動的電壓位準。例如，當第二輸入 電路222和第四輸入電路224用P通道MOS電晶體來配置時，關斷電壓VOFF可以具有與第一電源電壓VH相對應的電壓位準。
第一致能電路214可以耦接在第一電源電壓VH的端子與第一公共節點CN1之間。基於第一致能信號EN1，第一致能電路214可以形成從第一電源電壓VH的端子到第一公共節點CN1的電流路徑。基於第一致能信號EN1，第一致能電路214可以形成經過第一致能電路214到第一公共節點CN1的電流路徑。退化電阻和/或負載電阻可以耦接在第一電源電壓VH的端子與第一致能電路214之間。第二致能電路215可以耦接在第一電源電壓VH的端子與第二公共節點CN2之間。基於第二致能信號EN2，第二致能電路215可以形成從第一電源電壓VH的端子到第二公共節點CN2的電流路徑。基於第二致能信號EN2，第二致能電路215可以形成經過第二致能電路215到第二公共節點CN2的電流路徑。退化電阻和/或負載電阻可以耦接在第一電源電壓VH的端子與第二致能電路215之間。第一輸出節點ON1可以與第二電源電壓VL的端子耦接。第二電源電壓VL可以具有低於第一電源電壓VH的位準。第一輸出節點ON1可以透過退化電阻和/或負載電阻與第二電源電壓VL的端子耦接。第二輸出節點ON2可以與第二電源電壓VL的端子耦接。第二輸出節點ON2可以透過退化電阻和/或負載電阻與第二電源電壓VL的端子耦接。
在圖2中，第一輸入電路221可以包括第一電晶體T21。第一電晶體T21可以例如是P通道MOS電晶體。第一電晶體T21可以具有接收第一輸入信號IN1的閘極、與第一公共節點CN1耦接的源極以及與第一輸出節點ON1耦接的汲極。第二輸入電路222可以包括第二電晶體T22。第二電晶體T22可以例如是P通道MOS電晶體。第二電晶體T22可以具有接收參考信號 REF的閘極、與第一公共節點CN1耦接的源極以及與第二輸出節點ON2耦接的汲極。第三輸入電路223可以包括第三電晶體T23。第三電晶體T23可以例如是P通道MOS電晶體。第三電晶體T23可以具有接收第二輸入信號IN2的閘極、與第二公共節點CN2耦接的源極以及與第二輸出節點ON2耦接的汲極。第四輸入電路224可以包括第四電晶體T24。第四電晶體T24可以例如是P通道MOS電晶體。第四電晶體T24可以具有接收參考信號REF的閘極、與第二公共節點CN2耦接的源極以及與第一輸出節點ON1耦接的汲極。
放大控制電路213可以包括開關S1。開關S1可以基於放大模式信號DIFF而導通。例如，開關S1可以透過接收具有邏輯高位準的放大模式信號DIFF而導通，並且可以將第一公共節點CN1與第二公共節點CN2電耦接。開關S1可以透過接收具有邏輯低位準的放大模式信號DIFF而關斷，並且可以將第一公共節點CN1與第二公共節點CN2電解耦。第一致能電路214可以包括第五電晶體T25。第五電晶體T25可以例如是P通道MOS電晶體。第五電晶體T25可以具有接收第一致能信號EN1的閘極、與第一電源電壓VH的端子耦接的源極以及與第一公共節點CN1耦接的汲極。第二致能電路215可以包括第六電晶體T26。第六電晶體T26可以例如是P通道MOS電晶體。第六電晶體T26可以具有接收第二致能信號EN2的閘極、與第一電源電壓VH的端子耦接的源極以及與第二公共節點CN2耦接的汲極。在一個實施例中，第一電源電壓VH可以具有低於第二電源電壓VL的位準，以及配置第一輸入電路221、第二輸入電路222、第三輸入電路223至第四輸入電路224以及第一致能電路214和第二致能電路215的第一電晶體T21、第二電晶體T22、第三電晶體 T23、第四電晶體T24、第五電晶體T25至第六電晶體T26可以被改變為N通道MOS電晶體。
接收電路200可以如下表中那樣操作。下面將參考圖2和下表描述根據實施例的接收電路200的操作。
Figure 107143894-A0305-02-0019-1
當緩衝致能信號BEN被致能時，致能控制電路230可以基於接收選擇信號SEL和放大模式信號DIFF來產生第一致能信號EN1和第二致能信號EN2。當接收電路200操作來接收第一輸入信號IN1時，放大模式信號DIFF可以具有邏輯低位準。放大控制電路213可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2電解耦。致能控制電路230可以基於具有邏輯高位準的接收選擇信號SEL將第一致能信號EN1致能並且將第二致能信號EN2失能。基於具有邏輯低位準的放大模式信號DIFF，參考信號控制電路240可以產生具有參考電壓VREF的位準的參考信號REF。第一致能電路214可以基於第一致能信號EN1將第一放大電路211啟動，以及第一放大電路211可以透過將第一輸入信號IN1與具有參考電壓VREF的位準的參考信號REF差分放大來產生輸出信號OUT和輸出信號OUTB。
當接收電路200操作來接收第二輸入信號IN2時，放大模式信號DIFF可以具有邏輯低位準，並且致能控制電路230可以基於具有邏輯低位準的接收選擇信號SEL將第二致能信號EN2致能並且將第一致能信號EN1失 能。基於具有邏輯低位準的放大模式信號DIFF，參考信號控制電路240可以產生具有參考電壓VREF的位準的參考信號REF。第二致能電路215可以基於第二致能信號EN2將第二放大電路212啟動，以及第二放大電路212可以透過將第二輸入信號IN2和具有參考電壓VREF的位準的參考信號REF差分放大來產生輸出信號OUT和輸出信號OUTB。
當接收電路200操作來接收第一輸入信號IN1和第二輸入信號IN2兩者時，放大模式信號DIFF可以具有邏輯高位準。放大控制電路213可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2電耦接。不管接收選擇信號SEL如何，致能控制電路230都可以將第一致能信號EN1和第二致能信號EN2兩者致能。基於具有邏輯高位準的放大模式信號DIFF，參考信號控制電路240可以產生具有關斷電壓VOFF的位準的參考信號REF。第一致能電路214和第二致能電路215可以分別將第一放大電路211和第二放大電路212啟動。接收到具有關斷電壓VOFF的位準的參考信號REF的第二輸入電路222和第四輸入電路224可以被關斷和/或止動。因此，第一放大電路211的第一輸入電路221可以基於第一輸入信號IN1來改變第一輸出節點ON1的電壓位準，並且第二放大電路212的第三輸入電路223可以基於第二輸入信號IN2來改變第二輸出節點ON2的電壓位準。因此，第一輸入電路221和第三輸入電路223可以像一個放大電路那樣操作，並且可以透過將第一輸入信號IN1和第二輸入信號IN2差分放大來產生輸出信號OUT和輸出信號OUTB。由於第二輸入電路222和第四輸入電路224基於具有關斷電壓VOFF的位準的參考信號REF而被關斷，所以它們可以不對第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準的改變施加影響。特別地，可能從第二輸入電路222 和第四輸入電路224被引入到第一輸出節點ON1和第二輸出節點ON2的回踢雜訊(kickback noise)可以被阻止。當緩衝致能信號BEN被失能時，不管接收選擇信號SEL和放大模式信號DIFF如何，致能控制電路230都可以將第一致能信號EN1和第二致能信號EN2失能，並且接收電路200和放大器210可以被止動。
圖3是示出根據一個實施例的接收電路300的配置的圖。在圖3中，接收電路300可以包括放大器310、致能控制電路330和參考信號控制電路340。放大器310可以包括第一放大電路311、第二放大電路312、放大控制電路313、第一致能電路314和第二致能電路315。第一放大電路311可以包括第一輸入電路321和第二輸入電路322，以及第二放大電路312可以包括第三輸入電路323和第四輸入電路324。第一輸入電路321可以接收第一輸入信號IN1，以及第二輸入電路322可以接收第一參考信號REF1。第三輸入電路323可以接收第二輸入信號IN2，以及第四輸入電路324可以接收第二參考信號REF2。除了第二輸入電路322接收第一參考信號REF1以及第四輸入電路324接收第二參考信號REF2之外，放大器310可以具有與圖2中所示的放大器210基本相同的配置。致能控制電路330可以具有與圖2中所示的致能控制電路230相同的配置，並且以相同的方式操作。這裡將省略對相同組件的重複描述。與圖2中所示的放大器210不同，在放大器310中，要被輸入到第二輸入電路322和第四輸入電路324的參考信號被分成第一參考信號REF1和第二參考信號REF2。
基於放大模式信號DIFF和接收選擇信號SEL，參考信號控制電路340可以提供關斷電壓VOFF、參考電壓VREF、第一輸入信號IN1和第二 輸入信號IN2中的一個，作為第一參考信號REF1和第二參考信號REF2中的每一個。基於放大模式信號DIFF和接收選擇信號SEL，參考信號控制電路340可以將關斷電壓VOFF、參考電壓VREF和第一輸入信號IN1中的一個輸出為第一參考信號REF1。基於放大模式信號DIFF和接收選擇信號SEL，參考信號控制電路340可以將關斷電壓VOFF、參考電壓VREF和第二輸入信號IN2中的一個輸出為第二參考信號REF2。
圖4是示出圖3中所示的參考信號控制電路340的配置的圖。在圖4中，參考信號控制電路340可以包括第一信號選擇器410和第二信號選擇器420。第一信號選擇器410可以接收關斷電壓VOFF、參考電壓VREF、第一輸入信號IN1、接收選擇信號SEL和放大模式信號DIFF。基於接收選擇信號SEL和放大模式信號DIFF，第一信號選擇器410可以將關斷電壓VOFF、參考電壓VREF和第一輸入信號IN1中的一個輸出為第一參考信號REF1。第二信號選擇器420可以接收關斷電壓VOFF、參考電壓VREF、第二輸入信號IN2、接收選擇信號SEL和放大模式信號DIFF。基於接收選擇信號SEL和放大模式信號DIFF，第二信號選擇器420可以將關斷電壓VOFF、參考電壓VREF和第二輸入信號IN2中的一個輸出為第二參考信號REF2。
參考信號控制電路340可以如下表中那樣操作。下面將參考圖3和下表描述根據實施例的接收電路300的操作。
Figure 107143894-A0305-02-0022-2
當接收電路300操作來接收第一輸入信號IN1時，接收選擇信號SEL可以具有邏輯高位準，並且放大模式信號DIFF可以具有邏輯低位準。因此，第一放大電路311可以被啟動，以及可以將第一輸入信號IN1和第一參考信號REF1差分放大並且產生輸出信號OUT和輸出信號OUTB。基於具有邏輯高位準的接收選擇信號SEL，參考信號控制電路340可以產生具有參考電壓VREF的位準的第一參考信號REF1，並且將第二輸入信號IN2產生為第二參考信號REF2。在第二輸入信號IN2被輸出為第二參考信號REF2的情況下，第二放大電路312的第三輸入電路323和第四輸入電路324都可以接收第二輸入信號IN2。因此，被止動的第二放大電路312的第三輸入電路323和第四輸入電路324可以向第一輸出節點ON1和第二輸出節點ON2提供相同的負載。由於第一輸出節點ON1和第二輸出節點ON2以相同的方式受到被止動的第二放大電路312的第三輸入電路323和第四輸入電路324的影響，所以第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準僅透過第一放大電路311的差分放大操作就可以被精確地改變。
當接收電路300操作來接收第二輸入信號IN2時，接收選擇信號SEL可以具有邏輯低位準，並且放大模式信號DIFF可以具有邏輯低位準。因此，第二放大電路312可以被啟動，以及可以將第二輸入信號IN2與第二參考信號REF2差分放大並且產生輸出信號OUT和輸出信號OUTB。基於具有邏輯低位準的接收選擇信號SEL，參考信號控制電路340可以將第一輸入信號IN1產生為第一參考信號REF1，並且產生具有參考電壓VREF的位準的第二參考信號REF2。在第一輸入信號IN1被輸出為第一參考信號REF1的情況下，第一放大電路311的第一輸入電路321和第二輸入電路322都可以接收第一輸入 信號IN1。因此，被止動的第一放大電路311的第一輸入電路321和第二輸入電路322可以向第一輸出節點ON1和第二輸出節點ON2提供相同的負載。由於第一輸出節點ON1和第二輸出節點ON2以相同的方式受到被止動的第一放大電路311的第一輸入電路321和第二輸入電路322的影響，所以第一輸出節點ON1的電壓位準和第二輸出節點ON2的電壓位準僅透過第二放大電路312的差分放大操作就可以精確地改變。
當接收電路300操作來接收第一輸入信號IN1和第二輸入信號IN2兩者時，放大模式信號DIFF可以具有邏輯高位準。參考信號控制電路340可以產生具有關斷電壓VOFF的位準的第一參考信號REF1和第二參考信號REF2。放大控制電路313可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2電耦接。因此，第一放大電路311的第一輸入電路321與第二放大電路312的第三輸入電路323可以像一個放大電路那樣操作，並且放大器310可以透過將第一輸入信號IN1與第二輸入信號IN2差分放大來產生輸出信號OUT和輸出信號OUTB。
圖5是示出根據一個實施例的接收電路500的配置的圖。在圖5中，接收電路500可以包括放大器510和致能控制電路530。放大器510可以包括第一放大電路511、第二放大電路512和放大控制電路513。第一放大電路511可以包括第一輸入電路521和第二輸入電路522，以及第二放大電路512可以包括第三輸入電路523和第四輸入電路524。在圖5中，放大器510可以包括第一致能電路514和第二致能電路515。放大器510可以具有與圖2中所示的放大器210基本相同的配置，這裡將省略對相同組件的重複描述。放大器510還可以包括第三致能電路516和第四致能電路517。第三致能電路516可以 接收第一子致能信號SEN1。第三致能電路516可以耦接在第一電源電壓VH的端子與第一公共節點CN1之間，以及可以基於第一子致能信號SEN1來形成第一放大電路511和/或第一公共節點CN1的電流路徑。基於第一子致能信號SEN1，第三致能電路516可以形成經過第三致能電路516到第一放大電路511和/或第一公共節點CN1的電流路徑。第四致能電路517可以接收第二子致能信號SEN2。第四致能電路517可以耦接在第一電源電壓VH的端子與第二公共節點CN2之間，以及可以基於第二子致能信號SEN2來形成第二放大電路512和/或第二公共節點CN2的電流路徑。基於第二子致能信號SEN2，第四致能電路517可以形成經過第四致能電路517到第二放大電路512和/或第二公共節點CN2的電流路徑。
第一放大電路511的第二輸入電路522和第二放大電路512的第四輸入電路524可以接收各種參考信號。例如，類似於圖2中所示的放大器210，第二輸入電路522和第四輸入電路524可以被配置為接收參考信號REF，以及接收電路500還可以包括圖2中所示的參考信號控制電路240。此外，第二輸入電路522可以接收圖3中所示的第一參考信號REF1，以及第四輸入電路524可以接收圖3中所示的第二參考信號REF2。接收電路500還可以包括圖3中所示的參考信號控制電路340。
第一致能電路514可以包括第一電晶體T55。第一電晶體T55可以例如是P通道MOS電晶體。第一電晶體T55可以具有接收第一致能信號EN1的閘極、與第一電源電壓VH的端子耦接的源極以及與第一公共節點CN1耦接的汲極。第二致能電路515可以包括第二電晶體T56。第二電晶體T56可以例如是P通道MOS電晶體。第二電晶體T56可以具有接收第二致能信號 EN2的閘極、與第一電源電壓VH的端子耦接的源極以及與第二公共節點CN2耦接的汲極。第三致能電路516可以包括第三電晶體T57。第三電晶體T57可以例如是P通道MOS電晶體。第三電晶體T57可以具有接收第一子致能信號SEN1的閘極、與第一電源電壓VH的端子耦接的源極以及與第一公共節點CN1耦接的汲極。第四致能電路517可以包括第四電晶體T58。第四電晶體T58可以例如是P通道MOS電晶體。第四電晶體T58可以具有接收第二子致能信號SEN2的閘極、與第一電源電壓VH的端子耦接的源極以及與第二公共節點CN2耦接的汲極。在一個實施例中，第一電晶體T55、第二電晶體T56、第三電晶體T57至第四電晶體T58可以是N通道MOS電晶體。在一個實施例中，第一電晶體T55、第二電晶體T56、第三電晶體T57至第四電晶體T58可以具有相同的尺寸和電流驅動能力。
致能控制電路530可以接收接收選擇信號SEL和放大模式信號DIFF，並且可以產生第一致能信號EN1、第二致能信號EN2、第一子致能信號SEN1和第二子致能信號SEN2。致能控制電路530還可以接收緩衝致能信號BEN。當緩衝致能信號BEN被致能時，致能控制電路530可以基於接收選擇信號SEL和放大模式信號DIFF將第一致能信號EN1、第二致能信號EN2、第一子致能信號SEN1和第二子致能信號SEN2中的至少一個致能。致能控制電路530可以如下表中那樣操作。下面將參考圖5和下表描述根據實施例的接收電路500的操作。
Figure 107143894-A0305-02-0026-3
如果緩衝致能信號BEN被致能，則接收電路500和放大器510可以被啟動。當接收電路500操作來接收第一輸入信號IN1時，接收選擇信號SEL可以具有邏輯高位準，並且放大模式信號DIFF可以具有邏輯低位準。基於具有邏輯高位準的接收選擇信號SEL和具有邏輯低位準的放大模式信號DIFF，致能控制電路530可以將第一致能信號EN1和第一子致能信號SEN1致能並且將第二致能信號EN2和第二子致能信號SEN2失能。第一致能電路514和第三致能電路516可以基於被致能的第一致能信號EN1和第一子致能信號SEN1將第一放大電路511啟動，並且可以形成第一放大電路511和/或第一公共節點CN1的電流路徑。因此，放大器510可以形成經過兩個致能電路的電流路徑，以及將第一輸入信號IN1和參考信號REF差分放大並且產生輸出信號OUT和輸出信號OUTB。
當接收電路500操作來接收第二輸入信號IN2時，接收選擇信號SEL可以具有邏輯低位準，並且放大模式信號DIFF可以具有邏輯低位準。基於具有邏輯低位準的接收選擇信號SEL和具有邏輯低位準的放大模式信號DIFF，致能控制電路530可以將第二致能信號EN2和第二子致能信號SEN2致能並且將第一致能信號EN1和第一子致能信號SEN1失能。第二致能電路515和第四致能電路517可以基於被致能的第二致能信號EN2和第二子致能信號SEN2將第二放大電路512啟動，並且可以形成第二放大電路512和/或第二公共節點CN2的電流路徑。因此，放大器510可以形成經過兩個致能電路的電流路徑，以及將第二輸入信號IN2和參考信號REF差分放大並且產生輸出信號OUT和輸出信號OUTB。
當接收電路500操作來接收第一輸入信號IN1和第二輸入信號IN2兩者時，放大模式信號DIFF可以具有邏輯高位準。基於具有邏輯高位準的放大模式信號DIFF，致能控制電路530可以將第一致能信號EN1和第二致能信號EN2致能並且將第一子致能信號SEN1和第二子致能信號SEN2失能。放大控制電路513可以基於放大模式信號DIFF將第一公共節點CN1與第二公共節點CN2耦接。第一致能電路514和第二致能電路515可以基於被致能的第一致能信號EN1和第二致能信號EN2將第一放大電路511和第二放大電路512啟動。第一放大電路511的第一輸入電路521和第二放大電路512的第三輸入電路523可以像一個放大電路那樣操作，以及放大器510可以透過將第一輸入信號IN1和第二輸入信號IN2差分放大來產生輸出信號OUT和輸出信號OUTB。放大器510可以具有經過第一致能電路514和第二致能電路515的兩個電流路徑。以這種方式，由於接收電路500不管放大模式如何都可以形成相同數量的放大器510的電流路徑，所以放大器510可以在相同環境下執行差分放大操作。當緩衝致能信號BEN被失能時，不管接收選擇信號SEL和放大模式信號DIFF如何，致能控制電路530都可以將第一致能信號EN1、第二致能信號EN2、第一子致能信號SEN1和第二子致能信號SEN2全部失能。因此，接收電路500和/或放大器510可以被止動。
圖6是示出根據一個實施例的接收電路600的配置的圖。在圖6中，接收電路600可以包括放大器610。放大器610可以包括第一放大電路611、第二放大電路612、放大控制電路613、第一致能電路614和第二致能電路615。第一放大電路611可以包括第一輸入電路621和第二輸入電路622，以及第二放大電路612可以包括第三輸入電路623和第四輸入電路624。第一放 大電路611、第二放大電路612、第一致能電路614和第二致能電路615可以與圖2中所示的放大器210的第一放大電路211、第二放大電路212、第一致能電路214和第二致能電路215基本相同，這裡將省略對相同組件的重複描述。放大器610還可以包括子放大控制電路616。子放大控制電路616可以耦接在第一公共節點CN1與第二公共節點CN2之間。子放大控制電路616可以包括電容器C和開關S2，二者串聯耦接在第一公共節點CN1與第二公共節點CN2之間。開關S2可以基於放大模式信號DIFF而被選擇性地導通。例如，當放大模式信號DIFF具有邏輯高位準時，開關S2可以被導通。當開關S2被導通時，電容器C可以被耦接在第一公共節點CN1與第二公共節點CN2之間。當放大器610將第一輸入信號IN1和第二輸入信號IN2差分放大時，子放大控制電路616可以提高放大速度，並且允許放大器610作為連續時間線性均衡器(continuous time linear equalizer,CTLE)來操作。
圖7是示出根據一個實施例的系統7的配置的圖。在圖7中，系統7可以包括外部裝置710和半導體裝置720。外部裝置710可以提供半導體裝置720進行操作必須的各種控制信號。外部裝置710可以包括各種電子裝置或半導體裝置。例如，外部裝置710可以是主機裝置，諸如中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)、數位信號處理器、應用處理器(AP)、記憶體控制器等。此外，外部裝置710可以是用於對半導體裝置720進行測試的測試裝置或測試設備。在一個實施例中，半導體裝置720可以是記憶體裝置，並且記憶體裝置可以包括揮發性記憶體或非揮發性記憶體。揮發性記憶體可以例如包括靜態RAM(SRAM)、動態RAM(DRAM)或同步DRAM(SDRAM)。非揮發性記憶體可以例如包括唯讀記 憶體(ROM)、可編程ROM(PROM)、電可擦除和可編程ROM(EEPROM)、電可編程ROM(EPROM)、快閃記憶體、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)或鐵電RAM(FRAM)。
半導體裝置720可以與在第一操作模式中作為主機裝置的外部裝置710耦接。半導體裝置720可以與在第二操作模式中作為測試設備的外部裝置710耦接。第二操作模式可以被稱為測試操作，並且第一操作模式可以被稱為除了測試操作之外的所有操作。例如，在製造半導體裝置720之後，半導體裝置720可以透過與作為測試設備的外部裝置710耦接來被測試。在完成測試之後，半導體裝置720可以透過與作為主機裝置的外部裝置710耦接來執行各種操作。
半導體裝置720可以透過複數個匯流排與外部裝置710耦接。複數個匯流排可以是用於傳輸信號的信號傳輸路徑、鏈路或頻道。在圖7中，複數個匯流排可以包括系統時脈匯流排701、第一資料時脈匯流排702、第二資料時脈匯流排703、命令位址匯流排704和資料匯流排705。系統時脈匯流排701、第一資料時脈匯流排702、第二資料時脈匯流排703和命令位址匯流排704可以是單向匯流排，資料匯流排705可以是雙向匯流排。半導體裝置720可以透過系統時脈匯流排701與外部裝置710耦接，並且透過系統時脈匯流排701接收系統時脈信號HCK。半導體裝置720可以透過第一資料時脈匯流排702和第二資料時脈匯流排703與外部裝置710耦接，並且透過第一資料時脈匯流排702和第二資料時脈匯流排703來接收資料時脈信號WCK和資料時脈信號WCKB。資料時脈信號WCK和資料時脈信號WCKB可以作為一對差分 信號傳輸。資料時脈信號WCK可以透過第一資料時脈匯流排702來傳輸，互補資料時脈信號WCKB可以透過第二資料時脈匯流排703來傳輸。半導體裝置720可以透過命令位址匯流排704與外部裝置710耦接，並且透過命令位址匯流排704從外部裝置710接收命令位址信號CA。半導體裝置720可以透過資料匯流排705與外部裝置710耦接，並且可以透過資料匯流排705從外部裝置710接收資料DQ或者將資料DQ傳輸到外部裝置710。
系統時脈信號HCK的頻率可以低於資料時脈信號WCK和資料時脈信號WCKB的頻率。例如，資料時脈信號WCK和資料時脈信號WCKB可以具有比系統時脈信號HCK高兩倍或四倍的頻率。在系統7中，命令位址信號CA可以與系統時脈信號HCK同步地從外部裝置710傳輸到半導體裝置720。資料DQ可以與資料時脈信號WCK和資料時脈信號WCKB同步地從外部裝置710傳輸到半導體裝置720或者從半導體裝置720傳輸到外部裝置710。外部裝置710可以包括時脈產生電路711，以產生系統時脈信號HCK以及資料時脈信號WCK和資料時脈信號WCKB。時脈產生電路711可以包括振盪器電路、鎖相環(phase-locked loop,PLL)電路或延遲鎖相環(delay-locked loop,DLL)電路等。
由於資料時脈信號WCK和資料時脈信號WCKB具有高的頻率，所以半導體裝置720可以從資料時脈信號WCK和資料時脈信號WCKB產生具有相對較低的頻率的複數個內部時脈信號ICLK，並且可以與複數個內部時脈信號ICLK同步地內部地處理資料DQ。半導體裝置720可以包括內部時脈產生電路721，用於從資料時脈信號WCK和資料時脈信號WCKB來產生複數個內部時脈信號ICLK。內部時脈產生電路721可以包括時脈接收電路722， 以接收資料時脈信號WCK和資料時脈信號WCKB。圖1、圖2、圖3、圖5和圖6中所示的接收電路100、接收電路200、接收電路300、接收電路500和接收電路600中的每一個可以被應用作為時脈接收電路722。
圖8是示出圖7中所示的內部時脈產生電路721的配置的圖。在圖8中，內部時脈產生電路721可以包括第一時脈接收電路810、第一分頻器820、第二時脈接收電路830、第二分頻器840和時脈選擇器850。第一時脈接收電路810可以接收資料時脈信號WCK和互補資料時脈信號WCKB，並且可以將資料時脈信號WCK和互補資料時脈信號WCKB差分放大。當資料時脈信號WCK的頻率相對較高時，半導體裝置720可以操作來將第一時脈接收電路810啟動，使得第一時脈接收電路810透過將資料時脈信號WCK和互補資料時脈信號WCKB差分放大來接收資料時脈信號WCK和互補資料時脈信號WCKB。第一時脈接收電路810可以包括適合於將具有高頻率的時脈信號放大的電流模式邏輯(CML)放大器。第一分頻器820可以對第一時脈接收電路810的輸出進行分頻，並且產生具有不同相位的複數個第一分頻時脈信號DCLK1。例如，第一分頻器820可以將第一時脈接收電路810的輸出的頻率4分頻並且產生複數個第一分頻時脈信號DCLK1。
第二時脈接收電路830可以接收資料時脈信號WCK和互補資料時脈信號WCKB中的至少一個，並且可以將資料時脈信號WCK和互補資料時脈信號WCKB中的至少一個差分放大。半導體裝置720可以這樣操作：當資料時脈信號WCK的頻率相對較低時，第二時脈接收電路830接收資料時脈信號WCK和互補資料時脈信號WCKB。第二時脈接收電路830可以包括CMOS放大器，該CMOS放大器工作速度相對較慢但適合於產生精確的信號。圖2、圖 3、圖5和圖6中所示的接收電路200、接收電路300、接收電路500和接收電路600中的每一個可以被應用作為第二時脈接收電路830。當從外部裝置710傳輸資料時脈信號WCK和互補資料時脈信號WCKB兩者時，第二時脈接收電路830可以將資料時脈信號WCK與互補資料時脈信號WCKB差分放大。當從外部裝置710傳輸資料時脈信號WCK和互補資料時脈信號WCKB中的任何一個時，第二時脈接收電路830可以將該任何一個資料時脈信號(即，資料時脈信號WCK或互補資料時脈信號WCKB)和參考信號REF差分放大。在傳統技術中，應當單獨地提供用於將具有相對較低頻率的資料時脈信號WCK和互補資料時脈信號WCKB差分放大的CMOS放大器，用於將資料時脈信號WCK和參考電壓差分放大的放大器，以及用於將互補資料時脈信號WCKB和參考電壓差分放大的放大器。然而，由於第二時脈接收電路830採用了圖2、圖3、圖5和圖6中所示的接收電路200、接收電路300、接收電路500和接收電路600中的一個，可以僅提供一個放大器來執行各種放大操作。因此，在顯著減小電路面積和使半導體裝置小型化的同時，可以執行各種放大操作並且資料時脈信號WCK和資料時脈信號WCKB可以被精確地接收。
第二分頻器840可以對第二時脈接收電路830的輸出進行分頻，並且產生具有不同相位的複數個第二分頻時脈信號DCLK2。例如，第二分頻器840可以將第二時脈接收電路830的輸出的頻率2分頻並且產生複數個第二分頻時脈信號DCLK2。在一個實施例中，複數個第二分頻時脈信號DCLK2可以具有與複數個第一分頻時脈信號DCLK1相同的頻率。
時脈選擇器850可以接收複數個第一分頻時脈信號DCLK1和複數個第二分頻時脈信號DCLK2，並且可以從複數個第一分頻時脈信號DCLK1 和複數個第二分頻時脈信號DCLK2中的一個來產生內部時脈信號ICLK。當第一時脈接收電路810操作來接收資料時脈信號WCK和資料時脈信號WCKB時，時脈選擇器850可以將複數個第一分頻時脈信號DCLK1輸出為內部時脈信號ICLK。當第二時脈接收電路830操作來接收資料時脈信號WCK和資料時脈信號WCKB時，時脈選擇器850可以將複數個第二分頻時脈信號DCLK2輸出為內部時脈信號ICLK。
雖然上面已經描述了各種實施例，但是本領域技術人員將理解，所描述的實施例僅是示例。因此，本文描述的放大器和使用放大器的接收電路、半導體裝置和半導體系統不應基於所描述的實施例而受到限制。
200:接收電路
210:放大器
211:第一放大電路
212:第二放大電路
213:放大控制電路
214:第一致能電路
215:第二致能電路
221:第一輸入電路
222:第二輸入電路
223:第三輸入電路
224:第四輸入電路
230:致能控制電路
240:參考信號控制電路
BEN:緩衝致能信號
CN1:第一公共節點
CN2:第二公共節點
DIFF:放大模式信號
EN1:第一致能信號
EN2:第二致能信號
IN1:第一輸入信號
IN2:第二輸入信號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出信號
OUTB:輸出信號
REF:參考信號
S1:開關
SEL:接收選擇信號
T21:第一電晶體
T22:第二電晶體
T23:第三電晶體
T24:第四電晶體
T25:第五電晶體
T26:第六電晶體
VH:第一電源電壓
VL:第二電源電壓
VOFF:關斷電壓
VREF:參考電壓

Claims (26)

  1. 一種包括放大器的接收電路，包括：第一放大電路，其被配置為將輸入信號和參考電壓差分放大，並且被配置為產生輸出信號；第二放大電路，其被配置為將互補輸入信號和所述參考電壓差分放大，並且被配置為產生所述輸出信號；第一致能電路，其被配置為基於第一致能信號將所述第一放大電路啟動；以及第二致能電路，其被配置為基於第二致能信號將所述第二放大電路啟動。
  2. 如請求項1所述的接收電路，其中，所述第一放大電路包括：第一輸入電路，其被配置為基於所述輸入信號來改變第一輸出節點的電壓位準；以及第二輸入電路，其被配置為基於所述參考電壓來改變第二輸出節點的電壓位準，以及其中，所述輸出信號從所述第一輸出節點和所述第二輸出節點產生。
  3. 如請求項2所述的接收電路，其中，所述第二放大電路包括：第三輸入電路，其被配置為基於所述互補輸入信號來改變所述第二輸出節點的電壓位準；以及第四輸入電路，其被配置為基於所述參考電壓來改變所述第一輸出節點的電壓位準。
  4. 如請求項1所述的接收電路，還包括： 致能控制電路，其被配置為基於接收選擇信號來產生所述第一致能信號和所述第二致能信號。
  5. 一種包括放大器的接收電路，包括：第一放大電路，其耦接在第一公共節點與第一輸出節點和第二輸出節點之間，並且被配置為基於第一輸入信號和參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準；第二放大電路，其耦接在第二公共節點與所述第一輸出節點和第二輸出節點之間，並且被配置為基於第二輸入信號和所述參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準；以及放大控制電路，其被配置為基於放大模式將所述第一公共節點與所述第二公共節點耦接。
  6. 如請求項5所述的接收電路，其中，所述第一放大電路包括：第一輸入電路，其耦接在所述第一公共節點與所述第一輸出節點之間，並且被配置為基於所述第一輸入信號來改變所述第一輸出節點的電壓位準；以及第二輸入電路，其耦接在所述第一公共節點與所述第二輸出節點之間，並且被配置為基於所述參考信號來改變所述第二輸出節點的電壓位準。
  7. 如請求項6所述的接收電路，其中，所述第二放大電路包括：第三輸入電路，其耦接在所述第二公共節點與所述第二輸出節點之間，並且被配置為基於所述第二輸入信號來改變所述第二輸出節點的所述電壓位準；以及 第四輸入電路，其耦接在所述第二公共節點與所述第一輸出節點之間，並且被配置為基於所述參考信號來改變所述第一輸出節點的所述電壓位準。
  8. 如請求項5所述的接收電路，其中，當所述接收電路接收所述第一輸入信號和所述第二輸入信號兩者時，所述放大控制電路將所述第一公共節點與所述第二公共節點電耦接，以及其中，當所述接收電路接收所述第一輸入信號和所述第二輸入信號之中的任意一者時，所述放大控制電路將所述第一公共節點與所述第二公共節點電解耦。
  9. 如請求項5所述的接收電路，其中，所述放大器還包括：第一致能電路，其被配置為基於第一致能信號來形成經過所述第一致能電路到所述第一公共節點的電流路徑；以及第二致能電路，其被配置為基於第二致能信號來形成經過所述第二致能電路到所述第二公共節點的電流路徑。
  10. 如請求項9所述的接收電路，還包括：致能控制電路，其被配置為基於接收選擇信號和放大模式信號來產生所述第一致能信號和所述第二致能信號。
  11. 如請求項5所述的接收電路，其中，當所述接收電路接收所述第一輸入信號和所述第二輸入信號兩者時，所述參考信號具有關斷電壓的位準；以及其中，當所述接收電路接收所述第一輸入信號和所述第二輸入信號之中的任意一者時，所述參考信號具有參考電壓的位準。
  12. 如請求項11所述的接收電路，還包括： 參考信號控制電路，其被配置為基於放大模式信號將所述關斷電壓和所述參考電壓中的一個輸出為所述參考信號。
  13. 如請求項5所述的接收電路，還包括：子放大控制電路，其被配置為基於所述放大模式將所述第一公共節點與所述第二公共節點電耦接，所述子放大控制電路包括電容器元件。
  14. 一種接收電路，包括：放大器，其包括：第一放大電路，其耦接在第一公共節點與第一輸出節點和第二輸出節點之間，並且被配置為差分放大第一輸入信號和參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準，以及第二放大電路，其耦接在第二公共節點與所述第一輸出節點和所述第二輸出節點之間，並且被配置為差分放大第二輸入信號和所述參考信號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準；以及參考信號控制電路，其被配置為基於放大模式信號和接收選擇信號來產生具有不同特性的參考信號。
  15. 如請求項14所述的接收電路，其中，所述第一放大電路包括：第一輸入電路，其耦接在所述第一公共節點與所述第一輸出節點之間，並且被配置為基於所述第一輸入信號來改變所述第一輸出節點的所述電壓位準；以及 第二輸入電路，其耦接在所述第一公共節點與所述第二輸出節點之間，並且被配置為基於所述參考信號來改變所述第二輸出節點的所述電壓位準。
  16. 如請求項15所述的接收電路，其中，所述第二放大電路包括：第三輸入電路，其耦接在所述第二公共節點與所述第二輸出節點之間，並且被配置為基於所述第二輸入信號來改變所述第二輸出節點的所述電壓位準；以及第四輸入電路，其耦接在所述第二公共節點與所述第一輸出節點之間，並且被配置為基於所述參考信號來改變所述第一輸出節點的所述電壓位準。
  17. 如請求項14所述的接收電路，其中，所述放大器還包括：放大控制電路，其被配置為基於所述放大模式信號將所述第一公共節點與所述第二公共節點耦接。
  18. 如請求項17所述的接收電路，其中，所述放大器還包括：子放大控制電路，其被配置為基於所述放大模式信號將所述第一公共節點與所述第二公共節點耦接，所述子放大控制電路包括電容器。
  19. 如請求項14所述的接收電路，其中，基於所述放大模式信號，當所述接收電路接收所述第一輸入信號和所述第二輸入信號兩者時，所述參考信號控制電路提供關斷電壓作為所述參考信號；以及 其中，基於所述放大模式信號，當所述接收電路接收所述第一輸入信號和所述第二輸入信號之中的任意一者時，所述參考信號控制電路提供參考電壓作為所述參考信號。
  20. 如請求項14所述的接收電路，其中，所述參考信號包括被輸入到所述第一放大電路的第一參考信號和被輸入到所述第二放大電路的第二參考信號；其中，所述參考信號控制電路基於所述放大模式信號和所述接收選擇信號而提供關斷電壓、參考電壓和所述第一輸入信號之中的一個作為所述第一參考信號；以及其中，所述參考信號控制電路基於所述放大模式信號和所述接收選擇信號而提供所述關斷電壓、所述參考電壓和所述第二輸入信號之中的一個作為所述第二參考信號。
  21. 如請求項20所述的接收電路，其中，所述參考信號控制電路包括：第一信號選擇器，其被配置為基於所述放大模式信號和所述接收選擇信號而提供所述關斷電壓、所述參考電壓和所述第一輸入信號之中的一個作為所述第一參考信號；以及第二信號選擇器，其被配置為基於所述放大模式信號和所述接收選擇信號而提供所述關斷電壓、所述參考電壓和所述第二輸入信號之中的一個作為所述第二參考信號。
  22. 如請求項20所述的接收電路，其中，基於所述放大模式信號和所述接收選擇信號，當所述接收電路操作來接收所述第一輸入信號和所述第二輸入信號兩者時， 所述第一參考信號和所述第二參考信號都具有所述關斷電壓的位準；其中，基於所述放大模式信號和所述接收選擇信號，當所述接收電路操作來接收所述第一輸入信號時，所述第一參考信號具有所述參考電壓的位準以及所述第二參考信號具有所述第二輸入信號的位準；以及其中，基於所述放大模式信號和所述接收選擇信號，當所述接收電路操作來接收所述第二輸入信號時，所述第一參考信號具有所述第一輸入信號的位準以及所述第二參考信號具有所述參考電壓的位準。
  23. 如請求項14所述的接收電路，其中，所述放大器還包括：第一致能電路，其被配置為基於第一致能信號來形成經過所述第一致能電路到所述第一公共節點的電流路徑；以及第二致能電路，其被配置為基於第二致能信號來形成經過所述第二致能電路到所述第二公共節點的電流路徑。
  24. 如請求項23所述的接收電路，還包括：致能控制電路，其被配置為基於所述放大模式信號和所述接收選擇信號來產生所述第一致能信號和所述第二致能信號。
  25. 如請求項24所述的接收電路，其中，所述放大器還包括：第三致能電路，其被配置為基於第一子致能信號來形成經過所述第三致能電路到所述第一公共節點的電流路徑；以及第四致能電路，其被配置為基於第二子致能信號來形成經過所述第四致能電路到所述第二公共節點的電流路徑。
  26. 如請求項25所述的接收電路，其中，所述致能控制電路還基於所述放大模式信號和所述接收選擇信號來產生所述第一子致能信號和所述第二子致能信號。
TW107143894A 2018-05-15 2018-12-06 放大器及使用該放大器的接收電路、半導體裝置和系統 TWI751389B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180055467A KR102450299B1 (ko) 2018-05-15 2018-05-15 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 시스템
KR10-2018-0055467 2018-05-15

Publications (2)

Publication Number Publication Date
TW201947879A TW201947879A (zh) 2019-12-16
TWI751389B true TWI751389B (zh) 2022-01-01

Family

ID=68532458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143894A TWI751389B (zh) 2018-05-15 2018-12-06 放大器及使用該放大器的接收電路、半導體裝置和系統

Country Status (4)

Country Link
US (1) US10742182B2 (zh)
KR (1) KR102450299B1 (zh)
CN (1) CN110492858B (zh)
TW (1) TWI751389B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10942257B2 (en) 2016-12-31 2021-03-09 Innovusion Ireland Limited 2D scanning high precision LiDAR using combination of rotating concave mirror and beam steering devices
US11614526B1 (en) 2018-08-24 2023-03-28 Innovusion, Inc. Virtual windows for LIDAR safety systems and methods
KR20210079642A (ko) 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 수신 장치, 이를 포함하는 반도체 장치 및 반도체 시스템
CN113227947B (zh) * 2019-12-30 2022-11-25 歌尔科技有限公司 输入装置及应用输入装置的电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668495A (en) * 1993-01-08 1997-09-16 Dynachip Corporation BiCMOS reprogrammable logic
US6552612B1 (en) * 2001-09-18 2003-04-22 Lsi Logic Corporation Stepped gain amplifier with improved attenuation
US7292101B2 (en) * 2005-04-27 2007-11-06 Broadcom Corporation Digitally adjustable variable gain amplifier (VGA) using switchable differential pairs
TW200929859A (en) * 2007-08-23 2009-07-01 Qualcomm Inc High-swing operational amplifier output stage using adaptive biasing
US20120032722A1 (en) * 2010-08-04 2012-02-09 Broadcom Corporation Offset Calibration for Amplifiers
US20130257513A1 (en) * 2012-03-30 2013-10-03 Freescale Semiconductor, Inc. Fully complementary self-biased differential receiver with startup circuit
US20140226425A1 (en) * 2010-03-26 2014-08-14 Micron Technology, Inc. Current mode sense amplifier with passive load
US9917614B1 (en) * 2016-12-16 2018-03-13 Samsung Electronics Co., Ltd. Low noise amplifier for carrier aggregation and apparatus including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267516A (en) * 1979-08-03 1981-05-12 Tektronix, Inc. Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion
US7151409B2 (en) * 2004-07-26 2006-12-19 Texas Instruments Incorporated Programmable low noise amplifier and method
KR20070099888A (ko) * 2006-04-06 2007-10-10 주식회사 하이닉스반도체 반도체 메모리 장치의 차동 증폭 회로
US8432185B2 (en) 2011-05-25 2013-04-30 Apple Inc. Receiver circuits for differential and single-ended signals
JP5917858B2 (ja) * 2011-08-29 2016-05-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101948223B1 (ko) * 2012-06-11 2019-02-14 에스케이하이닉스 주식회사 차동 증폭기 회로
US9294051B2 (en) * 2013-03-15 2016-03-22 Lattice Semiconductor Corporation Method and apparatus for implementing wide data range and wide common-mode receivers
US9324386B2 (en) * 2014-01-17 2016-04-26 Apple Inc. Wide common mode range sense amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668495A (en) * 1993-01-08 1997-09-16 Dynachip Corporation BiCMOS reprogrammable logic
US6552612B1 (en) * 2001-09-18 2003-04-22 Lsi Logic Corporation Stepped gain amplifier with improved attenuation
US7292101B2 (en) * 2005-04-27 2007-11-06 Broadcom Corporation Digitally adjustable variable gain amplifier (VGA) using switchable differential pairs
TW200929859A (en) * 2007-08-23 2009-07-01 Qualcomm Inc High-swing operational amplifier output stage using adaptive biasing
US20140226425A1 (en) * 2010-03-26 2014-08-14 Micron Technology, Inc. Current mode sense amplifier with passive load
US20120032722A1 (en) * 2010-08-04 2012-02-09 Broadcom Corporation Offset Calibration for Amplifiers
US20130257513A1 (en) * 2012-03-30 2013-10-03 Freescale Semiconductor, Inc. Fully complementary self-biased differential receiver with startup circuit
US9917614B1 (en) * 2016-12-16 2018-03-13 Samsung Electronics Co., Ltd. Low noise amplifier for carrier aggregation and apparatus including the same

Also Published As

Publication number Publication date
CN110492858A (zh) 2019-11-22
US10742182B2 (en) 2020-08-11
TW201947879A (zh) 2019-12-16
KR20190130833A (ko) 2019-11-25
CN110492858B (zh) 2023-04-25
KR102450299B1 (ko) 2022-10-05
US20190356289A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
TWI751389B (zh) 放大器及使用該放大器的接收電路、半導體裝置和系統
JP2015012352A (ja) 半導体装置
US8436661B2 (en) Input buffer capable of expanding an input level range
CN106487375B (zh) 缓冲器电路、接收器和使用接收器的系统
US11233500B1 (en) Clock distribution network, a semiconductor apparatus and a semiconductor system using the same
US8890613B2 (en) Signal amplification circuit
US10756723B2 (en) Semiconductor apparatus for detecting an edge of a signal
JP2007267367A (ja) データ受信用集積回路
US9590596B1 (en) Receiving circuit, semiconductor apparatus and system using the same
TWI778168B (zh) 緩衝電路、包括該緩衝電路的時脈分頻電路和包括該緩衝電路的半導體裝置
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US10305500B1 (en) Amplification circuit, and frequency dividing circuit, semiconductor apparatus and semiconductor system including the amplification circuit and or frequency dividing circuit
WO2014148372A1 (ja) 半導体装置
US9847775B2 (en) Buffer, and multiphase clock generator, semiconductor apparatus and system using the same
CN111585549B (zh) 锁存比较器、与其有关的时钟发生电路和半导体装置
US10720199B2 (en) Buffering circuit, and semiconductor apparatus and system including buffering circuit
US20240097685A1 (en) Buffer circuit capable of reducing noise
JP2015002452A (ja) 半導体装置
US20210359686A1 (en) Clocked latch circuit and a clock generating circuit using the same
KR20190075206A (ko) 수신 회로 및 이를 이용하는 집적 회로 시스템