TWI749972B - 磊晶基板及磊晶晶圓結構 - Google Patents

磊晶基板及磊晶晶圓結構 Download PDF

Info

Publication number
TWI749972B
TWI749972B TW109146841A TW109146841A TWI749972B TW I749972 B TWI749972 B TW I749972B TW 109146841 A TW109146841 A TW 109146841A TW 109146841 A TW109146841 A TW 109146841A TW I749972 B TWI749972 B TW I749972B
Authority
TW
Taiwan
Prior art keywords
epitaxial
substrate
layer
aluminum nitride
nitride layer
Prior art date
Application number
TW109146841A
Other languages
English (en)
Other versions
TW202226344A (zh
Inventor
謝偉傑
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW109146841A priority Critical patent/TWI749972B/zh
Application granted granted Critical
Publication of TWI749972B publication Critical patent/TWI749972B/zh
Priority to US17/553,835 priority patent/US20220209064A1/en
Publication of TW202226344A publication Critical patent/TW202226344A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種磊晶基板，其包括基板以及氮化鋁層。基板具有相對的第一表面及第二表面。基板於第二表面的邊緣上具有環狀凸起。氮化鋁層位於基板的第一表面上。一種包括磊晶晶圓結構亦被提供。

Description

磊晶基板及磊晶晶圓結構
本發明是有關於一種磊晶基板及磊晶晶圓結構，且特別是有關於一種具有環狀凸起的磊晶基板及磊晶晶圓結構。
磊晶生長（epitaxial growth）是指在基板（如：晶圓）上長出新結晶，以形成半導體層的技術。一般而言，磊晶生長的製程中需對基板進行適當的加熱。然而，若基板的溫度不均勻；或是，對應地因曲率半徑過大（如：約小於-50km -1）而造成在應力的提升，則可能會使所形成的磊晶層的膜厚均勻性較差或產生較大或較多的裂紋（crack），而使磊晶層的品質降低。
因此，如何進一步提升磊晶層的品質，實已成目前亟欲解決的課題。
本發明提供一種磊晶基板，藉由其所形成的磊晶層可以具有較佳的品質。
本發明的磊晶基板包括基板以及氮化鋁層。基板具有相對的第一表面及第二表面。基板於第二表面的邊緣上具有環狀凸起。氮化鋁層位於基板的第一表面上。
在本發明的一實施例中，環狀凸起的高度介於10微米至200微米。
在本發明的一實施例中，環狀凸起的寬度小於或等於5公釐。
在本發明的一實施例中，氮化鋁層的厚度介於1奈米至100奈米。
在本發明的一實施例中，基板的厚度介於625微米至1000微米。
在本發明的一實施例中，基板包括矽質材料。
在本發明的一實施例中，磊晶基板更包括緩衝層。緩衝層位於氮化鋁層上。緩衝層的晶格介於氮化鋁層的晶格與氮化鎵磊晶層的晶格之間。
在本發明的一實施例中，緩衝層包括超晶格材質。
在本發明的一實施例中，磊晶基板的弓形度大於-140µm。
本發明的磊晶晶圓結構包括本發明的一實施例的磊晶基板以及磊晶層。磊晶層位於磊晶基板的氮化鋁層上。
在本發明的一實施例中，磊晶晶圓結構更包括緩衝層。氮化鋁層與磊晶層直接接觸緩衝層的相對兩側，且緩衝層的晶格介於氮化鋁層的晶格與磊晶層的晶格之間。
在本發明的一實施例中，磊晶層的膜厚均勻度小於3%。
在本發明的一實施例中，磊晶層的裂紋小於3mm。
在本發明的一實施例中，磊晶層的膜厚均勻度小於3%，且磊晶層的裂紋小於3mm。
在本發明的一實施例中，磊晶基板的基板及氮化鋁層以及磊晶層的弓形度介於-30µm至30µm。
基於上述，藉由磊晶生長的方式在本發明的磊晶基板上所形成的磊晶層可以具有較佳的品質。
在以下詳細描述中，為了說明而非限制，闡述揭示特定細節之示例性實施例以提供對本發明之各種原理之透徹理解。然而，本領域一般技術者將顯而易見的是，得益於本揭示案，可在脫離本文所揭示特定細節的其他實施例中實踐本發明。此外，可省略對熟知裝置、方法及材料之描述以免模糊對本發明之各種原理之描述。最後，在適用時，相同元件符號指示相同元件。
關於文中所使用「基本上」、「大致上」、「約」等等用語，可以是包含可接受的公差範圍（tolerance range）。
關於文中所使用之方向術語（例如：上、下）僅參看所繪圖式使用且不意欲暗示絕對定向。並且，為了清楚表示不同圖式之間的方向關係，於部份的圖示中以卡氏座標系統（Cartesian coordinate system；即XYZ直角坐標系統）來表示對應的方向。
圖1A是依照本發明的一實施例的一種磊晶基板的部分剖視示意圖。圖1B是依照本發明的一實施例的一種磊晶基板的下視示意圖。
請參照圖1A及圖1B，磊晶基板100包括基板110以及氮化鋁（Aluminum nitride；AlN）層120。基板110具有第一表面110a及第二表面110b。第二表面110b相對於第一表面110a。氮化鋁層120位於基板110的第一表面110a上。基板110於第二表面110b的邊緣上具有環狀凸起111。
也就是說，環狀凸起111的外緣111c基本上即為磊晶基板100的外緣100c的一部分。
在本實施例中，基板110包括矽質材料。在一實施例中，基板110可以是均質材料（homogeneous material），且前述的均質材料無法再藉由機械方法（如：破碎、剪、切、鋸、磨等方式）將元件拆離成不同的單一材料。換句話說，在基板110內可以不具有因不同材質或不同製程（如：相黏著）所形成的介面（interface）。
在一實施例中，基板110可以為矽基板，但本發明不限於此。在一實施例中，基板110可以為碳化矽（silicon carbide；SiC）基板。
在本實施例中，基板110的厚度110h約介於625微米（micrometer；µm）至1000微米。
在一實施例中，具有上述厚度（如：厚度110h約介於625微米至1000微米）的基板110可以具有較佳的應力承受度（如：因升溫或降溫而對應產生的熱應力，但不限）。如此一來，在藉由基板110進行磊晶時，可以降低基板破裂的可能。
在一實施例中，可以藉由蝕刻、研磨或其他適宜的方式，以使基板110具有對應的厚度110h。
在本實施例中，環狀凸起111的高度111h約介於10微米至200微米。也就是說，基板110於第二表面110b上的高低差可以約介於10微米至200微米。
在一實施例中，環狀凸起111的高度111h可以約介於20微米至160微米。也就是說，基板110於第二表面110b上的高低差可以約介於20微米至160微米。
在一實施例中，環狀凸起111的高度111h可以約介於130微米至150微米。也就是說，基板110於第二表面110b上的高低差可以約介於130微米至150微米。
在本實施例中，環狀凸起111的寬度111w約小於或等於5公釐（millimeter；mm）。在一實施例中，環狀凸起111的寬度111w約小於或等於3公釐。在一實施例中，環狀凸起111的寬度111w約大於或等於1公釐，且小於或等於3公釐。
在一實施例中，由於基板110的中心厚度較薄（相較於：具有環狀凸起111的邊緣）。因此，藉由具有上述寬度的環狀凸起111，可以提升基板110的支撐力。
在一實施例中，可以藉由蝕刻、研磨或其他適宜的方式，以使基板110的第二表面110b上具有對應的環狀凸起111。
在本實施例中，基板110大致上可以為圓形，且環狀凸起111大致上為圓環狀的凸起。
在一實施例中，基板110的尺寸110w可以約介於6吋（inch）至12吋。舉例而言，以大致上為圓型的基板110為例，其直徑可以約介於6吋至12吋。
在本實施例中，氮化鋁層120的厚度120h約介於1奈米（nanometer；nm）至100奈米。在一實施例中，氮化鋁層120可以直接接觸基板110的第一表面110a。在一實施例中，氮化鋁層120可以完全地覆蓋基板110的第一表面110a。
在一實施例中，氮化鋁層120可以藉由磊晶生長（epitaxial growth）的方式所形成，但本發明不限於此。
在一實施例中，由於基板110具有對應的環狀凸起111，且環狀凸起111具有對應的高度（如：介於10微米至200微米）及寬度（如：小於或等於5公釐）。因此，在基板110上形成氮化鋁層120之後，可以因為氮化鋁層120的應力而使基板110及位於其上的膜層（如：氮化鋁層120）所構成的磊晶基板100具有對應的彎曲或翹曲（如：形成對應的弓形）。如此一來，藉由前述基板110及位於其上的膜層所構成的磊晶基板100在進行對應的應用（如：進行磊晶）時，可以提升形成於其上的元件或膜層（如：後述的磊晶層240）的品質。
在本實施例中，磊晶基板100可以更包括緩衝層130。緩衝層130位於氮化鋁層120上。在一實施例中，緩衝層130可以藉由磊晶生長的方式所形成，但本發明不限於此。
在本實施例中，緩衝層130的晶格（lattice）可以介於氮化鋁層120的晶格與氮化鎵（Gallium nitride；GaN）磊晶層的晶格之間。
在一可能的實施例中，緩衝層130的晶格（lattice）可以介於氮化鋁層120的晶格與氮化鎵鋁（Aluminium gallium nitride；AlGaN）磊晶層的晶格之間。
在本實施例中，緩衝層130包括超晶格（superlattice）材質。也就是說，緩衝層130的結構可以是多種材料的堆疊所構成。舉例而言，緩衝層130可以是由氮化鋁或氮化鎵的堆疊所構成。
在一實施例中，緩衝層130可以直接接觸氮化鋁層120。在一實施例中，氮化鋁層120的相對兩側可以分別直接接觸基板110的第一表面110a及緩衝層130。
在一實施例中，緩衝層130的厚度130h可以約介於1微米至6微米，但本發明不限於此。
圖2是依照本發明的一實施例的一種磊晶晶圓結構200的部分剖視示意圖。值得注意的是，在本實施例中，磊晶晶圓結構200所包括的磊晶基板是以圖1A或圖1B中所繪示的磊晶基板100為例。在其他可能的實施例中，磊晶晶圓結構200所包括的磊晶基板可以是類似於磊晶基板100的磊晶基板。
請參照圖2，磊晶晶圓結構200包括磊晶基板100以及磊晶層240。磊晶層240位於氮化鋁層120上。在一實施例中，藉由磊晶生長的方式所形成的膜層即可以被稱為磊晶層240。
在一實施例中，若基板110為碳化矽基板，則碳化矽基板的一表面可以是矽面或碳面。在前述的磊晶生長的方式中，若基板110為碳化矽基板，則可以是在矽面上進行磊晶。也就是說，在圖2中，若基板110為碳化矽基板，則第一表面110a（標示於圖1A）為矽面。
在本實施例中，氮化鋁層120與磊晶層240直接接觸緩衝層130的相對兩側，且緩衝層130的晶格介於氮化鋁層120的晶格與磊晶層240的晶格之間。
在本實施例中，磊晶層240的材質基本上不同於基板110的材質。
在一實施例中，磊晶層240可以包括氮化鎵磊晶層240，但本發明不限於此。在一實施例中，磊晶層240可以為氮化鎵磊晶層240。
在一實施例中，磊晶層240可以包括氮化鎵鋁磊晶層240，但本發明不限於此。在一實施例中，磊晶層240可以為氮化鎵鋁磊晶層240。
在一實施例中，磊晶層240的厚度240h可以約介於100奈米至500奈米，但本發明不限於此。
在一實施例中，藉由磊晶生長的方式在相同或相似於磊晶基板100的磊晶基板上所形成的磊晶層240，其具有較佳的品質。
舉例而言，在藉由相同或相似於前述的磊晶基板100進行磊晶生長時，由於溫度的均勻性可以較佳，如此一來，可以使磊晶層240具有較佳的均勻性。舉例而言，磊晶層240的厚度240h的均勻度（uniformity；U%）（可簡稱為：膜厚均勻度）可以小於3%。一般常用的膜厚均勻度可以是以：(最大膜厚-最小膜厚)/(2×平均膜厚)；或，膜厚標準差（Standard Deviation；std）/平均膜厚值（avg）進行估算。
在一實施例中，在藉由相同或相似於前述的磊晶基板100進行磊晶生長之前，由於基板110及位於其上的氮化鋁層120可以具有較大的曲率半徑（如：約大於-50km -1）及/或較大的弓形度（BOW；如：約大於-140µm），如此一來，可以使磊晶層240的缺陷較低或較少（如：裂紋（crack）約小於3mm）。曲率半徑或弓形度（BOW）的定義方式可以相同或相似於一般晶圓品管、驗證或製造領域中的定義方式，故於此不加以贅述。
在一實施例中，由於基板110的厚度可以遠大於氮化鋁層120的厚度（如：厚度比值為100倍以上；或，厚度比值為1000倍以上）。因此，基板110及位於其上的氮化鋁層120的曲率半徑及/或弓形度可以藉由基板110推算或估算。
在一實施例中，於形成磊晶層240之後，磊晶基板100的基板110及位於其上的氮化鋁層120以及磊晶層240的弓形度可以介於-30µm至30µm。也就是說，於前述的磊晶基板100進行磊晶生長之前，磊晶基板100可能較為彎曲或翹曲；而在藉由前述的磊晶基板100形成磊晶層240之後，磊晶基板100及形成於其上的磊晶層240可以較為平整。
在一實施例中，藉由前述基板110及位於其上的膜層所構成的磊晶基板100具有對應的彎曲或翹曲。因此，在形成磊晶層240時，可以藉由磊晶基板100的形變而調整磊晶層240所受到的應力。如此一來，形成於磊晶基板100上的磊晶層240可以具有較佳的品質（如：可以使磊晶層240的膜厚均勻性佳，且/或具有較少、較細微或幾乎沒有裂紋）。
綜上所述，藉由磊晶生長的方式在本發明的磊晶基板上所形成的磊晶層可以具有較佳的品質。
100:磊晶基板 100c:外緣 110:基板 110a:第一表面 110b:第二表面 110w:尺寸 110h:厚度 111:環狀凸起 111c:外緣 111h:高度 111w:寬度 120:氮化鋁層 120h:厚度 130:緩衝層 130h:厚度 200:磊晶晶圓結構 240:磊晶層 240h:厚度 X、Y、Z:方向
圖1A是依照本發明的一實施例的一種磊晶基板的部分剖視示意圖。 圖1B是依照本發明的一實施例的一種磊晶基板的下視示意圖。 圖2是依照本發明的一實施例的一種磊晶晶圓結構的部分剖視示意圖。
100:磊晶基板
110:基板
110a:第一表面
110b:第二表面
110h:厚度
111:環狀凸起
111c:外緣
111h:高度
111w:寬度
120:氮化鋁層
120h:厚度
130:緩衝層
130h:厚度
X、Y、Z:方向

Claims (13)

  1. 一種磊晶基板，包括：基板，具有相對的第一表面及第二表面，所述基板於所述第二表面的邊緣上具有環狀凸起，其中所述基板的結構由第一部分及第二部分組成，所述第二部分圍繞所述第一部分且對應於所述環狀凸起，且所述第二部分的厚度大於所述第一部分的厚度；以及氮化鋁層，位於所述基板的所述第一表面上。
  2. 如請求項1所述的磊晶基板，其中所述環狀凸起的高度介於10微米至200微米。
  3. 如請求項1所述的磊晶基板，其中所述環狀凸起的寬度小於或等於5公釐。
  4. 如請求項1所述的磊晶基板，其中所述氮化鋁層的厚度介於1奈米至100奈米。
  5. 如請求項1所述的磊晶基板，其中所述基板的厚度介於625微米至1000微米。
  6. 如請求項1所述的磊晶基板，其中所述基板的材質包括矽質材料。
  7. 如請求項1所述的磊晶基板，更包括：緩衝層，位於所述氮化鋁層上，其中所述緩衝層的晶格介於所述氮化鋁層的晶格與氮化鎵磊晶層的晶格之間。
  8. 如請求項7所述的磊晶基板，其中所述緩衝層包括超晶格材質。
  9. 如請求項1所述的磊晶基板，其弓形度大於-140μm。
  10. 一種磊晶晶圓結構，包括：如請求項1項所述之磊晶基板；以及磊晶層，位於所述氮化鋁層上。
  11. 如請求項10所述的磊晶晶圓結構，更包括：緩衝層，所述氮化鋁層與所述磊晶層直接接觸所述緩衝層的相對兩側，且所述緩衝層的晶格介於所述氮化鋁層的晶格與所述磊晶層的晶格之間。
  12. 如請求項10所述的磊晶晶圓結構，其中：所述磊晶層的膜厚均勻度小於3%；且/或所述磊晶層的裂紋小於3mm。
  13. 如請求項10所述的磊晶晶圓結構，其中所述磊晶基板的所述基板及所述氮化鋁層以及所述磊晶層的弓形度介於-30μm至30μm。
TW109146841A 2020-12-30 2020-12-30 磊晶基板及磊晶晶圓結構 TWI749972B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146841A TWI749972B (zh) 2020-12-30 2020-12-30 磊晶基板及磊晶晶圓結構
US17/553,835 US20220209064A1 (en) 2020-12-30 2021-12-17 Epitaxy substrate and epitaxial wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146841A TWI749972B (zh) 2020-12-30 2020-12-30 磊晶基板及磊晶晶圓結構

Publications (2)

Publication Number Publication Date
TWI749972B true TWI749972B (zh) 2021-12-11
TW202226344A TW202226344A (zh) 2022-07-01

Family

ID=80681316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146841A TWI749972B (zh) 2020-12-30 2020-12-30 磊晶基板及磊晶晶圓結構

Country Status (2)

Country Link
US (1) US20220209064A1 (zh)
TW (1) TWI749972B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180090651A1 (en) * 2011-03-22 2018-03-29 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
US20180145052A1 (en) * 2015-06-26 2018-05-24 Intel Corporation Gan devices on engineered silicon substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180090651A1 (en) * 2011-03-22 2018-03-29 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
US20180145052A1 (en) * 2015-06-26 2018-05-24 Intel Corporation Gan devices on engineered silicon substrates

Also Published As

Publication number Publication date
US20220209064A1 (en) 2022-06-30
TW202226344A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN107881557B (zh) 氮化物晶体衬底的制造方法及氮化物晶体层叠体
EP2037485B1 (en) Fabrication apparatus and fabrication method of semiconductor device produced by heating a substrate
KR101495581B1 (ko) 다층막이 형성된 단결정 기판, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
KR20050041988A (ko) 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판
JP2004168622A (ja) 単結晶サファイア基板およびその製造方法
JP2017071552A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2006347776A (ja) サファイア基板およびその製造方法
JP2009182126A (ja) 化合物半導体基板の加工方法および化合物半導体基板
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2017214284A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
Aida et al. Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing
JP6714431B2 (ja) 結晶基板の製造方法
TWI749972B (zh) 磊晶基板及磊晶晶圓結構
WO2021200203A1 (ja) ダイヤモンド結晶基板と、ダイヤモンド結晶基板の製造方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP4223455B2 (ja) サセプタ
TWI777692B (zh) 碳化矽晶圓及其製備方法
JP2021034410A (ja) エピタキシャル成長用サセプタ、エピタキシャルウェーハの製造装置及びエピタキシャルウェーハの製造方法
JP2007214368A (ja) Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
JP2020026359A (ja) 炭化珪素単結晶の製造方法
JP2017109877A (ja) ダイヤモンド基板
TWI762351B (zh) 碳化矽晶圓及其研磨方法
WO2022255363A1 (ja) モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
JP7258277B1 (ja) ＳｉＣ基板及びＳｉＣエピタキシャルウェハ