TWI749539B - 使用測試墊即時監測之記憶體系統測試儀 - Google Patents

使用測試墊即時監測之記憶體系統測試儀 Download PDF

Info

Publication number
TWI749539B
TWI749539B TW109114442A TW109114442A TWI749539B TW I749539 B TWI749539 B TW I749539B TW 109114442 A TW109114442 A TW 109114442A TW 109114442 A TW109114442 A TW 109114442A TW I749539 B TWI749539 B TW I749539B
Authority
TW
Taiwan
Prior art keywords
nand
memory
memory system
test
analyzer
Prior art date
Application number
TW109114442A
Other languages
English (en)
Other versions
TW202101469A (zh
Inventor
安德雷雅 維吉蘭特
吉安露卡 斯卡里西
安德雷雅 波札圖
安德雷雅 薩維翁尼
毛若 路伊奇 沙里
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202101469A publication Critical patent/TW202101469A/zh
Application granted granted Critical
Publication of TWI749539B publication Critical patent/TWI749539B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

多種應用可包含系統及方法，其等包含具有耦合至一測試流控制器之一分析器之一記憶體系統測試儀。該測試流控制器可經配置以產生至一記憶體系統之測試信號，其中該分析器經配置以耦合至該記憶體系統之一封裝平台之測試墊。該分析器可將資料提供至該測試流控制器以進行該記憶體系統之測試及/或除錯，其中該資料基於對該封裝平台之該等測試墊之即時監測。在各項實施例中，該分析器可即時地將資料回饋提供至該測試流控制器使得該測試流控制器可即時地控制至該記憶體系統之測試信號流。揭示額外設備、系統及方法。

Description

使用測試墊即時監測之記憶體系統測試儀
本申請案係關於記憶體系統測試儀，特定言之，係關於使用測試墊即時監測之記憶體系統測試儀。
記憶體裝置通常係提供為電腦或其他電子裝置中之內部半導體積體電路。存在諸多不同類型之記憶體，包含揮發性記憶體及非揮發性記憶體。揮發性記憶體需要電力來維持其資料，且揮發性記憶體之實例包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)等。非揮發性記憶體可在未供電時保留所儲存資料，且非揮發性記憶體之實例包含快閃記憶體、唯讀記憶體(ROM)、電可擦除可程式化ROM(EEPROM)、可擦除可程式化ROM(EPROM)、電阻可變記憶體(諸如相變隨機存取記憶體(PCRAM))、電阻性隨機存取記憶體(RRAM)及三維(3D)XPointTM記憶體等。
快閃記憶體係作為非揮發性記憶體用於廣泛範圍之電子應用。快閃記憶體裝置通常包含容許高記憶體密度、高可靠性及低電力消耗之單晶體管、浮動閘極或電荷俘獲記憶體胞元之一或多個群組。兩種常見類型之快閃記憶體陣列架構包含NAND及NOR架構，其以各者之基本記 憶體胞元組態配置成之邏輯形式命名。記憶體陣列之記憶體胞元通常配置成一矩陣。在一實例中，陣列之一列中之各浮動閘極記憶體胞元之閘極耦合至一存取線(例如，一字線)。在一NOR架構中，陣列之一行中之一各記憶體胞元之汲極耦合至一資料線(例如，一位元線)。在一NAND架構中，陣列之一串中之記憶體胞元在一源極線與一位元線之間源極至汲極串聯耦合在一起。
NOR及NAND架構半導體記憶體陣列兩者透過解碼器存取，該等解碼器藉由選擇耦合至特定記憶體胞元之閘極之字線而啟動特定記憶體胞元。在一NOR架構半導體記憶體陣列中，一旦經啟動，選定記憶體胞元便可將其等之資料值置放於位元線上，從而取決於一特定胞元被程式化之狀態而引起不同電流流動。在一NAND架構半導體記憶體陣列中，一高偏壓電壓經施加至一汲極側選擇閘極(SGD)線。耦合至各群組之未選定記憶體胞元之閘極之字線以一指定通過電壓(例如，Vpass)驅動，以將各群組之該未選定記憶體胞元作為傳遞電晶體進行操作(例如，依不受其等儲存之資料值限制之一方式傳遞電流)。接著，電流透過僅由各群組之選定記憶體胞元限制之各串聯耦合群組而自源極線流動至位元線，以將選定記憶體胞元之經電流編碼資料值置放於位元線上。
一NOR或NAND架構半導體記憶體陣列中之各快閃記憶體胞元可經個別或共同地程式化至一個或數個程式化狀態。例如，一單位凖胞元(SLC)可表示兩個程式化狀態(例如，1或0)之一者，從而表示一個資料位元。然而，快閃記憶體胞元亦可表示兩個以上程式化狀態之一者，從而容許在不增加記憶體胞元之數目之情況下製造較高密度記憶體，因為各胞元可表示一個以上二進位數字(例如，一個以上位)。此類胞元可被稱為 多狀態記憶體胞元、多數位胞元或多位凖胞元(MLC)。在某些實例中，MLC可指代每胞元可儲存兩個資料位元(例如，四個經程式化狀態之一者)之一記憶體胞元，一三位凖胞元(TLC)可指代每胞元可儲存三個資料位元(例如，八個經程式化狀態之一者)之一記憶體胞元，且一四位凖胞元(QLC)可每胞元儲存四個資料位元。除非藉由express語言或背景內容另外明確指示，否則MLC在本文中在其更廣泛背景內容中使用以指代每胞元可儲存一個以上資料位元(即，可表示兩個以上程式化狀態)之任一記憶體胞元。
傳統記憶體陣列係配置於一半導體基板之一表面上之二維(2D)結構。為增加一給定區域之記憶體容量並降低成本，個別記憶體胞元之大小已減小。然而，對於減小個別記憶體胞元之大小及因此對於2D記憶體陣列之記憶體密度存在一技術限制。作為回應，正開發三維(3D)記憶體結構(諸如3D NAND架構半導體記憶體裝置)以進一步增加記憶體密度及降低記憶體成本。
此類3D NAND裝置通常包含串聯(例如，汲極至源極)耦合於接近一源極之一或多個源極側選擇閘極(SGS)與接近一位元線之一或多個汲極側選擇閘極(SGD)之間之儲存胞元串。在一實例中，該等SGS或SGD可包含一或多個場效電晶體(FET)或金屬氧化物半導體(MOS)結構裝置等。在一些實例中，該串將垂直延伸通過含有各自字線之多個垂直間隔層。一半導體結構(例如，一多晶矽結構)可鄰近一串儲存胞元延伸以形成用於該串之該等儲存胞元之一通道。在一垂直串之實例中，該多晶矽結構可呈一垂直延伸柱之形式。在一些實例中，該串可經「摺疊」，且因此相對於一U形柱配置。在其他實例中，多個垂直結構可彼此上下堆疊以形成 儲存胞元串之堆疊陣列。
記憶體陣列或裝置可組合在一起以形成一記憶體系統之一儲存體，諸如一固態磁碟(SSD)、一通用快閃儲存(UFSTM)裝置、一多媒體卡(MMC)固態儲存裝置、一嵌入式MMC裝置(eMMCTM)等。一SSD尤其可用作在例如效能、大小、重量、耐久性、操作溫度範圍及電力消耗方面相比於具有移動零件之傳統硬盤機具有優勢之一電腦之主儲存裝置。例如，SSD可減少與磁碟機(例如，機電等)相關聯之搜尋時間、延時或其他延遲。SSD使用非揮發性記憶體胞元(諸如快閃記憶體胞元)消除內部電池供應要求，從而容許硬碟機更通用及緊緻。
一SSD可包含數個記憶體裝置(包含數個晶粒或邏輯單元(例如，邏輯單元號或LUN))，且可包含執行操作該等記憶體裝置或與外部系統介接所需之邏輯功能之一或多個處理器或其他控制器。此類SSD可包含一或多個快閃記憶體晶粒，該記憶體晶粒在其上包含數個記憶體陣列及周邊電路系統。該等快閃記憶體陣列可包含組織成數個實體頁之數個記憶體胞元區塊。在諸多實例中，SSD亦可包含DRAM或SRAM(或其他形式之記憶體晶粒或其他記憶體結構)。SSD可自一主機接收與記憶體操作相關聯之命令，該等記憶體操作諸如在記憶體裝置與主機之間傳送資料(例如，使用者資料及相關聯完整性資料，諸如錯誤資料及位址資料等)之讀取或寫入操作，或自記憶體裝置擦除資料之擦除操作。
一般言之，一被管理NAND系統(亦稱為被管理NAND)經實現為與一硬體控制器組合之一或多個個別NAND快閃記憶體裝置之一組合，該硬體控制器執行該等快閃記憶體之管理特徵。SSD、UFS及eMMC裝置可為包含處理電路系統之被管理NAND記憶體系統，該處理電路系統 例如記憶體控制器、直接記憶體存取(DMA)控制器及管理對實體記憶體之存取之快閃記憶體介面電路系統。在自記憶體系統設計開始之此等記憶體系統之壽命內之各個時間，進行各自被管理NAND記憶體系統之測試及/或除錯。關於測試及/或除錯儀器及與此類儀器相關聯之操作程式之增強可提供經改良測試及/或除錯效率。
在一些實施例中，一種記憶體系統測試儀包括：一測試流控制器及一分析器。該測試流控制器經配置以產生使用至一記憶體系統之一記憶體系統介面至該記憶體系統之測試信號以耦合至該記憶體系統之一控制器，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置。該分析器耦合至該測試流控制器，其中該分析器經配置以使用至該記憶體系統之一封裝平台之測試墊之一介面耦合至該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，使得該分析器可操作以將資料提供至該測試流控制器以同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，該資料基於對該封裝平台之該等測試墊之即時監測。
在一些實施例中，一種處理器實施之方法包括：產生使用耦合至一記憶體系統之一控制器之一記憶體系統介面自一測試流控制器至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；使用經由至該等測試墊之一介面耦合至該封裝平台之該等測試墊之一分析器監測該記憶體系統之一封裝平台之測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排且其中該分析器耦合至作為一記憶體系統測試儀之部分之該測 試流控制器；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，包含基於該資料控制該等測試信號之該流。
在一些實施例中，一種儲存指令之一機器可讀儲存裝置，該等指令在由一或多個處理器執行時致使一機器執行操作以：由該機器之一測試流控制器產生使用耦合至記憶體系統之一控制器之一記憶體系統介面至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；當該分析器經由至一封裝平台之測試墊之一介面耦合至該等測試墊時，由該機器之一分析器監測該記憶體系統之該封裝平台之該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，其中該分析器耦合至作為一記憶體系統測試儀之部分之該測試流控制器；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，包含基於該資料控制該等測試信號之該流。
100:環境
105:主機裝置
110:記憶體裝置
115:記憶體處理裝置
120:記憶體陣列
125:記憶體管理器
130:管理表
135:陣列控制器
140:錯誤校正碼(ECC)組件
150:產品
200:記憶體陣列
201A:區塊A
201A0:子區塊A0
201AN:子區塊An
201B:區塊B
201B0:子區塊B0
201BN:子區塊Bn
205A0-207A0:第一至第三A0記憶體串
205An-207An:第一至第三An記憶體串
205B0-207B0:第一至第三B0記憶體串
205Bn-207Bn:第一至第三Bn記憶體串
210A-217A:字線(WL)WL00-WL70
210B-217B:字線(WL)WL01-WL71
230A:閘極選擇線SGS0
230B:閘極選擇線SGS1
231A0-233A0:第一至第三A0 SGS
231AN-233AN:第一至第三An SGS
231B0-233B0:第一至第三B0 SGS
231BN-233BN:第一至第三Bn SGS
220-222:位元線(BL)BL0至BL2
225A0:A0 SGD線SGDA0
225AN:An SGD線SGDAn
226A0-228A0:第一至第三A0 SGD
226AN-228AN:第一至第三An SGD
226B0-228B0:第一至第三B0 SGD
226BN-228BN:第一至第三Bn SGD
235:源極線(SRC)
300:記憶體陣列
302:記憶體胞元
305-307:第一至第三串
310-317:字線(WL)WL0至WL7
320-322:第一位元線(BL)BL0至第三位元線BL2
325:汲極側選擇閘極(SGD)線
326-328:第一SGD至第三SGD
330:源極側選擇閘極(SGS)線
331-333:第一SGS至第三SGS
335:源極線(SRC)
341-343:第一控制閘極(CG)至第三控制閘極(CG)
360:感測放大器或裝置
400:記憶體裝置
402:記憶體陣列
402A:第一區塊
402B:第二區塊
402A0:第一子區塊
402AN:第二子區塊
402B0:第一子區塊
402BN:第二子區塊
404:記憶體胞元
406:存取線
408:I/O線(DQ0至DQN)
410:資料線
412:列解碼器
414:行解碼器
416:位址線
418:資料線
420:感測放大器
422:頁緩衝器
424:選擇器
426:輸入/輸出(I/O)電路
428:調節器
430:記憶體控制單元
432:控制線
434:供應電壓(Vcc)
436:負供應(Vss)
500:機器
502:硬體處理器
504:主記憶體
506:靜態記憶體
508:互連
510:顯示器裝置
512:文數字輸入裝置
514:使用者介面(UI)導覽裝置
516:感測器
518:信號產生裝置
520:網路介面裝置
522:機器可讀媒體
524:指令
526:指令
528:輸出控制器
660:記憶體系統
669:記憶體系統
671:連接節點
672:連接節點
700:系統
755:記憶體系統測試儀
757:測試流控制器
758:分析器
760:記憶體系統
762:記憶體裝置
765:處理裝置
767:記憶體匯流排
769:封裝平台
770:介面(I/F)
772:測試墊
773:I/F
774:測試墊
776:I/F
800:系統
855:記憶體系統測試儀
857:測試流控制器
858:分析器
860:記憶體系統
862-1:NAND集
862-N:NAND集
865:控制器晶粒
867-0:NAND通道
867-N:NAND通道
869:封裝平台
870:被管理NAND介面匯流排
872:測試墊
873:NAND I/F
874:測試墊
876:NAND I/F
900:方法
910:步驟
920:步驟
930:步驟
940:步驟
1000:步驟
1052:處理裝置
1053:電子設備
1054:記憶體模組
1055:記憶體系統測試儀
1057:測試流控制器
1058:分析器
1059:周邊裝置
1080:匯流排
1082:資料處理單元
1085:顯示器單元
1087:選擇裝置
1089:使用者介面
1090:通信單元
不一定按比例繪製之圖式通常藉由實例而非藉由限制繪示本文件中所論述之各項實施例。
圖1繪示根據各項實施例之包含一記憶體裝置之一環境之一實例。
圖2及圖3繪示根據各項實施例之三維NAND架構半導體記 憶體陣列之一實例之示意圖。
圖4繪示根據各項實施例之一記憶體模組之一實例方塊圖。
圖5係繪示根據各項實施例之其上可實施一或多個實施例之一機器之一實例之一方塊圖。
圖6展示根據各項實施例之可附接至一封裝平台之呈封裝形式之一記憶體系統之一實例。
圖7係根據各項實施例之具有可操作以測試及/或除錯一記憶體系統之一記憶體系統測試儀之一實例系統之一方塊圖。
圖8係根據各項實施例之具有可操作以測試及/或除錯一記憶體系統之一記憶體系統測試儀之一實例系統之一方塊圖，其中記憶體系統構造為一被管理NAND記憶體系統。
圖9係根據各項實施例之進行一記憶體系統之測試及/或除錯之一實例方法之特徵之一流程圖。
圖10係根據各項實施例之具有可操作以測試及/或除錯一記憶體系統之一記憶體系統測試儀之一實例系統之一方塊圖。
以下詳細描述參考藉由繪示(且非限制)展示可在其中實踐一發明之各項實施例之附圖。充分詳細地描述此等實施例以使熟習此項技術者能夠實踐此等及其他實施例。可利用其他實施例，且可對此等實施例作出結構、邏輯、機械及電改變。各項實施例不一定係互相排斥的，因為一些實施例可與一或多個其他實施例組合以形成新實施例。以下詳細描述因此不應以一限制意義理解。
通常，在用於故障分析之一NAND測試模式之一習知配置中，耦合至一NAND介面之一NAND測試儀用於耦合至被管理NAND系統之一NAND匯流排以測試被管理NAND系統之一NAND裝置。視情況，耦合至一被管理NAND介面之一習知被管理NAND測試儀用於透過被管理NAND系統之一控制器(其中該控制器經迫使處於一高阻抗狀態)耦合至被管理NAND系統之NAND匯流排以測試被管理NAND系統之NAND裝置。通常，在用於除錯之一NAND驗證模式之一習知配置中，耦合至一被管理NAND介面之一習知被管理NAND測試儀用於透過被管理NAND系統之控制器耦合至被管理NAND系統之NAND匯流排，以藉由經由一NAND介面耦合至NAND匯流排之一單獨習知邏輯分析器除錯被管理NAND系統之NAND裝置。
在各項實施例中，一記憶體測試儀可用與一分析器整合之一測試流控制器來實施。分析器可經配置為一即時分析器。記憶體測試儀可經構造為一被管理NAND記憶體測試儀。自記憶體測試儀之分析器即時地產生之信號及資訊可由記憶體測試儀之測試流控制器使用以驅動測試流以提供一被管理NAND系統之測試及除錯。一被管理NAND介面及一NAND介面兩者可同時用於提供進階被管理NAND測試，其中被管理NAND測試流取決於NAND裝置內部電壓及/或藉由即時監測測試墊判定之被管理NAND內部電壓之狀態。
分析器可經構造為一被管理NAND即時分析器以在即時模式中處理一被管理NAND記憶體系統中之NAND活動。即時模式可提供計數(例如)寫入放大因數(WAF)之NAND操作之產生。即時模式可提供NAND操作分佈之產生，例如損耗平衡。即時模式可提供NAND操作日誌 記錄器之產生，例如韌體扭轉。即時模式可提供NAND操作狀態信號之產生，例如被管理NAND電流峰值分析。
分析器可與邏輯分析器功能一起操作，該等邏輯分析器功能可將NAND操作之命令及位址之完整描述之日誌提供至被管理NAND系統之一NAND裝置。可在無測試時間約束之情況下進行記錄之即時處理，此可實現(例如)NAND覆蓋及損耗平衡。來自記憶體測試儀之分析器之資料可由記憶體測試儀使用以提供可起始與記憶體測試儀耦合之一記憶體系統之一特定測試之產生之一觸發器。
具有整合測試流控制器及分析器之此一記憶體測試儀可在與一被管理NAND系統一起操作時提供數個功能。記憶體測試儀可使用被管理NAND系統安置於其上之一封裝平台之測試墊監測被管理NAND系統之內部電壓。記憶體測試儀可完全與電力管理器工具一起工作。例如，記憶體測試儀連同電力管理器工具一起可執行峰值電流分析。電力管理器工具可視情況與記憶體測試儀整合。記憶體測試儀可經構造以與一被管理NAND系統之開發步驟之執行相容，例如，在韌體(FW)額外耗用之分析及電力損耗有效性方面。此一記憶體測試儀之分析器可完全嵌入一測試流控制器，其中測試流控制器實施於一場可程式化閘陣列(FPGA)中。可完全嵌入一基於FPGA之系統中之一測試流控制器之一分析器，諸如一即時分析器，可提供用來測試及/或除錯之一低成本方法。
電子裝置(諸如行動電子裝置(例如，智慧型電話、平板電腦等)、用於汽車應用中之電子裝置(例如，汽車感測器、控制單元、駕駛員輔助系統、乘客安全或舒適系統等)，及網際網路連接設備或裝置(例如，物聯網(IoT)裝置等))尤其取決於電子裝置之類型、使用環境、效能預 期等而具有變化儲存需求。
電子裝置可分成若干主要組件：一處理器(例如，中央處理單元(CPU)或其他主處理器)；記憶體(例如，一或多個揮發性或非揮發性隨機存取記憶體(RAM)記憶體裝置，諸如動態RAM(DRAM)、行動或低功率雙倍資料速率同步DRAM(DDR SDRAM)等)；及一儲存裝置(例如，非揮發性記憶體(NVM)裝置，諸如快閃記憶體、唯讀記憶體(ROM)、一SSD、一MMC或其他記憶體卡結構或總成等)。在某些實例中，電子裝置可包含一使用者介面(例如，一顯示器、觸控螢幕、鍵盤、一或多個按鈕等)、一圖形處理單元(GPU)、一電力管理電路、一基頻帶處理器或一或多個收發器電路等。
圖1繪示包含經組態以經由一通信介面通信之一主機裝置105及一記憶體裝置110之一環境100之一實例。主機裝置105或記憶體裝置110可包含於各種產品150(諸如物聯網(IoT)裝置(例如，一冰箱或其他設備、感測器、馬達或致動器、行動通信裝置、汽車、無人機等))中以支援產品150之處理、通信或控制。
記憶體裝置110包含一記憶體處理裝置115及包含(例如)數個個別記憶體晶粒(例如，三維(3D)NAND晶粒之一堆疊)之一記憶體陣列120。在3D架構半導體記憶體技術中，垂直結構經堆疊，從而增加層、實體頁之數目且據此增加一記憶體裝置(例如，一儲存裝置)之密度。在一實例中，記憶體裝置110可為一離散記憶體或主機裝置105之儲存裝置組件。在其他實例中，記憶體裝置110可為與主機裝置105之一或多個其他組件堆疊或以其他方式一起包含之一積體電路(例如，晶片上系統(SOC)等)之一部分。
一或多個通信介面可用於在記憶體裝置110與主機裝置105之一或多個其他組件之間傳送資料，該等其他組件諸如一串列進階附接技術(SATA)介面、一周邊組件互連高速(PCIe)介面、一通用序列匯流排(USB)介面、一通用快閃儲存(UFS)介面、一eMMCTM介面，或一或多個其他連接器或介面。主機裝置105可包含一主機系統、一電子裝置、一處理器、一記憶體卡讀取器，或在記憶體裝置110外部之一或多個其他電子裝置。在一些實例中，主機裝置105可為具有參考圖5之機器500所論述之組件之某部分或全部之一機器。
記憶體處理裝置115可自主機裝置105接收指令，且可與記憶體陣列120通信(諸如)以將資料傳送(例如，寫入或擦除)至記憶體陣列120之記憶體胞元、平面、子區塊、區塊或頁之一或多者或自記憶體陣列之記憶體胞元、平面、子區塊、區塊或頁之一或多者傳送(例如，讀取)資料。記憶體處理裝置115可尤其包含電路系統或韌體(包含一或多個組件或積體電路)。例如，記憶體處理裝置115可包含經組態以控制跨記憶體陣列120之存取及提供主機裝置105與記憶體裝置110之間之一轉譯層之一或多個記憶體控制單元、電路或組件。記憶體處理裝置115可包含一或多個輸入/輸出(I/O)電路、線或介面以將資料傳送至記憶體陣列120或自記憶體陣列120傳送資料。記憶體處理裝置115可包含一記憶體管理器125及一陣列控制器135。
記憶體管理器125可尤其包含電路系統或韌體，諸如與各種記憶體管理功能相關聯之數個組件或積體電路。出於本描述之目的，實例記憶體操作及管理功能將在NAND記憶體之背景內容中描述。熟習此項技術者將認識到，其他形式之非揮發性記憶體可具有類似記憶體操作或管 理功能。此類NAND管理功能包含損耗平衡(例如，廢料收集或回收)、錯誤偵測或校正、區塊引退(retirement)，或一或多個其他記憶體管理功能。記憶體管理器125可將主機命令(例如，自主機接收之命令)剖析或格式化成裝置命令(例如，與一記憶體陣列之操作相關聯之命令等)，或產生用於陣列控制器135或記憶體裝置110之一或多個其他組件之裝置命令(例如，以完成各種記憶體管理功能)。
記憶體管理器125可包含經組態以維持與記憶體裝置110之一或多個組件相關聯之各種資訊(例如，與耦合至記憶體處理裝置115之一記憶體陣列或一或多個記憶體胞元相關聯之各種資訊)之一組管理表130。例如，管理表130可包含關於耦合至記憶體處理裝置115之記憶體胞元之一或多個區塊之區塊年限、區塊擦除計數、錯誤歷史或一或多個錯誤計數(例如，一寫入操作錯誤計數、一讀取位元錯誤計數、一讀取操作錯誤計數、一擦除錯誤計數等)之資訊。在某些實例中，若錯誤計數之一或多者之經偵測錯誤之數目高於一臨限值，則位元錯誤可被稱為一不可校正位元錯誤。管理表130尤其可維持可校正或不可校正位元錯誤之一計數。
陣列控制器135可尤其包含經組態以控制與將資料寫入至耦合至記憶體處理裝置115之記憶體裝置110之一或多個記憶體胞元、自該一或多個記憶體胞元讀取資料或擦除該一或多個記憶體胞元相關聯之記憶體操作之電路系統或組件。該記憶體操作可基於(例如)自主機裝置105接收或在內部由記憶體管理器125產生(例如，與損耗平衡、錯誤偵測或校正等相關聯)之主機命令。
陣列控制器135可包含一錯誤校正碼(ECC)組件140，ECC組件140可尤其包含經組態以偵測或校正與將資料寫入至耦合至記憶體處 理裝置115之記憶體裝置110之一或多個記憶體胞元或自該一或多個記憶體胞元讀取資料相關聯之錯誤之一ECC引擎或其他電路系統。記憶體處理裝置115可經組態以主動地偵測與資料之各種操作或儲存相關聯之錯誤發生(例如，位元錯誤、操作錯誤等)及自該錯誤發生恢復，同時維持在主機裝置105與記憶體裝置110之間傳送之資料之完整性，或維持經儲存資料之完整性(例如，使用冗餘RAID儲存等)，且可移除(例如，引退)失效記憶體資源(例如，記憶體胞元、記憶體陣列、頁、區塊等)以防止未來錯誤。
記憶體陣列120可包含配置成(例如)數個裝置、平面、子區塊、區塊或頁之若干記憶體胞元。作為一個實例，一48 GB TLC NAND記憶體裝置可包含每頁18,592個資料位元組(B)(16,384+2208個位元組)、每區塊1536頁、每平面548個區塊及每裝置4個或4個以上平面。作為另一實例，一32 GB MLC記憶體裝置(每胞元儲存兩個資料位元(即，4個可程式化狀態))可包含每頁18,592個資料位元組(B)(16,384+2208個位元組)、每區塊1024頁、每平面548個區塊及每裝置4個平面，但具有對應TLC記憶體裝置之一半所需寫入時間及兩倍程式化/擦除(P/E)循環。其他實例可包含其他數目或配置。在一些實例中，一記憶體裝置或其之一部分可選擇性地在SLC模式或在一所要MLC模式(諸如TLC、QLC等)中操作。
在操作中，資料通常以頁寫入至NAND記憶體裝置110或自NAND記憶體裝置110讀取，且以區塊擦除。然而，一或多個記憶體操作(例如，讀取、寫入、擦除等)可視需要對較大或較小記憶體胞元群組執行。一NAND記憶體裝置110之資料傳送大小通常被稱為一頁，而主機之資料傳送大小通常被稱為一區段。
儘管一資料頁可包含使用者資料(例如，包含數個資料區段之資料有效負載)及其對應元資料之數個位元組，然該頁之大小通常僅指代用於儲存該使用者資料之位元組之數目。作為一實例，具有4 KB之一頁大小之一資料頁可包含4 KB之使用者資料(例如，呈現512 B之一區段大小之8個區段)以及對應於該使用者資料之數個位元組(例如，32 B、54 B、224 B等)之元資料，諸如完整性資料(例如，錯誤偵測或校正碼資料)、位址資料(例如，邏輯位址資料等)或與使用者資料相關聯之其他元資料。
不同類型之記憶體胞元或記憶體陣列120可提供不同頁大小，或可能需要與其相關聯之不同量之元資料。例如，不同記憶體裝置類型可具有不同位元錯誤率，此可導致確保該頁資料之完整性所需之不同量之元資料(例如，具有一較高位元錯誤率之一記憶體裝置與具有一較低位元錯誤率之一記憶體裝置相比可能需要更多位元組之錯誤校正碼資料)。作為一實例，一多位凖胞元(MLC)NAND快閃裝置可能具有高於一對應單位凖胞元(SLC)NAND快閃裝置之一位元錯誤率。因而，與對應SLC裝置相比，MLC裝置可能需要更多用於錯誤資料之元資料位元組。
圖2繪示包含組織成區塊(例如，區塊A 201A、區塊B 201B等)及子區塊(例如，子區塊A0 201A0、子區塊An 201An、子區塊B0 201B0、子區塊Bn 201Bn等)之數串記憶體胞元(例如，第一至第三A0記憶體串205A0至207A0、第一至第三An記憶體串205An至207An、第一至第三B0記憶體串205B0至207B0、第一至第三Bn記憶體串205Bn至207Bn等)之一3D NAND架構半導體記憶體陣列200之一實例示意圖。記憶體陣列200表示比通常將在一記憶體裝置之一區塊、裝置或其他單元中 找到之類似結構數目更大之類似結構之一部分。
各記憶體胞元串包含在一源極線(SRC)235或一源極側選擇閘極(SGS)(例如，第一至第三A0 SGS 231A0至233A0、第一至第三An SGS 231An至233An、第一至第三B0 SGS 231B0至233B0、第一至第三Bn SGS 231Bn至233Bn等)與一汲極側選擇閘極(SGD)(例如，第一至第三A0 SGD 226A0至228A0、第一至第三An SGD 226An至228An、第一至第三B0 SGD 226B0至228B0、第一至第三Bn SGD 226Bn至228Bn等)之間沿著Z方向源極至汲極堆疊之電荷儲存電晶體(例如，浮動閘極電晶體、電荷俘獲結構等)之數個層。3D記憶體陣列200中之各串記憶體胞元可沿著X方向配置為資料線(例如，位元線(BL)BL0至BL2 220至222)，且沿著Y方向配置為實體頁。
在一實體頁內，各層表示一記憶體胞元列，且各記憶體胞元串表示一行。子區塊可包含一或多個實體頁。一區塊可包含數個子區塊(或實體頁)(例如，128個、256個、384個等)。儘管本文中繪示為具有兩個區塊，各區塊具有兩個子區塊，各子區塊具有一單一實體頁，各實體頁具有三串記憶體胞元，且各串具有8層記憶體胞元，然在其他實例中，記憶體陣列200可包含更多或更少區塊、子區塊、實體頁、記憶體胞元串、記憶體胞元或層。例如，各串記憶體胞元可視需要包含更多或更少層(例如，16個、32個、64個、128個等)，以及在電荷儲存電晶體(例如，選擇閘極、資料線等)上方或下方之一或多個額外半導體材料層。作為一實例，一48 GB TLC NAND記憶體裝置可包含每頁18,592個資料位元組(B)(16,384+2208個位元組)、每區塊1536頁、每平面548個區塊及每裝置4個或4個以上平面。
記憶體陣列200中之各記憶體胞元包含耦合至(例如，電連接至或以其他方式可操作地連接至)一存取線(例如，字線(WL)WL00 210A至WL70 217A、WL01 210B至WL71 217B等)之一控制閘極(CG)，該存取線視需要跨一特定層或一層之一部分共同耦合控制閘極(CG)。3D記憶體陣列200中至特定層及據此一串中之特定記憶體胞元可使用各自存取線來存取或控制。選擇閘極群組可使用各種選擇線來存取。例如，第一A0 SGD 226A0至第三A0 SGD 228A0可使用一A0 SGD線SGDA0 225A0存取，第一An SGD 226An至第三An SGD 228An可使用一An SGD線SGDAn 225An存取，第一B0 SGD 226B0至第三B0 SGD 228B0可使用一B0 SGD線SGDB0 225B0存取，且第一Bn SGD 226Bn至第三Bn SGD 228Bn可使用一Bn SGD線SGDBn 225Bn存取。第一A0 SGS 231A0至第三A0 SGS 233A0及第一An SGS 231An至第三An SGS 233An可使用一閘極選擇線SGS0 230A存取，且第一B0 SGS 231B0至第三B0 SGS 233B0及第一Bn SGS 231Bn至第三Bn SGS 233Bn可使用一閘極選擇線SGS1 230B存取。
在一實例中，記憶體陣列200可包含經組態以耦合該陣列之一各自層之各記憶體胞元之控制閘極(CG)或選擇閘極(或CG或選擇閘極之一部分)之數個半導體材料(例如，多晶矽等)層。記憶體陣列200中之特定記憶體胞元串可使用位元線(BL)及選擇閘極等之一組合存取、選擇或控制，且在該等特定串中之一或多個層處之特定記憶體胞元可使用一或多個存取線(例如，字線)存取、選擇或控制。
圖3繪示包含配置成串(例如，第一至第三串305至307)及層(例如，繪示為各自字線(WL)WL0 310至WL7 317、一汲極側選擇閘極 (SGD)線325、一源極側選擇閘極(SGS)線330等)之一二維陣列之複數個記憶體胞元302及感測放大器或裝置360之一NAND架構半導體記憶體陣列300之一部分之一實例示意圖。例如，記憶體陣列300可繪示例如圖2中所繪示之一3D NAND架構半導體記憶體裝置之記憶體胞元之一個實體頁之一部分之一實例示意圖。
各記憶體胞元串使用一各自源極側選擇閘極(SGS)(例如，第一SGS 331至第三SGS 333)耦合至一源極線(SRC)335，且使用一各自汲極側選擇閘極(SGD)(例如，第一SGD 326至第三SGD 328)耦合至一各自資料線(例如，第一位元線(BL)BL0 320至第三位元線BL2 322)。儘管在圖3之實例中經繪示具有8個層(例如，使用字線(WL)WL0 310至WL7 317)及三個資料線(BL0 326至BL2 328)，然其他實例可視需要包含具有更多或更少層或資料線之記憶體胞元串。
在一NAND架構半導體記憶體陣列(諸如實例記憶體陣列300)中，一選定記憶體胞元302之狀態可藉由感測與含有該選定記憶體胞元之一特定資料線相關聯之一電流或電壓變化而存取。記憶體陣列300可(例如，由一控制電路、一或多個處理器、數位邏輯等)使用一或多個驅動器存取。在一實例中，一或多個驅動器可藉由取決於需要對一特定記憶體胞元或記憶體胞元集執行之操作類型將一特定電位驅動至一或多個資料線(例如，位元線BL0至BL2)、存取線(例如，字線WL0至WL7)或選擇閘極而啟動該特定記憶體胞元或記憶體胞元集。
為將資料程式化或寫入至一記憶體胞元，可將一程式化電壓(Vpgm)(例如，一或多個程式化脈衝等)施加至選定字線(例如，WL4)且因此施加至耦合至該選定字線之各記憶體胞元之一控制閘極(例如，耦 合至WL4之記憶體胞元之第一控制閘極(CG)341至第三控制閘極(CG)343)。程式化脈衝可(例如)以15V或接近15V開始，且在某些實例中可在各程式化脈衝施加期間增加量值。在將程式化電壓施加至選定字線時，可將一電位(諸如一接地電位(例如，Vss))施加至作為程式化目標之記憶體胞元之資料線(例如，位元線)及基板(及因此源極與汲極之間之通道)，從而導致自該等通道至目標記憶體胞元之浮動閘極之一電荷轉移(例如，直接注入或福勒-諾德漢(FN)穿隧等)。
相比而言，通過電壓(Vpass)可施加至具有不作為程式化目標之記憶體胞元之一或多個字線，或一禁止電壓(例如，Vcc)可施加至具有不作為程式化目標之記憶體胞元之資料線(例如，位元線)(例如)以禁止電荷自通道轉移至此類非目標記憶體胞元之浮動閘極。該通過電壓可(例如)取決於經施加通過電壓與作為程式化目標之一字線之近接性而改變。該禁止電壓可包含相對於一接地電位(例如，Vss)之一供應電壓(Vcc)，諸如來自一外部源或供應器(例如，一電池、一AC至DC轉換器等)之一電壓。
作為一實例，若將一程式化電壓(例如，15V或更大)施加至一特定字線(諸如WL4)，則可將10V之一通過電壓施加至一或多個其他字線(諸如WL3、WL5等)以禁止對非目標記憶體胞元進行程式化，或保留儲存於不作為程式化目標之此類記憶體胞元上之值。在一經施加程式電壓與非目標記憶體胞元之間之距離增加時，抑制對非目標記憶體胞元進行所需之通過電壓可減小。例如，在將15V之一程式化電壓施加至WL4之情況下，可將10V之一通過電壓施加至WL3及WL5，可將8V之一通過電壓施加至WL2及WL6，可將7V之一通過電壓施加至WL1及WL7等。在其他 實例中，通過電壓或字線之數目等可更高或更低，或更多或更少。
耦合至資料線(例如，第一、第二或第三位元線(BL0至BL2)320至322)之一或多者之感測放大器360可藉由感測一特定資料線上之一電壓或電流而偵測各自資料線中之各記憶體胞元之狀態。
在施加一或多個程式化脈衝(例如，Vpgm)之間，可執行一驗證操作以判定一選定記憶體胞元是否已達到其預期程式化狀態。若該選定記憶體胞元已達到其預期程式化狀態，則可禁止對其進行進一步程式化。若該選定記憶體胞元尚未達到其預期程式化狀態，則可施加額外程式化脈衝。若選定記憶體胞元在特定數目個(例如，一最大數目)程式化脈衝之後未達到其預期程式化狀態，則選定記憶體胞元或與此選定記憶體胞元相關聯之一串、區塊或頁可經標記為有缺陷。
為擦除一記憶體胞元或一記憶體胞元群組(例如，通常以區塊或子區塊執行擦除)，可將一擦除電壓(Vers)(例如，通常為Vpgm)施加至作為擦除之目標之記憶體胞元之基板(及因此源極與汲極之間之通道)(例如，使用一或多個位元線、選擇閘極等)，而使目標記憶體胞元之字線保持於一電位(諸如一接地電位(例如，Vss))，從而導致自目標記憶體胞元之浮動閘極至通道之一電荷轉移(例如，直接注入或福勒-諾德漢(FN)穿隧等)。
圖4繪示一記憶體裝置400之一實例方塊圖，記憶體裝置400包含：一記憶體陣列402，其具有複數個記憶體胞元404；及一或多個電路或組件，其等用以提供與記憶體陣列402之通信或對記憶體陣列402執行一或多個記憶體操作。記憶體裝置400可包含一列解碼器412、一行解碼器414、感測放大器420、一頁緩衝器422、一選擇器424、一輸入/輸 出(I/O)電路426及一記憶體控制單元430。
記憶體陣列402之記憶體胞元404可配置成區塊(諸如第一區塊402A及第二區塊402B)。各區塊可包含子區塊。例如，第一區塊402A可包含第一子區塊402A0及第二子區塊402An，且第二區塊402B可包含第一子區塊402B0及第二子區塊402Bn。各子區塊可包含數個實體頁，各頁包含數個記憶體胞元404。儘管本文中繪示為具有兩個區塊，各區塊具有兩個子區塊，且各子區塊具有數個記憶體胞元404，然在其他實例中，記憶體陣列402可包含更多或更少區塊、子區塊、記憶體胞元等。在其他實例中，記憶體胞元404可配置成數個列、行、頁、子區塊、區塊等，且使用(例如)存取線406、第一資料線410或一或多個選擇閘極、源極線等存取。
記憶體控制單元430可根據在控制線432上接收之一或多個信號或指令(例如，包含指示一所要操作(例如，寫入、讀取、擦除等)之一或多個時脈信號或控制信號)或在一或多個位址線416上接收之位址信號(A0至AX)來控制記憶體裝置400之記憶體操作。在記憶體裝置400外部之一或多個裝置可控制控制線432上之控制信號之值或位址線416上之位址信號之值。在記憶體裝置400外部之裝置之實例可包含(但不限於)圖4中未繪示之一主機、一記憶體控制器、一處理器或一或多個電路或組件。
記憶體裝置400可使用存取線406及第一資料線410以將資料傳送(例如，寫入或擦除)至記憶體胞元404之一或多者或自記憶體胞元404之一或多者傳送(例如，讀取)資料。列解碼器412及行解碼器414可自位址線416接收及解碼位址信號(A0至AX)，可判定應存取哪些記憶體胞元404，且可提供信號至諸如上文所描述之存取線406(例如，複數個字線 (WL0至WLm)之一或多者)或第一資料線410(例如，複數個位元線(BL0至BLn)之一或多者)之一或多者。
記憶體裝置400可包含經組態以使用第一資料線410判定記憶體胞元404上之資料之值(例如，讀取)或待判定寫入至記憶體胞元404之資料之值之感測電路系統(諸如感測放大器420)。例如，在記憶體胞元404之一選定串中，感測放大器420之一或多者可回應於在記憶體陣列402中流動通過該選定串至資料線410之一讀取電流而讀取選定記憶體胞元404中之一邏輯位凖。
在記憶體裝置400外部之一或多個裝置可使用I/O線(DQ0至DQN)408、位址線416(A0至AX)或控制線432與記憶體裝置400通信。輸入/輸出(I/O)電路426可使用I/O線408根據(例如)控制線432及位址線416將資料值傳送至記憶體裝置400中或自記憶體裝置400傳送出資料值(諸如傳送至頁緩衝器422或記憶體陣列402中或自頁緩衝器422或記憶體陣列402傳送出)。頁緩衝器422可在將自記憶體裝置400外部之一或多個裝置接收之資料程式化至記憶體陣列402之相關部分中之前儲存該資料，或可在將自記憶體陣列402讀取之資料傳輸至記憶體裝置400外部之一或多個裝置之前儲存該資料。
行解碼器414可接收位址信號(A0至AX)並將其等解碼成一或多個行選擇信號(CSEL1至CSELn)。選擇器424(例如，一選擇電路)可接收該行選擇信號(CSEL1至CSELn)且選擇頁緩衝器422中表示將自記憶體胞元404讀取或程式化至記憶體胞元404中之資料之值之資料。選定資料可使用第二資料線418在頁緩衝器422與I/O電路426之間傳送。
記憶體控制單元430可自一外部源或供應器(例如，一內部 或外部電池、一AC至DC轉換器等)接收正及負供應信號，諸如供應電壓(Vcc)434及一負供應(Vss)436(例如，一接地電位)。在某些實例中，記憶體控制單元430可包含用以在內部提供正或負供應信號之一調節器428。
圖5繪示可在其上執行本文中所論述之技術(例如，方法論)之任一者或多者之一實例機器500之一方塊圖。在替代性實施例中，機器500可作為一獨立裝置操作或可連接(例如，網路連結)至其他機器。在一網路連結部署中，機器500可在伺服器-使用者端網路環境中以一伺服器機器、一使用者端機器或兩者之身份操作。在一實例中，機器500可充當同級(P2P)(或其他分散式)網路環境中之一同級機器。機器500可為一個人電腦(PC)、一平板電腦PC、一機上盒(STB)、一個人數位助理(PDA)、一行動電話、一網站設備、一IoT裝置、汽車系統，或能夠(循序或以其他方式)執行指定由彼機器所採取之動作之指令之任一機器。此外，雖然僅繪示一單一機器，但術語「機器」亦應被視為包含個別或聯合執行一(或多個)指令集以執行本文中所論述之方法論之任一者或多者(諸如雲計算、軟體即服務(SaaS)、其他電腦叢集組態)之機器之任一集合。
如本文中所描述，實例可包含邏輯、組件、裝置、封裝或機構，或可藉由邏輯、組件、裝置、封裝或機構操作。電路系統係在包含硬體(例如，簡單電路、閘、邏輯等)之有形實體中實施之一電路集合(例如，一組電路)。電路系統成員資格可隨著時間及基礎硬體可變性而為靈活的。電路系統包含在操作時可單獨或組合地執行特定任務之成員。在一實例中，電路系統之硬體可經恒定地設計以實施一特定操作(例如，硬接線)。在一實例中，電路系統之硬體可包含可變地連接之實體組件(例如， 執行單元、電晶體、簡單電路等)，包含物理上經修改(例如，不變品質粒子之磁性可移動、電可移動置放等)以編碼該特定操作之指令之一電腦可讀媒體。在連接實體組件時，一硬體構成之基礎電性質(例如)自一絕緣體改變至一導體或反之亦然。指令使參與硬體(例如，執行單元或一負載機構)能夠經由可變連接產生硬體中之電路系統之成員以在操作中實施特定任務之部分。據此，當裝置操作時，電腦可讀媒體通信地耦合至電路系統之其他組件。在一實例中，實體組件之任一者可用於一個以上電路系統之一個以上成員中。例如，在操作下，執行單元可在一時間點用於一第一電路系統之一第一電路中且在不同時間由第一電路系統中之一第二電路或由一第二電路系統中之一第三電路重用。
機器(例如，電腦系統)500(例如，主機裝置105、記憶體裝置110等)可包含一硬體處理器502(例如，一中央處理單元(CPU)、一圖形處理單元(GPU)、一硬體處理器核心或其等之任一組合，諸如記憶體處理裝置115等)、一主記憶體504及一靜態記憶體506，其中一些或全部可經由一互連(例如，匯流排)508彼此通信。機器500可進一步包含一顯示器裝置510、一文數字輸入裝置512(例如，一鍵盤)及一使用者介面(UI)導覽裝置514(例如，一滑鼠)。在一實例中，顯示器裝置510、輸入裝置512及UI導覽裝置514可為一觸控螢幕顯示器。機器500可另外包含一儲存裝置(例如，驅動單元)521、一信號產生裝置518(例如，一揚聲器)、一網路介面裝置520及一或多個感測器516(諸如全球定位系統(GPS)感測器、指南針、加速度計或其他感測器)。機器500可包含一輸出控制器528，注入用以與一或多個周邊裝置(例如，一印表機、讀卡器等)通信或控制一或多個周邊裝置之一串列(例如，通用序列匯流排(USB))、並行、 或其他有線或無線(例如，紅外(IR)、近場通信(NFC)等)連接。
儲存裝置521可包含其上儲存體現本文中所描述之技術或功能之任一者或多者或由本文中所描述之技術或功能之任一者或多者利用之一或多組資料結構或指令524(例如，軟體)之一機器可讀媒體522。指令524亦可完全或至少部分駐留於主記憶體504內、靜態記憶體506內或在該等指令由機器500執行期間駐留於硬體處理器502內。在一實例中，硬體處理器502、主記憶體504、靜態記憶體506或儲存裝置521之一者或任一組合可構成機器可讀媒體522。
雖然機器可讀媒體522繪示為一單一媒體，但術語「機器可讀媒體」可包含經組態以儲存一或多個指令524之一單一媒體或多個媒體(例如，一集中式或分散式資料庫或相關聯快取區及伺服器)。
術語「機器可讀媒體」可包含能夠儲存、編碼或載送由機器500執行之指令且致使機器500執行本發明之技術之任一者或多者，或能夠儲存、編碼或載送由此類指令使用或與此類指令相關聯之資料結構之任一媒體。非限制性機器可讀媒體實例可包含固態記憶體以及光學及磁性媒體。在一實例中，一集結型(massed)機器可讀媒體包括具有複數個不變(例如，靜止)質量之粒子之一機器可讀媒體。因此，集結型機器可讀媒體並非係暫時性傳播信號。集結型機器可讀媒體之特定實例可包含：非揮發性記憶體，諸如半導體記憶體裝置(例如，電可程式化唯讀記憶體(EPROM)、電可擦除可程式化唯讀記憶體(EEPROM))及快閃記憶體裝置；磁碟，諸如內部硬碟及可抽換式磁碟；磁光碟；及CD-ROM及DVD-ROM磁碟。
經儲存於儲存裝置521上之指令524(例如，軟體、程式、 一作業系統(OS)等)或其他資料可由記憶體504存取以供處理器502使用。記憶體504(例如，DRAM)通常係快速但揮發性的，且因此係不同於儲存裝置521(例如，一SSD)之一儲存類型，儲存裝置521適於長期儲存(包含在「關閉」狀態時)。由一使用者或機器500使用之指令524或資料通常載入於記憶體504中以供處理器502使用。當記憶體504已滿時，可分配來自儲存裝置521之虛擬空間以補充記憶體504；然而，因為儲存裝置521通常比記憶體504慢，且寫入速度通常係讀取速度之至少1/2，故使用虛擬記憶體會歸因於儲存裝置延時而大幅降低使用者體驗(相比於記憶體504，例如，DRAM)。此外，將儲存裝置521用於虛擬記憶體可大幅地縮減儲存裝置521之可用使用期限。
相比於虛擬記憶體，虛擬記憶體壓縮(例如，Linux®核心特徵「ZRAM」)使用記憶體之部分作為經壓縮區塊儲存裝置以避免分頁至儲存裝置521。分頁在經壓縮區塊中發生直至必須將此資料寫入至儲存裝置521。虛擬記憶體壓縮增加記憶體504之可用大小，同時減少儲存裝置521上之損耗。
經優化用於行動電子裝置或行動儲存裝置之儲存裝置通常包含MMC固態儲存裝置(例如，微型安全數位(microSDTM)卡等)。MMC裝置包含與一主機裝置之數個平行介面(例如，一8位平行介面)，且通常為可自該主機裝置卸載及分離之組件。相比而言，eMMCTM裝置經附接至一電路板且被視為主機裝置之一組件，該組件具有匹敵基於串列ATATM(串列AT(進階技術)附接，或SATA)之SSD裝置之讀取速度。然而，對於移動裝置效能之需求持續增加，諸如完全啟用虛擬或增強實境裝置，利用增加之網路速度等。回應於此需求，儲存裝置已自並列通信介面轉換至串 列通信介面。通用快閃儲存(UFS)裝置(包含控制器及韌體)使用與專用讀取/寫入路徑之一低電壓差動傳訊(LVDS)序列介面與一主機裝置通信，從而進一步提高更大讀取/寫入速度。
指令524可進一步經由一通信網路526使用一傳輸媒體經由利用數個傳送協定之任一者(例如，訊框轉送、網際網路協定(IP)、傳輸控制協定(TCP)、使用者資料包通信協定(UDP)、超文字傳送協定(HTTP)等)之網路介面裝置520進行發射或接收。實例通信網路可包含一局域網路(LAN)、一廣域網路(WAN)、一封包資料網路(例如，網際網路)、行動電話網路(例如，蜂巢網路)、簡易老式電話(POTS)網路及無線資料網路(例如，電氣及電子工程師協會(IEEE)802.11系列標準(稱為Wi-Fi®)、IEEE 802.16系列標準(稱為WiMax®)、IEEE 802.15.4系列標準、同級(P2P)網路，等等)。在一實例中，網路介面裝置520可包含一或多個實體插孔(例如，乙太網、同軸或電話插孔)或一或多個天線以連接至通信網路526。在一實例中，網路介面裝置520可包含複數個天線以使用單輸入多輸出(SIMO)、多輸入多輸出(MIMO)或多輸入單輸出(MISO)技術中之至少一者進行無線通信。術語「傳輸信號」應被視為包含能夠儲存、編碼或載送由機器500執行之指令之任一信號，且包含促進此軟體之通信之數位或類比通信信號或其他信號。
圖6展示可附接至一封裝平台669之呈封裝形式之一記憶體系統660之一實例之一實施例。定位於封裝平台669之中心區域中之連接節點671可經實施為用於在耦合至封裝平台669時將信號及電力傳遞至記憶體系統660之墊。連接節點671可經實施為由聯合電子設備工程會議(JEDEC)之一標準定義之一球陣列。連接節點671可用於提供輸入信號、 傳回輸出信號及電力位凖至記憶體系統660之組件。用於耦合至記憶體系統660之連接節點671之此應用可結合安置在記憶體系統660在一產品中之一最終應用中之封裝平台669使用。
記憶體系統660可以數種不同格式實現。記憶體系統660可包含一記憶體裝置、多個記憶體裝置或一或多個記憶體裝置連同處理電路系統。處理電路系統可包含(但不限於)用以管理對一或多個記憶體裝置之實體記憶體之存取之電路系統，諸如記憶體控制器、直接記憶體存取(DMA)控制器及記憶體介面電路系統。記憶體系統660可包含SSD、UFS及eMMC裝置或一或多個其他記憶體裝置。記憶體系統660可包含一被管理NAND系統。記憶體系統660可包含執行邏輯功能以操作記憶體裝置或與外部系統介接之一或多個處理器或其他記憶體控制器。
記憶體系統660可自一主機接收與記憶體操作相關聯之命令，諸如在記憶體系統660之記憶體裝置與主機之間傳送資料(例如，使用者資料及相關聯完整性資料，諸如錯誤資料及位址資料等)之讀取或寫入操作、自記憶體裝置擦除資料之擦除操作或執行一或多個其他記憶體操作。可在記憶體系統660附接至封裝平台669之情況下透過連接節點671提供此等命令及與主機之交換，其中封裝平台669與該主機或與多個主機通信。
定位於周邊區域中之連接節點672係其等之用途被提供為可由一記憶體供應商定義之一接觸機構之連接。連接節點672可經構造為不具有球之測試墊。連接節點672可用於測試。在測試之後，可使耦合至封裝平台669之記憶體系統660可用於插入在記憶體系統660在一產品中之一最終應用中。在記憶體系統660在產品應用中耦合至封裝平台669之情 況下，可向主機存取屏蔽連接節點672。在其他應用中，在記憶體系統660在其他應用之產品中耦合至封裝平台669之情況下，可向主機存取提供連接節點672以用於在產品應用環境中進行測試。替代地，在測試之後，可使記憶體系統660自封裝平台669解耦且可使其可用於在記憶體系統660在一產品中之最終應用中耦合至另一封裝平台。在另一封裝平台上，連接節點672可被屏蔽或可用於在產品應用環境中進行測試。
圖7係具有可操作以測試及/或除錯一記憶體系統760之一記憶體系統測試儀755之一實例系統700之一實施例之一方塊圖。記憶體系統760可類似於圖1之記憶體裝置110般在產品應用中操作。記憶體系統760可耦合至具有測試墊772及774之一封裝平台769。記憶體系統760及封裝平台769可類似於圖6之記憶體系統660及封裝平台669般構造。記憶體系統測試儀755可包含一測試流控制器757及一分析器758，其中分析器758耦合至測試流控制器757。測試流控制器757可經配置以產生至記憶體系統760之測試信號。分析器758可經配置以耦合至記憶體系統760之封裝平台769之測試墊772及774，其中分析器758可操作以將資料提供至測試流控制器757以進行記憶體系統760之測試及/或除錯。該資料可基於封裝平台769之測試墊772及/或774之即時監測。
分析器758可經實施為即時分析器758以即時監測及接收來自記憶體系統760之資料並將分析即時提供至測試流控制器757。在各項實施例中，分析器758可將資料回饋即時提供至測試流控制器757使得測試流控制器757可即時控制至記憶體系統760之測試信號流。測試流控制器757及分析器758可一起整合於一場可程式化閘陣列系統中。
測試流控制器757可產生經由耦合至記憶體系統760之一處 理裝置765之一介面(I/F)770至記憶體系統760之測試信號流。I/F 770可經實現為一匯流排。I/F 770可耦合至封裝平台769之連接節點(未展示)。此等連接節點可類似於圖6之封裝平台669之連接節點671，耦合至記憶體系統760之該等連接節點定位於封裝平台769之一中心區域中。在由記憶體系統測試儀755對記憶體系統760之測試及/或除錯完成之後，與I/F 770耦合之封裝平台769之此等連接節點可用於耦合至一主機。自測試流控制器757產生之測試信號可由處理裝置765接收以用於經由一記憶體匯流排767路由至記憶體裝置762。記憶體裝置762可經實施為多個記憶體裝置，在該案例中，處理裝置765提供適當信號以自一組多個記憶體裝置選擇一記憶體裝置。處理裝置765可經實施為一或多個處理器。一或多個處理器可經實施為一或多個記憶體控制器。
分析器758可藉由一I/F 773耦合至測試墊774。測試墊774可作為封裝平台769之數個測試墊經配置為封裝平台769之部分，各自測試墊774在封裝平台769處反映記憶體系統760之內部電壓。該等內部電壓可包含(但不限於)各種供應電壓、參考電壓、接地參考及用於記憶體系統760之操作之其他電壓。測試墊774可類似於圖6之封裝平台669之連接節點672般定位於封裝平台769之一周邊區域上。測試墊774容許判定由分析器758監測之記憶體系統760之內部電壓之狀態。由分析器758監測之內部電壓之狀態可經提供至測試流控制器757。測試流控制器757可基於所提供之狀態控制記憶體系統760之測試流。
分析器758可藉由一I/F 776耦合至測試墊772。測試墊772可類似於圖6之封裝平台669之連接節點672般定位於封裝平台769之一周邊區域上。測試墊772提供至記憶體系統760之記憶體匯流排767之耦合。 測試墊772容許監測處理裝置765與記憶體裝置762之間之信號。受監測信號可包含命令、控制信號及資料。受監測信號由I/F 776經由測試墊772自記憶體匯流排767提供至分析器758。
測試流控制器757可經配置以耦合至I/F 770以產生至記憶體系統760之處理裝置765之命令及控制由記憶體系統760處理記憶體命令之執行。例如，針對經產生用於測試之一程式命令，測試流控制器757可回應於來自分析器758之資料停止對記憶體系統760進行程式化，該資料包含程式化錯誤之數目已達到或超過所容許之錯誤數目之一臨限值之一判定。程式化錯誤之數目可基於將處理裝置765耦合至記憶體系統760之記憶體裝置762之匯流排767之即時監測，其中該監測係由分析器758使用數個測試墊772執行。
測試流控制器757可經實施為處理裝置及記憶體儲存裝置與其他電路系統之一組合以控制測試流。處理裝置可經實施為一或多個處理器、一或多個控制器、邏輯電路系統或其等之組合。記憶體儲存裝置可經實施以包含一或多個記憶體裝置、一組暫存器或其等之組合。記憶體儲存裝置可包含由處理裝置執行以控制記憶體裝置762及/或記憶體系統760之測試及/或除錯之指令。該測試及該除錯可包含產生各種記憶體命令。
分析器758可經實施為處理裝置及記憶體儲存裝置與其他電路系統之一組合以監測信號、分析受監測信號及將資料提供至測試流控制器757。處理裝置可經實施為一或多個處理器、一或多個控制器、邏輯電路系統或其等之組合。記憶體儲存裝置可經實施以包含一或多個記憶體裝置、一組暫存器或其等之組合。記憶體儲存裝置可包含由分析器758之處理裝置執行以控制處理裝置765與記憶體裝置762之間之記憶體匯流排 767之監測及分析來自該監測之資料。該監測及分析可包含記錄與受監測信號相關之資料及量測與由測試流控制器757產生之命令相關聯之時間。在各項實施例中，分析器758可即時地將關於記憶體系統760之各種功能之資料回饋提供至測試流控制器757，使得測試流控制器757可即時地控制至記憶體系統760之測試信號流，以同時使用I/F 770以及I/F 776、IF 773或I/F 776及I/F 773兩者之一組合進行記憶體系統760之測試及/或除錯。
在各項實施例中，分析器758可經構造為一被管理NAND分析器。被管理NAND分析器可經實施為一即時被管理NAND分析器。具有記憶體裝置762及記憶體匯流排767之記憶體系統760可由分別具有一或多個NAND記憶體裝置及一NAND匯流排之一被管理NAND系統實現。I/F 770可經實施為提供一被管理NAND介面之一被管理NAND匯流排。I/F 776可由一NAND I/F實施。
對於一被管理NAND系統，記憶體系統測試儀755在被管理NAND測試期間實現被管理NAND狀態監測、NAND量測及除錯功能。關於被管理NAND狀態監測，當一NAND頁程式或區塊擦除大於一給定數量時可執行一檢查。分析器758連同測試流控制器757可操作以即時地判定NAND頁程式或區塊擦除之一數目何時大於頁程式或區塊擦除之一臨限值。分析器758可監測NAND記憶體匯流排767，其中NAND記憶體匯流排767將被管理NAND系統760之處理裝置765耦合至被管理NAND系統760之一或多個NAND裝置，其中該監測可藉由使用耦合至NAND記憶體匯流排767之封裝平台769之一組測試墊中之測試墊772執行。
關於被管理NAND狀態監測，可在NAND修改操作正在進 行時執行一檢查以執行一電力耗損測試。分析器758可經構造以將一NAND操作正在進行中傳達至測試流控制器757。回應於接收NAND操作正在進行中之傳達，測試流控制器757可在正在進行之NAND操作期間進行一電力耗損測試。
關於被管理NAND狀態監測，可監測用於NAND及控制器電力管理器測試之內部電壓。分析器758可經配置以產生一NAND操作正在進行中之一傳達至測試流控制器757。回應於接收NAND操作正在進行中之傳達，測試流控制器757可在正在進行之NAND操作期間進行NAND管理及控制器電力管理之測試，其中分析器758經配置以監測被管理NAND系統之內部電壓以連同測試流控制器757一起進行該測試。
關於與NAND相關之量測，可量測NAND被占時間以評估韌體額外耗用。例如，時間量測可包含判定被管理NAND系統效能與NAND效能之間之差異。記憶體系統測試儀755可經實施以藉由根據由測試流控制器757產生用以執行NAND操作之一命令量測與一NAND操作之執行相關聯之時間及由分析器758量測與對應於命令之執行之信號相關聯之時間來評估被管理NAND記憶體系統760之韌體。在NAND記憶體匯流排767將被管理NAND記憶體系統760之處理裝置765耦合至被管理NAND記憶體系統760之一或多個NAND裝置之情況下，分析器758可使用耦合至NAND記憶體匯流排767之數個測試墊772監測被管理NAND系統760之NAND匯流排767，其中被管理NAND系統760耦合至封裝平台769。可記錄一命令經由I/F 770自測試流控制器757發送至被管理NAND系統760之時間。可自由分析器758經由測試墊772及I/F 776監測記憶體匯流排767判定命令自處理裝置765發送至記憶體裝置762之時間。可由分析器758經由 測試墊772及I/F 776監測及記錄關於自記憶體裝置762至處理裝置765之命令之通知及通知之時間。可由分析器758經由測試墊772及I/F 776記錄監測記憶體裝置762與處理裝置765之間之關於命令之其他活動以及活動之相關聯時間。可記錄經由I/F 770自被管理NAND系統760至測試流控制器757之對命令之回應以及其相關聯時間。根據即時收集之與時間相關之資料，記憶體系統測試儀755可評估被管理NAND記憶體系統760之韌體。
關於與NAND相關之量測，可在無測試時間約束之情況下產生NAND測試覆蓋及NAND損耗平衡。記憶體系統測試儀755可提供對被管理NAND記憶體系統760之一NAND裝置之操作之測試覆蓋及/或根據被管理NAND系統760之一NAND記憶體匯流排767之一監測量測NAND裝置之損耗平衡以直接檢查被管理NAND系統760之NAND裝置之狀態。
關於與NAND相關之量測，記憶體系統測試儀755可實現NAND操作與峰值電流之間之相關。分析器758連同測試流控制器757可操作以判定被管理NAND記憶體系統760之一NAND裝置中之NAND操作與峰值電流之間之一相關。測試流控制器757可產生在被管理NAND記憶體系統760之一選定NAND中執行一操之一之命令。關於操作之執行，使用封裝平台769之一組測試墊中之測試墊772，分析器758可操作以量測被管理NAND記憶體系統760中之電流、使電流與選定NAND記憶體裝置中正在進行之操作相關及產生關於選定NAND記憶體裝置之峰值電流及狀態之一統計。
關於除錯，NAND操作之完整描述之記錄(包含命令及位址)可由例如作為一邏輯分析器之分析器758執行。分析器758可包含根據對耦合至NAND記憶體匯流排767之數個測試墊772之監測保持與NAND操 作之命令相關聯之命令及位址之一日誌，其中被管理NAND記憶體系統760耦合至封裝平台769。NAND記憶體匯流排767將被管理NAND記憶體系統760之處理裝置765耦合至被管理NAND記憶體系統760之一或多個NAND裝置。分析器758連同測試流控制器757可使用該日誌進行除錯。
在各項實施例中，系統700可包含具有其測試墊772及774之封裝平台769。在此配置中，記憶體系統760係系統700之記憶體系統測試儀755之工件。在此一配置中，I/F 770、I/F 773及I/F 776亦可為系統700之部分。
圖8係具有可操作以測試及/或除錯一記憶體系統860之一記憶體系統測試儀855之一實例系統800之一實施例之一方塊圖，其中記憶體系統860構造為一被管理NAND記憶體系統。被管理NAND系統可為一eMMC系統或UFS系統。記憶體系統860可類似於圖1之記憶體裝置110般在產品應用中操作。記憶體系統860可耦合至具有測試墊872及874之一封裝平台869。記憶體系統860及封裝平台869可類似於圖6之記憶體系統660及封裝平台669般構造。記憶體系統測試儀855可包含一測試流控制器857及一分析器858，其中分析器858耦合至測試流控制器857。測試流控制器857可經配置以產生經由一被管理NAND介面匯流排870至記憶體系統860之測試信號。分析器858可經配置以分別經由NAND I/F 876及873耦合至記憶體系統860之封裝平台869之測試墊872及874。分析器858可操作以將資料提供至測試流控制器857以進行記憶體系統860之測試及/或除錯。該資料可基於對封裝平台869之測試墊872及/或874之即時監測。在各項實施例中，分析器858可即時地將關於記憶體系統860之各種功能之資料回饋提供至測試流控制器857，使得測試流控制器857可即時地控制至 記憶體系統860之測試信號流以同時使用I/F 870以及I/F 876、IF 873或I/F 876及I/F 873兩者之一組合進行記憶體系統860之測試及/或除錯。
記憶體系統測試儀855可經構造以依類似於上文關於圖7所論述之記憶體系統測試儀755關於記憶體系統760之操作之一方式執行關於被管理NAND記憶體系統860之功能。例如，測試流控制器857可經配置以基於被管理NAND記憶體系統860之一NAND裝置及/或被管理NAND記憶體系統860之內部電壓之狀態控制該NAND裝置及/或該被管理NAND記憶體系統860之測試或除錯之流。該等狀態可由分析器858在各自測試墊874在其等之處反映NAND裝置及/或被管理NAND記憶體系統860之內部電壓之封裝平台869之一組測試墊中之數個測試墊874處監測。
圖8提供可在圖7之一記憶體系統測試儀及一記憶體系統之架構中實現之特徵之一繪示。分析器858可經構造為多個分析器。分析器858亦可操作為一即時分析器。待測試之記憶體系統、被管理NAND系統860，可包含耦合至陣列NAND晶粒之一控制器晶粒865。在本文中提及之NAND晶粒係一NAND記憶體晶粒。陣列NAND晶粒可包含NAND集862-1…NAND集862-N。各NAND集中之晶粒之數目可在陣列NAND晶粒之中不同，例如，NAND集862-1可包含一NAND晶粒0至一NAND晶粒i，且NAND集862-N可包含一NAND晶粒0至一NAND晶粒j。各NAND集862-1…862-N可藉由一NAND匯流排之個別通道、NAND通道867-0…NAND通道867-N耦合至控制器晶粒865。
NAND通道867-0…NAND通道867-N中之各者可單獨耦合至測試墊872中之測試墊。分析器858可藉由此等不同測試墊經由NAND I/F 876監測NAND通道867-0…NAND通道867-N中之各者上之信號。受監測信號可包含命令、控制信號及資料。在各項實施例中，分析器858可 經構造為多個NAND分析器，其中各NAND分析器經配置以存取被管理NAND系統860之NAND匯流排之多個NAND通道、NAND通道867-0…NAND通道867-N中之一個NAND通道，其中一個NAND通道不同於由多個NAND分析器中之其他NAND分析器存取之通道。可經由不同於由其他NAND分析器使用之測試墊之一組測試墊872中之測試墊進行由各NAND分析器進行之存取，其中各NAND通道、NAND通道867-0…NAND通道867-N將一或多個NAND晶粒耦合至被管理NAND系統860之控制器晶粒865。在分析器858經構造為多個分析器之情況下，多個分析器中之各分析器可監測NAND通道867-0…NAND通道867-N中之一選定一者。不同分析器可監測不同通道。多個分析器中之個別分析器可將資料提供至測試流控制器857以測試及/或除錯NAND集862…862-N中之選定者之NAND晶粒中之選定者。測試流控制器857亦可經構造為多個測試流控制器。
在各項實施例中，系統800可包含具有其測試墊872及874之封裝平台869。在此配置中，被管理NAND系統860係系統800之記憶體系統測試儀855之一工件。在此一配置中，被管理NAND介面匯流排870、NAND 873及NAND I/F 876亦係系統800之部分。
圖9係進行一記憶體系統之測試及/或除錯之一實例方法900之一實施例之特徵之一流程圖。方法900可使用執行資料儲存裝置中儲存之指令之一處理裝置來實施。方法900可如本文中教示般應用於例如與圖7、8及10之系統或類似系統相關聯之一記憶體系統測試儀及記憶體系統。處理裝置可經實施為一或多個處理器。在910處，產生自測試流控制器至記憶體系統之一測試信號流。產生自測試流控制器至一記憶體系統之測試信號流可包含使用耦合至記憶體系統之一控制器之一記憶體系統介 面，該記憶體系統具有藉由記憶體系統之一匯流排耦合至記憶體系統之控制器之一或多個記憶體裝置。控制器可經實現為一或多個處理裝置。在920處，使用耦合至封裝平台之測試墊之一分析器監測記憶體系統之一封裝平台之測試墊，其中分析器耦合至作為一記憶體系統測試儀之部分之測試流控制器。測試流控制器及分析器可一起整合於一場可程式化閘陣列系統中。分析器可經由至測試墊之一介面耦合至封裝平台之測試墊，其中測試墊耦合至記憶體系統之匯流排。
在930處，將資料自分析器提供至測試流控制器，其中該資料係基於對封裝平台之測試墊之即時監測。在940處，資料由測試流控制器用於進行記憶體系統之測試及/或除錯，包含基於該資料控制測試信號之流。可同時使用記憶體系統介面及至測試墊之介面進行記憶體系統之測試及/或除錯。
方法900之變體或類似於方法900之方法可包含可取決於此類方法之應用及/或實施此類方法之系統架構組合之數個不同實施例。方法900或類似於方法900之方法之實施例可包含係具有藉由一NAND匯流排耦合至一或多個NAND裝置之一控制器之一被管理NAND系統之記憶體系統。在記憶體系統係一被管理NAND系統、一或多個記憶體裝置係一或多個NAND記憶體裝置且匯流排係一NAND匯流排之情況下，記憶體系統介面係一被管理NAND介面且至測試墊之介面係一NAND介面。關於被管理NAND系統，控制測試信號之流可包含基於由分析器在封裝平台之測試墊中之數個測試墊處監測之一或多個NAND記憶體裝置及/或被管理NAND系統之內部電壓之狀態控制該流，各自測試墊在封裝平台處反映NAND記憶體裝置及/或被管理NAND系統之內部電壓。
關於具有藉由一NAND匯流排耦合至一或多個NAND記憶體裝置之一控制器之一被管理NAND系統，方法900之變體或類似於方法900之方法可包含：產生自分析器至測試流控制器之NAND操作正在進行之一傳達；及在正在進行之NAND操作期間回應於測試流控制器接收NAND操作正在進行之一傳達自測試流控制器進行一電力耗損測試。
關於具有藉由一NAND匯流排耦合至一或多個NAND記憶體裝置之一控制器之一被管理NAND系統，方法900之變體或類似於方法900之方法可包含執行數個功能。可根據由測試流控制器產生用以執行NAND操作之一命令量測與一NAND操作之執行相關聯之時間。可使用監測耦合至NAND匯流排之封裝平台之測試墊中之數個測試墊之分析器量測與在被管理NAND系統之NAND匯流排上之對應於命令之執行之信號相關聯之時間，其中被管理NAND系統耦合至封裝平台。可使用所量測之與由測試流控制器執行NAND操作相關聯之時間及所量測之與由分析器監測之被管理NAND系統之NAND匯流排上之信號相關聯之時間評估被管理NAND系統之韌體。
一記憶體系統之測試及/或除錯可包含由一處理裝置執行一裝置中儲存之可導致執行數個操作之指令。處理裝置可經實施為一組一或多個處理裝置，且儲存指令之裝置可經實施於一記憶體系統測試儀中或耦合至一記憶體系統測試儀。藉由由處理裝置執行此類指令執行之操作可包含執行方法900、類似於方法900之方法之任務或與本文中所教示之一記憶體系統之測試及/或除錯相關聯之其他技術之操作。藉由由處理裝置執行此類指令執行之操作可包含執行本文中所教示之系統功能之操作。指令之變體可包含可取決於一記憶體系統之測試及/或除錯之應用及/或實施一 記憶體系統之此測試及/或除錯之系統架構組合之數個不同實施例。
儲存此類指令之裝置可經實施為儲存指令之一機器可讀儲存裝置，該等指令在由一或多個處理器執行時致使一機器執行以下操作：由該機器之一測試流控制器產生使用耦合至一記憶體系統之一控制器之一記憶體系統介面至該記憶體系統之測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；當該分析器經由至一封裝平台之測試墊之一介面耦合至該等測試墊時，由該機器之一分析器監測該記憶體系統之該封裝平台之該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，其中該分析器耦合至作為一記憶體系統測試儀之部分之該測試流控制器；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，包含基於該資料控制該等測試信號之該流。
根據該機器可讀儲存裝置之該等指令之執行作為該測試及除錯之物件之該記憶體系統可係具有藉由一NAND匯流排耦合至一或多個NAND記憶體裝置之一控制器之一被管理NAND系統。在記憶體系統係一被管理NAND系統、一或多個記憶體裝置係一或多個NAND記憶體裝置且匯流排係一NAND匯流排之情況下，記憶體系統介面係一被管理NAND介面且至測試墊之介面係一NAND介面。根據該處理裝置對該等指令之執行，該等操作可包含藉由監測耦合至該NAND匯流排之該封裝平台之該等測試墊中之測試墊連同由測試流控制器控制至被管理NAND系統之命令及控制信號之一流即時地判定NAND頁程式或區塊擦除之一發生數目大於頁 程式或區塊擦除之一臨限值。在記憶體系統係具有藉由NAND匯流排耦合至一或多個NAND裝置之一控制器之一被管理NAND系統之情況下，根據執行機器可讀儲存裝置之指令執行之操作可包含：維護根據監測耦合至該NAND匯流排之數個該等測試墊含有與NAND操作之該等命令相關聯之命令及位址之一日誌，其中被管理NAND系統耦合至該封裝平台；及由該分析器連同該測試流控制器藉由使用該日誌中之資料執行除錯。
在各項實施例中，一種系統可包含：一記憶體系統測試儀，其可包括一測試流控制器及一分析器。該測試流控制器可經配置以產生至一記憶體系統之測試信號。該測試流控制器可經配置以產生使用至該記憶體系統之一記憶體系統介面至該記憶體系統之測試信號以耦合至該記憶體系統之一控制器，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置。該分析器可耦合至該測試流控制器，其中該分析器經配置以耦合至該記憶體系統之一封裝平台之測試墊，其中該分析器可操作以將資料提供至該測試流控制器以進行該記憶體系統之測試及/或除錯，其中該資料基於對該封裝平台之該等測試墊之即時監測。該分析器可經配置以使用至該記憶體系統之一封裝平台之該等測試墊之一介面耦合至該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，使得該分析器可操作以將資料提供至該測試流控制器以同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之該測試及/或除錯。該測試流控制器及該分析器可一起整合於一場可程式化閘陣列系統中。
本文中所教示之此一系統及其特徵之變體可包含可取決於此類系統之應用及/或實施系統之架構組合之數個不同實施例。本文中所 教示之一系統之變體可包含：該測試流控制器經配置以產生經由該記憶體系統介面至該記憶體系統之該控制器之記憶體命令及控制由該記憶體系統處理記憶體命令之執行。針對經產生用於測試之一程式命令，該測試流控制器可經配置以回應於來自該分析器之該資料停止對該記憶體系統進行程式化，該資料包含判定程式化錯誤之數目已達到或超過所容許之一錯誤數目之一臨限值，該等程式化錯誤之數目基於由該分析器使用耦合至該匯流排之數個該等測試墊之即時監測，該匯流排將該控制器耦合至該記憶體系統之該一或多個記憶體裝置。該測試流控制器可經配置以基於由該分析器在該封裝平台之數個測試墊處監測之該記憶體系統之該等內部電壓之狀態控制該記憶體系統之測試流，各自測試墊在該封裝平台之數個測試墊處反映該記憶體系統之內部電壓。此系統可經構造以執行本文關於測試及/或除錯該系統耦合至其之記憶體系統所教示之各種功能以進行該各自測試及/或除錯。該系統之該記憶體系統測試儀可經由多個介面可移除地耦合至該記憶體系統。
在各項實施例中，一種系統可包含：一記憶體系統測試儀，其可包括一測試流控制器及一分析器。該測試流控制器經配置以產生經由一被管理NAND介面至一被管理NAND系統之測試信號。該測試流控制器可經配置以產生使用至該被管理NAND系統之被管理NAND系統介面至該被管理NAND系統之測試信號以耦合至該被管理NAND系統之一控制器，該被管理NAND系統具有藉由該被管理NAND系統之一NAND匯流排耦合至該被管理NAND系統之該控制器之一或多個NAND記憶體裝置。該分析器可耦合至該測試流控制器，其中該分析器經配置以耦合至該被管理NAND系統之一封裝平台之一組測試墊，其中該分析器可操作以將資料提 供至該測試流控制器以進行該被管理NAND系統之測試及/或除錯，其中該資料基於對該封裝平台之該組測試墊中之測試墊之即時監測。該分析器可經配置以使用至該等測試墊之NAND介面耦合至該被管理NAND系統之封裝平台之該等測試墊，其中該等測試墊耦合至該被管理NAND系統之該NAND匯流排，使得該分析器可操作以將資料提供至該測試流控制器以同時使用該被管理NAND介面及至該等測試墊之該NAND介面進行該記憶體系統之該測試及/或除錯。該測試流控制器及該分析器可一起整合於一場可程式化閘陣列系統中。
本文中所教示之此系統及其特徵之變體可包含可取決於此類系統之應用及/或實施系統之架構組合之數個不同實施例。本文中所教示之一系統之變體可包含：記憶體系統測試儀可操作以藉由根據由該測試流控制器產生用以執行該NAND操作之一命令量測與一NAND操作之執行相關聯之時間及使用耦合至該NAND匯流排之該組測試墊中之數個測試墊量測與在該被管理NAND系統之該NAND匯流排上之對應於該等命令該執行之信號相關聯之時間評估該被管理NAND系統之韌體，其中該被管理NAND系統耦合至該封裝平台，其中該NAND匯流排將該被管理NAND系統之該控制器耦合至該被管理NAND系統之一或多個NAND記憶體裝置。該記憶體系統測試儀可操作以根據監測該被管理NAND系統之一NAND匯流排在該被管理NAND系統之一NAND記憶體裝置上提供操作之測試覆蓋及/或量測該NAND記憶體裝置之損耗平衡以直接檢查該NAND記憶體裝置之狀態。
此一系統之變體可包含：該測試流控制器經配置以基於由該分析器在該組測試墊中之數個測試墊處監測之該NAND記憶體裝置及/ 或該被管理NAND系統之內部電壓之狀態控制該NAND記憶體裝置中之一NAND記憶體裝置及/或該被管理NAND系統之測試或除錯流，各自測試墊在該組測試墊中之數個測試墊處反映該NAND記憶體裝置及/或該被管理NAND系統之該等內部電壓。該分析器可經構造以可操作以將一NAND操作正在進行傳達至該測試流控制器且該測試流控制器可經構造以可操作以回應於接收該NAND操作正在進行之傳達在正在進行之該NAND操作期間進行一電力耗損測試。
此一系統之變體可包含：該分析器經構造為多個NAND分析器，其中各NAND分析器經配置以存取該被管理NAND系統之該NAND匯流排之多個NAND通道中之一個NAND通道，其中該一個NAND通道不同於由該多個NAND分析器中之其他NAND分析器存取之通道。由各NAND分析器進行之該存取可經由不同於由該其他NAND分析器使用之測試墊之該組測試墊中之測試墊配置，其中各NAND通道將一或多個NAND晶粒耦合至該被管理NAND系統之一控制器。
此一系統之變體可包含：該分析器經構造以包含根據監測耦合至該NAND匯流排之數個該等測試墊保持與NAND操作之命令相關聯之命令及位址之一日誌，其中該被管理NAND系統耦合至該封裝平台，其中該NAND匯流排將該被管理NAND系統之該控制器耦合至該被管理NAND系統之一或多個NAND記憶體裝置。該分析器連同該測試流控制器可經配置以使用該日誌進行除錯。
此一系統之變體可包含：該分析器使用該組測試墊中之測試墊，連同該測試流控制器可操作以產生在該被管理NAND系統之一NAND記憶體裝置中執行一操作之一命令、量測該被管理NAND系統中之 電流、使該電流與在該NAND記憶體裝置中正在進行之該操作相關及產生關於該NAND記憶體裝置之峰值電流及狀態之一統計。此一系統之變體可包含：該分析器連同該測試流控制器可操作以即時判定NAND頁程式或區塊擦除之一數目何時大於頁程式或區塊擦除之一臨限值，其中該分析器監測耦合至該NAND匯流排之該組測試墊中之測試墊，其中該NAND匯流排將該被管理NAND系統之該控制器耦合至該被管理NAND系統之一或多個NAND記憶體裝置。
此一系統之變體可包含：該分析器可操作以產生至該測試流控制器之一NAND操作正在進行之一傳達，且可包含：該測試流控制器可操作以回應於接收該NAND操作正在進行之該傳達在正在進行之該NAND操作期間進行NAND記憶體裝置電力管理及控制器電力管理之測試，其中該分析器經配置以監測該被管理NAND系統之內部電壓以連同該測試流控制器進行該測試。
此系統可經構造以執行本文中所教示之關於一被管理NAND系統之測試及/或除錯之各種功能，該系統耦合至該被管理NAND系統以進行各自測試及/或除錯。系統之記憶體系統測試儀可經由多個介面可移除地耦合至被管理NAND系統。
圖10係具有以記憶體系統測試儀1055之一實例系統1000之一實施例之特徵之一方塊圖。記憶體系統測試儀1055可包含測試及/或除錯一記憶體系統之一或多個測試流控制器1057及一或多個分析器1058。經受測試及/或除錯之記憶體系統係記憶體系統測試儀1055之一工件且為了便於論述而未展示，然此一記憶體系統可為系統1000之部分。記憶體系統可為(但不限於)一被管理NAND系統。記憶體系統測試儀1055可類似 於圖7之記憶體系統測試儀755、圖8之記憶體系統測試儀855、本文中所教示之其他記憶體系統測試儀或其等之組合般構造且可具有類似於圖7之記憶體系統測試儀755、圖8之記憶體系統測試儀855、本文中所教示之其他記憶體系統測試儀或其等之組合之功能性。記憶體系統測試儀1055或其他類似記憶體系統測試儀提供一分析器與一測試儀之一整合，其可提供進階測試特徵，諸如新測試條件、新效能量測及一有效低成本除錯能力。分析器可在一基於FPGA之系統中完全嵌入於測試儀，此可提供低成本。
系統1000亦可包含數個組件，諸如一或多個處理裝置1052、記憶體模組1054、通信單元1090、資料處理單元1082、電子設備1053、周邊裝置1059、顯示器單元1085、使用者介面1089及選擇裝置1087。取決於系統1000之架構及經設計功能，一或多個處理裝置1052可經實現為一或多個處理器，其中此類處理器可操作為一單一處理器或一處理器群組。處理器群組中之處理器可取決於一經指派功能獨立地操作。在控制系統1000之組件之操作執行與系統1000針對其設計之功能相關聯之方案時，一或多個處理裝置1052可引導將資料存取至一資料庫及自一資料庫存取資料。
系統1000可包含一或多個處理裝置1052、記憶體模組1054及通信單元1090，其經配置以操作為一處理器單元以控制記憶體系統測試儀1055之管理及對藉由記憶體系統測試儀1055進行測試及/或除錯之結果執行操作。例如，一或多個處理裝置1052、記憶體模組1054及通信單元1090可經配置以將該等結果提供至顯示器單元1085、記憶體模組1054及/或經由通信單元1090將該等結果提供至系統1000外部之系統。取決於應用，通信單元1090可使用有線通信技術與無線技術之組合。
記憶體模組1054可包含具有資訊及其他資料之一資料庫使得系統1000可對資料操作以執行系統1000之功能。處理處理單元1082可分佈於包含記憶體模組1054及/或電子設備1053之系統1000之組件之中。
系統1000亦可包含一匯流排1080，其中匯流排1080在系統1000之組件之中提供導電性。匯流排1080可包含一位址匯流排、一資料匯流排及一控制匯流排，其中各者可獨立地進行組態。匯流排1080可使用容許系統1000之組件之分佈之數個不同通信媒體來實現。匯流排1080之使用可由一或多個處理裝置1052調節。匯流排1080可操作為一通信網路之部分以傳輸及接收包含資料信號及命令及控制信號之信號。
在各項實施例中，周邊裝置1059可包含將電壓及/或電流輸入提供至記憶體系統測試儀1055之驅動器、額外儲存記憶體及/或可連同一或多個處理裝置1052及/或記憶體模組1054操作之其他控制裝置。顯示器單元1085可經配置具有一螢幕顯示器，其可結合記憶體模組1054中儲存之指令用於實施使用者介面1089以管理記憶體系統測試儀1055及/或分佈於系統1000內之組件之操作。此一使用者介面可連同通信單元1090及匯流排1080操作。顯示器單元1085可包含一視訊螢幕或其他結構以在視覺上投射資料/資訊及影像。系統1000可包含數個選擇裝置1087，其等可與使用者介面1089一起操作以提供使用者輸入以操作資料處理單元1082或其等效物。選擇裝置1087可包含一觸控螢幕或一選擇裝置，其可與使用者介面1089一起操作以提供使用者輸入以操作信號處理單元1082或系統1000之其他組件。
下文係根據本文中之教示之系統及方法之實例實施例。
具有一記憶體系統測試儀1之一實例系統1可包含：記憶體 系統測試儀，其包括：一測試流控制器，其經配置以產生使用至一記憶體系統之一記憶體系統介面至該記憶體系統之測試信號以耦合至該記憶體系統之一控制器，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；及一分析器，其耦合至該測試流控制器，其中該分析器經配置以使用至該記憶體系統之一封裝平台之測試墊之一介面耦合至該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，使得該分析器可操作以將資料提供至該測試流控制器以同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，該資料基於對該封裝平台之該等測試墊之即時監測。
具有一記憶體系統測試儀之一實例系統2可包含具有一記憶體系統測試儀之實例系統1之特徵且可包含：該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
具有一記憶體系統測試儀之一實例系統3可包含具有一記憶體系統測試儀之前述實例系統之任一者之特徵且可包含：該測試流控制器經配置以基於由該分析器在該封裝平台之數個測試墊處監測之該記憶體系統之內部電壓之狀態控制該記憶體系統之測試流，各自測試墊在該封裝平台之數個測試墊處反映該記憶體系統之該等內部電壓。
具有一記憶體系統測試儀之一實例系統4可包含具有一記憶體系統測試儀之前述實例系統之任一者之特徵且可包含：該測試流控制器經配置以產生經由該記憶體系統介面至該記憶體系統之該控制器之記憶體命令及控制由該記憶體系統處理記憶體命令之執行。
具有一記憶體系統測試儀之一實例系統5可包含具有一記憶體系統測試儀之前述實例系統之任一者之特徵且可包含：針對經產生用 於測試之一程式命令，該測試流控制器經配置以回應於來自該分析器之資料停止對該記憶體系統進行程式化，該資料包含判定程式化錯誤之數目已達到或超過所容許之一錯誤數目之一臨限值，該等程式化錯誤之數目基於由該分析器使用數個該等測試墊即時監測將該控制器耦合至該記憶體系統之該一或多個記憶體裝置之該匯流排。
具有一記憶體系統測試儀之一實例系統6可包含具有一記憶體系統測試儀之前述實例系統之任一者之特徵且可包含：該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等測試墊之該介面係一NAND介面。
具有一記憶體系統測試儀之一實例系統7可包含實例系統6之特徵且可包含：該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
具有一記憶體系統測試儀之一實例系統8可包含具有一記憶體系統測試儀之前述實例系統6及7之任一者之特徵且可包含：該測試流控制器經配置以基於由該分析器在該組測試墊中之數個測試墊處監測之該NAND記憶體系統及/或該被管理NAND系統之內部電壓之狀態控制該被管理NAND系統之一NAND記憶體裝置及/或該被管理NAND系統之測試或除錯流，該等各自測試墊在該組測試墊中之數個測試墊處反映該NAND記憶體裝置及/或該被管理NAND系統之該等內部電壓。
具有一記憶體系統測試儀之一實例系統9可包含具有一記憶體系統測試儀之前述實例系統6至8之任一者之特徵且可包含：該分析器可操作以將一NAND操作正在進行傳達至該測試流控制器，且該測試流控 制器可操作以回應於接收該NAND操作正在進行之傳達在正在進行之該NAND操作期間進行一電力耗損測試。
具有一記憶體系統測試儀之一實例系統10可包含具有一記憶體系統測試儀之前述實例系統6至9之任一者之特徵且可包含：該記憶體系統測試儀可操作以藉由根據由測試流控制器產生用以執行該NAND操作之一命令量測與一NAND操作之執行相關聯之時間，及使用耦合至該NAND匯流排之該組測試墊中之數個測試墊量測與在該被管理NAND系統之該NAND匯流排上之對應於該等命令之執行之信號相關聯之時間評估該被管理NAND系統之韌體，其中該被管理NAND系統耦合至該封裝平台。
具有一記憶體系統測試儀之一實例系統11可包含具有一記憶體系統測試儀之前述實例系統6至10之任一者之特徵且可包含：該記憶體系統測試儀可操作以根據監測該被管理NAND系統之一NAND匯流排在該被管理NAND系統之一NAND記憶體裝置上提供操作之測試覆蓋及/或量測該NAND記憶體裝置之損耗平衡以直接檢查該NAND記憶體裝置之狀態。
具有一記憶體系統測試儀之一實例系統12可包含具有一記憶體系統測試儀之前述實例系統6至11之任一者之特徵且可包含：該分析器經構造為多個NAND分析器，其中各NAND分析器經配置以存取該被管理NAND系統之該NAND匯流排之多個NAND通道中之一個NAND通道，該一個NAND通道不同於由該多個NAND分析器中之其他NAND分析器存取之通道，由各NAND分析器進行之該存取經由不同於由該等其他NAND分析器使用之測試墊之該組測試墊中之測試墊配置，其中各NAND通道將一或多個NAND晶粒耦合至該被管理NAND系統之該控制器。
具有一記憶體系統測試儀之一實例系統13可包含具有一記憶體系統測試儀之前述實例系統6至12之任一者之特徵且可包含：該分析器包含根據監測耦合至一NAND匯流排之數個該等測試墊保持與NAND操作之命令相關聯之命令及位址之一日誌，其中該被管理NAND系統耦合至該封裝平台。
具有一記憶體系統測試儀之一實例系統14可包含具有一記憶體系統測試儀之前述實例系統6至13之任一者之特徵且可包含：該分析器連同該測試流控制器可操作以使用該日誌進行除錯。
具有一記憶體系統測試儀之一實例系統15可包含具有一記憶體系統測試儀之前述實例系統6至14之任一者之特徵且可包含：該分析器使用該組測試墊中之測試墊連同該測試流控制器可操作以產生在該被管理NAND系統之一NAND記憶體裝置中執行一操作之一命令、量測該被管理NAND系統中之電流、使該電流與該NAND記憶體裝置中正在進行之該操作相關及產生關於該NAND記憶體裝置之峰值電流及狀態之一統計。
具有一記憶體系統測試儀之一實例系統16可包含具有一記憶體系統測試儀之前述實例系統6至15之任一者之特徵且可包含：該分析器根據藉由使用耦合至該NAND匯流排之該組測試墊中之測試墊之監測且連同該測試流控制器可操作以即時判定NAND頁程式或區塊擦除之一數目何時大於頁程式或區塊擦除之一臨限值。
具有一記憶體系統測試儀之一實例系統17可包含具有一記憶體系統測試儀6至16之前述實例系統之任一者之特徵且可包含：該分析器可操作以產生至該測試流控制器之一NAND操作正在進行之一傳達，且該測試流控制器可操作以回應於接收該NAND操作正在進行之該傳達在正 在進行之該NAND操作期間進行NAND及控制器電力管理之測試，其中該分析器經配置以監測該被管理NAND系統之內部電壓以連同該測試流控制器進行該測試。
一實例處理器實施之方法1可包括：產生使用耦合至一記憶體系統之一控制器之一記憶體系統介面自一測試流控制器至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；使用經由至該等測試墊之一介面耦合至一封裝平台之測試墊之一分析器監測該記憶體系統之該封裝平台之該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排且其中該分析器耦合至作為一記憶體系統測試儀之部分之該測試流控制器；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，該資料包含基於該資料控制該等測試信號之該流。
一實例處理器實施之方法2可包含實例方法1之特徵且可包含：該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
一實例處理器實施之方法3可包含前述實例方法之任一者之特徵且可包含：該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等測試墊之該介面係一NAND介面。
一實例處理器實施之方法4可包含前述實例方法之任一者之特徵且可包含：控制該等測試信號之該流包含基於由該分析器在該封裝 平台之該等測試墊之數個測試墊處監測之該一或多個NAND記憶體裝置及/或該被管理NAND系統之內部電壓之狀態控制該流，該等各自測試墊在該封裝平台之該等測試墊之數個測試墊處反映該NAND記憶體裝置及/或該被管理NAND系統之該等內部電壓。
一實例處理器實施之方法5可包含前述實例方法之任一者之特徵且可包含：產生自該分析器至該測試流控制器之一NAND操作正在進行之一傳達；及回應於該測試流控制器接收該NAND操作正在進行之該傳達在正在進行之該NAND操作期間自該測試流控制器進行一電力耗損測試。
一實例處理器實施之方法6可包含前述實例方法之任一者之特徵且可包含：根據量測由該測試流控制器產生用以執行該NAND操作之一命令量測與一NAND操作之執行相關聯之時間；使用該分析器量測與在該被管理NAND系統之該NAND匯流排上之對應於該等命令之執行之信號相關聯之時間，該分析器監測耦合至該NAND匯流排之該封裝平台之該等測試墊中之數個測試墊，其中該被管理NAND系統耦合至該封裝平台；及使用與由該測試流控制器執行該NAND操作相關聯之該經量測之時間及與由該分析器監測之該被管理NAND系統之該NAND匯流排上之信號相關聯之該經量測之時間評估該被管理NAND系統之韌體。
一實例處理器實施之方法7可包含前述實例方法之任一者之特徵且可包含：執行與具有一記憶體系統測試儀之實例系統1至5及具有一記憶體系統測試儀之實例系統6至17之任何特徵相關聯之功能。
一種儲存指令之一實例機器可讀儲存裝置1，該等指令在由一或多個處理器執行時致使一機器執行以下操作：由該機器之一測試流 控制器產生使用耦合至一記憶體系統之一控制器之一記憶體系統介面至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；當該分析器經由至一封裝平台之測試墊之一介面耦合至該等測試墊時，由該機器之一分析器監測該記憶體系統之該封裝平台之該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，其中該分析器耦合至作為一記憶體系統測試儀之部分之該測試流控制器；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，包含基於該資料控制該等測試信號之該流。
一實例機器可讀儲存裝置2可包含實例機器可讀儲存裝置1之特徵且可包含：該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等測試墊之該介面係一NAND介面。
一實例機器可讀儲存裝置3可包含前述實例機器可讀儲存裝置之任一者之特徵且可包含：藉由監測耦合至該NAND匯流排之該封裝平台之該等測試墊中之測試墊連同由該測試流控制器控制至該被管理NAND系統之命令之流即時判定NAND頁程式或區塊擦除之一發生數目大於頁程式或區塊擦除之一臨限值。
一實例機器可讀儲存裝置4可包含前述實例機器可讀儲存裝置之任一者之特徵且可包含：維護根據監測耦合至該NAND匯流排之數 個該等測試墊含有與NAND操作之該等命令相關聯之命令及位址之一日誌，其中被管理NAND系統耦合至該封裝平台；及由該分析器連同該測試流控制器藉由使用該日誌中之資料執行除錯。
一實例機器可讀儲存裝置5可包含前述機器可讀儲存裝置之任一者之特徵且可包含：執行實例處理器實施之方法1至7之任何特徵之操作之指令、執行與具有一記憶體系統測試儀之實例系統1至5及具有一記憶體系統測試儀之實例系統6至17中之任何特徵相關聯之功能之指令。
儘管本文中已繪示及描述特定實施例，然一般技術人員應瞭解，經計算以達成相同目的之任一配置可替代展示之特定實施例。各項實施例使用本文中描述之實施例之排列及/或組合。應理解，上文描述意欲係繪示性的且非限制性的，且本文中使用之片語或術語係用於描述之目的。
700:系統
755:記憶體系統測試儀
757:測試流控制器
758:分析器
760:記憶體系統
762:記憶體裝置
765:處理裝置
767:記憶體匯流排
769:封裝平台
770:介面(I/F)
772:測試墊
773:I/F
774:測試墊
776:I/F

Claims (27)

  1. 一種記憶體系統測試儀，其包括：連接，其耦接至一記憶體系統介面以測試一記憶體系統，該記憶體系統測試儀物理上不同於受測試之該記憶體系統，且該記憶體系統介面可自該記憶體系統拆卸(detachable)；一測試流控制器，其經配置使用外部耦接至該記憶體系統之該記憶體系統介面以產生至該記憶體系統之測試信號以耦合至該記憶體系統之一控制器，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；及一分析器，其耦合至該測試流控制器，其中該分析器經配置以使用至該記憶體系統之一封裝平台之測試墊之一介面耦合至該等測試墊，其中該等測試墊耦合至該記憶體系統之該匯流排，使得該分析器可操作以將資料提供至該測試流控制器以同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試及/或除錯，該資料基於對該封裝平台之該等測試墊之即時監測。
  2. 如請求項1之記憶體系統測試儀，其中該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
  3. 如請求項1之記憶體系統測試儀，其中該測試流控制器經配置以基於由該分析器在該封裝平台之數個該等外部測試墊處監測之該記憶體系統之內部電壓之狀態控制該記憶體系統之測試流，各自外部測試墊在該封裝平 台之數個測試墊處反映該記憶體系統之該等內部電壓。
  4. 如請求項1之記憶體系統測試儀，其中該測試流控制器經配置以產生經由該記憶體系統介面至該記憶體系統之該控制器之記憶體命令及控制由該記憶體系統處理記憶體命令之執行。
  5. 如請求項4之記憶體系統測試儀，其中針對經產生用於測試之一程式命令，該測試流控制器經配置以回應於來自該分析器之該資料停止對該記憶體系統進行程式化，該資料包含判定程式化錯誤之數目已達到或超過所容許之錯誤數目之一臨限值，該程式化錯誤之數目基於由該分析器使用數個該等外部測試墊即時監測將該控制器耦合至該記憶體系統之該一或多個記憶體裝置之該匯流排。
  6. 如請求項1之記憶體系統測試儀，其中該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等外部測試墊之該介面係一NAND介面。
  7. 如請求項6之記憶體系統測試儀，其中該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
  8. 如請求項6之記憶體系統測試儀，其中該測試流控制器經配置以基於由該分析器在該組測試墊中之數個測試墊處監測之該NAND記憶體裝置及 /或該被管理NAND系統之內部電壓之狀態控制該被管理NAND系統之一NAND記憶體裝置及/或該被管理NAND系統之測試流，該等各自外部測試墊在該組測試墊中之數個該等外部測試墊處反映該NAND記憶體裝置及/或該被管理NAND系統之該等內部電壓。
  9. 如請求項6之記憶體系統測試儀，其中該分析器可操作以將一NAND操作正在進行傳達至該測試流控制器，且該測試流控制器可操作以回應於接收該NAND操作正在進行之傳達在正在進行之該NAND操作期間進行一電力耗損測試。
  10. 如請求項6之記憶體系統測試儀，其中該記憶體系統測試儀可操作以藉由根據由該測試流控制器產生用以執行該NAND操作之一命令量測與一NAND操作之執行相關聯之時間及使用耦合至該NAND匯流排之該組測試墊中之數個該等外部測試墊量測與在該NAND匯流排上之與對應於該命令之該執行之信號相關聯之時間評估該被管理NAND系統之韌體，其中該被管理NAND系統耦合至該封裝平台。
  11. 如請求項6之記憶體系統測試儀，其中該記憶體系統測試儀可操作以根據監測該被管理NAND系統之該NAND匯流排在該被管理NAND系統之一NAND記憶體裝置上提供操作之測試覆蓋及/或量測該NAND記憶體裝置之損耗平衡以直接檢查該NAND記憶體裝置之狀態。
  12. 如請求項6之記憶體系統測試儀，其中該分析器經構造為多個NAND 分析器，其中各NAND分析器經配置以存取該被管理NAND系統之該NAND匯流排之多個NAND通道中之一個NAND通道，該一個NAND通道不同於由該多個NAND分析器中之其他NAND分析器存取之通道，由各NAND分析器進行之該存取經由不同於由該等其他NAND分析器使用之測試墊之該組該等外部測試墊中之測試墊配置，其中各NAND通道將一或多個NAND晶粒耦合至該被管理NAND系統之該控制器。
  13. 如請求項6之記憶體系統測試儀，其中該分析器包含根據監測耦合至該NAND匯流排之數個該等外部測試墊保持與NAND操作之命令相關聯之命令及位址之一日誌，其中該被管理NAND系統耦合至該封裝平台。
  14. 如請求項13之記憶體系統測試儀，其中該分析器連同該測試流控制器可操作以使用該日誌進行除錯。
  15. 如請求項6之記憶體系統測試儀，其中該分析器使用該組測試墊中之所選擇之外部測試墊連同該測試流控制器可操作以產生在該被管理NAND系統之一NAND記憶體裝置中執行一操作之一命令、量測該被管理NAND系統中之電流、使該電流與在該NAND記憶體裝置中正在進行之該操作相關及產生關於該NAND記憶體裝置之峰值電流及狀態之一統計。
  16. 如請求項6之記憶體系統測試儀，其中該分析器根據藉由使用耦合至該NAND匯流排之該等外部測試墊中之所選擇之外部測試墊之監測且連同該測試流控制器可操作以即時地判定NAND頁程式或區塊擦除之數目何時 大於頁程式或區塊擦除之一臨限值。
  17. 如請求項6之記憶體系統測試儀，其中該分析器可操作以產生至該測試流控制器之一NAND操作正在進行之一傳達，且該測試流控制器可操作以回應於接收該NAND操作正在進行之該傳達在正在進行之該NAND操作期間進行NAND及控制器電力管理之測試，其中該分析器經配置以監測該被管理NAND系統之內部電壓以連同該測試流控制器進行該測試。
  18. 一種處理器實施之方法，其包括：使用一記憶體系統測試儀測試一記憶體系統，該記憶體系統測試儀物理上不同於受測試之該記憶體系統且具有連接，該等連接耦接至一記憶體系統介面以測試該記憶體系統，該記憶體系統介面可自該記憶體系統拆卸，該記憶體系統測試儀具有一測試流控制器及一分析器，該測試包括：使用外部耦接至該記憶體系統之該記憶體系統介面以耦接至該記憶體系統之一控制器以產生自該測試流控制器至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記憶體系統之該控制器之一或多個記憶體裝置；使用經由至多個外部測試墊之一介面耦合至一封裝平台之該等外部測試墊之該分析器監測該記憶體系統之該封裝平台之該等外部測試墊，其中該等外部測試墊耦合至該記憶體系統之該匯流排且其中該分析器耦合至作為一記憶體系統測試儀之部分之該測試流控制器，其中至該等外部測試墊之該介面與該記憶體系統介面分離；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平 台之該等外部測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等外部測試墊之該介面進行該記憶體系統之該測試，包含基於該資料控制該等測試信號之該流。
  19. 如請求項18之處理器實施之方法，其中該測試流控制器及該分析器一起整合於一場可程式化閘陣列系統中。
  20. 如請求項18之處理器實施之方法，其中該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等外部測試墊之該介面係一NAND介面。
  21. 如請求項20之處理器實施之方法，其中控制該等測試信號之該流包含基於由該分析器在該封裝平台之該等測試墊之數個測試墊處監測之該一或多個NAND記憶體裝置及/或該被管理NAND系統之內部電壓之狀態控制該流，該等各自外部測試墊在該封裝平台之數個該等外部測試墊處反映該NAND記憶體裝置及/或該被管理NAND系統之該等內部電壓。
  22. 如請求項20之處理器實施之方法，其中該處理器實施之方法包含：產生自該分析器至該測試流控制器之一NAND操作正在進行之一傳達；及回應於該測試流控制器接收該NAND操作正在進行之該傳達在正在 進行之該NAND操作期間自該測試流控制器進行一電力耗損測試。
  23. 如請求項20之處理器實施之方法，其中該處理器實施之方法包含：根據由該測試流控制器產生用以執行該NAND操作之一命令量測與一NAND操作之執行相關聯之時間；使用該分析器量測與在該被管理NAND系統之該NAND匯流排上之對應於該命令之該執行之信號相關聯之時間，該分析器監測耦合至該NAND匯流排之該封裝平台之該等測試墊中之數個測試墊，其中該被管理NAND系統耦合至該封裝平台；及使用該經量測之與由該測試流控制器執行該NAND操作相關聯之時間及該經量測之與由該分析器監測之該被管理NAND系統之該NAND匯流排上之信號相關聯之時間評估該被管理NAND系統之韌體。
  24. 一種儲存指令之機器可讀儲存裝置，該等指令在由一或多個處理器執行時致使一機器執行操作以：使用一記憶體系統測試儀以測試一記憶體系統，該記憶體系統測試儀物理上不同於受測試之該記憶體系統且具有連接，該等連接耦接至一記憶體系統介面以測試該記憶體系統，該記憶體系統介面可自該記憶體系統拆卸，該記憶體系統測試儀具有一測試流控制器及一分析器，該測試包括操作以：由該機器之該測試流控制器使用外部耦接至該記憶體系統之該記憶體系統介面以耦接至該記憶體系統之一控制器以產生至該記憶體系統之一測試信號流，該記憶體系統具有藉由該記憶體系統之一匯流排耦合至該記 憶體系統之該控制器之一或多個記憶體裝置；當該分析器經由至一封裝平台之外部測試墊之一介面耦合至該等外部測試墊時，由該機器之該分析器監測該記憶體系統之該封裝平台之該等外部測試墊，其中該等外部測試墊耦合至該記憶體系統之該匯流排，其中該分析器耦合至作為該記憶體系統測試儀之部分之該測試流控制器，其中至該等外部測試墊之該介面與該記憶體系統介面分離；將資料自該分析器提供至該測試流控制器，該資料基於對該封裝平台之該等外部測試墊之即時監測；及由該測試流控制器使用該資料同時使用該記憶體系統介面及至該等測試墊之該介面進行該記憶體系統之測試，包含基於該資料控制該等測試信號之該流。
  25. 如請求項24之機器可讀儲存裝置，其中該記憶體系統係一被管理NAND系統，該一或多個記憶體裝置係一或多個NAND記憶體裝置，該匯流排係一NAND匯流排，該記憶體系統介面係一被管理NAND介面，且至該等外部測試墊之該介面係一NAND介面。
  26. 如請求項25之機器可讀儲存裝置，其中該等操作包含藉由監測耦合至該NAND匯流排之該封裝平台之該等外部測試墊中之所選擇之外部測試墊連同由該測試流控制器控制至該被管理NAND系統之命令之一流即時地判定NAND頁程式或區塊擦除之一發生數目大於頁程式或區塊擦除之一臨限值。
  27. 如請求項25之機器可讀儲存裝置，其中該等操作包含：維護根據監測耦合至該NAND匯流排之數個該等外部測試墊含有與NAND操作之該命令相關聯之命令及位址之一日誌，其中被管理NAND系統耦合至該封裝平台；及由該分析器連同該測試流控制器藉由使用該日誌中之資料執行除錯。
TW109114442A 2019-06-26 2020-04-30 使用測試墊即時監測之記憶體系統測試儀 TWI749539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/453,745 US11211136B2 (en) 2019-06-26 2019-06-26 Memory system tester using test pad real time monitoring
US16/453,745 2019-06-26

Publications (2)

Publication Number Publication Date
TW202101469A TW202101469A (zh) 2021-01-01
TWI749539B true TWI749539B (zh) 2021-12-11

Family

ID=73891813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114442A TWI749539B (zh) 2019-06-26 2020-04-30 使用測試墊即時監測之記憶體系統測試儀

Country Status (4)

Country Link
US (2) US11211136B2 (zh)
KR (1) KR102341719B1 (zh)
CN (1) CN112151105B (zh)
TW (1) TWI749539B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211136B2 (en) 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring
US11495317B2 (en) 2019-06-26 2022-11-08 Micron Technology, Inc. Managed-NAND real time analyzer and method
KR20220039282A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
CN113271305B (zh) * 2021-05-17 2022-04-22 新华三信息安全技术有限公司 一种攻击检测方法、装置及网站应用级入侵防护系统waf
KR102563047B1 (ko) * 2021-09-14 2023-08-04 테크위드유 주식회사 효율적 채널 제어를 지원하는 프로브카드 용 pmic와 신호용 스위치 ｉｃ
CN114089164A (zh) * 2021-11-23 2022-02-25 东莞记忆存储科技有限公司 配重可调节的gpu卡测试治具及配重调节方法
WO2024040506A1 (en) * 2022-08-25 2024-02-29 Micron Technology, Inc. Memory chip test pad access management to facilitate data security
US20240118964A1 (en) * 2022-10-05 2024-04-11 Nanya Technology Corporation Fault analysis device and fault analysis method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131604A1 (en) * 2000-11-08 2002-09-19 Amine Gilbert A. System and method for measuring and enhancing the quality of voice communication over packet-based networks
US9356966B2 (en) * 2013-03-14 2016-05-31 Tata Consultancy Services Limited System and method to provide management of test data at various lifecycle stages
WO2016193906A1 (en) * 2015-05-31 2016-12-08 Wix.Com Ltd System and method for capability packages offering based on analysis of edited websites and their use
US20170004063A1 (en) * 2015-06-30 2017-01-05 Freescale Semiconductor, Inc. Flash memory controller, data processing system with flash memory controller and method of operating a flash memory controller
US20190066815A1 (en) * 2017-08-29 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring performance of memory array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866444B2 (ja) 1998-04-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 半導体装置及びその内部信号モニタ方法
US6473871B1 (en) * 1999-08-31 2002-10-29 Sun Microsystems, Inc. Method and apparatus for HASS testing of busses under programmable control
US7155637B2 (en) * 2003-01-31 2006-12-26 Texas Instruments Incorporated Method and apparatus for testing embedded memory on devices with multiple processor cores
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
JP4826116B2 (ja) * 2005-03-25 2011-11-30 富士通株式会社 Ｒａｍ試験装置及び試験方法
US7308624B2 (en) * 2005-04-28 2007-12-11 Infineon Technologies North America Corp. Voltage monitoring test mode and test adapter
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
KR20080026725A (ko) 2006-09-21 2008-03-26 주식회사 하이닉스반도체 반도체 메모리 장치의 내부신호 모니터장치 및 모니터방법
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US8412880B2 (en) * 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8880779B2 (en) 2011-08-05 2014-11-04 Apple Inc. Debugging a memory subsystem
WO2013069022A1 (en) 2011-11-13 2013-05-16 Aharon Liberson A method and apparatus for foot amendment
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US20150187410A1 (en) 2013-12-28 2015-07-02 Christopher J Nelson Testing a wide functional interface of a device integrated on an sip without dedicated test pins
US9330792B2 (en) * 2014-02-26 2016-05-03 Advantest Corporation Testing memory devices with distributed processing operations
TWI536166B (zh) * 2015-01-27 2016-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置
US20170110204A1 (en) * 2015-10-16 2017-04-20 Qualcomm Incorporated Enhanced memory built-in self-test architecture for de-featured memories
CN105469831B (zh) * 2015-11-24 2019-01-18 英业达科技有限公司 存储器模块的测试方法
KR20180006229A (ko) 2016-07-08 2018-01-17 삼성전자주식회사 스택 구조의 반도체 메모리 패키지, 메모리 장치 및 반도체 메모리 시스템
CN108877863B (zh) * 2017-05-16 2020-08-04 华邦电子股份有限公司 快闪存储器存储装置及其操作方法
US10096380B1 (en) * 2017-08-31 2018-10-09 Micron Technology, Inc. Erase page check
US10430117B2 (en) 2017-10-23 2019-10-01 Micron Technology, Inc. Host accelerated operations in managed NAND devices
US10971199B2 (en) 2019-06-20 2021-04-06 Sandisk Technologies Llc Microcontroller for non-volatile memory with combinational logic
US11495317B2 (en) 2019-06-26 2022-11-08 Micron Technology, Inc. Managed-NAND real time analyzer and method
US11211136B2 (en) 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131604A1 (en) * 2000-11-08 2002-09-19 Amine Gilbert A. System and method for measuring and enhancing the quality of voice communication over packet-based networks
US9356966B2 (en) * 2013-03-14 2016-05-31 Tata Consultancy Services Limited System and method to provide management of test data at various lifecycle stages
WO2016193906A1 (en) * 2015-05-31 2016-12-08 Wix.Com Ltd System and method for capability packages offering based on analysis of edited websites and their use
US20170004063A1 (en) * 2015-06-30 2017-01-05 Freescale Semiconductor, Inc. Flash memory controller, data processing system with flash memory controller and method of operating a flash memory controller
US20190066815A1 (en) * 2017-08-29 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring performance of memory array

Also Published As

Publication number Publication date
US11763908B2 (en) 2023-09-19
KR102341719B1 (ko) 2021-12-22
US20200411129A1 (en) 2020-12-31
CN112151105A (zh) 2020-12-29
TW202101469A (zh) 2021-01-01
US20220101938A1 (en) 2022-03-31
CN112151105B (zh) 2024-06-14
KR20210002340A (ko) 2021-01-07
US11211136B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
TWI749539B (zh) 使用測試墊即時監測之記憶體系統測試儀
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
US10573357B2 (en) Optimized scan interval
CN112400206B (zh) 温度敏感性nand编程
CN112470222B (zh) 存储器装置中的可调整电压降检测阈值
CN110660441A (zh) 存储器装置中多个块的擦除
CN109697028B (zh) 操作存储器装置的方法、存储器装置及电子系统
CN111133410B (zh) 快闪存储器及其管理方法
KR20200100167A (ko) 정정 불가능 ecc
US11914490B2 (en) Reactive read based on metrics to screen defect prone memory blocks
US20180129559A1 (en) Semiconductor memory device, controller, and operating methods thereof
US10957418B1 (en) Interconnect system
KR20180051341A (ko) 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법