TWI746739B - 用以處理一基板之方法及設備及對應之顯示元件 - Google Patents

用以處理一基板之方法及設備及對應之顯示元件 Download PDF

Info

Publication number
TWI746739B
TWI746739B TW106144468A TW106144468A TWI746739B TW I746739 B TWI746739 B TW I746739B TW 106144468 A TW106144468 A TW 106144468A TW 106144468 A TW106144468 A TW 106144468A TW I746739 B TWI746739 B TW I746739B
Authority
TW
Taiwan
Prior art keywords
substrate
front side
processing
conductive
back side
Prior art date
Application number
TW106144468A
Other languages
English (en)
Other versions
TW201837988A (zh
Inventor
博海德 穆勒
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201837988A publication Critical patent/TW201837988A/zh
Application granted granted Critical
Publication of TWI746739B publication Critical patent/TWI746739B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

根據本揭露之一方面,說明用以處理一基板(10)之一種方法及一種設備。基板舉例為一顯示元件。基板具有一電性絕緣背側(12)及一前側(14),前側相反於電性絕緣背側。方法包括:塗佈電性絕緣背側(12)而具有一導電層(20),以提供一導電背側(22);連接導電背側於地(25)或一參考電位;以及處理基板,特別是處理前側及/或形成於前側上之一或多個電子裝置(32)。再者,說明一種用以處理一基板之設備。根據其他方面,說明一種顯示元件。顯示元件包括一基板(10)。基板具有一電性絕緣背側,電性絕緣背側塗佈有一導電層(20)。

Description

用以處理一基板之方法及設備及對應之顯示元件
本揭露之數個實施例是有關於基板之處理,特別是用於顯示元件之製造的基板之處理。本揭露之數個實施例特別是有關於數種用於基板之處理之方法及設備。基板具有形成於基板之一前側上之一或多個電子裝置。再者,提出一種根據此處所述之方法製造之顯示元件。
目前的趨勢係在基板上增加製造電子及特別是光電裝置之數量,以舉例為提供顯示器、電路板及/或太陽能電池。特別是,對於例如是平面螢幕之平面顯示元件之需求係增加。針對液晶顯示器(liquid crystal displays,LCD)及其他顯示元件之標準規格係增加。控制元件係在液晶顯示器或其他顯示元件中使用,控制元件舉例為薄膜電晶體(thin film transistors,TFTs)。再者,增加顯示器之解析度係致使結構尺寸(臨界尺寸(critical dimensions))減少及層厚度減少,而提高導致該些顯示裝置之缺陷的靜電放電(ESD)之敏感性。此些顯示元件一般具有配置成矩陣之像素,其中像素各提供功能性之電子裝置。再者,在其他領 中亦增加形成於基板上之電子裝置之數量。此些電子裝置舉例為包括薄膜電晶體、晶片之連接網路、電晶體、發射器陣列之電子發射器、用於顯示器之像素之電極、及/或可特別是藉由以數個元件(舉例為多於100,000到多達數個1,000,000)存在來自我區分之其他裝置。各元件可為電性可控的。
針對舉例為消費電子裝置之在基板上製造電子裝置之領域中的薄膜沈積來說,在基板上之電子裝置之測試係為一般將進行之工作。為了取得舉例為顯示元件之良好的影像品質,僅允許數百萬像素之其中一些故障。為了確保具成本效益的生產,提供高容量(high-capacity)之原位測試方法係因而有利的。
平板顯示器之基板可以玻璃或另一絕緣材料製成。在處置及處理基板期間,可能聚積於基板之表面上的電荷可能致使基板之電極化。此可能在處置及處理基板期間增加因靜電放電(electrostatic discharge,ESD)導致之損害之風險。因此,保護基板不受到可能由ESD導致之損害會為有利的。
有鑑於上述,一種處理一基板之方法、一種用以處理一基板之設備及一種包括一基板之顯示元件係提供。
於本揭露之一方面,提出一種處理一基板之方法,其中基板具有一電性絕緣背側及一前側,前側相反於電性絕緣背側。此方法包括塗佈電性絕緣背側而具有一導電層,以提供一導電背側;連接導電背側於地或一參考電位;以及處理基板。
基板之處理可包括前側之處理及/或形成於前側上之一或多個電子裝置之處理。
根據其他方面,提出一種用以處理一基板之設備,其中基板具有一電性絕緣背側及一前側,前側相反於電性絕緣背側。設備包括一第一塗佈器,用以塗佈電性絕緣背側而具有一導電層,以提供一導電背側;一基板支撐件,裝配以用於支撐基板及用以連接導電背側於地或連接於一參考電位;以及一處理裝置,裝配以用於處理前側及/或處理形成於前側上之一或多個電子裝置。
根據再另一方面,提出一種顯示元件,特別是一種根據此處所述任一方法處理之顯示元件。顯示元件包括一基板,基板具有一電性絕緣背側及一前側,前側相反於電性絕緣背側,其中一或多個電子裝置係形成於前側上,特別是數個薄膜電晶體及/或數個顯示畫素係形成於前側上,其中電性絕緣背側係塗佈有一導電層,以提供基板之一導電背側。
本揭露之其他方面、優點、及特徵係透過附屬申請專利範圍、說明、及所附圖式更為清楚。為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
10、500:基板
12:電性絕緣背側
14:前側
20:導電層
22:導電背側
25:地
27:高電阻連接件
30:處理
32:電子裝置
42:探測器
50:基板支撐件
52:導電支撐表面
60:電離器
100:設備
101:箭頭
110:第一塗佈器
120:處理裝置
140:移除裝置
710-770:方塊
為了使本揭露的上述特徵可詳細地瞭解,簡要摘錄於上之本揭露之更特有之說明可參照數個實施例。所附之圖式係 有關於本揭露之數個實施例且係說明於下文中。典型實施例係繪示於圖式中且於下方說明中詳細闡述。
第1圖繪示根據此處所述一些實施例之處理基板之方法之數個階段之示意圖;第2圖繪示根據此處所述一些實施例之處理基板之方法之數個階段之示意圖;第3圖繪示根據此處所述一些實施例之處理基板之方法之數個階段之示意圖;第4圖繪示比較例子之處理基板之方法之數個階段之示意圖;第5圖繪示根據此處所述一些實施例之處理基板之方法之選擇的其他階段之示意圖;第6圖繪示根據此處所述一些實施例之用於處理基板之設備之示意圖;以及第7圖繪示根據此處所述實施例之處理基板之方法之流程圖。
詳細的參照將以數種實施例來達成,數種實施例的一或多個例子係繪示於各圖式中。各例子係藉由說明的方式提供且不意味為一限制。舉例來說,所說明或敘述而做為一實施例之部份之特徵可用於任何其他實施例或與任何其他實施例結合,以取得再其他實施例。此意指本說明包括此些調整及變化。
在圖式之下方說明中,相同之參考編號係意指相同或類似之元件。一般來說,僅有有關於個別實施例之相異處係進行說明。除非另有說明,一實施例中之一部份或方面之說明係亦應用於另一實施例中之對應部份或方面。
如此處所使用之名稱「基板」包含非撓性基板及撓性基板兩者。非撓性基板舉例為玻璃基板或玻璃板材。撓性基板例如是網格(web)或箔。基板可為已塗佈之基板,其中舉例為藉由物理氣相沈積(physical vapor deposition,PVD)製程或化學氣相沈積(chemical vapor deposition,CVD)製程,一或多個材料薄層係塗佈或沈積於基板之前側上。舉例來說,基板可包括一或多個電子裝置,此一或多個電子裝置舉例為經由遮蔽之沈積及/或圖案化沈積於基板之前側上。電子裝置可設置於薄透明箔上,薄透明箔可貼附於基板之前側上。於其他實施例中,基板可為未塗佈之基板,舉例為未塗佈之玻璃板材。
一般來說,平板顯示器舉例為液晶顯示器、有機發光二極體顯示器或包括絕緣基板之其他平板顯示器,絕緣基板可為非撓性或可具有限制的撓性。然而,可亦製造撓性顯示器。當製程係由卷對卷完成時,撓性顯示器之具成本效益之製造變成可行的。舉例來說,層可沈積且圖案化,以在基板從一輥移動至另一輥時產生電晶體陣列於撓性基板上。亦有印刷電晶體陣列於撓性基板上之概念,及用以功能測試於撓性基板上之電晶體陣列之概念。
此處所述之數個實施例特別是有關於大面積基板,更特別是有關於用於顯示市場之大面積基板,舉例為大面積玻璃 基板。根據一些實施例,大面積基板可具有至少1m2之尺寸,舉例為2m2或更多、4m2或更多、或8m2或更多之尺寸。舉例來說,尺寸可為從約1.375m2(1100mm x 1250mm-第5代)至約9m2,更特別是從約2m2至約9m2或甚至到12m2。提供而用於根據此處所述實施例之結構、設備、及方法之基板或基板接收表面可為如此處所述之大面積基板。舉例來說,大面積基板可為第5代、第7.5代、第8.5代、或甚至是第10代。第5代對應於約1.375m2之基板(1.1m x 1.25m)、第7.5代對應於約4.39m2之基板(1.95m x 2.25m)、第8.5代對應於約5.7m2之基板(2.2m x 2.5m)、第10代對應於約9m2之基板(2.88m×3.13m)。甚至例如是第11代及第12代之更高代及對應之基板面積可以類似之方式應用。
可使用於製造電子元件之基板一般具有電性絕緣背側及前側,電子元件舉例為顯示器。電性絕緣背側舉例為玻璃背側。前側相反於電性絕緣背側。主動層及/或主動元件舉例為顯示器之像素、電晶體、其他電子或光電裝置、導電層、間隔物層及/或其他層或裝置。主動層及/或主動元件一般係形成於基板之前側上,而配置成相反於電性絕緣背側。電子裝置可直接地或間接地設置於基板之前側上。舉例來說,電子裝置可形成於薄塑膠箔上,薄塑膠箔可直接地或間接地貼附於基板之前側。
舉例為因電荷在電性絕緣背側及前側之一者或兩者上之故,基板之電極化可能增加由靜電放電(electrostatic discharge,ESD)導致之損害的危險。特別高之風險係適用於具有電性絕緣背側之基板,舉例為玻璃基板。電荷可能舉例為在處置及/或傳送基板期間聚積於電性絕緣背側上,且帶電之電性絕緣背 側不能完全地放電且導致基板之極化。極化可能在處置期間導致極端之電壓峰值,而可能損害或甚至損壞基板之前側上之結構,舉例為電晶體或像素。此可能導致數個百分比之產量的損失。
較薄基板之趨勢可能放大極化效應及有關於其之風險。在減少基板厚度及較小之臨界尺寸的情況下,電子裝置對ESD損害變得越來越敏感。特別是針對行動裝置來說,較佳之ESD控制係有利於保護產量來避免ESD。控制基板表面上之電荷之方法及/或減少或消除電場之方法會為有利的。電場可能導致基板之前側及背側之間的極化。根據此處所述之數個實施例,提出具有減少ESD損害之風險的處理基板之方法。
第1圖繪示根據此處所述實施例之處理基板10之方法之數個階段之示意圖。基板10具有電性絕緣背側12及前側14,前側14相反於電性絕緣背側12。於一些實施例中,前側14可設置有形成於其上之一或多個電子裝置及/或層。舉例來說,數個像素及/或電晶體可形成於前側14上。
第1圖之階段a)繪示具有電性絕緣背側12及前側14之基板10,基板10舉例為大面積玻璃基板。
於第1圖之階段b)中,電性絕緣背側12係塗佈有導電層20,以提供基板10之導電背側22。導電層20可至少部份地覆蓋基板之電性絕緣背側12,特別是在多於50%之電性絕緣背側之面積上,更特別是在多於80%之電性絕緣背側之面積上。更特別是,導電層20可本質上完全地覆蓋基板10之電性絕緣背側。因此,可提供具有導電背側22之基板10。
舉例來說,基板之電性絕緣背側12係塗佈有導電塗佈層,導電塗佈層舉例為金屬、透明導電氧化物層(transparent conductive oxide layer,TCO layer)或具有高於基板之導電率之導電率之另一層。特別是,導電層可為或包括抗靜電(antistatic)材料或靜電放電材料(ESD材料),也就是減少靜電之材料來保護靜電敏感裝置。
於可與此處所述其他實施例結合之一些實施例中,導電層20包括具有低導電率之材料。導電層可具有數百萬歐姆(ohm)之範圍中的薄層電阻(sheet resistance),舉例為1x104或更多及1x109或更少之薄層電阻(單位面積之歐姆數(Ohms per square)),特別是1x105或更多及1x107或更少之薄層電阻。
在第1圖之階段c)中,導電背側22係舉例為經由高電阻連接件27連接於地25或連接於參考電位。因此,可能存在於導電背側22上之電荷可減少或甚至消除,及可提供電中性之背側。ESD導致之損害之風險可減少。
基板可同時及/或接續處理。特別是,前側14及/或形成於前側上之此一或多個電子裝置可處理(以參考編號30標註)。舉例來說,在處理30期間,導電背側22可保持持續地連接於地25或連接於參考電位。於一些實施例中,基板之導電背側可在處理期間至少短暫地接地。
此處所使用之名稱「形成於前側上之電子裝置」可意指直接地或間接地形成於基板之前側上之電子裝置,舉例為不具有層或具有一或多層於基板及電子裝置之間。值得注意的是, 相較於一般直接沈積於基板之電性絕緣背側12上之導電層20,電子裝置形成於基板之相反側上。
基板之處理30,特別是基板之前側14之處理係不特別於此限制且可包括基板之任何處置操作及/或處理,舉例為基板之傳送,使得前側係面對處理裝置、來自基板支撐件或基板載體之基板的裝載及/或卸載、舉例為利用電離器之前側之任何處理、舉例為遮蔽沈積之前側之塗佈、沈積於前側上之一或多個層之圖案化、前側或沈積於其上之層之蝕刻、舉例為藉由貼附箔於前側上且箔具有數個電子裝置形成於其上來提供一或多個電子裝置於前側上、測試形成於前側上之電子裝置、及/或類似處理、處置操作及/或其之組合。
於可與此處所述其他實施例結合之一些實施例中,前側14之處理30可包括功能測試形成於前側上之一或多個電子裝置。功能測試舉例為顯示器之像素或電晶體之此一或多個電子裝置可包括利用電子束陣列測試器及/或利用探測裝置來進行功能測試,探測裝置係裝配以用於接觸此一或多個電子裝置。
於一些實施例中,前側之處理30可選擇地包括沈積一或多個導電層於前側14上,特別是舉例為藉由遮蔽沈積及/或圖案化來沈積此一或多個電子裝置32於前側上。在沈積之後,舉例為在測試設備中,特別是在電子束測試設備中,形成於前側上之電子裝置32可進行測試。
在處理30之前、期間及/或之後,因導電背側22直接地或間接地連接於地25或直接地或間接地連接於參考電位之故, 沒有電荷可在基板之背側上累積。因此,只要基板之前側沒有在處理期間帶電,基板可在基板之近場中及遠場中皆保持電中性。
當包括前側及後側之基板之外表面上的電荷之總和係加起來為零時,基板可在遠場中視為電中性。然而,甚至如果基板係在遠場中為中性時,基板在近場中可能不為中性,舉例為在前面上之電荷之極性不同於背面上之電荷之極性時。在此情況中,儘管整個基板上之電荷淨量為零,基板可能極化。
基板之處置及/或傳送對導致缺陷之ESD可為關鍵的。當導電背側22係藉由處置工具連接於地或連接於參考電位時,導電層20可特別是亦在基板之任何處置或傳送動作期間保護基板之前側。處置工具舉例為接地叉(grounded fork)端效器。
於可與此處所述其他實施例結合之一些實施例中,在基板之處置及/或傳送期間,導電背側22可至少短暫地或連續地連接於地25或連接於參考電位。基板之處置及/或傳送期間舉例為基板在二或多個處理階段之間的傳送、改變基板之定向期間、裝載基板於基板載體或基板支撐件上期間、從基板載體或基板支撐件升離或卸載基板期間及/或在其他處置動作期間。在處置操作期間,導電背側之接地連接可保護形成於基板之前側上之電子裝置。
舉例來說,如果基板支撐件和置於其上之基板之間的電容起初係高的,且電容在基板從基板支撐件卸載期間係變低,也就是在升離期間變低,導致缺陷之ESD可基於電容效應產生。在卸載期間,電壓可與電容改變成反比而升高。然而,如果導電背側22係在基板處置期間連接於地或連接於參考電位,電容 改變及電壓升高可減少。因此,導電背側22可在一些或全部基板處置動作期間連接於地或連接於參考電位,以減少ESD損害。
在步驟d)中,基板係在處理30之後繪示。在處理30之後,導電背側22可與地25或參考電位分離,而沒有帶電。當前側或形成於前側上之電子裝置係不帶電時,基板可在近場中及遠場中皆為中性。此可減少或消除靜電放電(ESD)導致之損害之風險。
因此,當處理根據此處所述數個實施例之具有電性絕緣背側之基板時,在處理期間及處理後之基板之電極化可減少或消除。
第2圖繪示根據此處所述一些實施例之處理基板10之方法之數個階段之示意圖。基板10具有電性絕緣背側12及前側14,前側14相反於電性絕緣背側12。於一些實施例中,前側14可設置有形成於其上之一或多個電子裝置32及/或層。舉例來說,顯示器之數個像素及/或電晶體可形成於前側14上。
類似於第1圖之方法,在處理前側之前,基板之電性絕緣背側可塗佈有導電層20,以提供基板之導電背側22。參照可由上述之說明達成而不於此重複。
於可與此處所述其他實施例結合之一些實施例中,基板10可以電性絕緣材料製成。基板可為或包括玻璃基板、顯示基板、液晶顯示器(LCD)玻璃基板、晶圓、印刷電路板、太陽能電池基板、及適用於卷對卷處理之撓性基板之至少一者。撓性基板舉例為箔或網格基板。基板可為透明的。
於一些實施例中,基板可為大面積基板。舉例來說,基板10可具有1m2或更多之表面積,特別是2m2或更多之表面積,更特別是8m2或更多之表面積。也就是說,前側和背側皆可分別具有1m2或更多、或甚至是8m2或更多之表面積。
基板10可選擇地或額外地為薄基板,舉例為具有1mm或更少之厚度,特別是0.7mm或更少之厚度,更特別是0.5mm或更少之厚度。此處使用之基板之厚度可定義為基板之電性絕緣背側12及前側14之間的距離。此一或多個電子裝置及/或其他層可沈積於基板之前側14上。
於可與此處所述其他實施例結合之一些實施例中,此一或多個電子裝置32可包括微電子裝置、光電裝置、薄膜電晶體、顯示元件之像素、晶片之連接網路、發射器陣列之電子發射器、用於顯示器之像素之電極或其之任何組合之一或多者。電子裝置可以陣列或矩陣形成於基板之前側上。舉例來說,可提供1,000或更多,特別是10,000或更多,更特別是100,000或更多,或甚至是1,000,000或更多之電子裝置。
於一些實施例中,此一或多個電子裝置可設置於透明箔上。透明箔舉例為聚合物膜,例如是聚醯亞胺(PI)膜。透明箔可貼附於基板之前側上,舉例為層疊於基板之前側上。在此情況中,基板可為載體,用於具有此一或多個電子裝置設置於其上之透明箔。具有透明箔貼附於其之基板可允許以相同於電子裝置直接地位於基板之前側上,且基板舉例為玻璃基板之方法處理此一或多個電子裝置。
第2圖之階段a)係繪示具有電性絕緣背側之基板10,電性絕緣背側係塗佈有導電層20,以提供導電背側22。再者,一或多個電子裝置32係形成於基板之前側上。
如第2圖之階段b)中所示,基板之導電背側22可置於基板支撐件50之支撐表面上。支撐表面可部份地或全部地導電以提供導電支撐表面52。舉例來說,導電支撐表面52或整個基板支撐件50可以金屬製成。於一些實施例中,基板支撐件50可為金屬平台。
基板可置於基板支撐件50上,使得基板之導電背側22係直接電性接觸基板支撐件之導電支撐表面52。
導電支撐表面52可直接地或間接地連接於地25或直接地或間接地連接於參考電位,參考電位舉例為由電壓源提供之參考電壓。因此,基板之導電背側22亦直接地或間接地連接於地25或直接地或間接地連接於參考電位。
於一些實施例中,在基板之前側之處理期間或形成於其上之此一或多個電子裝置32之處理期間,基板之導電背側22可置於基板支撐件50之接地之導電支撐表面上。舉例來說,在電子裝置32之功能測試期間,基板可置於基板支撐件50上。
如第2圖之階段c)中所示,當導電背側22可舉例為經由基板支撐件50接地時,基板之前側或形成於其上之此一或多個電子裝置32可進行處理。處理可包括測試形成於前側14上之此一或多個電子裝置32,特別是包括利用至少一探測器(prober)42接 觸此一或多個電子裝置32。此一或多個電子裝置32之功能測試可利用電子束測試設備進行處理。
由於基板之導電背側可在測試期間保持直接地或間接地連接於參考電位,導電背側之電位可在整個功能測試期間確定。因此,在未帶電之前側之情況中,沒有電荷可經由可能在測試期間接觸電子裝置32之探測器42離開基板之前側。因此,前側亦可保持電中性,且基板之極化可減少。
在第2圖之階段d)中,基板係在處理之後繪示。在處理之後,導電背側22可從基板支撐件50升離,而沒有帶電及/或極化。因此,基板可在近場中及遠場中皆為中性。由靜電放電(ESD)導致之損害之風險可減少或消除。
第3圖繪示根據此處所述一些實施例之處理基板10之方法之數個階段之示意圖。基板10具有電性絕緣背側12及前側14,前側14相反於電性絕緣背側12。前側14可設置有形成於其上之一或多個電子裝置32及/或層。舉例來說,顯示器之數個像素及/或電晶體可形成於前側14上。電性絕緣背側可塗佈有導電層20,以提供導電背側22。
如第3圖之階段a)中所示,基板之背側可藉由基板之較早之處置或處理階段來帶電,舉例帶負電。因此,基板之背側及前側之間可存有電位差(V≠0)。
於可與此處所述其他實施例結合之一些實施例中,特別是在處理之前,導電背側22可放電。舉例來說,導電背側22 可經由高電阻連接件27放電,舉例為高電阻連接於地。於一些實施例中,針對處理基板之前側來說,導電背側22係在放置導電背側於基板支撐件50上之前放電。此係繪示於第3圖之階段b)中。
根據可與此處所述其他實施例結合之一些實施例,特別是藉由利用電離器60處理前側14,前側14及/或形成於前側14上之此一或多個電子裝置32可放電或中性化。在利用電離器60處理前側期間,導電背側22可舉例為經由高電阻連接件27連接於地25或連接於參考電位。因此,在處理之前,基板之前側及後側可皆中性化。於是,基板之背側及前側之間的電位差可本質上為零。利用靜電伏特計(static volt meter)之測量可偵測出基板係在近場中及遠場中為不帶電(V
Figure 106144468-A0305-02-0017-1
0)。
如第3圖之階段c)中所示,基板之導電背側22可接著置於基板支撐件50之支撐表面上,舉例為置於金屬平台上。支撐表面可為部份或全部導電。支撐表面可連接於地25或連接於參考電位。參考係以上述之說明完成而不於此重複。
當基板係置於基板支撐件上時,基板之電中性前側及電中性背側係不顯著地改變電位。特別是,導電之基板支撐件係不屏蔽基板之背側上之任何電荷,屏蔽會導致基板更為帶正電。當基板置於基板支撐件上時,基板反而保持本質上電中性及/或本質上未極化(unpolarized)。
如第3圖之階段c)中所示,當導電背側22可經由基板支撐件50接地時,基板之前側或形成於其上之此一或多個電子裝 置32係進行處理。處理可包括測試形成於前側14上之此一或多個電子裝置32,如上述更詳細之說明。特別是,甚至當測試設備之探測器42係電性接觸電子裝置32時,電荷平衡係不改變且沒有電荷可基於探測器之接觸而從基板之前側移除。因此,在功能測試期間,當基板置於接地之基板支撐件上時,基板係保持本質上電中性及/或本質上未極化(V
Figure 106144468-A0305-02-0018-2
0)。
如第3圖之階段d)中所示,在從基板支撐件50升離基板之後,基板係不帶電成高電壓,但在遠場中係本質上電中性(V
Figure 106144468-A0305-02-0018-3
0)。由靜電放電(ESD)導致之損害之風險可減少或消除。
第4圖係繪示比較例子之處理基板之方法之數個階段之示意圖。第4圖之比較例子係繪示處理基板500,處理基板500係類似於第3圖中之處理基板10。然而,於第4圖中,基板500之電性絕緣背側係沒有塗佈導電層。
在第4圖之階段I中,基板之電性絕緣背側可藉由基板之較早之處置或處理階段來帶電,舉例為帶負電。因此,基板之背側及前側之間可存有電位差V(V≠0)。
在第4圖之階段II中,基板可利用電離器60處理來中性化電荷,使得基板係在遠場中為電中性(V
Figure 106144468-A0305-02-0018-4
0)。然而,由於前側上之電荷的極性可能不同於背側上之電荷之極性,基板目前係為極化。
在第4圖之階段III中,利用靜電伏特計之測量將偵測出基板係不帶電(V
Figure 106144468-A0305-02-0019-5
0)。然而,基板在近場中係確實極化且帶電。
在第4圖之階段IV中,基板500之電性絕緣背側可置於可連接於地25之基板支撐件50上。
在第4圖之階段V中,當基板置於基板支撐件50上時,基板500之帶(負)電之背側可由接地之基板支撐件屏蔽,使得基板可在遠場中為更帶正電的(V≠0),甚至如果實際上為電中性之基板可在遠場中為更帶正電的(V≠0)。
在第4圖之階段VI中,基板500之前側係進行處理。當測試設備之探測器42係接觸前側上之電子裝置時,到基板支撐件之電容及由探測器之接觸可能改變平衡。因此,接觸之探測器可能從基板移除電荷,舉例為從第4圖之例子中的前側移除正電荷。在處理之後,基板可看來在遠場中似乎為電中性(V
Figure 106144468-A0305-02-0019-6
0)。
在第4圖之階段VII中,在從基板支撐件50升離基板500之後,基板可帶電成高電壓(V≠0)。此係因為背側上之負電荷係不再由導電之基板支撐件屏蔽。此係存有靜電放電(ESD)導致之損害之高風險。值得注意的是,無論初始之充電來自何處,從基板支撐件升離基板所致使之電容減少可能造成高電壓。
第5圖繪示根據此處所述一些實施例之處理基板之選擇之其他階段之示意圖。第5圖中所示之階段可在處理基板之後 執行,特別是在功能測試電子裝置32之後執行及/或在從基板支撐件升離已處理之基板之後執行,如上方實施例之任何一者中所示。
於可與此處所述其他實施例結合之一些實施例中,導電層20可為抗靜電塗佈層或ESD塗佈層。特別是,導電層20可為可移除塗佈層,更特別是水可移除(water-removable)塗佈層。
第5圖之階段a)繪示處理之後具有導電層20於背側上之基板10之示意圖。
第5圖之階段b)繪示利用移除裝置140處理之後之移除導電層20之示意圖。舉例來說,導電層可洗去(washed off)及/或移除裝置140可為可使用流體來移除導電層之清洗裝置,流體例如是水。
或者,導電層20可藉由研磨(abrasive)製程移除。舉例來說,特別是針對像是行動顯示器之薄基板應用來說,基板可在處理之後藉由研磨製程薄化,研磨製程可亦移除導電層20。
第5圖之階段c)繪示移除導電層20後之已處理之基板10之示意圖。電子裝置32係配置於基板10之前側上。具有數個像素之顯示元件可提供。
於其他實施例中,導電層20可不移除。
第6圖繪示根據此處所述一些實施例之用以處理基板之設備100之示意圖。
設備100係裝配以用於處理基板,此基板具有電性絕緣背側及前側,前側相反於電性絕緣背側。箭頭101繪示基板以繪 示之方式通過設備之路徑。設備可裝配以用於根據此處所述之其中一個方法處理基板。參考係透過上述之說明達成而不於此重複。
設備100包括第一塗佈器110,第一塗佈器110用以塗佈基板之電性絕緣背側而具有導電層20,以提供導電背側。設備可更包括連接件,連接件用以在處理期間連接導電層20於地或連接導電層20於參考電位。舉例來說,可提供基板支撐件50。基板支撐件50係裝配,以用於支撐基板及用以直接地或間接地連接基板之導電背側於地25或直接地或間接地連接基板之導電背側於參考電位。再者,設備100包括處理裝置120。處理裝置120係裝配,以用於特別是在基板支撐於基板支撐件50上時,處理前側及/或形成於前側上之一或多個電子裝置。
於一些實施例中,設備100可更包括移除裝置140。移除裝置140係裝配以用於在處理之後移除導電層20。
於可與此處所述其他實施例結合之一些實施例中,處理裝置120可包括第二塗佈器。第二塗佈器係裝配以用於沈積一或多層於前側上,此一或多層舉例為導電層及/或介電層。於一些實施例中,第二塗佈器可裝配成蒸發器、CVD系統、PVD系統、及/或濺射系統。
舉例為藉由圖案化已沈積層及/或藉由遮蔽沈積,第二塗佈器可裝配以用於沈積此一或多個電子裝置於基板之前側上。舉例來說,第二塗佈器可裝配以用於形成微電子裝置、光電裝置、微機械裝置、薄膜電晶體、顯示元件之像素、晶片之連接 網路、發射器陣列之電子發射器、用於顯示器之像素之電極或其任何組合之一或多者。
於可與此處所述其他實施例結合之一些實施例中,處理裝置120可包括測試裝置。測試裝置用於功能測試形成於前側上之此一或多個電子裝置32,測試裝置特別是包括至少一探測器42,裝配以用於電性接觸此一或多個電子裝置32。
舉例來說,處理裝置120可包括電子束測試系統(electron beam test system,EBT system),可提供動態像素及TFT特性分析及平板矩陣之功能測試。電子束測試系統可裝配以用於產生多電子束來平行測試且達成高產量,特別是舉例為用於平板顯示器之具有大面積TFT-LCD顯示器。
於一些實施例中,設備100可更包括基板支撐件50,特別是具有導電支撐表面52之基板支撐件50。導電支撐表面52可舉例為經由高電阻連接件連接於地25或連接於參考電位。基板支撐件50可相反於處理裝置120配置,使得在基板之導電背側可直接電性接觸支撐表面時,基板之前側可利用處理裝置120進行處理。
於可與此處所述其他實施例結合之一些實施例中,設備100可包括靜電消除器(static remover),此處亦意指為電離器60。電離器可配置於第一塗佈器110之下游及處理裝置120之上游。電離器可裝配,以用於中性化來自基板之前側之靜電或中性 化來自形成於前側上之電子裝置之靜電。電離器60可裝配,以產生離子。
設備100可選擇地或額外地包括電性連接件。電性連接件係裝配以舉例為在放置基板於基板支撐件上之前,用於放電導電背側22。電性連接件可裝配成高電阻連接件27。當前側係以電離器60處理時及/或當基板係傳送或以其他方式處理時,高電阻連接件27可裝配以用於連接基板之導電背側於地。
於一些實施例中,導電層可為抗靜電塗佈層或ESD塗佈層,特別是可移除塗佈層,更特別是可舉例為利用水洗去之塗佈層。
根據此處所述之其他方面,顯示元件係提供,如繪示於舉例為第1d)、2d)、3d)圖中、或於第5a)圖中。顯示元件包括基板,基板具有電性絕緣背側及前側,前側相反於電性絕緣背側。一或多個電子裝置係形成於前側上,特別是薄膜電晶體及/或像素係形成於前側上。電性絕緣背側係塗佈有導電層,以提供基板之導電背側。
於一些實施例中,導電層可為抗靜電塗佈層或ESD塗佈層,特別是可移除塗佈層,更特別是可洗去之塗佈層。
第7圖繪示根據此處所述實施例之處理基板之方法的流程圖。
於方塊710中,基板10係提供,其中基板具有電性絕緣背側12及前側14,前側14相反於電性絕緣背側,其中一或多個電子裝置32可選擇地形成於前側14上。
於方塊720中,電性絕緣背側12係塗佈有導電層20,以提供導電背側22。
於(選擇)方塊730中,特別是在導電背側連接於地或連接於參考電位時,基板係利用電離器60中性化。
於方塊740中,特別是藉由置放基板於導電之基板支撐件上,導電背側22係連接於地或連接於參考電位。導電之基板支撐件可接地。
於方塊750中,基板係進行處理,特別是前側及/或前側上之此一或多個電子裝置32係進行處理,特別是藉由舉例為使用探測器接觸此一或多個電子裝置來功能測試此一或多個電子裝置。在處理期間,導電背側可直接地或間接地連接於或連接於參考電位。
於(選擇)方塊760中,基板係從基板支撐件升離。
於(選擇)方塊770中,導電層20可從基板移除。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:基板
12:電性絕緣背側
14:前側
20:導電層
22:導電背側
25:地
27:高電阻連接件
30:處理
32:電子裝置

Claims (18)

  1. 一種處理一基板(10)之方法,其中該基板具有一電性絕緣背側(12)及一前側(14),該前側(14)相反於該電性絕緣背側(12),該方法包括:塗佈該電性絕緣背側(12)而具有一導電層(20),以提供一導電背側(22);連接該導電背側(22)於地(25)或一參考電位;利用一電離器(60)處理該前側(14)及形成於該前側(14)上之一或多個電子裝置(32)之至少一者;以及處理(30)該基板。
  2. 如申請專利範圍第1項所述之方法,其中處理(30)該基板包括處理該前側(14)及形成於該前側上之該一或多個電子裝置(32)之至少一者。
  3. 如申請專利範圍第2項所述之方法,其中處理(30)包括功能測試形成於該前側(14)上之該一或多個電子裝置(32)。
  4. 如申請專利範圍第3項所述之方法,其中功能測試包括利用至少一探測器(42)接觸該一或多個電子裝置(32)。
  5. 如申請專利範圍第1至4項之任一項所述之方法,其中該基板之該導電背側(22)係置於一基板支撐件(50)之一導電支撐表面(52)上,該基板支撐件之該導電支撐表面係連接於該地(25)或連接於該參考電位。
  6. 如申請專利範圍第1至4項之任一項所述之方法,其中該導電背側(22)在處理之前放電。
  7. 如申請專利範圍第6項所述之方法,其中該導電背側(22)經由一高電阻連接件(27)放電。
  8. 如申請專利範圍第1項所述之方法,其中在利用該電離器(60)處理期間,該導電背側(22)係連接於該地(25)或連接於該參考電位。
  9. 如申請專利範圍第1至4項之任一項所述之方法,其中該基板(10)包括一玻璃基板、一顯示基板、一液晶顯示器(LCD)玻璃基板、一晶圓、一印刷電路板、一太陽能電池基板、及適用於卷對卷處理之一撓性基板之至少一者。
  10. 如申請專利範圍第1項所述之方法,其中該一或多個電子裝置(32)包括複數個微電子裝置、複數個光電裝置、複數個薄膜電晶體、一顯示元件之複數個像素、一晶片之複數個連接網路、一發射器陣列之複數個電子發射器、及用於一顯示器之複數個像素之複數個電極之一或多者。
  11. 如申請專利範圍第1至4項之任一項所述之方法,其中該基板(10)具有1mm或更少之一厚度及1m2或更多之一表面積之至少一者。
  12. 如申請專利範圍第1至4項之任一項所述之方法,其中該導電層(20)係為一抗靜電(antistatic)塗佈層或一靜電放電(ESD)塗佈層。
  13. 如申請專利範圍第1至4項之任一項所述之方法,其中該導電層(20)係為一可移除塗佈層或一水可移除(water-removable)塗佈層。
  14. 如申請專利範圍第13項所述之方法,其中該導電層(20)在處理(30)之後移除或洗去。
  15. 一種處理一基板(10)之設備(100),其中該基板具有一電性絕緣背側及一前側,該前側相反於該電性絕緣背側,該設備包括:一第一塗佈器(110),用以塗佈該電性絕緣背側而具有一導電層,以提供一導電背側(22);一基板支撐件(50),裝配以用於支撐該基板及用以連接該導電背側(22)於地(25)或一參考電位;一處理裝置(120),裝配以用於處理該前側及形成於該前側上之一或多個電子裝置(32)之至少一者;以及一電離器(60),裝配以用以中性化來自該前側及形成於該前側上之該一或多個電子裝置(32)之至少一者之靜電。
  16. 如申請專利範圍第15項所述之設備,更包括:一移除裝置(140),裝配以用於在處理之後移除該導電層(20)。
  17. 如申請專利範圍第15或16項所述之設備,其中該處理裝置(120)包括一測試裝置,用以測試形成於該前側上之該一或多個電子裝置(32),該測試裝置包括至少一探測器(42),裝配以用於電性接觸該一或多個電子裝置(32)。
  18. 一種顯示元件,包括一基板(10),該基板具有一電性絕緣背側(12)及一前側(14),該前側(14)相反於該電性絕緣背側,其中一或多個電子裝置(32)係形成於該前側上, 其中該電性絕緣背側(12)係塗佈有一導電層(20),以提供該基板之一導電背側(22),其中,在處理(30)該基板前,該導電背側(22)係連接於地(25)或連接於一參考電位,且該前側(14)及該一或多個電子裝置(32)之至少一者係利用一電離器(60)處理。
TW106144468A 2017-01-11 2017-12-18 用以處理一基板之方法及設備及對應之顯示元件 TWI746739B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/EP2017/050494 WO2018130278A1 (en) 2017-01-11 2017-01-11 Method and apparatus for processing a substrate
WOPCT/EP2017/050494 2017-01-11
??PCT/EP2017/050494 2017-01-11

Publications (2)

Publication Number Publication Date
TW201837988A TW201837988A (zh) 2018-10-16
TWI746739B true TWI746739B (zh) 2021-11-21

Family

ID=57838372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144468A TWI746739B (zh) 2017-01-11 2017-12-18 用以處理一基板之方法及設備及對應之顯示元件

Country Status (3)

Country Link
CN (1) CN110178238B (zh)
TW (1) TWI746739B (zh)
WO (1) WO2018130278A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206796A1 (en) * 2004-03-18 2005-09-22 Sharp Kabushiki Kaisha Active matrix substrate, apparatus for manufacturing the same and display device using the same
TW201607017A (zh) * 2014-08-04 2016-02-16 三星顯示器有限公司 製造顯示裝置之設備及製造顯示裝置之方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463942B2 (ja) * 2000-06-06 2010-05-19 株式会社アルバック 長尺成膜基体の静電気除去方法及び装置
JP2004047179A (ja) * 2002-07-09 2004-02-12 Dainippon Printing Co Ltd 帯電防止有機el素子およびその製造方法
KR100985418B1 (ko) * 2002-11-26 2010-10-05 이 잉크 코포레이션 가요성 전자 회로 및 디스플레이
JP2006278213A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 電子デバイス用基板、電子デバイス、電子デバイスの製造方法および電子機器
CN1917739A (zh) * 2005-08-18 2007-02-21 中华映管股份有限公司 防静电基板
TWI450387B (zh) * 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP4703549B2 (ja) * 2006-12-15 2011-06-15 株式会社リコー 基板処理方法及び基板処理装置
EP2390906A1 (en) * 2010-05-26 2011-11-30 Applied Materials, Inc. Apparatus and method for electrostatic discharge (ESD) reduction
KR20130037275A (ko) * 2011-10-06 2013-04-16 주식회사 엔씰텍 플렉서블 소자를 구비하는 전자 장치의 제조 방법
EP2911213A1 (en) * 2014-02-24 2015-08-26 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method of and apparatus for manufacturing a flexible electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206796A1 (en) * 2004-03-18 2005-09-22 Sharp Kabushiki Kaisha Active matrix substrate, apparatus for manufacturing the same and display device using the same
TW201607017A (zh) * 2014-08-04 2016-02-16 三星顯示器有限公司 製造顯示裝置之設備及製造顯示裝置之方法

Also Published As

Publication number Publication date
TW201837988A (zh) 2018-10-16
WO2018130278A1 (en) 2018-07-19
CN110178238B (zh) 2023-07-28
CN110178238A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US8072034B2 (en) Array substrate and method of manufacturing the same
US7724019B2 (en) Active device array substrate
US20050206796A1 (en) Active matrix substrate, apparatus for manufacturing the same and display device using the same
RU2012142175A (ru) Электронные устройства, содержащие прозрачные проводящие покрытия, содержащие углеродные нанотрубки и композиты из нанопроводов, и способы их изготовления
CN105428355A (zh) 阵列基板及其制作方法、显示装置
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
US20140160418A1 (en) Array substrate of lcd display and a manufacturing method thereof
US10134778B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US8531198B2 (en) Apparatus and method for electrostatic discharge (ESD) reduction
US20060050194A1 (en) Display substrate and method of manufacturing the same
CN209199077U (zh) 一种触控显示面板和显示装置
WO2014015636A1 (zh) 阵列基板及其制备方法、显示装置
TWI746739B (zh) 用以處理一基板之方法及設備及對應之顯示元件
CN108493329B (zh) 电子器件及极化系统、电子器件模块制作方法及电子设备
KR20190045953A (ko) 탈착층 성막시스템, 탈착층 성막방법, 탈착층을 포함하는 표시장치의 제조시스템 및 탈착층을 포함하는 표시장치의 제조방법
CN101697052B (zh) 主动元件阵列母基板及其制作方法
US7764353B2 (en) Transfer system
TW201823740A (zh) 靜電檢測系統與方法
KR20210123004A (ko) 정전기 방전 테스트 장치 및 방법
CN105633097B (zh) 一种阵列基板、显示面板和显示装置
JP6219522B2 (ja) 基板処理装置
CN109933910B (zh) 一种评估平板显示产品在制造中静电放电敏感度的方法
JPH09252038A (ja) プラズマ損傷評価装置及びプラズマ損傷評価方法
KR100551438B1 (ko) 기판의 정전기 제거방법
KR20170021020A (ko) 전극 접속부 및 이를 포함하는 전자 소자