JP4703549B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP4703549B2
JP4703549B2 JP2006338205A JP2006338205A JP4703549B2 JP 4703549 B2 JP4703549 B2 JP 4703549B2 JP 2006338205 A JP2006338205 A JP 2006338205A JP 2006338205 A JP2006338205 A JP 2006338205A JP 4703549 B2 JP4703549 B2 JP 4703549B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
potential
base substrate
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006338205A
Other languages
English (en)
Other versions
JP2008153343A (ja
Inventor
淳一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006338205A priority Critical patent/JP4703549B2/ja
Publication of JP2008153343A publication Critical patent/JP2008153343A/ja
Application granted granted Critical
Publication of JP4703549B2 publication Critical patent/JP4703549B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cleaning In General (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体ウエハ、液晶表示装置やプラズマディスプレイなどのガラス基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板及びフォトマスク用基板などの基板を処理するための基板処理方法及び基板処理装置に関するものである。
半導体装置や表示装置の製造工程では、加工対象である基板に対して様々な処理を行なう。それら処理には基板表面に静電気が発生してしまう工程もある。例えばシリコンウエハの表面に絶縁膜を形成したものに純水洗浄を行なうと絶縁膜表面に静電気が発生することは良く知られている。これはウエハ上の絶縁膜と、絶縁体である純水との間で摩擦により静電気が発生するためである。静電気により基板表面が帯電していると、製造処理装置の基板搬送ロボットのアームなどに基板が張り付くなどの不具合が生じることがある。
また、静電気は半導体基板表面に形成された半導体デバイスに静電破壊(ESD:Electrostatic Discharge)を引き起こし、半導体デバイスの品質に重大な悪影響を及ぼすことがある。近年の半導体製品の微細化により、基板上に作りこまれる半導体デバイスの寸法はより小さく、また基板上に形成される薄膜はより薄くなっており、静電破壊に対する耐性は減少している傾向にある。したがって、基板上の静電気を除去することが非常に重要になってきている。
静電気により帯電した基板に対して静電気を除去する方法がいくつか提案され実用化されている。代表的なものにイオナイザ(静電気除去装置)が挙げられる。これはプラス電荷及びマイナス電荷をもつガスを対象物に当て、対象物がある極性の静電気を帯びていれば、イオナイザから送られる逆極性のイオンが対象物に静電気力により引き付けられ、電気的に中和されて静電気を除去するものである。イオナイザについては、例えば特許文献1、特許文献2、特許文献3に開示されている。
特開2005−072374号公報 特開2001−357996号公報 実開平06−044135号公報 特開平09−069478号公報 特開平07−014759号公報
ところが発明者の調査によると、半導体基板などの導電性基板表面に絶縁膜が形成され、その絶縁膜表面に静電気が発生した状態では、イオナイザによる静電気除去の効果は小さいことがわかった。
この現象について図15及び図16を参照して説明する。
図15に示すように、導体又は半導体からなるベース基板7aの表面に絶縁膜7bが形成された除電対象基板7において、絶縁膜7b表面に静電気によって例えばマイナス電荷13(図ではマイナス電荷13があることを模式的に示している)が発生すると、絶縁膜7bを挟んで絶縁膜7bとベース基板7aの界面のベース基板7a側にマイナス電荷13とは逆極性のプラス電荷15(図ではプラス電荷15があることを模式的に示している)が誘起される。誘起されたプラス電荷15の影響で絶縁膜7bは電気的に中性に近い状態になる。
この状態で、除電対象基板7を基板処理装置に配置し、イオン発生部3からプラス電荷及びマイナス電荷をもつガス5を絶縁膜7bの表面に当てても、絶縁膜7b表面のマイナス電荷13はベース基板7a表面近傍のプラス電荷15の存在によってガス5側へは引き付けられにくい。
図16に従来の基板処理装置による除電処理終了時の除電対象基板7の模式図を示す。
絶縁膜7b表面のマイナス電荷13は、ベース基板7a表面近傍に誘起されたプラス電荷15によって見かけ上電気的に中性になっており、除去できずにそのまま残留している。
その他の基板処理方法としては、例えば(1)紫外線などのエネルギー光線を照射する、(2)熱処理をする、(3)湿度の高い状態にするなどの方法がある。紫外線を照射するものとしては例えば特許文献4、熱処理や湿度については例えば特許文献5に開示されている。
上記(1),(2),(3)の基板処理方法は以下のような不具合がある。
(1)紫外線などのエネルギー光線をシリコンなどの半導体に照射すると、その内部に電子−正孔対が発生し、光エネルギーのために発生する起電力で電子や正孔が拡散し、シリコンや絶縁膜中の準位に捕獲されて、半導体デバイスの電気的特性が変動する不具合がある。
(2)半導体プロセスでは、例えば金属配線を形成した後の状態では低温プロセスしか適用できないので、熱処理による静電気除去の適用が困難となる。
(3)湿度の高い状態にすれば静電気除去効果が見られるが、ウエハ表面での結露によるシミ(ウォーターマークと呼ばれる)、異物の付着などが予想される。特に近年の微細化された複雑な構造をもつデバイスでは、そのデバイス間の隙間などに結露によるシミが発生することがある。
このように、半導体などの導電性基板表面に形成された絶縁膜表面に発生した静電気を除去する有効な手段はない。
本発明の目的は、導電性基板表面に形成された絶縁膜表面に発生した静電気を容易に除去することができる基板処理方法及び基板処理装置を提供するものである。
本発明にかかる基板処理方法は、プラス電荷及びマイナス電荷を有するガス雰囲気に除電対象基板を暴露して除電対象基板表面の静電気を除去する基板処理方法であって、第1局面は、上記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、上記ベース基板に、上記絶縁膜表面がプラス帯電しているときはプラス電位を、上記絶縁膜表面がマイナス帯電しているときはマイナス電位を与えながら、上記絶縁膜表面を上記ガス雰囲気に暴露して上記絶縁膜表面の静電気を除去する。
本発明にかかる基板処理装置は、プラス電荷及びマイナス電荷を有するガスを発生させるためのイオン発生部と、イオン発生部により発生したガス雰囲気に除電対象基板を暴露するために除電対象基板を保持するための基板保持部を備えた基板処理装置であって、第1態様は、上記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、上記ベース基板に、上記絶縁膜表面がプラス帯電しているときはプラス電位を、上記絶縁膜表面がマイナス帯電しているときはマイナス電位を与えるための電源部を備えたものである。
本発明の基板処理方法の第1局面及び基板処理装置の第1態様では、絶縁膜表面が帯電している極性と同じ極性の電位をベース基板に与えながら絶縁膜表面をプラス電荷及びマイナス電荷を有するガスに暴露して絶縁膜表面の静電気を除去する。このとき、静電気による絶縁膜表面の帯電に起因して絶縁膜直下のベース基板表面側に誘起された電荷はベース基板に与えた電位により打ち消される。
本発明にかかる基板処理方法の第2局面は、上記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、上記ベース基板にプラス電位及びマイナス電位を交互に与えながら、上記絶縁膜表面を上記ガス雰囲気に暴露して上記絶縁膜表面の静電気を除去する。
本発明にかかる基板処理装置の第2態様は、上記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、上記ベース基板にプラス電位及びマイナス電位を交互に与えるための電源部を備えている。
本発明の基板処理方法の第2局面及び基板処理装置の第2態様では、ベース基板にプラス電位及びマイナス電位を交互に与えながら上記絶縁膜表面を上記ガス雰囲気に暴露して上記絶縁膜表面の静電気を除去する。
本発明の基板処理方法の第1局面及び第2局面において、上記絶縁膜表面の静電気が消滅したときに上記ベース基板をアース電位に接続するようにしてもよい。
本発明の基板処理装置の第1態様及び第2態様において、上記電源部は上記絶縁膜表面の静電気が消滅したときに上記ベース基板をアース電位に接続するようにしてもよい。
本発明の基板処理方法の第1局面及び第2局面において、上記絶縁膜表面の静電気が消滅する前に上記ベース基板に与える電位の絶対値を小さい方へ変化させるようにしてもよい。
本発明の基板処理装置の第1態様及び第2態様において、上記電源部は、上記絶縁膜表面の静電気が消滅する前に上記ベース基板に与える電位の絶対値を小さい方へ変化させるようにしてもよい。
本発明の基板処理方法の第1局面及び第2局面において、プラス電荷及びマイナス電荷を有する上記ガスはプラズマ状態であるようにしてもよい。
本発明の基板処理装置の第1態様及び第2態様において、上記イオン発生部に替えてプラズマ発生部を用いるようにしてもよい。
本発明の基板処理方法の第1局面及び基板処理装置の第1態様では、絶縁膜表面が帯電している極性と同じ極性の電位をベース基板に与えながら絶縁膜表面をプラス電荷及びマイナス電荷を有するガスに暴露して絶縁膜表面の静電気を除去するようにしたので、静電気による絶縁膜表面の帯電に起因して絶縁膜直下のベース基板表面側に誘起された電荷をベース基板に与えた電位により打ち消すことができ、絶縁膜表裏面で見かけ上電気的に中性になるのを防止することができ、絶縁膜表面の静電気を効率的に、かつ容易に除去することができる。さらに、ベース基板が半導体基板である場合は、半導体デバイスの特性に影響を与えずに静電気を除去することができる。
本発明の基板処理方法の第2局面及び基板処理装置の第2態様では、ベース基板にプラス電位及びマイナス電位を交互に与えながら絶縁膜表面を上記ガス雰囲気に暴露して絶縁膜表面の静電気を除去するようにしたので、絶縁膜表面が帯電している極性と同じ極性の電位をベース基板に与えたときに絶縁膜直下のベース基板表面側に誘起された電荷を打ち消すことができ、絶縁膜表面がいずれの極性に帯電している場合であっても対応することができる。さらに、ベース基板にプラス電位及びマイナス電位を交互に与えることによりベース基板の電位に起因して絶縁膜表面が帯電するのを防止することができる。静電気により絶縁膜表面がプラス帯電している領域とマイナス帯電している領域をもっている場合に有効である。
本発明の基板処理方法の第1局面及び第2局面において、絶縁膜表面の静電気が消滅したときにベース基板をアース電位に接続するようにし、
本発明の基板処理装置の第1態様及び第2態様において、電源部は絶縁膜表面の静電気が消滅したときにベース基板をアース電位に接続するようにすれば、ベース基板に与えた電位に起因して絶縁膜表面が帯電するのを防止することができる。
本発明の基板処理方法の第1局面及び第2局面において、絶縁膜表面の静電気が消滅する前にベース基板に与える電位の絶対値を小さい方へ変化させるようにし、
本発明の基板処理装置の第1態様及び第2態様において、電源部は、絶縁膜表面の静電気が消滅する前にベース基板に与える電位の絶対値を小さい方へ変化させるようにすれば、絶縁膜表面の静電気が消滅した時を正確に把握できなくても、ベース基板に与えた電位に起因して絶縁膜表面が帯電するのを防止することができる。
本発明の基板処理方法の第1局面及び第2局面において、プラス電荷及びマイナス電荷を有する上記ガスはプラズマ状態であるようにし、
本発明の基板処理装置の第1態様及び第2態様において、イオン発生部により発生させるプラス電荷及びマイナス電荷を有する上記ガスはプラズマ状態であるようにすれば、高濃度の電荷によって短時間で効率的に静電気を除去することができる。
図1は基板処理装置の一実施例の構成を示す概略図であり、(A)は除電処理前、(B)は除電処理中、(C)は除電処理後を示す。
基板処理装置1はプラス電荷及びマイナス電荷を有するガス5((B)を参照)を発生させるためのイオン発生部3を備えている。イオン発生部3により発生したガス5の雰囲気に除電対象基板7の表面を暴露するために除電対象基板7を保持するための基板保持部9を備えている。除電対象基板7は導体又は半導体からなるベース基板7aの上に例えばシリコン酸化膜からなる絶縁膜7bが形成されたものである。
ベース基板7aにマイナス電位を与えるための電源部11を備えている。基板保持部9にはベース基板7aと電源部11を電気的に接続するための電極9aが設けられている。電源部11はベース基板7aへの電位の供給をオン・オフするためのスイッチ11aを備えている。
(A)に示すように、除電処理前の絶縁膜7bの表面は、静電気による例えばマイナス電荷13によりマイナス帯電している。絶縁膜7bとベース基板7aの界面のベース基板7a表面近傍にマイナス電荷13によって逆極性のプラス電荷15が誘起されている。(A)の状態では、スイッチ11aは開いている。
(B)に示すように、スイッチ11aを閉じ、電源部11によりベース基板7aにマイナス電位を与えると、ベース基板7aに流れ込む電子によってベース基板7a表面近傍に誘起されていたプラス電荷15が打ち消され、その量が減少する。これにより、静電気によるマイナス電荷13がベース基板7a表面近傍に誘起されたプラス電荷15によって中性化される量も減少し、絶縁膜7b表面は電気的にマイナスの電位になる。
この状態でイオン発生部3からのプラス電荷及びマイナス電荷を含むガス5に絶縁膜7b表面を暴露することにより、ガス5中のプラス電荷が静電気力により絶縁膜7b表面に引き付けられ、絶縁膜7b表面が電気的に中和される。これにより、(C)に示すように、絶縁膜7b表面のマイナス電荷13(静電気)を除去することができる。所定時間経過後、スイッチ11aを開き、ベース基板7aへのマイナス電位の供給を停止する。
図2は基板処理装置の他の実施例の構成を示す概略図である。
この実施例では、基板保持部9に設けられた電極9bは、ベース基板7aの裏面全体に接触するようにベース基板7aの裏面と同じ大きさ又はベース基板7aの裏面よりも大きく形成されている。
これにより、ベース基板7aへの電子の供給を効率良く行なうことができ、高い静電気除去効果を得ることができる。
図3は基板処理装置のさらに他の実施例の構成を示す概略図である。
この実施例では、絶縁膜7b表面の電位を測定するための表面電位計17を備えている。表面電位計17の測定信号は電源部11に送られる。電源部11と電極9bを接続するためのスイッチ11bは、電極9bを電源部11とアース電位に切り替えて接続する。
除電処理時には、スイッチ11bは電極9bと電源部11を接続する。電源部11はベース基板7aにマイナス電位を与える。表面電位計17により絶縁膜7b表面の電位を測定しつつ、イオン発生部3からプラス電荷及びマイナス電荷をもったガス5に絶縁膜7b表面を暴露する。
図4は電源部11がベース基板7aに与える電位の経時変化を示すグラフであり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
除電処理の開始時に、電源部11はベース基板7aにマイナス電位を与える。その後、電源部11は、表面電位計17からの測定信号に基づいて絶縁膜7b表面の電位値を監視し、絶縁膜7b表面の電位値が0又は予め設定された電位値の絶対値以下になったときにスイッチ11bを切り替えてベース基板7aをアース電位に接続し、ベース基板7aへの電位の供給を停止する。
静電気による絶縁膜7b表面のマイナス電荷13が除去された後もベース基板7aへのマイナス電位の供給を継続した場合、そのマイナス電位により、ガス5のうちプラス電荷が静電気力により絶縁膜7b表面に誘引され、絶縁膜7b表面がプラス電位に帯電してしまう可能性がある。したがって、ベース基板7aにマイナス電位を与えた状態で除電処理をし過ぎると、最初に発生していた静電気の極性(この実施例ではマイナス)とは逆の極性(プラス)の電荷が絶縁膜7b表面に溜まってしまう可能性がある。
図3に示した実施例では、電源部11は、絶縁膜7b表面の電位値が0又は予め設定された電位値の絶対値以下になったときに、スイッチ11bを切り替えてベース基板7aの電位をゼロ(アース電位)に変化させるので、上述のような逆極性への帯電を避けることができる。
図5は基板処理装置のさらに他の実施例の構成を示す概略図である。
この実施例では、ベース基板7aにマイナス電位を与えるための電源部として可変電源部19を備えている。可変電源部19はベース基板7aに任意の大きさのマイナス電位を与えることができ、ベース基板7aをアース電位に接続することもできる。
図6は可変電源部19がベース基板7aに与える電位の経時変化を示すグラフの一例であり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
除電処理の開始後、可変電源部19は予め設定された大きさのマイナス電位を所定の時間だけ与える。絶縁膜7b表面の静電気が消滅する前であって、除電処理の開始から所定時間経過後、可変電源部19はベース基板7aに与える電位の絶対値を小さい方へ徐々に変化させる。そして除電処理終了時には、可変電源部19はベース基板7aをアース電位に接続又は電気的にフローティングな状態にする。
この電位供給方法は、静電気の除去が完了する時間が明確にわからない時に有効な方法である。
図7は可変電源部19がベース基板7aに与える電位の経時変化を示すグラフの他の例であり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
この例では、除電処理の開始時に、可変電源部19は予め設定された大きさのマイナス電位をベース基板7aに与える。そして除電処理の開始直後から、可変電源部19はベース基板7aに与える電位の絶対値を小さい方へ徐々に変化させる。除電処理終了時には、可変電源部19はベース基板7aをアース電位に接続又は電気的にフローティングな状態にする。
この電位供給方法も、静電気の除去が完了する時間が明確にわからない時に有効な方法である。
図5に示した基板処理装置において、図3に示した基板処理装置と同様に、表面電位計17を備え、可変電源部19は表面電位計17からの測定信号に基づいて絶縁膜7b表面の電位値が0又は予め設定された電位値の絶対値以下になったときにベース基板7aをアース電位に接続するようにしてもよい。
上記の実施例で、電源部11,19はベース基板7aにマイナス電位を与えるものであるが、絶縁膜7b表面がプラス帯電している場合には電源部としてベース基板7aにプラス電位を与えることができるものを用いる。
図8は基板処理装置のさらに他の実施例の構成を示す概略図である。
この実施例では、ベース基板7aにプラス電位及びマイナス電位を交互に与えるための電源部21を備えている。電源部21はベース基板7aをアース電位に接続することもできる。
図9は電源部21がベース基板7aに与える電位の経時変化を示すグラフの一例であり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
除電処理の開始後、電源部21は予め設定された大きさのプラス電位及びマイナス電位を交互に所定の時間だけ与える。除電処理の開始から所定時間経過後、電源部21はベース基板7aをアース電位に接続又は電気的にフローティングな状態にし、除電処理を終了する。
図10は電源部21がベース基板7aに与える電位の経時変化を示すグラフの他の例であり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
除電処理の開始後、電源部21はプラス電位及びマイナス電位を交互に所定の時間だけ与える。このとき、電源部21は時間の経過とともにベース基板7aに与える電位の絶対値を小さい方へ徐々に変化させる。除電処理終了時には、可変電源部19はベース基板7aをアース電位に接続又は電気的にフローティングな状態にする。
この電位供給方法は、静電気の除去が完了する時間が明確にわからない時に有効な方法である。
図11は基板処理装置のさらに他の実施例の構成を示す概略図である。
この実施例は、図8に示した実施例に比べて、絶縁膜7b表面の電位を測定するための表面電位計17を備えている。表面電位計17の測定信号は電源部21に送られる。
図12は電源部21がベース基板7aに与える電位の経時変化を示すグラフの他の例であり、縦軸はベース基板に与える電位(任意単位)、横軸は除電処理時間(任意単位)を示す。
除電処理を開始した後、電源部21は予め設定された大きさのプラス電位及びマイナス電位を交互に与える。そして、電源部21は表面電位計17からの測定信号に基づいて絶縁膜7b表面の電位値を監視し、絶縁膜7b表面の電位値が0又は予め設定された電位値の絶対値以下になったときにベース基板7aをアース電位に接続又は電気的にフローティングな状態にし、ベース基板7aへの電位の供給を停止する。
また、除電処理の開始後、電源部21は時間の経過とともにベース基板7aに与える電位の絶対値を小さい方へ徐々に変化させつつプラス電位及びマイナス電位を交互に与え、表面電位計17からの測定信号に基づいて絶縁膜7b表面の電位値を監視し、絶縁膜7b表面の電位値が0又は予め設定された電位値の絶対値以下になったときにベース基板7aをアース電位に接続又は電気的にフローティングな状態にし、ベース基板7aへの電位の供給を停止するようにしてもよい。
図8から図12を参照して説明した実施例では、絶縁膜7b表面が帯電している極性と同じ極性の電位をベース基板7aに与えたときに絶縁膜7b直下のベース基板7a表面側に誘起された電荷を打ち消すことができ、絶縁膜7b表面がいずれの極性に帯電している場合であっても対応することができる。さらに、ベース基板7aにプラス電位及びマイナス電位を交互に与えることにより、ベース基板7aの電位に起因して絶縁膜7b表面が帯電するのを防止することができる。
図13は、除電対象基板7の絶縁膜7b表面の帯電分布の一例を示す平面図である。
図13に示した除電対象基板7では、絶縁膜7b表面は静電気によりプラス帯電している領域24とマイナス帯電している領域26をもっている。
図8から図12を参照して説明した実施例は、図13に示したように絶縁膜7b表面にプラス帯電領域24とマイナス帯電領域26をもつ除電対象基板7の除電処理に特に有効である。
図8及び図11に示した基板処理装置において、電源部21がベース基板7aに与える電位の波形は図9、図10及び図12に示したものに限定されるものではない。電源部21がベース基板7aに与える電位の波形は、例えば図14に示すように櫛歯状のものであってもよいし、他の波形であってもよい。
上記の実施例ではプラス電荷及びマイナス電荷を有するガス5を発生させるためのイオン発生部3を用いているが、イオン発生部3に替えてプラズマ発生部を用い、プラス電荷及びマイナス電荷を有するガス5はプラズマ状態であるようにしてもよい。これにより、高濃度の電荷によって短時間で効率的に静電気を除去することができる。
以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
基板処理装置の一実施例の構成を示す概略図であり、(A)は除電処理前、(B)は除電処理中、(C)は除電処理後を示す。 基板処理装置の他の実施例の構成を示す概略図である。 基板処理装置のさらに他の実施例の構成を示す概略図である。 図3の実施例の電源部がベース基板に与える電位の経時変化を示すグラフである。 基板処理装置のさらに他の実施例の構成を示す概略図である。 図5の実施例の可変電源部がベース基板に与える電位の経時変化を示すグラフの一例である。 図5の実施例の可変電源部がベース基板に与える電位の経時変化を示すグラフの他の例である。 基板処理装置のさらに他の実施例の構成を示す概略図である。 図8の実施例の電源部がベース基板に与える電位の経時変化を示すグラフの一例である。 図8の実施例の電源部がベース基板に与える電位の経時変化を示すグラフの他の例である。 基板処理装置のさらに他の実施例の構成を示す概略図である。 図11の実施例の電源部がベース基板に与える電位の経時変化を示すグラフの一例である。 除電対象基板の絶縁膜表面の帯電分布の一例を示す平面図である。 図11の実施例の電源部がベース基板に与える電位の経時変化を示すグラフの他の例である。 従来の基板処理装置の構成を示す概略図である。 従来の基板処理装置による除電処理後の除電対象基板を模式的に示す断面図である。
符号の説明
1 基板処理装置
3 イオナイザ
5 プラス電荷及びマイナス電荷を有するガス5
7 除電対象基板
7a ベース基板
7b 絶縁膜
9 基板保持部
11 電源部
13 マイナス電荷
15 プラス電荷

Claims (10)

  1. プラス電荷及びマイナス電荷を有するガス雰囲気に除電対象基板を暴露して除電対象基板表面の静電気を除去する基板処理方法において、
    前記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、
    前記ベース基板に、前記絶縁膜表面がプラス帯電しているときはプラス電位を、前記絶縁膜表面がマイナス帯電しているときはマイナス電位を与えながら、前記絶縁膜表面を前記ガス雰囲気に暴露して前記絶縁膜表面の静電気を除去することを特徴とする基板処理方法。
  2. プラス電荷及びマイナス電荷を有するガス雰囲気に除電対象基板を暴露して除電対象基板表面の静電気を除去する基板処理方法において、
    前記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、
    前記ベース基板にプラス電位及びマイナス電位を交互に与えながら、前記絶縁膜表面を前記ガス雰囲気に暴露して前記絶縁膜表面の静電気を除去することを特徴とする基板処理方法。
  3. 前記絶縁膜表面の静電気が消滅したときに前記ベース基板をアース電位に接続する請求項1又は2に記載の基板処理方法。
  4. 前記絶縁膜表面の静電気が消滅する前に前記ベース基板に与える電位の絶対値を小さい方へ変化させる請求項1又は2に記載の基板処理方法。
  5. プラス電荷及びマイナス電荷を有する前記ガスはプラズマ状態である請求項1から4のいずれか一項に記載の基板処理方法。
  6. プラス電荷及びマイナス電荷を有するガスを発生させるためのイオン発生部と、イオン発生部により発生したガス雰囲気に除電対象基板を暴露するために除電対象基板を保持するための基板保持部を備えた基板処理装置において、
    前記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、
    前記ベース基板に、前記絶縁膜表面がプラス帯電しているときはプラス電位を、前記絶縁膜表面がマイナス帯電しているときはマイナス電位を与えるための電源部を備えたことを特徴とする基板処理装置。
  7. プラス電荷及びマイナス電荷を有するガスを発生させるためのイオン発生部と、イオン発生部により発生したガス雰囲気に除電対象基板を暴露するために除電対象基板を保持するための基板保持部を備えた基板処理装置において、
    前記除電対象基板は導体又は半導体からなるベース基板の上に絶縁膜が形成されたものであり、
    前記ベース基板にプラス電位及びマイナス電位を交互に与えるための電源部を備えたことを特徴とする基板処理装置。
  8. 前記電源部は、前記絶縁膜表面の静電気が消滅したときに前記ベース基板をアース電位に接続する請求項6又は7に記載の基板処理装置。
  9. 前記電源部は、前記絶縁膜表面の静電気が消滅する前に前記ベース基板に与える電位の絶対値を小さい方へ変化させる請求項6又は7に記載の基板処理装置。
  10. 前記イオン発生部に替えてプラズマ発生部を用いる請求項6から9のいずれか一項に記載の基板処理装置。
JP2006338205A 2006-12-15 2006-12-15 基板処理方法及び基板処理装置 Expired - Fee Related JP4703549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338205A JP4703549B2 (ja) 2006-12-15 2006-12-15 基板処理方法及び基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006338205A JP4703549B2 (ja) 2006-12-15 2006-12-15 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2008153343A JP2008153343A (ja) 2008-07-03
JP4703549B2 true JP4703549B2 (ja) 2011-06-15

Family

ID=39655229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338205A Expired - Fee Related JP4703549B2 (ja) 2006-12-15 2006-12-15 基板処理方法及び基板処理装置

Country Status (1)

Country Link
JP (1) JP4703549B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6176898B2 (ja) * 2011-09-05 2017-08-09 キヤノン株式会社 X線タルボ干渉法による撮像に用いられる遮蔽格子の製造方法
KR102094800B1 (ko) * 2013-07-25 2020-03-31 삼성디스플레이 주식회사 오염 물질 측정 기판, 이를 이용한 기판 제조 장치 및 제조 방법
CN110178238B (zh) * 2017-01-11 2023-07-28 应用材料公司 用于处理基板的方法和设备和对应的显示元件
KR101985409B1 (ko) * 2018-08-09 2019-06-03 주식회사 로이테크 송풍형 이온화 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512013B2 (ja) * 1987-09-29 1996-07-03 松下電器産業株式会社 基板の除電方法
JP2865056B2 (ja) * 1996-05-16 1999-03-08 日本電気株式会社 基板上の粒子除去装置および粒子除去方法
JPH10189544A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 基板帯電除去装置及び方法
JP4507303B2 (ja) * 1999-08-23 2010-07-21 ソニー株式会社 基板の剥離帯電防止方法

Also Published As

Publication number Publication date
JP2008153343A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4703549B2 (ja) 基板処理方法及び基板処理装置
KR20060087358A (ko) 플라즈마처리방법 및 플라즈마처리장치
JPS6232468B2 (ja)
CN1178392A (zh) 静电吸盘和应用了静电吸盘的样品处理方法及装置
TW202038019A (zh) 物件台
JP2008004880A (ja) 半導体装置の製造方法及び半導体装置の製造装置
TW200811981A (en) Electrostatic chuck, substrate processing apparatus having the same, and substrate processing method using the same
JPS624713B2 (ja)
JPS605529A (ja) 洗浄装置
JP3578739B2 (ja) プラズマ装置
JP3545131B2 (ja) 半導体装置の作製方法
JPH07106307A (ja) プラズマ処理装置およびプラズマ処理方法
TWI725011B (zh) 用於移除在基板製造處理期間累積在基板接觸表面上的粒子的裝置、基板支撐件、及方法
KR100421171B1 (ko) 기판 표면의 입자성 오염물 제거 방법 및 그 제거장치
JP6609735B2 (ja) 静電式ワーク保持方法,静電式ワーク保持システム及びワーク保持装置
JP2000216228A (ja) 基板固定台
JP5292080B2 (ja) 静電チャックのクリーニング方法
JP3184676B2 (ja) 基板搬送装置
JP3508183B2 (ja) 基板搬送装置
JPH02130915A (ja) プラズマ処理装置
JP3660818B2 (ja) 基板の除電方法および除電機能付きステージ
JPH08102456A (ja) 電子材料洗浄方法及び洗浄装置
JP4675702B2 (ja) 金の表面処理方法
JPH09213597A (ja) 基板処理装置
JPH04100257A (ja) 静電吸着機構を備えた処理装置および該静電吸着機構の残留電荷除去方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees