TWI742460B - 磁穿隧接面裝置及其形成方法及處理方法 - Google Patents

磁穿隧接面裝置及其形成方法及處理方法 Download PDF

Info

Publication number
TWI742460B
TWI742460B TW108140804A TW108140804A TWI742460B TW I742460 B TWI742460 B TW I742460B TW 108140804 A TW108140804 A TW 108140804A TW 108140804 A TW108140804 A TW 108140804A TW I742460 B TWI742460 B TW I742460B
Authority
TW
Taiwan
Prior art keywords
layer
tunnel junction
magnetic tunnel
magnetic
electrode layer
Prior art date
Application number
TW108140804A
Other languages
English (en)
Other versions
TW202105782A (zh
Inventor
沈柏志
劉光益
劉中偉
梁晉魁
邱意為
林進興
許立德
蔡瀚霆
吳正一
林世和
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202105782A publication Critical patent/TW202105782A/zh
Application granted granted Critical
Publication of TWI742460B publication Critical patent/TWI742460B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種磁穿隧接面裝置及其形成方法。此方法包括在一基板上方形成一底部電極層。在底部電極層上方形成複數個磁穿隧接面層。在磁穿隧接面層上方形成一頂部電極層。圖案化頂部電極層。在圖案化頂部電極層之後，在磁穿隧接面層和底部電極層上施行一或多個處理循環。圖案化的頂部電極層、圖案化的磁穿隧接面層及圖案化的底部電極層形成磁穿隧接面結構。一或多個處理循環的每一者包括以第一持續時間在磁穿隧接面層和底部電極層上施行一蝕刻製程以及以第二持續時間在磁穿隧接面層和底部電極層上施行一磁性處理。

Description

磁穿隧接面裝置及其形成方法及處理方法
本揭露實施例係有關於一種磁穿隧接面裝置及其形成方法及處理方法。
作為示例，半導體記憶體用於電子應用(包括收音機、電視、手機、和個人計算裝置)的積體電路中。半導體記憶體裝置的一種類型是磁阻式隨機存取記憶體(Magneto-Resistive Random Access Memory，MRAM)，其有關於將半導體技術與磁性材料和裝置相結合的自旋電子裝置。電子的自旋(藉由其磁矩(magnetic moments)而不是電子的電荷)係用於指示位元值(bit values)。
典型的磁阻式隨機存取記憶體單元可以包括磁穿隧接面(Magnetic Tunnel Junction，MJT)堆疊，堆疊包括鎖定層(pinning layer)、位於鎖定層上的被鎖定層(pinned layer)、位於被鎖定層上的穿隧層(tunnel layer)、以及位於穿隧層上的自由層(free layer)。在磁阻式隨機存取記憶體單元的形成期間，首先沉積複數個毯覆層(blanket layers)。然後藉由光蝕刻(photo etching)將毯覆層圖案化，以形成磁穿隧接面堆疊。然後形成蓋介電層(cap dielectric layer)，以包括磁穿隧接面堆疊的側壁上的一些部分，以及頂表面上的可能的其他部分。磁穿隧接面堆疊被蓋介電層保護。
根據本揭露一些實施例，提供一種形成磁穿隧接面裝置的方法，包括：在一基板上方形成一底部電極層；在底部電極層上方形成複數個磁穿隧接面層；在磁穿隧接面層上方形成一頂部電極層；圖案化頂部電極層；以及在圖案化頂部電極層之後，在磁穿隧接面層及底部電極層上施行一或多個處理循環。一圖案化的頂部電極層、複數個圖案化的磁穿隧接面層及一圖案化的底部電極層形成複數個磁穿隧接面結構。一或多個處理循環的每一者包括：以一第一持續時間在磁穿隧接面層及底部電極層上施行一蝕刻製程；以及以一第二持續時間在磁穿隧接面層及底部電極層上施行一磁性處理。
根據本揭露另一些實施例，提供一種磁穿隧接面裝置的處理方法，包括：將一晶圓引入到一處理腔室中；以及當晶圓在處理腔室中時，在晶圓上施行一或多個處理循環。晶圓包括：一底部電極層、複數個磁穿隧接面層以及一圖案化的頂部電極層。底部電極層位於一基板上方。磁穿隧接面層位於底部電極層上方。圖案化的頂部電極層位於磁穿隧接面層上方。一或多個處理循環的每一者包括：使用處理腔室的一離子束蝕刻系統，以一第一持續時間在磁穿隧接面層及底部電極層上施行一離子束蝕刻製程；以及使用處理腔室的一磁性系統以一第二持續時間在磁穿隧接面層及底部電極層上施行一磁性處理。
根據本揭露又另一些實施例，提供一種磁穿隧接面裝置，包括：一基板、一磁穿隧接面結構、一氧化層以及一間隔物。磁穿隧接面結構位於基板上方。磁穿隧接面結構包括：一底部電極、一磁穿隧接面堆疊以及一頂部電極。磁穿隧接面堆疊位於底部電極上方。頂部電極位於磁穿隧接面堆疊上方。氧化層位於磁穿隧接面堆疊的一側壁上。間隔物位於磁穿隧接面結構的側壁上。間隔物與底部電極的一側壁、頂部電極的一側壁及氧化層實體接觸。
以下揭露提供了用於實現本揭露的不同特徵的許多不同的實施例或示例。以下描述部件和佈置的特定示例以簡化本揭露。當然，這些僅僅是示例，而無意於進行限制。舉例來說，在下面的描述中，在第二特徵上或之上的第一特徵的形成可以包括第一特徵和第二特徵直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成額外特徵的實施例，使得第一特徵和第二特徵可以不直接接觸。另外，本揭露可以在各個示例中重複參考數字及/或字母。此重複是出於簡化和清楚的目的，並且其本身並不指示所討論的各種實施例及/或配置之間的關係。
此外，為了便於描述，在本文​​中可以使用例如“在...下方”、“下方”、“下” 、“在...上方”、“上”等空間相對術語來描述如圖所示的元件或特徵與另一元件或特徵的關係。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或其他方位)，並且在此使用的空間相對描述語可以同樣地被相應地解釋。
本揭露的實施例以半導體裝置為背景(例如磁穿隧接面(MJT)裝置及其形成方法)進行了討論。在一些實施例中，磁穿隧接面裝置可以是磁阻式隨機存取記憶體(MRAM)裝置。形成磁穿隧接面裝置的中間階段係根據一些實施例被示出。根據一些實施例，在磁穿隧接面層上施行磁性處理同時施行蝕刻製程來圖案化磁穿隧接面層，使得避免了在蝕刻製程中由於金屬元素在圖案化的磁穿隧接面層的側壁上的再濺射(re-sputtering)而引起的電性短路。根據一些實施例，在圖案化的磁穿隧接面層的側壁上形成各種層，而減少或避免了電子沿著圖案化的磁穿隧接面層的側壁的流動，並且減少或避免了水分(H2 O)擴散到圖案化的磁穿隧接面層中。
第1圖至第9圖是根據一些實施例的形成半導體裝置100的中間階段的剖視圖。參考第1圖，半導體裝置100包括在同一基板101上方的記憶體區100A和邏輯區100B，其中在記憶體區100A中形成一或多個記憶體裝置(例如，磁阻式隨機存取記憶體裝置)，並且在邏輯區域100B中形成一或多個邏輯裝置(例如，邏輯電路)。在一些實施例中，電性部件103A和103B形成在基板101之中或之上，並且內連線結構(其包括複數個介電層並且形成在介電層中的導電特徵(例如，金屬線和導孔))形成在基板101上，以連接電性部件103A和103B，以形成半導體裝置100的功能電路。
基板101可以是半導體基板，例如摻雜或未摻雜的矽，或者絕緣體上半導體(semiconductor-on-insulator，SOI)基板的主動層(active layer)。半導體基板可以包括其他半導體材料，例如鍺；以及包括碳化矽、砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦、及/或銻化銦的化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP的合金半導體；或其組合。也可以使用其他基板，例如多層或梯度基板(gradient substrates)。電性部件103A和103B可以是例如藉由任何合適的形成方法所形成的電晶體、二極體、電容、電阻等。
在一些實施例中，內連線結構包括形成在基板101以及電性部件103A和103B上的複數個金屬化層。金屬化層表示為Mx ，其中x=0、1、2、... 、其中M0 表示最低(例如，最接近基板101)的金屬化層，並且下標x增加1以表示每個額外的金屬化層。金屬化層M0 包括一或多個層間介電層(Inter-Layer Dielectric layer，ILD layer)和層間介電層內的導電特徵，例如接觸插塞(contact plugs)，以電性連接到電性部件103A和103B。金屬化層Mx (具有大於或等於1的x)包括金屬間介電層(Inter-Metal Dielectric layer，IMD layer)和金屬間介電層內的導電特徵(例如，金屬線和導孔)。在一些實施例中，例如導線和導孔的導電特徵提供電性連接下方的導電特徵。
層間介電層和金屬間介電層可以由任何合適的介電材料所形成，舉例來說，例如氮化矽的氮化物；例如氧化矽的氧化物、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、摻硼磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)等；或類似物。可以藉由任何可以接受的沉積製程(例如旋轉塗佈(spin coating)、物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)等、或其組合)來形成層間介電層和金屬間介電層。可以藉由任何合適的製程(例如沉積、鑲嵌(damascene)、雙鑲嵌(dual damascene)、或其組合)來成層間介電層和金屬間介電層中的導電特徵。
第1圖示出了基板101上的金屬化層Mx 和Mx+1 。在一些實施例中，金屬化層Mx 可以是金屬化層M0 並可以接觸基板101。在其他實施例中，可以在金屬化層Mx 和基板101之間插置(interposed)其他金屬化層。為簡單起見，在隨後的圖式中，可以不示出基板101以及電性部件103A和103B。
在一些實施例中，金屬化層MX 包括介電層105和在介電層105內的導電特徵107。舉例來說，在一些實施例中，介電層105是具有k值低於約3.0的低k介電層。介電層105還可以藉由其他介電材料(例如氧化矽、氮化矽、磷矽酸鹽玻璃 (PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)等)所形成。導電特徵107可以由金屬(例如銅、鋁、鎢、鈷、其金屬合金等)所形成。在金屬化層MX 是金屬化層M0 的一些實施例中，導電特徵107是接觸插塞。在金屬化層MX 是x大於1的金屬化層的其他實施例中，導電特徵107可以是金屬線(如字元線(word lines)或位元線(bit lines))、金屬導孔、摻雜半導體帶等。
在一些實施例中，金屬化層MX+1 包括介電層111和在介電層111內的導電特徵113，例如導電導孔113。在一些實施例中，介電層111可以由四乙氧基矽烷(Tetra Ethyl Ortho Silicate，TEOS)氧化物(使用例如四乙氧基矽烷(TEOS)作為前驅物的化學氣相沉積(CVD)方法沉積的氧化矽)) 所形成。在其他實施例中，可以使用磷矽酸鹽玻璃 (PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG )、未摻矽酸鹽玻璃(Undoped Silicate Glass，USG)、氟矽酸鹽玻璃(Fluorosilicate Glass，FSG)、SiOCH、可以流動氧化物、多孔氧化物等、或其組合來形成介電層111。舉例來說，介電層111也可以由與k值低於約3.0的低k介電材料所形成。
在一些實施例中，導電導孔113包括導電區域117和導電阻障層(conductive barrier layers)115內襯側壁和導電區域117的底表面。導電阻障層115可以由鈦、氮化鈦、鉭、氮化鉭、鈷、或其組合等所形成。導電區域117可以由金屬(例如銅、鋁、鎢、鈷、或其合金等)所形成。導電導孔113的形成可以包括蝕刻介電層111，以形成導孔開口、形成延伸到導孔開口的毯覆導電阻障層(blanket conductive barrier layer)、在毯覆導電阻障層上沉積金屬材料、並且施行平坦化製程(planarization process)，如化學機械研磨(Chemical Mechanical Polish，CMP)製程或機械研磨製程(mechanical grinding process)，以去除多餘的毯覆導電阻障層和金屬材料。
在一些實施例中，蝕刻停止層109形成在介電層105和介電層111之間。在一些實施例中，蝕刻停止層109由不同於上覆的介電層111的介電層所形成。舉例來說，蝕刻停止層109可以由氮化鋁、氧化鋁、氧化矽、氮化矽、氮氧化矽、碳化矽、或其組合等所形成。蝕刻停止層109也可以是複數個介電層所形成的複合層。舉例來說，蝕刻停止層109可以包括金屬氧化層、在金屬氧化層上的金屬氮化物層、並且可以或可以不包括在金屬氮化物層上方的金屬氮碳化物層或金屬氮氧化層。在這樣的實施例中，導孔113的形成更包括在形成導孔開口的同時對蝕刻停止層109進行蝕刻。
進一步參考第1圖，底部電極(bottom electrode，BE)層119形成在介電層111和導孔113上方，磁穿隧接面(MJT)層127形成在底部電極層119上方，並且頂部電極(top electrode，TE)層129形成在磁穿隧接面層127上方。在一些實施例中，底部電極層119形成為毯覆層，並且可以使用化學氣相沉積、物理氣相沉積(PVD)、電化學鍍層(Electro-Chemical Plating、ECP)、無電鍍層(Electroless plating)等形成。底部電極層119的材料可以包括銅、鋁、鈦、鉭、鎢、鉑、鎳、鉻、釕、氮化鈦、氮化鉭、其組合、其多層等。在底部電極層119包括多層的實施例中，底部電極層119包括第一層119A和在第一層119A上方的第二層119B，第一層119A由氮化鉭所製成，而且第二層119B由氮化鈦所製成。在一些實施例中，第一層119A具有約20埃(Å)至約150埃之間的厚度。在一些實施例中，第二層119B具有約30埃至約150埃之間的厚度。在一些實施例中，底部電極層119具有約50埃至約300埃之間的厚度。
在一些實施例中，磁穿隧接面層127包括底部磁性電極層121、底部磁性電極層121上方的穿隧阻障層123、和穿隧阻障層123上方的頂部磁性電極層125。底部磁性電極層121可以包括鎖定層121A和在鎖定層121A上且與其接觸的被鎖定層121B。頂部磁性電極層125可以包括自由層。可以使用一或多個沉積方法(例如，化學氣相沉積、物理氣相沉積、原子層沉積(ALD)、其組合等)沉積底部磁性電極層121、穿隧阻障層123、和頂部磁性電極層125。
鎖定層121A可以由包括錳(Mn)及其他金屬(例如鉑(Pt)、銥(Ir)、銠(Rh)、鎳(Ni)、鈀(Pd)、鐵(Fe)、鋨(Os)等)的金屬合金所形成。因此，鎖定層121A可以由錳鉑、錳銥、錳銠、錳鎳、錳鉑鈀、錳鐵、鋨、錳等所形成。鎖定層121A可以具有在約50埃至約200埃的範圍之間的厚度。
被鎖定層121B可以由具有比頂部磁性電極層125更大的矯頑力場(coercivity field)的鐵磁材料所形成，並可以由例如鈷鐵(CoFe)、鈷鐵硼(CoFeB)、其組合等的材料所形成。被鎖定層121B可以具有在約50埃至約200埃之間的範圍的厚度。在一些實施例中，被鎖定層121B具有如合成鐵磁性(synthetic ferromagnetic，SFM)結構，其中磁性層之間的耦合是鐵磁性耦合。底部磁性電極層121還可以採用合成反鐵磁性(synthetic antiferromagnetic，SAF)結構，其包括由複數個非磁性間隔層(non-magnetic spacer layers)隔開的複數個磁性金屬層。磁性金屬層可以由鈷、鐵、鎳等所形成。非磁性間隔層可以由銅、釕、銥、鉑、鎢、鉭、鎂等所形成。舉例來說，底部磁性電極層121可以具有鈷層和在鈷層上的重複的(鉑/鈷)x層，其中x表示重複數，並且可以是等於或大於1的任何整數。
穿隧阻障層123可以由介電材料(例如氧化鎂、氧化鋁、氮化鋁、其組合等所形成。穿隧阻障層123可以具有約1奈米至大約10奈米之間的範圍的厚度。
頂部磁性電極層125可以由例如鐵鈷、鐵鎳、硼鐵鈷、鎢硼鐵鈷、其組合等的鐵磁材料所形成。頂部磁性電極層125也可以採用合成鐵磁性結構，其類似於合成反鐵磁性結構，並調整間隔層的厚度，以達到分離的磁性金屬之間的鐵磁耦合，亦即導致磁矩沿著相同方向耦合。頂部磁性電極層125的磁矩是可以程式化的，並因此將得到的磁穿隧接面結構的電阻在高電阻和低電阻之間改變。應理解的是，磁穿隧接面層127的材料和結構可以具有許多變化，這也在本揭露的範圍之內。舉例來說，鎖定層121A、被鎖定層121B、穿隧阻障層123、和頂部磁性電極層125可以以相反於如第1圖所示的順序所形成。因此，自由層可以是磁穿隧接面層127的底部層，而鎖定層可以成為頂部層。
進一步參考第1圖，頂部電極層129形成在磁穿隧接面層127上。在一些實施例中，頂部電極層129形成為毯覆層，且可以為使用化學氣相沉積、物理氣相沉積、電化學鍍層法、無電鍍層等而形成。頂部電極層129的材料可以包括鋁、鈦、鉭、鎢、其合金、其多層等。在一些實施例中，在隨後圖案化磁穿隧接面層127時，頂部電極層129可以作為硬遮罩，並且可以包括由氮化鈦、鉭、氮化鉭、鈦、釕、鎢、矽、其合金、其多層等所形成的導電層。
在頂部電極層129包括多層的實施例中，頂部電極層129可以包括第一層129A、在第一層129A上方的第二層129B、以及在第二層129B上方的第三層129C，其中第一層129A由鉭所製成、第二層129B由氮化鉭所製成、且第三層129C由鉭所製成。在一些實施例中，第一層129A具有約50埃至約200埃之間的厚度。在一些實施例中，第二層129B具有約50埃至約200埃之間的厚度。在一些實施例中，第三層129C具有約50埃至約200埃之間的厚度。在一些實施例中，頂部電極層129具有約150埃至約600埃之間的厚度。在一些實施例中，頂部電極層129的厚度大於底部電極層119的厚度。
在形成頂部電極層129之後，一或多個遮罩形成在頂部電極層129上。在一些實施例中，一或多個遮罩可以包括一或多個硬遮罩、三層遮罩、其組合等。在一些實施例中，硬遮罩層131形成在頂部電極層129上，並且三層遮罩133形成在硬遮罩層131上。在一些實施例中，硬遮罩層131可以包括氧化鈦(TiO)、四乙氧基矽烷氧化物、其組合等。在一些實施例中，硬遮罩層131具有約50埃至約300埃之間的厚度。
三層遮罩133包括底部層133A、底部層133A上的中間層133B、和中間層133B上的頂部層133C。在一些實施例中，底部層133A由光阻所形成。在一些實施例中，底部層133A是交聯(cross-linked)的，並且因此與用於曝光(light exposure)的典型光阻不同。在其他實施例中，底部層133A包括無定形碳(amorphous carbon，a-C)。當對頂部層133C進行曝光時，底部層133A可以作為底部抗反射塗層(Bottom Anti-Reflective Coating，BARC)。舉例來說，中間層133B可以包括包含矽和氧的材料，其可以是SiON，雖然也可以使用其他類似的材料。頂部層133C可以包括光阻。在一些實施例中，頂部層133C被塗覆為毯覆層，並隨後在光微影製程使用光微影遮罩被圖案化。在半導體裝置100的上視圖中，頂部層133C的剩餘部分可以被佈置成陣列(array)。
參考第2圖，圖案化的頂部層133C(參見第1圖)作為蝕刻遮罩以蝕刻和圖案化三層遮罩133的中間層133B和底部層133A。在一些實施例中，圖案化的頂部層133C(參見第1圖)可以在蝕刻製程中被消耗。在一些實施例中，蝕刻製程可以包括非等向性(anisotropic)乾式蝕刻製程，例如反應性離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、其組合等。
參考第3圖，圖案化的中間層133B(參見第2圖)和圖案化的底部層133A作為蝕刻光罩以蝕刻硬遮罩層131和頂部電極層129，並形成頂部電極(top electrodes，TEs)129'。蝕刻方法可以包括電漿蝕刻方法，其可以包括在反應性離子束蝕刻(IBE)。可以使用輝光放電電漿(Glow Discharge Plasma，GDP)、電容耦合電漿(Capacitive Coupled Plasma，CCP)、電感耦合電漿(Inductively Coupled Plasma，ICP)等來實施蝕刻。圖案化的中間層133B(參見第2圖)可以在蝕刻製程中被消耗。在一些實施例中，蝕刻製程可能不會完全蝕刻頂部電極層129的第一層129A。在這樣的實施例中，在施行蝕刻製程之後，頂部電極層129的第一層129A的一部分仍覆蓋磁穿隧接面層127。在一些實施例中，仍在磁穿隧接面層127上方的頂部電極層129的第一層129A的一部分具有約10埃至約50埃之間的厚度。
參考第4圖，使用一或多道蝕刻製程以圖案化磁穿隧接面層127和底部電極層119，同時使用圖案化的底部層133A(參見第3圖)、圖案化的硬遮罩層131(參見第3圖)、和頂部電極129'作為蝕刻光罩。圖案化製程形成磁穿隧接面127'和底部電極119'。在一些實施例中，圖案化製程可以部分地蝕刻介電層111。在這樣的實施例中，介電層111包括蝕刻部分111A和未蝕刻部分111B。在一些實施例中，蝕刻部分111A的頂表面是在未蝕刻部分111B的頂表面上。在一些實施例中，蝕刻部分111A具有傾斜的側壁。在一些實施例中，蝕刻部分111A在所示剖面中具有梯形的形狀(trapezoidal shapes)。在一些實施例中，圖案化的底部層133A(參見第3圖)和圖案化的硬遮罩層131(參見第3圖)可以在圖案化製程期間被消耗。在其他實施例中，舉例來說，使用合適的去除製程(例如合適的蝕刻製程)去除在施行圖案化製程之後剩餘的圖案化的底部層133A (參見第3圖)和圖案化的硬遮罩層131(參見第3圖)的部分。頂部電極129'、磁穿隧接面127'、和底部電極119'在基板101上方形成磁穿隧接面結構401。在一些實施例中，頂部電極129'、磁穿隧接面127'、和底部電極119'具有傾斜的側壁，使得磁穿隧接面結構401具有傾斜側壁。在一些實施例中，頂部電極129'的寬度小於底部電極119'的寬度。
在一些實施例中，一或多道蝕刻製程可以包括電漿蝕刻方法，如離子束蝕刻製程。在一些實施例中，可以結合磁性處理來施行離子束蝕刻製程，磁性處理允許避免由於在離子束蝕刻製程期間發生的磁穿隧接面127'的側壁上的金屬元素的再濺射而引起的電性短路。在一些實施例中，磁性處理從磁穿隧接面127'的側壁去除金屬顆粒。在一些實施例中，使用下方參考第10圖到第12圖和離子束蝕刻製程和磁性處理的實施方式所描述的系統1000，以施行離子束蝕刻製程和磁性處理製程。
參考第5圖，在施行離子束蝕刻製程和磁性處理製程之後，在磁穿隧接面結構401的側壁和頂表面上形成各種保護層。在一些實施例中，氧化層501形成在磁穿隧接面127'的側壁上。在一些實施例中，氧化層501包括形成磁穿隧接面127'的金屬元素的氧化物，並且可以使用氧化製程來形成。在一些實施例中，氧化層501防止電子沿著磁穿隧接面127'的側壁的流動，這可能不利地影響磁穿隧接面127'的磁性性能。在一些實施例中，氧化層501可以具有約5埃至約15埃之間的厚度。
在形成氧化層501之後，鈍化層(passivation layer)503毯覆地形成在磁穿隧接面結構401上方。在一些實施例中，鈍化層503可以包括氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、其組合等，並且可以使用化學氣相沉積、電漿增強化學氣相沉積(PECVD)、原子層沉積、電漿增強原子層沉積(PEALD)、物理氣相沉積、其組合等所形成。在一些實施例中，鈍化層503可以減少或防止水分(H2 O)擴散到磁穿隧接面結構401中。在一些實施例中，鈍化層503可以具有約100埃至約800埃之間的厚度。在一些實施例中，使用下方參考第10圖以及用於形成氧化層501和鈍化層503的製程的實施方式所描述的系統1000，以施行用於形成氧化層501和鈍化層503的製程。
參考第6圖，施行乾式蝕刻製程以蝕刻鈍化層503並露出磁穿隧接面結構401的頂部(例如，頂部電極129'的頂部)。在一些實施例中，乾式蝕刻製程是非等向性蝕刻製程，並且去除鈍化層503的水平部分。隨後，在磁穿隧接面結構401上方形成鈍化層601，隨後在鈍化層601上方形成氧化層603。在一些實施例中，鈍化層601可以使用類似於上描參考第5圖描述的鈍化層503的材料和方法所形成，並且在此不重複描述。在一些實施例中，氧化層603可以包括氧化矽等，並且可以使用化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、電漿增強原子層沉積、其組合等所形成。隨後，施行一或多道乾式蝕刻製程以蝕刻鈍化層601和氧化層603並露出磁穿隧接面結構401的頂部(例如，頂部電極129'的頂部)。在一些實施例中，一或多道乾式蝕刻製程是非等向性蝕刻製程，並去除鈍化層601和氧化層603的水平部分。鈍化層503、鈍化層601和氧化層603的剩餘部分形成位在磁穿隧接面結構401的側壁上的間隔物605。
進一步參考第6圖，在磁穿隧接面結構401和間隔物605上形成介電層607，在介電層607上形成無氮抗反射層(nitrogen-free anti-reflective layer，NFARL)609。在一些實施例中，介電層607包括低k氧化物，例如四乙氧基矽烷氧化物(使用例如以四乙氧基矽烷氧化物(TEOS)作為前驅物的化學氣相沉積法來沉積氧化矽)等。隨後，將介電層607和無氮抗反射層609圖案化，以露出半導體裝置100的邏輯區域100B中的蝕刻停止層109。在一些實施例中，圖案化製程可以包括合適的光微影(photolithography)和蝕刻製程。
參考第7圖，在半導體裝置100的邏輯區域100B中的蝕刻停止層109上方形成介電層701，並且在介電層701上方形成無氮抗反射層(NFARL)703。在一些實施例中，介電層701可以使用類似於上述參考第1圖的介電層105的材料和方法所形成，並且在此不重複描述。在一些實施例中，當在半導體裝置100的邏輯區域100B中形成介電層701和無氮抗反射層703時，可以藉由遮罩保護半導體裝置100的記憶體區域100A。隨後，在半導體裝置100上毯覆地形成遮罩層705。在一些實施例中，遮罩層705可以包括氮化鈦、氮化鉭等。
參考第8圖，在介電層701中形成導電特徵801。導電特徵801可以包括使用合適的形成方法(例如，鑲嵌、雙鑲嵌、沉積、鍍層、其組合等)所形成的導線801L和導孔801V。在一些實施例中，遮罩層705和無氮抗反射層703(見第7圖)有助於在介電層701和蝕刻停止層109中形成導電特徵開口。在一些實施例中，導電特徵開口藉由先導孔製程(via-first process)所形成。在其他實施例中，藉由先溝槽製程(trench-first process)形成導電特徵開口。隨後，用合適的導電材料填充導電特徵開口。接著，施行例如化學機械研磨的平坦化製程以去除磁穿隧接面結構401上的過量材料，並露出磁穿隧接面結構401的最上表面。在一些實施例中，磁穿隧接面結構401的最上表面與導電特徵801的最上表面齊平。在一些實施例中，平坦化製程完全去除了遮罩層705和無氮抗反射層703(見第7圖)。
參考第9圖，在形成導電特徵801之後，金屬化層MX+2 形成在磁穿隧接面結構401、介電層701和導電特徵801上方。在一些實施例中，形成金屬化層MX+2 包括在磁穿隧接面結構401、介電層701和導電特徵801上方形成蝕刻停止層901。接著，在蝕刻停止層901上方形成介電層903。在一些實施例中，蝕刻停止層901可以使用類似於上述參考第1圖的蝕刻停止層109的材料和方法所形成，並且在此不重複描述。在一些實施例中，介電層903可以使用類似於上述參考第1圖的介電層105的材料和方法所形成，並且在此不重複描述。隨後，在介電層903中形成導電特徵905(例如，導線905L和導孔905V)。導電特徵905延伸穿過蝕刻停止層901，並且電性耦接至導電特徵801和磁穿隧接面結構401。在一些實施例中，導電特徵905可以使用類似於上述參考第8圖的導電特徵801的材料和方法所形成，並且在此不重複描述。第9圖中所提供的磁穿隧接面結構401和導電特徵801和905的特定數量僅為了說明目的。磁穿隧接面結構401和導電特徵801和905也可能具有其他的數量，且完全旨在被包括在本揭露的範圍之內。
如本領域中具有通常知識者將容易理解的，可以在第9圖所示的處理之後進行額外處理，以完成製造半導體裝置100，因此這裡不討論細節。舉例來說，可以在金屬化層Mx+2 上形成一或多個額外金屬化層，直到完成內連線結構的形成。
第10圖示出了根據一些實施例的形成半導體裝置100的各個階段中使用的系統1000。在一些實施例中，可以使用系統1000來施行參考第4圖和第5圖描述的處理步驟。在一些實施例中，系統1000包括蝕刻/磁性處理站點1001、氧化/沉積站點1003、負載鎖定腔室(loadlock chamber)1005和傳送腔室1007。在一些實施例中，參考第4圖描述的製程步驟是使用蝕刻/磁性處理站點1001而施行的。在一些實施例中，參考第5圖描述的處理步驟是使用氧化/沉積站點1003而施行。在一些實施例中，第3圖所示的半導體裝置100被裝載到系統1000中，以施行上述參考第4圖和第5圖的處理步驟。
在一些實施例中，蝕刻/磁性處理站點1001配置以藉由施行一或多個處理循環來結合離子束蝕刻製程來施行磁性處理過程。在一些實施例中，每個循環包括離子束蝕刻階段，隨後是磁性處理階段。在一些實施例中，一或多個處理循環可以包括1至6個循環。在一些實施例中，氧化/沉積站點1003配置以施行氧化製程和沉積製程。
在一些實施例中，負載鎖定腔室1005向外部環境開放並接收第3圖所示的半導體裝置100。一旦將半導體裝置100設置在負載鎖定腔室1005內，可以關閉負載鎖定腔室1005，以將半導體裝置100與外部環境隔離。一旦隔離，負載鎖定腔室1005接著可以抽空剩餘外部氣體，以準備藉由例如傳送腔室1007移動半導體裝置100到系統1000的其餘部分。傳送腔室1007可以包括可以夾持、移動和從負載鎖定腔室1005傳送半導體裝置100到例如蝕刻/磁性處理站點1001的一或多個機械手臂1009。在一些實施例中，機械手臂1009可以延伸到負載鎖定腔室1005中以夾持半導體裝置100，並且將半導體裝置100傳送到傳送腔室1007中。一旦半導體裝置100進入傳送腔室1007，傳送腔室1007的門可以關閉，以將傳送腔室1007與負載鎖定腔室1005隔離，使得負載鎖定腔室1005可以再次對外部環境開放，而不會污染系統1000的其餘部分。一旦與負載鎖定腔室1005隔離，傳送腔室1007可以向蝕刻/磁性處理站點1001和機械手臂1009開放，機械手臂1009仍然固持半導體裝置100，並延伸到蝕刻/磁性處理站點1001且存放半導體裝置100以進行進一步處理。一旦半導體裝置100被放置在蝕刻/磁性處理站點1001中，則由蝕刻/磁性處理站點1001施行上述參考第4圖的處理步驟。接著，半導體裝置100藉由傳送腔室1007傳送到氧化/沉積站點1003。一旦半導體裝置100被放置在氧化/沉積站點1003中，由蝕刻/磁性處理站點1001施行上述參考第5圖的處理步驟。
第11圖示出了根據一些實施例的在蝕刻階段期間的蝕刻/磁性處理站點1001。在一些實施例中，蝕刻/磁性處理站點1001包括電漿腔室1101。電漿腔室1101也可以稱為放電腔室。氣體入口1103提供合適的製程氣體至電漿腔室1101。在一些實施例中，合適的製程氣體包括惰性氣體，例如氦、氖、氬、氪、氙、氡、其組合等。電漿產生器1105從製程氣體中產生電漿1107。在一些實施例中，電漿產生器1105耦接到射頻(radio-frequency，RF)電源(未示出)。在一些實施例中，電漿產生器1105可以是變壓器-耦合電漿產生器(transformer-coupled plasma generator)、電感耦合電漿系統(inductively coupled plasma system)、磁性增強反應性離子蝕刻系統(magnetically enhanced reactive ion etch system)、電子回旋共振系統(electron cyclotron resonance system)、遠端電漿產生器(remote plasma generator)等。在一些實施例中，射頻電源以約50瓦(W)至約500瓦之間的功率操作。
在一些實施例中，蝕刻/磁性處理站點1001更包括格柵光學件(grid optics)1109。在一些實施例中，格柵光學件1109包括靜電孔，藉由靜電孔提取來自電漿1107的離子，並形成離子束1113。在一些實施例中，格柵光學件1109包括一或多個格柵。在一些實施例中，每個格柵包括具有複數個孔的電極。不同格柵中的複數個孔彼此對準，以允許提取電漿1107的離子。在一些實施例中，格柵光學件1109包括螢幕(S)格柵1109A、加速器(A)格柵1109B、和減速器(D)格柵1109C。螢幕格柵1109A設置在最靠近電漿腔室1101的位置。加速器格柵1109B插置在螢幕格柵1109A和減速器格柵1109C之間。對螢幕格柵1109A相對於地線(ground)施加正電壓(束電壓(beam voltage))的偏壓。在一些實施例中，束電壓可以是約100伏(V)至約1000伏之間。加速器格柵1109B相對於地線被負電壓偏壓。減速器格柵1109C耦接到地線。在電漿腔室1101中產生的離子藉由格柵光學件1109被加速到高速度，以形成離子束1113。在一些實施例中，中和劑(neutralizer)1115設置於電漿1107的下游。中和劑1115發射電子1117來平衡離子束1113中的離子數量。電子1117提供離子束1113中的離子的電荷平衡，這允許最小化或消除在蝕刻製程期間可能發生的空間或表面充電。
在一些實施例中，蝕刻/磁性處理站點1001更包括吸座1119，吸座1119配置以在施行各種處理步驟時固持半導體裝置100。在一些實施例中，吸座1119是真空吸座、靜電吸座等。在一些實施例中，吸座1119配置以圍繞軸1123而旋轉(如第11圖中的箭頭1121所示)，並且相對於離子束1113撞擊半導體裝置100方向傾斜(如第11圖中的箭頭1125所示)。在一些實施例中，吸座1119的傾斜角θ(離子束1113的方向和吸座1119的法線之間的角度)在約90°至約-70°之間。在一些實施例中，吸座1119的旋轉速度為約5每分鐘轉速(rpm)和約100每分鐘轉速。在一些實施例中，機械快門1111放置在格柵光學件1109與吸座1119之間。在一些實施例中，可以關閉機械快門1111以防止離子束1113撞擊放置在吸座1119上的半導體裝置100。在離子束蝕刻階段，機械快門1111開啟。在磁性處理階段，機械快門1111關閉。
在一些實施例中，蝕刻/磁性處理站點1001更包括終點檢測系統1127，終點檢測系統1127配置以檢測離子束蝕刻製程的副產物 (如第11圖中的箭頭1129所示)，並在檢測到預期的副產物時停止離子束蝕刻製程。在一些實施例中，蝕刻/磁性處理站點1001還包括泵1131，其配置以從蝕刻/磁性處理站點1001抽空離子束蝕刻製程中的副產品。在一些實施例中，蝕刻/磁性處理站點1001更包括磁性系統1133，其配置以在磁性處理階段期間產生磁場。
在一些實施例中，磁性系統1133包括圍繞吸座1119和放置在吸座1119上的半導體裝置100的蝕刻/磁性處理站點1001的導電層內襯壁。在其他實施例中，磁性系統1133可以包括線圈、螺線管、電磁鐵或用於產生磁場的其他部件。在一些實施例中，導電層可以包括鋁、鐵、鎳、其組合等的一或多層。在一些實施例中，磁性系統1133藉由使電流流過磁性系統1133來產生磁場。
進一步參考第11圖，在離子束蝕刻階段期間，機械快門1111是開啟的，藉由電漿產生器1105從電漿1107所產生的離子束1113衝擊放置在吸座1119上的半導體裝置100。在一些實施例中，可以藉由改變吸座1119的傾斜角θ而改變離子束1113的蝕刻速率。在一些實施例中，離子束蝕刻階段可以施行約10秒(sec)至500秒之間的持續時間。
第12圖示出了根據一些實施例的在磁性處理階段期間的蝕刻/磁性處理站點1001。在一些實施例中，在磁性處理階段期間，機械快門1111是關閉的，並且防止離子束1113(參見第11圖)衝擊放置在吸座1119上的半導體裝置100。在其他實施例中，可以關閉電漿產生器1105，使得不產生電漿1107和離子束1113(見第11圖)。在一些實施例中，在磁性處理階段期間，藉由磁性系統1133所產生的磁場圍繞半導體裝置100。在一些實施例中，藉由使電流通過磁性系統1133而使磁性系統1133產生磁場。在一些實施例中，電流在約100毫安(mA)至2000毫安之間。在一些實施例中，可以在包括氦、氖、氬、氪、氙、氡、其組合等的惰性氣體環境施行磁性處理階段。在一些實施例中，磁性處理階段可以施行約10秒至100秒之間的持續時間。在一些實施例中，離子束蝕刻階段的持續時間與磁性處理階段的持續時間的比率在約5：1至約1：3之間。在一些實施例中，磁性處理去除在離子束蝕刻階段期間再濺射在磁穿隧接面127'的側壁上的金屬顆粒。在一些實施例中，在磁性處理階段期間，磁性系統1133產生磁場，以吸引再濺射的金屬顆粒並將金屬顆粒從磁穿隧接面127'的側壁去除。因此，減少或避免了金屬顆粒所引起的電性短路。
進一步參考第5圖和第10圖，在施行上述參考第3圖和第10圖到第12圖的離子束蝕刻和磁性處理製程之後，半導體裝置100被轉移到氧化/沉積站點1003。在一些實施例中，在將半導體裝置100放置在氧化/沉積站點1003中之後，在磁穿隧接面127'的側壁上形成氧化層501。在一些實施例中，可以使用包括熱氧化、電漿增強化學氣相沉積、其組合等的氧化製程來形成氧化層501。在使用電漿增強化學氣相沉積形成氧化層501的一些實施例中，可以使用一氧化二氮(N2 O)作為氧的來源(oxygen source)。在一些實施例中，可以用約10瓦至約100瓦之間的射頻功率施行電漿增強化學氣相沉積。在射頻功率小於約10瓦的一些實施例中，氧化製程可能會無效並且可能無法達到氧化層501的期望厚度。在射頻功率大於約100瓦的一些實施例中，氧化製程可能會損壞磁穿隧接面127'。在一些實施例中，在20°C至約200°C之間的溫度下施行氧化製程。在一些實施例中，在約0托耳(Torr)和約10托耳之間的壓力下施行氧化製程。在一些實施例中，施行氧化製程約5秒至約50秒之間的持續時間。在持續時間大於約50秒的一些實施例中，氧化層501可能太厚，以至於磁穿隧接面127'可能被氧化製程損壞。在持續時間小於約5秒的一些實施例中，氧化層501可能太薄，以至於電子可以沿著磁穿隧接面127'的側壁流動，且不利地影響裝置性能。在一些實施例中，氧化層501的厚度在約5埃至約15埃之間。在氧化層501的厚度大於約15埃的一些實施例中，磁穿隧接面127'可能被氧化製程而損壞。在氧化層501的厚度小於約5埃的一些實施例中，電子可能沿著磁穿隧接面127'的側壁流動，且不利地影響裝置性能。
進一步參考第5圖和第10圖，在形成氧化層501之後，氧化/沉積站點1003在磁穿隧接面結構401上方形成鈍化層503。在一些實施例中，可以使用電漿增強化學氣相沉積、物理氣相沉積、原子層沉積、電漿增強原子層沉積、其組合等來形成鈍化層503。在一些實施例中，藉由分別使用甲矽烷(SiH4 )和氨氣(NH3 )作為矽和氮前驅物的電漿增強化學氣相沉積來形成包括氮化矽的鈍化層503。在一些實施例中，甲矽烷的流速可以在約10單位時間標準毫升數(sccm)至約1000單位時間標準毫升數之間。在一些實施例中，氨氣的流速可以在約1單位時間標準毫升數至約100單位時間標準毫升數之間。在一些實施例中，除了矽和氮前驅物，也可以使用載流氣體。載流氣體可以是氦氣、氮氣、氬氣、其組合等。在一些實施例中，可以在約50°C至約250°C之間的溫度下施行電漿增強化學氣相沉積。在一些實施例中，可以在約0托耳至約10托耳之間的壓力下施行電漿增強化學氣相沉積。在一些實施例中，電漿增強化學氣相沉積的射頻功率可以在約50瓦至約600瓦之間。在溫度大於約250°C並且磁穿隧接面127'包含鎂的一些實施例中，鎂離子可能會擴散並且磁穿隧接面127'的磁性可能會被影響。在溫度小於約50°C的一些實施例中，磁穿隧接面127'的磁性可能受到水分(H2 O)的影響。在一些實施例中，鈍化層503可以具有約100埃至約800埃之間的厚度。在一些實施例中，鈍化層503可以具有在約2.0至約2.3之間的折射率(refractive index，RI)。
在一些實施例中，使用物理氣相沉積形成包括氮化矽的鈍化層503。在這樣的實施例中，使用矽靶材在氬氣/氮氣環境中進行濺射。在一些實施例中，在約50°C與約400°C之間的溫度下施行物理氣相沉積。在一些實施例中，物理氣相沉積的射頻功率在約100瓦與約500瓦之間。
在一些實施例中，藉由分別使用甲矽烷和氮氣作為矽和氮前驅物的電漿增強原子層沉積形成包括氮化矽的鈍化層503。在一些實施例中，電漿增強原子層沉積的射頻功率在約20瓦至約300瓦之間。在一些實施例中，在約100°C至約400°C之間的溫度下施行電漿增強原子層沉積。
第13圖示出了根據一些實施例的蝕刻/磁性處理製程1300的製程流程。在一些實施例中，蝕刻/磁性處理製程1300開始於步驟1301，其中晶圓(例如第3圖所示的半導體裝置100)被引入到處理腔室(例如第10圖和第11圖所示的蝕刻/磁性處理站點1001)。在步驟1303中，如上述參考第4圖、第10圖和第11圖所述，處理腔室對晶圓施行離子束蝕刻製程。在步驟1305中，如上述參考第4圖、第10圖和第12圖所述，處理腔室對晶圓施行磁性處理。在一些實施例中，包括步驟1303和隨後的步驟1305的循環可以重複N次。在一些實施例中，N可以在1與6之間。
第14圖示出了一些實施例中的形成半導體裝置的方法1400的製程流程。在一些實施例中，方法1400開始於步驟1401，如參考第1圖所述的，在基板上方形成底部電極層(例如，第1圖所示的底部電極層119)。在步驟1403中，如參考第1圖所述的，在底部電極層上方形成磁穿隧接面(MJT)層(例如，第1圖所示的磁穿隧接面層127)。在步驟1405中，如參考第1圖所述的，在磁穿隧接面層上方形成頂部電極層(例如第1圖所示的頂部電極層129)。在步驟1407中，如參考第2圖和第3圖所述的，圖案化頂部電極層。在步驟1409中，如參考第4圖和第10圖至第12圖所述的，圖案化磁穿隧接面層和底部電極層以形成磁穿隧接面結構(例如第4圖所示的磁穿隧接面結構401)。在一些實施例中，施行步驟1409包括施行參考第13圖所述的蝕刻/磁性處理製程1300。在步驟1411中，如參考第5圖和第10圖所述的，在圖案化的磁穿隧接面層的側壁(例如磁穿隧接面如127'的側壁)上施行氧化製程。在步驟1413中，如參考第5圖和第10圖所述的，在磁穿隧接面結構的側壁和頂表面上形成鈍化層(例如第5圖中所示的鈍化層503)。
根據本揭露一些實施例，提供一種形成磁穿隧接面裝置的方法，包括：在一基板上方形成一底部電極層；在底部電極層上方形成複數個磁穿隧接面層；在磁穿隧接面層上方形成一頂部電極層；圖案化頂部電極層；以及在圖案化頂部電極層之後，在磁穿隧接面層及底部電極層上施行一或多個處理循環。一圖案化的頂部電極層、複數個圖案化的磁穿隧接面層及一圖案化的底部電極層形成複數個磁穿隧接面結構。一或多個處理循環的每一者包括：以一第一持續時間在磁穿隧接面層及底部電極層上施行一蝕刻製程；以及以一第二持續時間在磁穿隧接面層及底部電極層上施行一磁性處理。
在一些實施例中，施行蝕刻製程包括施行一離子束蝕刻製程。在一些實施例中，形成方法更包括在磁穿隧接面結構上施行一氧化製程，其中氧化製程在圖案化的磁穿隧接面層的側壁上形成複數個氧化層。在一些實施例中，形成方法更包括沿著磁穿隧接面結構的側壁和頂表面形成一鈍化層。在一些實施例中，在相同的處理腔室中形成氧化層和鈍化層。在一些實施例中，在相同的處理腔室中施行蝕刻製程和磁性處理。在一些實施例中，第一持續時間與第二持續時間之比率在約5∶1至大約1∶3之間。
根據本揭露另一些實施例，提供一種磁穿隧接面裝置的處理方法，包括：將一晶圓引入到一處理腔室中；以及當晶圓在處理腔室中時，在晶圓上施行一或多個處理循環。晶圓包括：一底部電極層、複數個磁穿隧接面層以及一圖案化的頂部電極層。底部電極層位於一基板上方。磁穿隧接面層位於底部電極層上方。圖案化的頂部電極層位於磁穿隧接面層上方。一或多個處理循環的每一者包括：使用處理腔室的一離子束蝕刻系統，以一第一持續時間在磁穿隧接面層及底部電極層上施行一離子束蝕刻製程；以及使用處理腔室的一磁性系統以一第二持續時間在磁穿隧接面層及底部電極層上施行一磁性處理。
在一些實施例中，第一持續時間與第二持續時間之比率在約5∶1至約1∶3之間。在一些實施例中，磁性系統在晶圓周圍產生一磁場。在一些實施例中，磁性處理從圖案化的磁穿隧接面層的側壁去除複數個金屬顆粒。在一些實施例中，一或多個處理循環包括1至6個處理循環。在一些實施例中，處理方法更包括在施行離子束蝕刻製程之後，關閉設置在離子束蝕刻系統與磁性系統之間的一機械快門。在一些實施例中，施行磁性處理之操作包括使一電流流過磁性系統以產生一磁場。
根據本揭露又另一些實施例，提供一種磁穿隧接面裝置，包括：一基板、一磁穿隧接面結構、一氧化層以及一間隔物。磁穿隧接面結構位於基板上方。磁穿隧接面結構包括：一底部電極、一磁穿隧接面堆疊以及一頂部電極。磁穿隧接面堆疊位於底部電極上方。頂部電極位於磁穿隧接面堆疊上方。氧化層位於磁穿隧接面堆疊的一側壁上。間隔物位於磁穿隧接面結構的側壁上。間隔物與底部電極的一側壁、頂部電極的一側壁及氧化層實體接觸。
在一些實施例中，磁穿隧接面裝置更包括在基板與磁穿隧接面結構之間的一金屬化層，其中磁穿隧接面結構的底部電極電性耦接到金屬化層的一導電特徵。在一些實施例中，磁穿隧接面裝置更包括在磁穿隧接面結構上方的一金屬化層，其中磁穿隧接面結構的頂部電極電性耦接到金屬化層的一導電特徵。在一些實施例中，底部電極的一寬度大於頂部電極的一寬度。在一些實施例中，磁穿隧接面堆疊具有傾斜的側壁。在一些實施例中，頂部電極的一厚度大於底部電極的一厚度。
前文概述了數個實施例的特徵，使得本領域中具有通常知識者可以更好地理解本揭露的各方面。本領域中具有通常知識者應當理解，他們可以輕易地使用本揭露作為設計或修改其他製程和結構的基礎，以實現與本文所介紹的實施例相同的目的及/或達到與本文所介紹的實施例相同的優點。本領域中具有通常知識者還應認識到，這樣的均等構造並未脫離本揭露的精神和範圍，並且，他們可以在這裡進行各種改變、替換和變更，而不脫離本揭露的精神和範圍。
100:半導體裝置 100A:記憶體區 100B:邏輯區 101:基板 103A,103B:電性部件 105,111,607,701,903:介電層 107:導電特徵 109,901:蝕刻停止層 111A:蝕刻部分 111B:未蝕刻部分 113,801V,905V:導孔 115:導電阻障層 117:導電區域 119:底部電極層 119':底部電極 119A,129A:第一層 119B,129B:第二層 121:底部磁性電極層 121A:鎖定層 121B:被鎖定層 123:穿隧阻障層 125:頂部磁性電極層 127:磁穿隧接面層 127':磁穿隧接面 129:頂部電極層 129':頂部電極 129C:第三層 131:硬遮罩層 133:三層遮罩 133A:底部層 133B:中間層 133C:頂部層 401:磁穿隧接面結構 501,603:氧化層 503,601:鈍化層 605:間隔物 609,703:無氮抗反射層 705:遮罩層 801,905:導電特徵 801L,905L:導線 1000:系統 1001:蝕刻/磁性處理站點 1003:氧化/沉積站點 1005:負載鎖定腔室 1007:傳送腔室 1009:機械手臂 1109A:螢幕格柵 1109B:加速器格柵 1109C:減速器格柵 1101:電漿腔室 1103:氣體入口 1105:電漿產生器 1107:電漿 1109:格柵光學件 1111:機械快門 1113:離子束 1115:中和劑 1117:電子 1119:吸座 1121,1125,1129:箭頭 1123:軸 1127:終點檢測系統 1131:泵 1133:磁性系統 1300:蝕刻/磁性處理製程 1301,1303,1305,1401,1403,1405,1407,1409,1411,1413:步驟 1400:方法 Mx ,Mx+1 ,Mx+2 :金屬化層 θ:傾斜角
當結合所附圖式閱讀時，根據以下詳細描述可以最好地理解本揭露的各方面。應注意的是，根據業界中的標準方法，各種特徵未按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意增加或減小。 第1圖至第9圖是根據一些實施例的形成半導體裝置的中間階段的剖視圖。 第10圖示出了根據一些實施例的形成半導體裝置的各個階段中使用的系統。 第11圖示出了根據一些實施例的在蝕刻階段期間的蝕刻/磁性處理腔室。 第12圖示出了根據一些實施例的在磁性處理階段期間的蝕刻/磁性處理腔室。 第13圖示出了根據一些實施例的蝕刻/磁性處理製程的製程流程。 第14圖示出了一些實施例中的形成半導體裝置的方法的製程流程。
100:半導體裝置
100A:記憶體區
100B:邏輯區
105,111,607,701,903:介電層
107:導電特徵
109,901:蝕刻停止層
113,801V,905V:導孔
115:導電阻障層
117:導電區域
119':底部電極
127':磁穿隧接面
129':頂部電極
401:磁穿隧接面結構
501,603:氧化層
503,601:鈍化層
605:間隔物
609:無氮抗反射層
801,905:導電特徵
801L,905L:導線
Mx,Mx+1,Mx+2:金屬化層

Claims (10)

  1. 一種形成磁穿隧接面裝置的方法，包括：在一基板上方形成一底部電極層；在該底部電極層上方形成複數個磁穿隧接面層；在該等磁穿隧接面層上方形成一頂部電極層；圖案化該頂部電極層；以及在圖案化該頂部電極層之後，在該等磁穿隧接面層及該底部電極層上施行一或多個處理循環，其中一圖案化的頂部電極層、複數個圖案化的磁穿隧接面層及一圖案化的底部電極層形成複數個磁穿隧接面結構，且其中該一或多個處理循環的每一者包括：以一第一持續時間在該等磁穿隧接面層及該底部電極層上施行一蝕刻製程；以及以一第二持續時間在該等磁穿隧接面層及該底部電極層上施行一磁性處理。
  2. 如請求項1之形成磁穿隧接面裝置的方法，更包括在該等磁穿隧接面結構上施行一氧化製程，其中該氧化製程在該等圖案化的磁穿隧接面層的側壁上形成複數個氧化層。
  3. 如請求項2之形成磁穿隧接面裝置的方法，更包括沿著該等磁穿隧接面結構的側壁和頂表面形成一鈍化層。
  4. 一種磁穿隧接面裝置的處理方法，包括：將一晶圓引入到一處理腔室中，該晶圓包括：一底部電極層，位於一基板上方；複數個磁穿隧接面層，位於該底部電極層上方；以及一圖案化的頂部電極層，位於該等磁穿隧接面層上方；以及 當該晶圓在該處理腔室中時，在該晶圓上施行一或多個處理循環，其中該一或多個處理循環的每一者包括：使用該處理腔室的一離子束蝕刻系統，以一第一持續時間在該等磁穿隧接面層及該底部電極層上施行一離子束蝕刻製程；以及使用該處理腔室的一磁性系統，以一第二持續時間在該等磁穿隧接面層及該底部電極層上施行一磁性處理。
  5. 如請求項4之磁穿隧接面裝置的處理方法，其中該磁性處理從圖案化的該等磁穿隧接面層的側壁去除複數個金屬顆粒。
  6. 如請求項4之磁穿隧接面裝置的處理方法，更包括在施行該離子束蝕刻製程之後，關閉設置在該離子束蝕刻系統與該磁性系統之間的一機械快門。
  7. 一種磁穿隧接面裝置，包括：一基板；一磁穿隧接面結構，位於該基板上方，其中該磁穿隧接面結構包括：一底部電極；一磁穿隧接面堆疊，位於該底部電極上方；以及一頂部電極，位於該磁穿隧接面堆疊上方；一氧化層，位於該磁穿隧接面堆疊的一側壁上；以及一間隔物，位於該磁穿隧接面結構的一側壁上，其中該間隔物與該底部電極的一側壁、該頂部電極的一側壁及該氧化層實體接觸，其中該氧化層的一下表面與該間隔物實體接觸。
  8. 如請求項7之磁穿隧接面裝置，更包括在該基板與該磁穿隧接面結構之間的一金屬化層，其中該磁穿隧接面結構的該底部電極電性耦接到該金屬化層的一導電特徵。
  9. 如請求項7之磁穿隧接面裝置，更包括在該磁穿隧接面結構上方的 一金屬化層，其中該磁穿隧接面結構的該頂部電極電性耦接到該金屬化層的一導電特徵。
  10. 如請求項7之磁穿隧接面裝置，其中該氧化層的一側壁僅與該磁穿隧接面堆疊的該側壁實體接觸。
TW108140804A 2018-11-30 2019-11-11 磁穿隧接面裝置及其形成方法及處理方法 TWI742460B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773398P 2018-11-30 2018-11-30
US62/773,398 2018-11-30
US16/565,640 2019-09-10
US16/565,640 US11043251B2 (en) 2018-11-30 2019-09-10 Magnetic tunnel junction device and method of forming same

Publications (2)

Publication Number Publication Date
TW202105782A TW202105782A (zh) 2021-02-01
TWI742460B true TWI742460B (zh) 2021-10-11

Family

ID=70848901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140804A TWI742460B (zh) 2018-11-30 2019-11-11 磁穿隧接面裝置及其形成方法及處理方法

Country Status (5)

Country Link
US (3) US11043251B2 (zh)
KR (1) KR102317585B1 (zh)
CN (2) CN111261660B (zh)
DE (1) DE102019126464A1 (zh)
TW (1) TWI742460B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US11121174B2 (en) * 2019-11-21 2021-09-14 International Business Machines Corporation MRAM integration into the MOL for fast 1T1M cells
US11387406B2 (en) * 2020-01-17 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic of forming magnetic tunnel junction device using protective mask
US11723284B2 (en) 2020-06-16 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Top-interconnection metal lines for a memory array device and methods for forming the same
US20220020920A1 (en) 2020-07-16 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11991932B2 (en) * 2020-07-17 2024-05-21 Taiwan Semiconductor Manufacturing Company Limited Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same
US11545619B2 (en) * 2020-07-21 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device structure and method for forming the same
US20220044717A1 (en) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and Method for MRAM Devices with a Slot Via
US11672180B2 (en) * 2020-08-11 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11698423B2 (en) * 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method
US11778921B2 (en) * 2020-12-21 2023-10-03 International Business Machines Corporation Double magnetic tunnel junction device
KR20220115645A (ko) * 2021-02-08 2022-08-18 삼성전자주식회사 반도체 소자 및 그 제조방법
US12010924B2 (en) * 2021-03-18 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with memory device
US12082510B2 (en) 2021-03-26 2024-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method of forming the same
KR20220148630A (ko) * 2021-04-29 2022-11-07 삼성전자주식회사 반도체 메모리 소자
US12127483B2 (en) * 2021-06-03 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Doped sidewall spacer/etch stop layer for memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
US20160225979A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (mram) structure for process damage minimization
US20160276575A1 (en) * 2013-12-26 2016-09-22 Kyung-Tae Nam Magnetoresistive random access memory devices and methods of manufacturing the same
TW201705465A (zh) * 2015-07-17 2017-02-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體（ｍｒａｍ）元件及其製造方法
TW201712909A (zh) * 2015-06-25 2017-04-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
US20170186946A1 (en) * 2013-07-18 2017-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive Random Access Memory Structure and Method of Forming the Same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169623B2 (en) * 2004-09-09 2007-01-30 Tegal Corporation System and method for processing a wafer including stop-on-aluminum processing
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US8482966B2 (en) 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
KR101453233B1 (ko) * 2010-10-07 2014-10-22 캐논 아네르바 가부시키가이샤 기판 처리 장치
US8313960B1 (en) * 2011-05-03 2012-11-20 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation using multiple etching processes
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
JP2013110275A (ja) * 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置及びその製造方法
US9093149B2 (en) * 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
US9130156B2 (en) * 2013-02-08 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to remove film from semiconductor devices
KR20150015920A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR20150036987A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
KR102259870B1 (ko) 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US10516101B2 (en) 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
KR102458921B1 (ko) * 2016-03-10 2022-10-25 삼성전자주식회사 메모리 소자 제조 방법
US10270026B2 (en) * 2017-02-24 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multilayered spacer structure for a magnetic tunneling junction and method of manufacturing
US10103322B1 (en) * 2017-03-22 2018-10-16 Headway Technologies Inc. Method to remove sidewall damage after MTJ etching
US10516100B2 (en) * 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US10770652B2 (en) * 2019-01-03 2020-09-08 International Business Machines Corporation Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
US20170186946A1 (en) * 2013-07-18 2017-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive Random Access Memory Structure and Method of Forming the Same
US20160276575A1 (en) * 2013-12-26 2016-09-22 Kyung-Tae Nam Magnetoresistive random access memory devices and methods of manufacturing the same
US20160225979A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (mram) structure for process damage minimization
TW201712909A (zh) * 2015-06-25 2017-04-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
TW201705465A (zh) * 2015-07-17 2017-02-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體（ｍｒａｍ）元件及其製造方法

Also Published As

Publication number Publication date
US20200176041A1 (en) 2020-06-04
CN115589765A (zh) 2023-01-10
US20210312965A1 (en) 2021-10-07
US11043251B2 (en) 2021-06-22
US11990167B2 (en) 2024-05-21
CN111261660B (zh) 2022-11-29
KR20200066559A (ko) 2020-06-10
US20240021230A1 (en) 2024-01-18
DE102019126464A1 (de) 2020-06-04
KR102317585B1 (ko) 2021-10-28
TW202105782A (zh) 2021-02-01
CN111261660A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
TWI742460B (zh) 磁穿隧接面裝置及其形成方法及處理方法
TWI791903B (zh) 積體電路及其形成方法
US10964888B2 (en) Magnetic tunnel junctions
US11114610B2 (en) Semiconductor structure, electrode structure and method of forming the same
TWI730462B (zh) 半導體裝置及其製造方法
US11864467B2 (en) MRAM fabrication and device
US20230296701A1 (en) Magnetic Tunnel Junction Devices