TWI740934B - 異向性導電膜 - Google Patents

異向性導電膜 Download PDF

Info

Publication number
TWI740934B
TWI740934B TW106114400A TW106114400A TWI740934B TW I740934 B TWI740934 B TW I740934B TW 106114400 A TW106114400 A TW 106114400A TW 106114400 A TW106114400 A TW 106114400A TW I740934 B TWI740934 B TW I740934B
Authority
TW
Taiwan
Prior art keywords
anisotropic conductive
conductive film
standard
area
conductive particles
Prior art date
Application number
TW106114400A
Other languages
English (en)
Other versions
TW201816029A (zh
Inventor
阿久津恭志
尾怜司
Original Assignee
日商迪睿合股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017084914A external-priority patent/JP7095227B2/ja
Application filed by 日商迪睿合股份有限公司 filed Critical 日商迪睿合股份有限公司
Publication of TW201816029A publication Critical patent/TW201816029A/zh
Application granted granted Critical
Publication of TWI740934B publication Critical patent/TWI740934B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0016—Apparatus or processes specially adapted for manufacturing conductors or cables for heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本發明之異向性導電膜於即使相對於導電粒子之特定之整齊排列配置而存在空缺之情形時，只要異向性導電連接不產生問題，則亦可用作標準內之製品，其具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之規則配置區域，且具有5m以上之長度。於規則配置區域內，不存在導電粒子連續空缺特定數以上之部位之標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。

Description

異向性導電膜
本發明係關於一種異向性導電膜。
使導電粒子分散於絕緣性樹脂黏合劑中而成之異向性導電膜於將IC晶片等電子零件安裝於基板時被廣泛使用。藉由近年來之伴隨電子零件之高密度安裝的凸塊之窄間距化，對於異向性導電膜，強烈要求提高凸塊中之導電粒子之捕捉性，且可避免短路。
為了使異向性導電膜對應該要求，正研究各種使導電粒子規則地整齊排列配置之手法。例如，已知有如下技術等：藉由在延伸膜上鋪滿導電粒子，並將該膜進行雙軸延伸，而使導電粒子以單層整齊排列配置之技術(專利文獻1)，或利用磁性使導電粒子保持於基材，並將該導電粒子轉印至黏著性之膜，藉此將導電粒子設為特定之排列(專利文獻2)。
專利文獻1：日本專利5147048號公報
專利文獻2：日本專利4887700號公報
然而，雙軸延伸法難以使導電粒子精密地整齊排列於特定之位置，導電粒子之排列屢次發生空缺。與雙軸延伸法相比，雖然藉由轉印法可將導電粒子精密地配置，但難以在異向性導電膜之一整面中完全消除導電粒子之空缺。
又，由於異向性導電膜之製品通常係製造為5m以上之長尺寸，因此難以製造其全長中完全不存在導電粒子之空缺者，且並不現實。例如，若即使1處存在空缺亦將其設為標準外之不良品，則製品之良率降低，製品之製造成本上升。另一方面，若製品中顯著地存在導電粒子之空缺，則異向性導電連接之連接穩定性產生問題。
因此，本發明之課題在於：即使為相對於導電粒子之特定之規則配置而存在空缺之異向性導電膜，亦使其能夠與不存在空缺之異向性導電膜大致同樣地供於異向性導電連接。
本發明人等發現，即使於相對於導電粒子之特定之規則配置而存在空缺之情形時，於以下之(I)~(III)之情形時異向性導電連接亦不會產生問題。
(I)若相對於導電粒子之特定之規則配置而空缺連續，則容易引起導通不良，尤其是若沿異向性導電膜之長邊方向而空缺連續，則該傾向強，但即使為沿異向性導電膜之長邊方向連續之空缺，若其連續數為對應於連接對象之特定數以下，則不易引起導通不良。
(II)於將異向性導電膜用於各凸塊面積相對較大之FOG (film on glass)等之情形時，由於通常凸塊寬度最大為200μm左右，因此若於異向性導電膜之長邊方向200μm之範圍內存在10個以上導電粒子，則即使於相對於導電粒子之規則配置而存在空缺之情形時，實質上亦不會產生連接之問題。
(III)於將異向性導電膜用於凸塊之位置位於特定之部位(例如於短邊方向之兩端部存在凸塊列)且各凸塊面積相對較小之COG(chip on glass)等之情形時，於將異向性導電膜之短邊方向之兩端部與晶片之端子列對齊時，只要導電粒子連續空缺特定數以上之部位(即，以實用上成為問題之級別大幅空缺之部位)並非沿異向性導電膜之短邊方向之兩端部存在，則即使短邊方向之中央部處導電粒子連續空缺特定數以上，連接亦不易產生問題。
本發明係基於該等見解而完成者，其提供一種異向性導電膜，該異向性導電膜之長度為5m以上，具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之規則配置區域，且於該規則配置區域內，不存在導電粒子連續空缺特定數以上之部位之標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。
本發明之異向性導電膜之構成即使相對於導電粒子之特定之規則配置而存在空缺，亦可實現與不存在空缺之異向性導電膜大致同樣之異向性導電連接，換言之，具有於不降低異向性導電膜的特性之範圍內降低導電粒子的存在量之構成的意義。因此，本發明之異向性導電膜可減少導電粒子使用的金屬之量，不僅具有削減製造成本之效果，而且具有降低環境負荷之效果或有助於作為異向性導電膜製品的規格條件之緩和(製 造良率之提高)。如此為了以異向性連接所需之最小限度的導電粒子個數獲得穩定之導通特性，較佳為規則配置區域與標準內區域一致。再者，只要不大幅損及本發明之效果，則亦可存在作為導電粒子連續空缺特定數以上之部位的標準外之部位。
尤其是作為各凸塊面積相對較小且凸塊個數較多之例如COG(chip on glass)用異向性導電膜，本發明提供沿異向性導電膜之短邊方向之至少端部區域具有標準內區域之態樣。
又，作為各凸塊面積相對較大之例如FOG(film on glass)用異向性導電膜，本發明提供於異向性導電膜之全寬且長邊方向200μm之任意選擇之區域中存在10個以上導電粒子之態樣。
又，本發明提供一種異向性導電膜之製造方法，其將於絕緣性樹脂黏合劑中規則地配置有導電粒子之異向性導電膜的寬幅原片，以不包括相對於規則配置而導電粒子連續空缺特定數以上之標準外之部位之方式，或標準外之部位成為膜之短邊方向之目標位置之方式沿長度方向裁斷，而製成長度5m以上之異向性導電膜。
進而，本發明提供一種異向性導電膜之製造方法，其自具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之標準配置區域的異向性導電膜中，除去導電粒子連續空缺特定數以上之標準外之部位，將除去後之異向性導電膜接合，而製成長度5m以上之異向性導電膜。若長度為5m以上，則變得容易設置於連續生產用異向性連接裝置而進行驗證。即，於置換通用之異向性連接結構體使用的異向性導電膜之情形時，可減少驗證之負荷。
進而又，本發明提供一種連接結構體之製造方法，其藉由經由具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之標準配置區域的異向性導電膜將具有端子列之第1電子零件與具有端子列之第2電子零件進行熱壓接，而將第1電子零件與第2電子零件之端子列彼此進行異向性導電連接，且作為異向性導電膜，使用於該標準配置區域內以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度形成有不存在導電粒子連續空缺特定數以上之部位之標準內區域的異向性導電膜，使該標準內區域與電子零件之端子列對準。
於該製造方法中，於第1電子零件及第2電子零件分別具有複數個端子列，且標準內區域並列形成於異向性導電膜之情形時，較佳為使相鄰之標準區域之間之區域對準端子列與端子列之間之區域。
根據本發明之異向性導電膜之製造方法，可自以往因導電粒子之空缺而被判定為不良之異向性導電膜選取實用上無問題之區域而製造異向性導電膜。又，根據本發明之連接結構體之製造方法，即使連接結構體之製造使用之異向性導電膜具有於被判定為在導電粒子之空缺方面存在問題之部位，於以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度延伸設置有不存在導電粒子連續空缺特定數以上之部位的標準內區域時，使該標準內區域對準電子零件之端子列。因此，能夠在不損及異向性導電連接之可靠性之情況下提高異向性導電膜之製造 良率。
1、1A、1B、1C‧‧‧異向性導電膜
1P‧‧‧異向性導電膜之短邊方向之寬度之端部
2、2a、2b、2c、2d‧‧‧導電粒子
2t‧‧‧導電粒子之頂部
2X‧‧‧導電粒子之空缺
2Y‧‧‧空缺連續之部分
3‧‧‧絕緣性樹脂黏合劑
3a‧‧‧鄰接之導電粒子間之中央部處絕緣性樹脂黏合劑之表面
3b、3c‧‧‧凹部
3p‧‧‧切平面
4‧‧‧絕緣性接著層
5‧‧‧重複單元
10‧‧‧凸塊、端子
11‧‧‧端子列
12‧‧‧電子零件
D‧‧‧導電粒子之平均粒徑
L1‧‧‧晶格軸
La‧‧‧絕緣性樹脂黏合劑之厚度
Q‧‧‧標準內區域
R‧‧‧包含標準外之部位之區域
S‧‧‧任意之區域
圖1係對實施例之異向性導電膜1A的導電粒子之配置進行說明之俯視圖。
圖2係對實施例之異向性導電膜1B的導電粒子之配置進行說明之俯視圖。
圖3係對實施例之異向性導電膜1C的導電粒子之配置進行說明之俯視圖。
圖4係表示COG用異向性導電膜中導電粒子之配置為標準外之部位之位置的俯視圖。
圖5係實施例之異向性導電膜1a之剖面圖。
圖6係實施例之異向性導電膜1b之剖面圖。
圖7係實施例之異向性導電膜1c之剖面圖。
圖8係實施例之異向性導電膜1d之剖面圖。
圖9係實施例之異向性導電膜1e之剖面圖。
圖10係表示評價用IC之凸塊排列之概略圖。
以下，一邊參照圖式一邊對本發明進行詳細說明。再者，各圖中，相同之符號表示相同或同等之構成要素。
<異向性導電膜>
(異向性導電膜之整體構成)
本發明之異向性導電膜具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之區域(規則配置區域)，較佳於俯視下導電粒子互相隔開而規則地(例如晶格狀)配置。此處，可為1個規則配置區域擴展於異向性導電膜之整個面，亦可為複數個導電粒子群分別作為規則配置區域互相隔離而配置於整個面。
由於本發明之異向性導電膜具有規則配置區域，因此可準確地檢查相對於導電粒子之規則配置的導電粒子之空缺而加以掌握。本發明之異向性導電膜於此種規則配置區域內，不存在導電粒子連續空缺特定數以上之部位的標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。再者，於複數個導電粒子群分別作為規則配置區域互相隔離而配置於異向性導電膜之整個面之情形時，於各規則配置區域，標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。
此處，關於標準內區域，由於異向性導電膜之短邊方向於通常之異向性導電連接結構體中成為端子之長邊方向，因此與異向性導電膜之短邊方向相連之導電粒子之端子中的捕捉性變得良好，異向性導電連接條件相對而言變得容易緩和。因此，於欲將異向性導電膜之短邊方向全部按壓至連接工具而使其有助於異向性導電連接之情形時，異向性導電膜之短邊方向之按壓寬度條件亦可緩和。具體而言，異向性導電膜之短邊方向之「特定寬度」之上限較佳為異向性導電膜之短邊方向之95%以下，更佳可為90%以下，另一方面，下限較佳為10%以上，更佳為20%以上即可。 又，關於異向性導電膜之短邊方向之「特定寬度」之位置，為了使其容易應用於通常之COG等IC晶片或與其類似之端子佈局之異向性連接，較佳位於異向性導電膜之短邊方向之中央部以外，即端部(兩端部)。兩端部中之各標準內區域之寬度可相同亦可不同。其原因在於，使其適合於要求之端子佈局。
另一方面，關於標準內區域，所謂異向性導電膜之長邊方向(即，通常之異向性導電連接結構體中端子之短邊方向)之「特定長度以上」，若以異向性導電連接結構體(例如，相機模組等之10mm見方左右之小型部位安裝體)作為基準，則為5mm以上即可，較佳為10mm以上，更佳為20mm(相當於將異向性導電膜長設為5m之情形時之0.4%)以上。又，若為大型之異向性導電連接結構體(例如，80吋以上之大型顯示器等)之情形時，亦可將規則配置區域設為2000mm以上。
再者，關於標準內區域，異向性導電膜之長邊方向之「特定長度以上」之上限越長，則異向性導電膜本身越成為良品，故而較佳。因此，其「特定長度以上」之上限並無特別限制，但亦存在如下方面：就於對異向性導電膜進行品質管理時進行圖像檢查之觀點而言，若限制為某種程度之長度，則變得容易進行品質上之資訊管理。例如，若以某種長度隔開，則變得容易比較該各長度之資料。又，亦具有圖像資料之容量僅較少便可之優點。作為「特定長度以上」之上限之一例，若為1000m以下、較佳為500m以下、更佳為350m以下、進而較佳為50m以下，則變得容易進行檢查中之圖像資料之處理或管理。
再者，就穩定之連接之方面而言，較佳為相對於規則配置區 域，標準內區域無限地相等、進而一致。再者，只要不大幅損及本發明之效果，則導電粒子連續空缺特定數以上之部位(標準外之部位)亦可存在於規則配置區域內。再者，於異向性導電膜之規則配置區域外亦可存在不存在導電粒子之空白區域，或隨機配置有導電粒子之隨機配置區域。
又，為了使利用異向性導電連接之連接結構體之生產性穩定，本發明之異向性導電膜之膜長度較佳為5m以上，更佳為10m以上，進而較佳為50m以上。另一方面，若膜長度過長，則於裝置上之設置、輸送等需要勞力，或裝置改造之成本增大，因此較佳為5000m以下，更佳為1000m以下，進而較佳為500m以下。又，膜寬並無特別限制，例如為0.5~5mm。
如上所述，異向性導電膜由於相對於寬度，長度較長，因此較佳為捲繞於捲盤而成之捲裝體。捲裝體亦可為將複數個異向性導電膜接合而成者。異向性導電膜之連接可使用連接帶。連接帶之厚度並無特別限制，但若過厚，則會對樹脂之溢出或黏連(blocking)造成不良影響，故而較佳為10~40μm。
(導電粒子之配置)
作為導電粒子之規則之配置，例如可列舉如圖1所示之異向性導電膜1A般正方晶格排列。此外，作為導電粒子之規則之配置，可列舉長方晶格、斜方晶格、六方晶格等晶格排列。亦可為以特定之間隔使導電粒子以特定間隔排列為直線狀而成之粒子列並列而成者。又，亦可如圖2所示之異向性導電膜1B般，導電粒子2佔據無間隙地排列正多角形之情形時的正多角形(於本實施例中為正六角形)之頂點中的複數個，作為導電粒子2之配 置，可視為由導電粒子2a、2b、2c、2d構成的梯形之重複單元5。再者，梯形之重複單元為導電粒子之規則配置的一例，亦可為經隔離者，又，複數個重複單元之集合亦可為經隔離之導電粒子規則配置區域。此處，重複單元5係將最接近之導電粒子2的中心依序連結形成之導電粒子之配置的重複單位，重複單元5藉由特定之規則性之重複而遍及異向性導電膜之一面。重複單元5本身中之導電粒子之配置形狀並無特別限制，但若於重複單元5中以導電粒子2佔據正多角形之一部分之方式進行配置，則容易掌握導電粒子之配置，因此可容易地判斷針對特定配置之導電粒子的空缺之有無。再者，若容易掌握導電粒子之配置，則於異向性導電膜之製造時，或使用異向性導電膜連接電子零件後之壓痕檢查等製品檢查中，各作業亦變得容易，而可縮短時間，可謀求工時削減。
導電粒子2之排列之晶格軸或排列軸可相對於異向性導電膜之長邊方向而平行，亦可與異向性導電膜之長邊方向交叉，可根據連接之端子寬度、端子間距等而決定。例如，於製成微間距用異向性導電性膜之情形時，較佳為如圖1所示般使導電粒子2之晶格軸L1相對於異向性導電膜1A之長邊方向斜交，將以異向性導電膜1A連接之端子10之長邊方向(膜之短邊方向)與晶格軸L1所成之角度θ設為6°~84°、較佳為11°~74°。
(導電粒子)
作為導電粒子2，可適當選擇公知之異向性導電膜中使用者而使用。例如可列舉：鎳、銅、銀、金、鈀等金屬粒子；以鎳等金屬被覆聚醯胺、聚苯胍
Figure 106114400-A0202-12-0010-21
(polybenzoguanamine)等樹脂粒子之表面而成之金屬被覆樹脂粒子等。配置之導電粒子的大小較佳為1μm以上且30μm以下，更佳為1μm 以上且10μm以下，進而較佳為2μm以上且6μm以下。
導電粒子2之平均粒徑可藉由圖像式或雷射式粒度分佈計進行測量。亦可俯視觀察異向性導電膜，而測量粒徑並求出。於該情形時，較佳為測量200個以上，更佳為測量500個以上，進而更佳為測量1000個以上。
導電粒子2之表面較佳藉由絕緣塗佈或絕緣粒子處理等而被覆。作為此種被覆，選擇不易自導電粒子2之表面剝離且異向性連接不產生問題者。又，亦可於導電粒子2之整個表面或一部分設置有突起。突起之高度為導電粒徑之20%以內，較佳為10%以內。
(導電粒子之最短粒子間距)
導電粒子之最短粒子間距較佳為導電粒子的平均粒徑之0.5倍以上。若該距離過短，則變得容易因導電粒子相互之接觸而引起短路。鄰接之導電粒子之距離之上限可根據凸塊形狀或凸塊間距而決定。作為一例，若設為捕捉10個以上導電粒子，則未達平均粒徑之50倍即可，較佳為未達40倍，更佳為未達30倍。
(導電粒子之個數密度)
導電粒子之個數密度就抑制異向性導電膜之製造成本之方面而言，較佳為50000個/mm2以下，更佳為35000個/mm2以下，進而較佳為30000個/mm2以下。另一方面，若導電粒子之個數密度過少，則有因未藉由端子充分捕捉導電粒子導致導通不良之虞，故而為30個/mm2以上即可，較佳為300個/mm2以上，更佳為500個/mm2以上，進而較佳為800個/mm2以上。
(絕緣性樹脂黏合劑)
作為絕緣性樹脂黏合劑3，可適當選擇公知之異向性導電膜中用作絕緣性樹脂黏合劑之熱聚合性組成物、光聚合性組成物、光熱併用聚合性組成物等而使用。其中，作為熱聚合性組成物，可列舉含有丙烯酸酯化合物與熱自由基聚合起始劑之熱自由基聚合性樹脂組成物、含有環氧化合物與熱陽離子聚合起始劑之熱陽離子聚合性樹脂組成物、含有環氧化合物與熱陰離子聚合起始劑之熱陰離子聚合性樹脂組成物等，作為光聚合性組成物，可列舉含有丙烯酸酯化合物與光自由基聚合起始劑之光自由基聚合性樹脂組成物等。只要不特別產生問題，則亦可併用多種聚合性組成物。作為併用例，可列舉熱陽離子聚合性組成物與熱自由基聚合性組成物之併用等。
此處，作為光聚合起始劑，亦可含有對波長不同之光進行反應之多種起始劑。藉此，可區分使用異向性導電膜之製造時構成絕緣性樹脂層的樹脂之光硬化與異向性連接時用以將電子零件彼此接著的樹脂之光硬化中所使用之波長。
於使用光聚合性組成物形成絕緣性樹脂黏合劑3之情形時，藉由異向性導電膜之製造時之光硬化，可使絕緣性樹脂黏合劑3所含的光聚合性化合物之全部或一部分光硬化。藉由該光硬化，可保持或固定絕緣性樹脂黏合劑3中的導電粒子2之配置，而期待短路之抑制與捕捉之提高。又，藉由調整該光硬化之條件，可調整異向性導電膜之製造步驟中之絕緣性樹脂層的黏度。
絕緣性樹脂黏合劑3中之光聚合性化合物之摻合量較佳為30質量%以下，更佳為10質量%以下，更佳為未達2%質量。其原因在於，若光聚合性化合物過多，則異向性導電連接時之壓入施加之推力會增加。
另一方面，熱聚合性組成物含有熱聚合性化合物與熱聚合起始劑，作為該熱聚合性化合物，可使用亦作為光聚合性化合物發揮功能者。又，於熱聚合性組成物中亦可除熱聚合性化合物以外另行含有光聚合性化合物，並且含有光聚合性起始劑。較佳除了熱聚合性化合物以外另行含有光聚合性化合物與光聚合起始劑。例如，使用熱陽離子聚合起始劑作為熱聚合起始劑，使用環氧樹脂作為熱聚合性化合物，使用光自由基起始劑作為光聚合起始劑，使用丙烯酸酯化合物作為光聚合性化合物。亦可於絕緣性黏合劑3中含有該等聚合性組成物之硬化物。
作為用作熱或光聚合性化合物之丙烯酸酯化合物，可使用以往公知之熱聚合型(甲基)丙烯酸酯單體。例如，可使用單官能(甲基)丙烯酸酯系單體、二官能以上之多官能(甲基)丙烯酸酯系單體。
又，用作聚合性化合物之環氧化合物係形成三維網狀結構，且賦予良好之耐熱性、接著性者，較佳併用固體環氧樹脂與液狀環氧樹脂。此處，所謂固體環氧樹脂意指於常溫為固體狀之環氧樹脂。又，所謂液狀環氧樹脂意指於常溫為液狀之環氧樹脂。又，所謂常溫意指JIS Z 8703規定之5~35℃之溫度範圍。於本發明中可併用2種以上之環氧化合物。又，除了環氧化合物以外，亦可併用氧環丁烷(oxetane)化合物。
作為固體環氧樹脂，只要與液狀環氧樹脂相容，於常溫為固體狀，則無特別限定，可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、多官能型環氧樹脂、二環戊二烯型環氧樹脂、酚醛清漆苯酚型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂等，可自該等中單獨使用1種，或可組合2種以上而使用。該等中，較佳使用雙酚A型環氧樹脂。
作為液狀環氧樹脂，只要於常溫為液狀，則無特別限定，可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、酚醛清漆苯酚型環氧樹脂、萘型環氧樹脂等，可自該等中單獨使用1種，或可組合2種以上而使用。尤其是就膜之黏性、柔軟性等觀點而言，較佳使用雙酚A型環氧樹脂。
熱聚合起始劑中，作為熱自由基聚合起始劑，例如可列舉有機過氧化物、偶氮系化合物等。尤其可較佳地使用不會產生成為氣泡之原因之氮氣的有機過氧化物。
熱自由基聚合起始劑之使用量若過少，則變得硬化不良，若過多，則製品壽命(Life)降低，因此相對於(甲基)丙烯酸酯化合物100質量份，較佳為2~60質量份，更佳為5~40質量份。
作為熱陽離子聚合起始劑，可採用作為環氧化合物之熱陽離子聚合起始劑而公知者，例如可使用藉由熱而產生酸之錪鹽、鋶鹽、鏻鹽、二茂鐵類等，尤其可較佳地使用對溫度表現出良好之潛伏性的芳香族鋶鹽。
熱陽離子聚合起始劑之使用量過少亦有變得硬化不良之傾向，過多亦有製品壽命降低之傾向，因此相對於環氧化合物100質量份，較佳為2~60質量份，更佳為5~40質量份。
作為陰離子聚合起始劑，可使用通常使用之公知之硬化劑。例如可列舉：有機酸二醯肼、二氰二胺、胺化合物、聚醯胺胺化合物、氰酸酯化合物、酚樹脂、酸酐、羧酸、三級胺化合物、咪唑、路易斯酸、布忍斯特酸鹽、聚硫醇系硬化劑、脲樹脂、三聚氰胺樹脂、異氰酸酯化合物、封端異氰酸酯化合物等，可自該等中單獨使用1種，或可組合2種以上而使用。該等中，較佳使用以咪唑改質體作為核，並且以聚胺酯被覆其表面 而成之微膠囊型潛伏性硬化劑。
較佳於熱聚合性組成物中含有膜形成樹脂。膜形成樹脂相當於例如平均分子量為10000以上之高分子量樹脂，就膜形成性之觀點而言，較佳為10000~80000左右之平均分子量。作為膜形成樹脂，可列舉：苯氧基樹脂、聚酯樹脂、聚胺酯樹脂、聚酯胺酯樹脂、丙烯酸樹脂、聚醯亞胺樹脂、丁醛樹脂等各種樹脂，該等可單獨使用，亦可組合2種以上而使用。該等中，就膜形成狀態、連接可靠性等觀點而言，可適宜地使用苯氧基樹脂。
為了調整熔融黏度，亦可於熱聚合性組成物中含有絕緣填料。其可列舉二氧化矽粉或氧化鋁粉等。絕緣性填料之大小較佳為粒徑20~1000nm，又，摻合量較佳相對於環氧化合物等熱聚合性化合物(光聚合性化合物)100質量份而設為5~50質量份。進而，亦可含有與上述絕緣填料不同之填充劑、軟化劑、促進劑、抗老化劑、著色劑(顏料、染料)、有機溶劑、離子捕捉劑(ion catcher agent)等。
又，亦可視需要摻合應力緩和劑、矽烷偶合劑、無機填料等。作為應力緩和劑，可列舉：氫化苯乙烯-丁二烯嵌段共聚物、氫化苯乙烯-異戊二烯嵌段共聚物等。又，作為矽烷偶合劑，可列舉：環氧系、甲基丙烯醯氧基系、胺基系、乙烯基系、巰基/硫醚系、醯脲(ureide)系等。又，作為無機填料，可列舉：二氧化矽、滑石、氧化鈦、碳酸鈣、氧化鎂等。
絕緣性樹脂黏合劑3可藉由利用塗佈法將含有上述樹脂之塗層組成物成膜並加以乾燥，或進而進行硬化，或者預先利用公知之手法進行膜化而形成。絕緣性樹脂黏合劑3亦可藉由視需要將樹脂層進行積層 而獲得。又，絕緣性樹脂黏合劑3較佳形成於經剝離處理之聚對酞酸乙二酯膜等剝離膜上。
(絕緣性樹脂黏合劑之黏度)
絕緣性樹脂黏合劑3之最低熔融黏度可根據異向性導電膜之製造方法等而適當決定。例如，於作為異向性導電膜之製造方法，而採用以特定之配置將導電粒子保持於絕緣性樹脂黏合劑之表面，並將該導電粒子壓入至絕緣性樹脂黏合劑中之方法之情形時，絕緣性樹脂黏合劑3之最低熔融黏度就膜成形性之觀點而言，較佳為1100Pa‧s以上。尤其是就於40~80℃實現膜成形之方面而言，絕緣性樹脂黏合劑3之60℃黏度較佳為3000~20000Pa‧s。又，如下文所述，就如圖5或圖6所示般於壓入至絕緣性樹脂黏合劑3中之導電粒子2的露出部分之周圍形成凹部3b，或如圖7所示般於壓入至絕緣性樹脂黏合劑3中之導電粒子2的正上方形成凹部3c之方面而言，絕緣性樹脂黏合劑3之最低熔融黏度為1500Pa‧s以上即可，較佳為2000Pa‧s以上，更佳為3000~15000Pa‧s，進而較佳為3000~10000Pa‧s。關於該最低熔融黏度，作為一例，可使用旋轉式流變儀(TA instruments 公司製造)，於升溫速度為10℃/分鐘、測量壓力為5g之條件下保持恆定，使用直徑8mm之測量板而求出。又，於在40~80℃進行對絕緣性樹脂黏合劑3壓入導電粒子2之步驟之情形時，就與上述同樣地形成凹部3b或3c之方面而言，絕緣性樹脂黏合劑3之60℃之黏度較佳為3000~20000Pa‧s。該測量可以與最低熔融黏度同樣之測量方法進行，選取溫度為60℃之值而求出。
藉由如上述般將構成絕緣性樹脂黏合劑3之樹脂的黏度設 為高黏度，於使用異向性導電膜時，於在相對向之電子零件等連接對象物之間夾持著導電粒子2進行加熱加壓之情形時，可防止異向性導電膜內之導電粒子2因熔融之絕緣性樹脂黏合劑3之流動而隨之流走。又，於如凹部3b或3c般於實施中將導電粒子之周邊部或正上方之樹脂量設為零，或使其與其周圍相比有所減少之情形時，自連接之工具對導電粒子施加之壓入之力變得容易傳導，因此可於端子間良好地挾持導電粒子，而可期待導通特性之提高或導電粒子之捕捉性之提高。
(絕緣性樹脂黏合劑之厚度)
絕緣性樹脂黏合劑3的厚度La較佳為1μm以上且60μm以下，更佳為1μm以上且30μm以下，進而較佳為2μm以上且15μm以下。又，絕緣性樹脂黏合劑3的厚度La就與導電粒子2的平均粒徑D之關係而言，較佳為該等之比(La/D)為0.6~10。若絕緣性樹脂黏合劑3的厚度La過大，則於異向性導電連接時導電粒子變得容易錯位，端子中之導電粒子之捕捉性降低。若La/D超過10，則該傾向顯著。因此，La/D更佳為8以下，進而更佳為6以下。反之，若絕緣性樹脂黏合劑3的厚度La過小而La/D未達0.6，則難以藉由絕緣性樹脂黏合劑3將導電粒子維持為特定之粒子分散狀態或特定之排列。尤其是於連接之端子為高密度COG之情形時，絕緣性接著層4之層厚La與導電粒子2之粒徑D之比(La/D)較佳為0.8~2。
(絕緣性樹脂黏合劑中之導電粒子之埋入態樣)
關於絕緣性樹脂黏合劑3中之導電粒子2之埋入狀態，並無特別限制，於藉由在相對向之零件之間挾持異向性導電膜並進行加熱加壓而進行異向性導電連接之情形時，較佳如圖5、圖6所示般，使導電粒子2自絕緣性樹 脂黏合劑3露出一部分，相對於鄰接之導電粒子2間之中央部的絕緣性樹脂黏合劑之表面3a的切平面3p而於導電粒子2之露出部分之周圍形成凹部3b，或如圖7所示般，於壓入至絕緣性樹脂黏合劑3內之導電粒子2之正上方的絕緣性樹脂黏合劑部分，相對於與上述同樣之切平面3p而形成凹部3c，使導電粒子2之正上方的絕緣性樹脂黏合劑3之表面存在起伏。針對在相對向之電子零件之電極間挾持導電粒子2進行加熱加壓時產生之導電粒子2之扁平化，藉由存在如圖5所示之凹部3b，與不存在凹部3b之情形相比，導電粒子2受到之來自絕緣性樹脂黏合劑3的阻力有所減少。因此，變得容易於相對向之電極間挾持導電粒子2，導通性能亦提高。又，構成絕緣性樹脂黏合劑3之樹脂中，藉由在導電粒子2之正上方的樹脂之表面形成凹部3c(圖7)，與不存在凹部3c之情形相比加熱加壓時之壓力變得容易集中於導電粒子2，而變得容易於電極中挾持導電粒子2，導通性能提高。
就容易獲得上述之凹部3b、3c之效果之方面而言，導電粒子2的露出部分周圍之凹部3b(圖5、圖6)之最大深度Le與導電粒子2的平均粒徑D之比(Le/D)較佳為未達50%，更佳為未達30%，進而較佳為20~25%，導電粒子2的露出部分周圍之凹部3b(圖5、圖6)之最大徑Ld與導電粒子2的平均粒徑D之比(Ld/D)較佳為150%以下，更佳為100~130%，導電粒子2的正上方之樹脂之凹部3c(圖7)之最大深度Lf與導電粒子2的平均粒徑D之比(Lf/D)大於0，且較佳為未達10%，更佳為5%以下。
再者，導電粒子2的露出部分之徑Lc可設為導電粒子2的平均粒徑D以下，可設為於導電粒子2之頂部2t之1點處露出，亦可設為 導電粒子2完全埋設於絕緣性樹脂黏合劑3內，而徑Lc成為零。就藉由將導電粒子壓入至絕緣性樹脂層中而將導電粒子埋入至絕緣性樹脂層中之情形時之導電粒子的位置調整之容易性的方面而言，較佳為將徑Lc設為15%以內。
(絕緣性樹脂黏合劑之厚度方向之導電粒子之位置)
就容易獲得上述凹部3b之效果之方面而言，切平面3p距導電粒子2的最深部之距離(以下稱為埋入量)Lb與導電粒子2的平均粒徑D之比(Lb/D)(以下稱為埋入率)較佳為60%以上且105%以下。
(絕緣性接著層)
於本發明之異向性導電膜中，亦可於配置有導電粒子2之絕緣性樹脂黏合劑3上積層絕緣性接著層4。
於在絕緣性樹脂黏合劑3形成上述凹部3b之情形時，可如圖8所示之異向性導電膜1d般，絕緣性接著層4積層於絕緣性樹脂黏合劑3之形成有凹部3b之面，亦可如圖9所示之異向性導電膜1e般，積層於與形成有凹部3b之面為相反側之面。於絕緣性樹脂黏合劑3形成有凹部3c之情形時亦相同。藉由積層絕緣性接著層4，於使用異向性導電膜將電子零件進行異向性導電連接時，可填充由電子零件之電極或凸塊形成之空間，而提高接著性。
再者，於將絕緣性接著層4積層於絕緣性樹脂黏合劑3之情形時，不論絕緣性接著層4是否位於凹部3b、3c之形成面上，均較佳為絕緣性接著層4位於以工具進行加壓之IC晶片等電子零件側(換言之，絕緣性樹脂黏合劑3位於載置於載台之基板等電子零件側)。藉此，可避免導電 粒子之不經意之移動，而可提高捕捉性。
絕緣性接著層4可設為與公知之異向性導電膜中用作絕緣性接著層者相同，亦可設為使用與上述絕緣性樹脂黏合劑3同樣之樹脂並進一步將黏度調整為較低者。絕緣性接著層4與絕緣性樹脂黏合劑3之最低熔融黏度越存在差異，則越容易以絕緣性接著層4填充由電子零件的電極或凸塊形成之空間，而可期待提高電子零件彼此之接著性之效果。又，越存在該差異，則異向性導電連接時構成絕緣性樹脂黏合劑3的樹脂之移動量相對變得越小，因此端子之導電粒子的捕捉性越容易提高。實用上而言，絕緣性接著層4與絕緣性樹脂黏合劑3之最低熔融黏度比較佳為2以上，更佳為5以上，進而較佳為8以上。另一方面，若該比過大，則於將長尺寸的異向性導電膜製成捲裝體之情形時，有產生樹脂之溢出或黏連之虞，因此實用上較佳為15以下。更具體而言，絕緣性接著層4之較佳之最低熔融黏度滿足上述之比，且為3000Pa‧s以下，更佳為2000Pa‧s以下，尤佳為100~2000Pa‧S。
作為絕緣性接著層4之形成方法，可藉由利用塗佈法將含有與形成絕緣性樹脂黏合劑3之樹脂同樣之樹脂的塗層組成物成膜並加以乾燥，或進而進行硬化，或者預先利用公知之手法進行膜化而形成。
絕緣性接著層4之厚度並無特別限定，較佳為4~20μm。或相對於導電粒徑而較佳為1~8倍。
又，合併絕緣性樹脂黏合劑3與絕緣性接著層4而成之積層的異向性導電膜整體之最低熔融黏度亦取決於絕緣性樹脂黏合劑3與絕緣性接著層4之厚度之比率，實用上可設為8000Pa‧s以下，為了容易填充 至凸塊間，可為200~7000Pa‧s，較佳為200~4000Pa‧s。
(第3絕緣性樹脂層)
亦可隔著絕緣性接著層4與絕緣性樹脂黏合劑3而於相反側設置第3絕緣性樹脂層。例如，可使第3絕緣性樹脂層作為黏性層發揮功能。亦可與絕緣性接著層4同樣地，設置其而用以填充由電子零件之電極或凸塊形成之空間。
第3絕緣性樹脂層之樹脂組成、黏度及厚度可與絕緣性接著層4相同，亦可不同。合併絕緣性樹脂黏合劑3、絕緣性接著層4及第3絕緣性樹脂層而成之異向性導電膜之最低熔融黏度並無特別限制，可設為8000Pa‧s以下，亦可為200~7000Pa‧s，亦可設為200~4000Pa‧s。
進而，亦可不僅於絕緣性樹脂黏合劑3中，而且於絕緣性接著層4中亦視需要添加二氧化矽微粒子、氧化鋁、氫氧化鋁等絕緣性填料。絕緣性填料之摻合量較佳為相對於構成該等層之樹脂100質量份而設為3質量份以上且40質量份以下。藉此，於異向性導電連接時即使異向性導電膜熔融，亦可抑制熔融之樹脂導致導電粒子不必要地移動。
<異向性導電膜之製造方法>
(製造方法之概要)
於本發明中，首先，獲得或製作於絕緣性黏合劑中規則地配置有導電粒子之異向性導電膜之寬幅原片，繼而，研究針對該異向性導電膜之原片中的導電粒子之規則配置的空缺，為了避免將相對於規則之配置而導電粒子連續空缺特定數以上之標準外之部位用作負責連接之區域，而以將包含標準外之部位之區域排除在外之方式將寬幅原片裁斷為特定寬度之異向性 導電膜(第1態樣)。或以標準外之部位成為膜之短邊方向之目標位置之方式，以特定寬度將寬幅原片沿長度方向裁斷(第2態樣)。又，亦可將第1態樣中除去標準外之部位後之異向性導電膜(即殘餘之異向性導電膜彼此，或除去標準外之部位後之其他異向性導電膜彼此)接合，而製造長度5m以上之異向性導電膜。
此處，除去上述區域前之最初之異向性導電膜之製作方法並無特別限制。例如，製造用以將導電粒子配置為特定之排列的轉印模具，於轉印模具之凹部填充導電粒子，使形成於剝離膜上之絕緣性樹脂黏合劑3覆於其上並施加壓力，而將導電粒子2壓入至絕緣性樹脂黏合劑3中，藉此使導電粒子2轉接著於絕緣性樹脂黏合劑3。或進而將絕緣性接著層4積層於該導電粒子2上。如此可獲得異向性導電膜。
又，於轉印模具之凹部填充導電粒子後，使絕緣性樹脂黏合劑覆於其上，使導電粒子自轉印模具轉印至絕緣性樹脂黏合劑之表面，將絕緣性樹脂黏合劑上之導電粒子壓入至絕緣性樹脂黏合劑內，藉此亦可製造異向性導電膜。藉由該壓入時之按壓力、溫度等可調整導電粒子之埋入量(Lb)。又，藉由壓入時之絕緣性樹脂黏合劑之黏度、壓入速度、溫度等可調整凹部3b、3c之形狀及深度。例如，於製造絕緣性樹脂黏合劑之表面具有圖5所示之凹部3b的異向性導電膜1a之情形，或製造具有圖7所示之凹部3c的異向性導電膜1c之情形時，根據凹部之形狀或深度等，絕緣性樹脂黏合劑之於60℃之黏度之下限較佳為3000Pa‧s以上，更佳為4000Pa‧s以上，進而較佳為4500Pa‧s以上，上限較佳為20000Pa‧s以下，更佳為15000Pa‧s以下，進而較佳為10000Pa‧s以下。又，設為於壓入時之溫 度為40~80℃、更佳為50~60℃獲得。
再者，作為轉印模具，除了於凹部填充導電粒子者以外，亦可使用於凸部之頂面賦予微黏著劑並使導電粒子附著於該頂面而成者。
該等轉印模具可使用機械加工、光蝕刻法、印刷法等公知之技術而製造。
又，作為將導電粒子配置為特定排列之方法，亦可使用利用雙軸延伸膜之方法等代替利用轉印模具之方法。
(針對空缺區域之對應)
於本發明之異向性導電膜之製造方法之第1態樣中，不論為各凸塊面積相對較小之連接結構體(亦為COG等連接之端子排列隔離存在之一例)使用之異向性導電膜，亦或為各凸塊面積相對較大之連接結構體(FOG等連接之有效面積之長邊與膜寬相同之端子排列未隔離存在者之一例)使用之異向性導電膜，於在俯視下規則地配置有導電粒子者，較佳為在俯視下導電粒子係互相隔開且規則地配置者中，均自規則地配置有導電粒子之區域(規則配置區域)中除去導電粒子空缺之部位連續特定數之標準外之部位。換言之，將空缺之部位不會使連接後之導通穩定性產生問題之範圍只不過為散佈存在之區域作為標準內區域，而並非除去之對象。該不會產生問題之範圍因連接對象物而有所不同，作為一例，於將異向性導電膜用於FOG之情形時，即使導電粒子連續空缺1~20個、視情形而空缺1~209個，導通穩定性亦不易產生問題。此處，作為導電粒子之連續空缺個數之數字209個具有如下說明之含義。即含義為：於異向性導電膜之寬度為2mm且應連接之端子寬度為200μm之通常連接面積被認為較大之FOG之異向性 導電連接條件(連接面積0.4μm2)下，於欲以15個×15個之四方晶格配置導電粒子之情形時，理想而言連接面積0.4μm2中存在225個之導電粒子，即使209個導電粒子空缺，於連接面積0.4μm2中，作為最低捕捉數而於端子內區域亦存在16個導電粒子。此處，捕捉之導電粒子數之16係作為下文所述之捕捉之較佳數值之下限，即11個及20個之中間值而設定。因此，認為其係適於發現容易確保導通之穩定性之條件的數值。如上所述，捕捉之導電粒子(於該情形時為16個)變得多於晶格排列軸上之導電粒子個數(如上所述，該情形時之晶格排列軸之導電粒子個數為15個)，由此一個端子中捕捉之導電粒子之個數多於某方向之晶格軸之總數，因此捕捉之導電粒子存在於至少2條同一方向之排列軸。如上所述，配置於至少2條晶格軸之導電粒子被捕捉，由此可預想到被端子捕捉之導電粒子之位置於某種程度上隔開，因此可比較按壓之平衡。即，對連接時之導電粒子之壓入之優劣進行判定之條件成立。再者，於用於COG之情形時，只要連續空缺之個數為1~20個，則導通穩定性不易產生問題，若為15個以下、尤其是10個以下，則更不易產生問題。
再者，關於標準內區域內之空缺，於標準內區域中亦可存在不會阻礙連接之程度的可容許之空缺，此種可容許之空缺之大小可以端子與端子間空間為基準而加以判別。其成為上述之以連續空缺之個數進行判定以外之手法。例如，膜之長邊方向(端子之寬度方向)上之空缺較佳為端子與端子間空間之合計以下(即，避免空缺橫跨2個端子)，又，較佳為於膜短邊方向(端子之長邊方向)上空缺取大於端子長之50%之距離而使空缺隔開。藉此，存在可被至少未達端子長之50%之區域捕捉之導電粒子。 若空缺為如上所述，則於通常之異向性連接中，可期待導通性能可得到容許。再者，於假定此種空缺之情形時，關於空缺之大小，只要作為由分別平行於膜長邊方向及膜短邊方向之方向上之最長的導電粒子間距形成之矩形考慮即可。於以上述方式考慮之情形時，關於應用於COG等之微間距端子之情形時的可容許之空缺之大小，作為一例，於膜長邊方向(端子之寬度方向)上較佳為80μm以下，更佳為30μm以下，進而更佳為10μm以下。又，於膜短邊方向(端子之長邊方向)上，較理想為於端子長度上殘留50%以上捕捉之區域，因此作為一例，較佳為100μm以下，更佳為50μm以下，進而更佳為40μm以下。又，於端子寬度較大之FOG之情形時，於膜長邊方向(端子寬度方向)上，較佳為400μm以下，更佳為200μm以下。由於膜短邊方向成為有效連接面積，因此為膜短邊方向之50%以下、較佳為30%以下。根據端子佈局，亦可適當組合上述之數值。其原因在於本發明並不限定於通常之COG或FOG。
如圖1所示，分散地包括空缺之部位2X不連續地獨立存在，或空缺之部位2X以未達特定數之方式相連之情形。與此相對，存在空缺之部位2X以特定數以上連續之部分2Y，於將其作為標準外之部位而除去時，將異向性導電膜沿長邊方向截斷，將包括該部分2Y之帶狀區域R除去。再者，於圖1中係將空缺連續存在3個之區域作為標準外之部位，但該個數只不過為一例。
該空缺之有無可使用光學顯微鏡或金屬顯微鏡、CCD攝影機等攝像裝置進行觀察。又，藉由組合使用攝像裝置與圖像解析處理系統(例如，WinROOF，三谷商事股份有限公司)進行檢查，可發現異向性導 電膜1A中之導電粒子之分散狀態，並特定出其位置。再者，作為攝像裝置，可應用最大輸出像素數(H)×(V)為648×494、幀頻為30~60fps者作為一例。
於各凸塊面積相對較大之連接結構體(FOG等)用異向性導電膜中，較佳為如圖3所示，以於異向性導電膜1C之全寬W且長度為異向性導電膜之長邊方向上200μm之任意區域S中存在10個以上導電粒子之方式，換言之，以成為於異向性導電膜之全長中之任意位置中在長度200μm之範圍內存在10個以上導電粒子之全寬W的方式裁斷原片。其原因在於：於通常之FOG之連接中，凸塊寬度最大為200μm左右。再者，由於通常之FOG之連接中之凸塊長度(或連接時之工具寬度)為0.3~4mm，因此該情形時之異向性導電膜之裁斷後之全寬W較佳設為4mm以內。
就為了提高連接之可靠性而增多端子捕捉之導電粒子之個數之方面而言，存在於區域S中之導電粒子之更佳之個數為11個以上，進而較佳為20個以上。上限並無特別限制。但若因存在於區域S之導電粒子之個數過多而導致異向性導電連接時端子中之導電粒子之捕捉數過多，則異向性導電連接中使用之按壓夾具所需之推力亦過度增大。於該情形時，有藉由連續進行異向性連接而獲得之各異向性連接結構體彼此壓入之程度過度不同之虞。因此，存在於區域S之導電粒子之個數較佳為50個以下，更佳為40個以下，進而較佳為35個以下。
另一方面，於本發明之異向性導電膜之製造方法之第2態樣中，於各凸塊面積相對較小之連接結構體(COG等)用異向性導電膜中，亦可以異向性導電膜1A之短邊方向的端部1P中不存在相對於規則配置而 導電粒子空缺之部位2X連續特定數以上之標準外之部位之方式裁斷原片，確保即使裁斷後之異向性導電膜的端部1P中存在導電粒子之空缺，但亦不存在標準外之部位，較佳確保導電粒子2存在於特定之配置。
此處，異向性導電膜1A之短邊方向之寬度的端部1P，較佳設為異向性導電膜1A之短邊方向之寬度之20%以內，更佳設為30%以內。其原因在於：通常於使用異向性導電膜之電子零件之連接中，於自延伸至異向性導電膜之長邊方向之邊緣起至短邊方向之寬度之20%以內之帶狀區域，更確實而言為30%以內之帶狀區域中存在電子零件之端子列。再者，該端部1P之大小亦可根據連接之電子零件之端子之佈局而左右之端部有所不同。
又，如圖4所示，於COG連接之IC晶片等電子零件12中凸塊(端子)10排列為2列之情形時，於用於該連接之異向性導電膜1中，即使在規則地配置有導電粒子之區域(規則配置區域)內存在導電粒子連續空缺特定數以上之標準外之部位，於不存在標準外之部位之標準內區域Q以異向性導電膜1之短邊方向之特定寬度且異向性導電膜1之長邊方向之特定長度形成之情形時，將該標準內區域Q與端子列11對準。換言之，將異向性導電膜1所包括之包含標準外之部位之區域R與2列端子列11之間之區域(即，不存在應連接之端子之區域)對準，藉由異向性導電膜1將相對向之電子零件12彼此進行異向性導電連接。本發明亦包含此種藉由對準進行異向性導電連接之連接結構體。再者，圖4中為電子零件12之端部起至凸塊10之內側端為止之距離。較佳為該距離與標準內區域Q之寬度重疊。作為對準方法，於COG之情形時，於將膜貼合於玻璃時，可移動載置 玻璃之載台而進行，亦可移動膜側而進行。該對準方法並不限於COG之情形，亦可應用於FOG或其他連接結構體之製造。本發明包含包括此種步驟之連接結構體之製造方法。
更具體而言，通常各端子10之長邊方向之長度L10通常為30~300μm，2列端子列11之間之距離L11之範圍於存在多列凸塊(例如，3列交錯排列)之外形之短邊相對較小之IC晶片等較小之電子零件中成為100~200μm，於外形之短邊相對較長之IC晶片等較大之電子零件中成為1000~2000μm。因此，於異向性導電膜1中，若包含標準外之部位的區域R之寬度LR為相鄰之端子列11間之距離L11之寬度以內，且標準內區域Q之寬度LQ具有端子10之長邊方向之長度L10，則COG連接不會產生問題，又，即使異向性導電膜之區域R之寬度LR大於端子列間之距離L11，區域R與端子列11局部重疊，只要藉由異向性導電連接而各端子10捕捉之導電粒子較佳為10個以上、更佳為13個以上，則實用上並無問題。例如，於端子10之大小為100μm×20μm，端子列11之間隔L11為1000μm，異向性導電膜1之標準內區域Q中之導電粒子之個數密度為32000個/mm2時，即使異向性導電膜之區域R與端子10重疊，只要該重疊寬度為端子10之長度L10之50%以內，則實用上可無問題地進行COG連接。
(異向性導電膜之裁斷)
於本發明之異向性導電膜之製造方法中，為了提高異向性導電膜之生產性，而以大至某種程度之寬度製作異向性導電膜之長尺寸體，然後藉由上文所述之檢查方法確認導電粒子之空缺，較佳亦確認凝聚等不良部位，以特定寬度之異向性導電膜不含有該等不良部位之方式進行裁斷，或於異 向性導電膜內含有存在空缺之部位或凝聚等不良部位之情況下，以該等位置成為異向性導電膜之短邊方向之目標位置之方式裁斷為特定寬度之異向性導電膜，藉此製造實質上空缺不成為問題之異向性導電膜。於該異向性導電膜之製造步驟中，為了記錄不良部位而亦可進行標記。
(異向性導電膜之接合)
於本發明之異向性導電膜之製造方法中，亦可將切除含有特定之空缺部分之區域後之剩餘之異向性導電膜接合，作為即使含有空缺但實用上空缺亦並不成為問題之異向性導電膜而提供。
根據本發明，可廉價地獲得捲繞於捲盤之長度5m以上且5000m以下之長尺寸的異向性導電膜之全長中，在長邊方向上不存在特定數以上之連續之空缺之異向性導電膜，尤其是於COG用中，可獲得長度5m以上且5000m以下之長尺寸的異向性導電膜之全長中，膜之短邊方向之寬度的端部1P中不存在導電粒子之空缺之異向性導電膜。
<連接結構體>
本發明之異向性導電膜於藉由熱或光將FPC、IC晶片、IC模組等第1電子零件與FPC、剛性基板、陶瓷基板、玻璃基板、塑膠基板等第2電子零件進行異向性導電連接時可較佳地應用。又，亦可將IC晶片或IC模組進行堆疊而將第1電子零件彼此進行異向性導電連接。由此獲得之連接結構體亦為本發明之一部分。
作為使用異向性導電膜的電子零件之連接方法，就提高連接可靠性之方面而言，較佳為例如將於異向性導電膜之膜厚方向導電粒子靠近存在之側的界面暫貼於配線基板等第2電子零件，對暫貼之異向性導電 膜搭載IC晶片等第1電子零件，並自第1電子零件側進行熱壓接。又，亦可利用光硬化進行連接。再者，於該連接中，就連接作業效率之方面而言，較佳將電子零件之端子10之長邊方向與異向性導電膜1A、1B之短邊方向對齊。
實施例
以下，藉由實施例具體說明本發明，但本發明並不受該等實施例限定。
<COG用轉印體母盤之製作>
首先，以如下方式製作實施例使用之母盤。即，準備厚度2mm之鎳板，於其50cm四方之區域中，以六方晶格圖案形成圓柱狀之凸部(外徑4μm、高度4μm、中心間距離6μm)，而製成凸部之面密度成為32000個/mm2之轉印體母盤。
(膜狀母盤之製作)
繼而，準備寬50cm且厚50μm之聚對酞酸乙二酯基材膜，以膜厚成為30μm之方式於該基材膜塗佈含有丙烯酸酯樹脂(M208，東亞合成股份有限公司)100質量份與光聚合起始劑(IRGACURE184，BASF Japan股份有限公司)2質量份之光硬化性樹脂組成物。
將鎳製之轉印體母盤自其凸面按壓至獲得之光硬化性樹脂組成物膜，藉由高壓水銀燈(1000mJ)自基材膜側進行光照射，藉此形成以凹部之形式轉印有轉印體母盤之凸部的光硬化樹脂層。一邊沿基材膜之長邊方向對準位置一邊連續重複該操作，藉此可獲得以凹部之形式轉印有轉印體母盤之凸部之約10m之膜狀母盤。於獲得之膜狀母盤中將與轉印體 母盤之凸部圖案相對應之凹部排列為六方晶格狀。
選擇1000處獲得之膜狀母盤之任意1mm2之區域，藉由光學顯微鏡測量各區域內之凹部個數。然後，藉由各區域測量獲得之個數之總數除以區域之總面積而算出凹部之面密度。其結果，凹部之面密度與轉印體母盤之凸部圖案之面密度相同，為32000個/mm2。
<COG對應之異向性導電膜之製作>
(導電粒子於膜狀母盤中之填充)
作為導電粒子而準備金屬被覆樹脂粒子(積水化學工業股份有限公司，AUL703，平均粒徑3μm)，將該導電粒子於膜狀母盤之表面散佈數次，繼而，以布擦拭導電粒子，藉此將導電粒子填充至沿長度方向以30cm裁斷之膜狀母盤之凹部中。裁斷部位為始點、終點及包括始點終點之中間部之3個部位之共計5個部位。此處，為了使未填充該樹脂模之導電粒子存在，藉由調整散佈之導電粒子之個數或散佈之次數等，而獲得導電粒子成為特定之空缺狀態之區域。
(絕緣性樹脂層用膜及第2絕緣性樹脂層用膜之製作)
為了決定適於COG用途之樹脂組成，而將表1所示之組成之樹脂組成物加以混合，塗佈於經剝離處理之PET膜，並加以乾燥，藉此由絕緣性黏合劑A1~A4製作絕緣性樹脂層用膜(厚度4μm)20×30cm之尺寸，並且由絕緣性黏合劑B製作第2絕緣性樹脂層用膜(厚度14μm)20×30cm之尺寸。
(導電粒子向絕緣性樹脂層之轉印)
將上述絕緣性樹脂層用膜以長邊方向之長度一致之方式，並且寬度方向包含膜狀母盤之中央部附近之方式對準位置而覆於以特定條件填充有導電粒子之經裁斷之膜狀母盤上，於60℃、0.5MPa進行按壓，藉此轉印導電粒子。然後，自膜狀母盤剝離絕緣性樹脂層用膜，藉由加壓(按壓條件：60~70℃、0.5Mpa)將絕緣性樹脂層用膜上之導電粒子壓入至絕緣性樹脂層用膜中，進而將第2絕緣性樹脂層用膜覆於導電粒子轉印面而進行積層，於經裁斷之膜狀母盤5點中進行該操作，藉此製作以圖8所示之狀態埋入有導電粒子之異向性導電膜(ACF1~ACF4)。於該情形時，導電粒子之埋入係藉由壓入條件加以控制。將以上述方式製作之沿長邊方向裁斷為30cm之膜狀母盤5點作為一組而觀察導電粒子之埋入狀態，結果如表2所示，於一組中在埋入之導電粒子的露出部分之周圍或埋入之導電粒子的正上方全部觀察到凹部。又，ACF4係若壓入導電粒子則無法維持膜形狀者。因此，可知可將ACF1~3應用於COG用途。再者，導電粒子之埋入狀態係於積層 絕緣性黏合劑B前確認。又，關於ACF1~3，使用圖像解析軟體(WinROOF，三谷商事股份有限公司)，觀察並確認藉由CCD影像感測器獲得之圖像的導電粒子之空缺。其結果，存在多處組合膜之長度方向之空缺為連續之5個以下(粒子間距之最大長33μm以內，小於下文所述之凸塊寬度與凸塊間間隙之合計38μm)、寬度方向上為7個以下(粒子間距之最大長45μm以內)而成之空缺。可將該膜長度方向33μm×膜寬度方向38μm之矩形區域視為可容許之空缺。因此，認為各尺寸小於該者為可容許之空缺。再者，寬度方向之空缺隔開凸塊長度50μm以上而存在。
(考慮到導電粒子之空缺之COG用異向性導電膜之製作)
繼而，以反映出如表3所示之實施例1~4及比較例1之「導電粒子空缺狀態」(參照圖4、10，LQ[μm]、LR[μm]、LQ/W[%]、LR/W[%])之方式，以1.8mm寬度切割。再者，於無法獲得之情形時，藉由調整導電粒子之散佈量等，按照各實施例及比較例重複ACF1~ACF3之製作操作，藉此分別製作3種異向性導電膜。關於各實施例及比較例之異向性導電膜，以LR(標準外之部位(不存在導電粒子之區域)之寬度)之位置成為膜之中央之方式切割為1.8mm寬。此處，標準外之部位相對於膜長度方向33μm且膜寬度方向38μm之大小之可容許之空缺的矩形區域，包括任一邊較大、不存在導電粒子之矩形區域，或包括上述可容許之空缺之矩形區域於寬度方向接近未達50μm之區域。
<評價1(於COG之情形時)>
以如下方式對使用實施例1~4及比較例1之分別製作的3種異向性導電膜進行COG連接而獲得之連接結構體之導通特性(初始導通性及導通可靠性)進行試驗、評價。
(初始導通性)
使用以下之評價用IC(參照圖10)與玻璃基板作為進行COG連接之電 子零件，將評價對象之異向性導電膜夾持於該等評價用IC與玻璃基板之間，進行加熱加壓(180℃、60MPa、5秒)而獲得各評價用連接物。於該情形時，以將異向性導電膜之長邊方向與凸塊之短邊方向對齊，並且異向性導電膜之一對標準內區域位於IC晶片之短邊方向之兩端部之方式進行接合。使用數位萬用表(34401A，Agilent Technology股份有限公司)，利用四端子法(JIS K7194)測量獲得的連接結構體之導通電阻。實用上期待為2Ω以下。
(導通可靠性)
將供初始導通電阻之測量的連接結構體投入至85℃、濕度85%之恆溫槽中500小時後再次測量導通電阻。實用上期待為5Ω以下。
(評價用IC)
IC外形：1.6mm(寬度)×30.0mm(長度)×0.2mm(厚度)
金凸塊：15μm(高)×20μm(寬度)×100μm(長度)
(凸塊間間隙18μm，金凸塊於IC外形寬度方向之端部分別沿IC外形長邊方向排列1000個。金凸塊排列間之距離成為1000μm)
再者，圖10係自凸塊形成面側觀察評價用IC100之俯視圖。101為凸塊，G為凸塊間間隙。102表示凸塊排列間距離。以虛線圍成之區域A、B對應異向性導電膜之標準內區域，由該等夾持之區域C對應異向性導電膜之標準外之部位(不存在導電粒子之區域)。又，V表示IC晶片之短邊方向之邊緣與凸塊之端部的距離。
(玻璃基板)
玻璃材質：康寧公司製造之1737F
外形：30mm×50mm
厚度：0.5mm
端子：ITO配線
(評價基準)
關於供於測量之連接結構體，將全部端子中初始導通電阻為2Ω以下且導通可靠性試驗後之導通電阻為5Ω以下之情形評價為「良好」，除此以外(存在脫離上述範圍之凸塊、即使為一個之情形)評價為「不良」。將獲得之結果示於表3。
如表3所示，使用實施例1~4各自之3種異向性導電膜製作之連接結構體之評價為導通特性良好，於比較例1之情形時，由於標準內區域過小，因此為導通特性不良。
再者，可知即使於端子之一部分存在空缺區域，只要由端子捕捉之導電粒子為10個以上，較佳為13個以上，則實用上並無問題。亦可知雖然空缺區域亦可存在於端子排列，但其程度根據端子面積而有所變動，因此適當調整即可(實施例4)。根據以上之實施例可知，膜寬之標準內區域之比例為13%以上即可，較佳為20%以上，更佳為33%以上。
<FOG用轉印體母盤及FOG用膜狀母盤以及FOG對應之異向性導電膜之製作>
使用表4之黏合劑代替表1之絕緣性樹脂黏合劑，且選擇導電粒子成為特定之空缺之狀態的條件，除此以外，重複COG對應之異向性導電膜之製作操作，藉此製作FOG用轉印體母盤、FOG用膜狀母盤，以及以圖8所示之狀態埋入有導電粒子之異向性導電膜(ACF5~ACF8(參照表5))。於 該情形時，導電粒子之埋入狀態係藉由壓入條件加以控制。其結果，如表5所示般於埋入之導電粒子的露出部分之周圍或埋入之導電粒子的正上方觀察到凹部。其係於積層絕緣性黏合劑D之前確認。再者，ACF8係若進行導電粒子之壓入則無法維持膜形狀者。因此，可知可將ACF5~7應用於FOG用途。
又，關於ACF5~7，使用圖像解析軟體(WinROOF，三谷商事股份有限公司)，觀察並確認藉由CCD影像感測器獲得之圖像的導電粒子之空缺。其結果，於膜長邊方向(端子之寬度方向)200μm以內，獲得必然存在10個以上導電粒子之程度之空缺之狀態者(實施例5)，及僅存在1~2個導電粒子之空缺之狀態者(比較例2)。
(考慮到導電粒子之空缺之FOG用異向性導電膜之製作)
繼而，關於裁斷為20×30cm之5片一組的異向性導電膜(ACF5~7)，將其分別切割為寬度2mm。於自該等中任意選取5個部位(5片合計25個部位)獲得之膜20mm之區域中，準備於膜長邊方向200μm(端子之寬度方向)中必然存在10個以上導電粒子者作為實施例5之異向性導電膜。又，除了設為具有導電粒子為1或2個之區域以外，重複同樣之操作，藉此準備其作為比較例2之異向性導電膜。
<評價2(FOG之情形時)>
以如下方式對使用實施例5及比較例2之分別製作的3種異向性導電膜進行FOG連接而獲得的連接結構體之導通特性(初始導通性及導通可靠 性)進行試驗、評價。
(初始導通性)
使用以下之評價用FPC與玻璃基板作為進行FOG連接之電子零件，對於評價對象之異向性導電膜，以先前任意選取之25個部位位於該等評價用FPC與玻璃基板之間之方式分別裁斷並挾持，進行加熱加壓(180℃、4.5MPa、5秒)而獲得各評價用連接物。於該情形時，以將異向性導電膜之長邊方向與凸塊之短邊方向對齊之方式進行接合。使用數位萬用表(34401A，Agilent Technology股份有限公司)，利用四端子法(JIS K7194)測量獲得之連接結構體之導通電阻。實用上期待為2Ω以下。
(導通可靠性)
將供於初始導通電阻之測量的連接結構體投入至85℃、濕度85%之恆溫槽中500小時後再次測量導通電阻。實用上期待為5Ω以下。
(評價用FPC)
於38μm厚之聚醯亞胺基板上形成有經鍍錫之厚8μm之間距400μm之Cu配線(L/S=200/200)者
(玻璃基板)
玻璃材質：康寧公司製造之1737F
外形：30mm×50mm
厚度：0.5mm
端子：ITO配線
(評價結果)
關於供於測量之連接結構體，將初始導通電阻為2Ω以下且導通可靠 性試驗後之導通電阻為5Ω以下之情形評價為「良好」，除此以外評價為「不良」。其結果，使用實施例5之3種異向性導電膜製作之連接結構體之評價為導通特性良好，另一方面，與實施例5相比，使用比較例2之異向性導電膜製作之連接結構體於規則配置區域內存在標準外區域，因此評價為導通特性不良。
[產業上之可利用性]
本發明之異向性導電膜具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之規則配置區域，長度達5m以上。並且於規則配置區域內，不存在導電粒子連續空缺特定數以上之部位之標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。因此，即使於相對於導電粒子之特定之規則配置而存在空缺之情形時，亦可與無空缺之異向性導電膜大致同樣地供於異向性導電連接。其作為低成本之異向性導電連接用接合構件而有用。

Claims (14)

  1. 一種異向性導電膜，其長度為5m以上，且具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之規則配置區域，於該規則配置區域內，不存在導電粒子連續空缺特定數以上之部位即標準外之部位之標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在。
  2. 如申請專利範圍第1項之異向性導電膜，其中，該規則配置區域與該標準內區域一致。
  3. 如申請專利範圍第1項之異向性導電膜，其於該規則配置區域內存在與該標準內區域不同之標準外區域，該標準外區域含有導電粒子連續空缺特定數以上之標準外之部位。
  4. 如申請專利範圍第1項之異向性導電膜，其中，於異向性導電膜之全寬且長邊方向200μm之任意選擇之區域內存在10個以上導電粒子。
  5. 如申請專利範圍第1項之異向性導電膜，其沿異向性導電膜之短邊方向之至少端部區域具有標準內區域。
  6. 如申請專利範圍第1至5項中任一項之異向性導電膜，其中，異向性導電膜為捲繞於捲盤而成之捲裝體。
  7. 一種異向性導電膜之製造方法，其將具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之規則配置區域的異向性導電膜的寬幅原片，以於該規則配置區域內，不存在導電粒子連續空缺特定數以上之部位即標準外之部位之標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在，並包括含有相對 於規則之配置而導電粒子連續空缺特定數以上之標準外之部位的標準外區域，且該標準內區域不含該標準外之區域之方式，或該標準外區域成為膜之短邊方向之目標位置之方式沿長度方向裁斷，而製成長度5m以上之異向性導電膜。
  8. 一種異向性導電膜之製造方法，其自於絕緣性樹脂黏合劑中規則地配置有導電粒子之標準配置區域中具有標準配置區域的異向性導電膜中，除去導電粒子連續空缺特定數以上之標準外之部位，以使該異向性導電膜之該標準配置區域中，不存在含有該標準外之部位之標準外區域的標準內區域以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度以上存在，且於該標準內區域中不含該標準外之部位，並將除去後之異向性導電膜接合，而製成長度5m以上之異向性導電膜。
  9. 如申請專利範圍第8項之異向性導電膜之製造方法，其製成於該標準配置區域內存在與該標準內區域不同之該標準外區域的該長度5m以上之異向性導電膜，該標準外區域含有導電粒子連續空缺特定數以上之標準外之部位。
  10. 一種連接結構體之製造方法，其藉由經由具有於絕緣性樹脂黏合劑中規則地配置有導電粒子之標準配置區域的異向性導電膜將具有端子列之第1電子零件與具有端子列之第2電子零件進行熱壓接，而將第1電子零件與第2電子零件之端子列彼此進行異向性導電連接，且作為異向性導電膜，使用於該標準配置區域內以異向性導電膜之短邊方向之特定寬度且以沿異向性導電膜之長邊方向之特定長度形成有 不存在導電粒子連續空缺特定數以上之部位即標準外之部位之標準內區域的異向性導電膜，使該標準內區域與電子零件之端子列對準。
  11. 如申請專利範圍第10項之連接結構體之製造方法，其中，該異向性導電膜於該標準配置區域內存在與該標準內區域不同之標準外區域，該標準外區域含有導電粒子連續空缺特定數以上之標準外之部位。
  12. 如申請專利範圍第10項之連接結構體之製造方法，其中，於第1電子零件及第2電子零件分別具有複數個端子列，且標準內區域並列形成於異向性導電膜之情形時，使相鄰之標準區域之間之區域對準端子列與端子列之間之區域。
  13. 一種連接結構體，其藉由申請專利範圍第1至6項中任一項之異向性導電膜而異向性導電連接有第1電子零件及第2電子零件。
  14. 一種連接結構體之製造方法，其藉由申請專利範圍第1至6項中任一項之異向性導電膜而將第1電子零件及第2電子零件異向性導電連接。
TW106114400A 2016-05-05 2017-05-01 異向性導電膜 TWI740934B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016092901 2016-05-05
JPJP2016-092901 2016-05-05
JPJP2017-084914 2017-04-23
JP2017084914A JP7095227B2 (ja) 2016-05-05 2017-04-23 異方性導電フィルム

Publications (2)

Publication Number Publication Date
TW201816029A TW201816029A (zh) 2018-05-01
TWI740934B true TWI740934B (zh) 2021-10-01

Family

ID=60203559

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110132350A TWI764821B (zh) 2016-05-05 2017-05-01 異向性導電膜
TW106114400A TWI740934B (zh) 2016-05-05 2017-05-01 異向性導電膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110132350A TWI764821B (zh) 2016-05-05 2017-05-01 異向性導電膜

Country Status (4)

Country Link
JP (1) JP2022118147A (zh)
KR (1) KR102621211B1 (zh)
TW (2) TWI764821B (zh)
WO (1) WO2017191774A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568476B1 (ko) * 2018-10-31 2023-08-18 데쿠세리아루즈 가부시키가이샤 접속체의 제조 방법, 이방성 접합 필름, 접속체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200708587A (en) * 2005-08-04 2007-03-01 Hitachi Chemical Co Ltd Anisotropic conductive film and method for producing the same
TW201535897A (zh) * 2013-11-19 2015-09-16 Dexerials Corp 異向導電性膜及連接構造體

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866573B2 (ja) * 1994-03-02 1999-03-08 雅弘 湯浅 クレー射撃用屋外表示盤
JP4130747B2 (ja) * 2002-03-28 2008-08-06 旭化成エレクトロニクス株式会社 異方導電性接着シートおよびその製造方法
KR20050070713A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 이방성 도전필름 절단장치 및 그 절단방법
KR101536669B1 (ko) * 2004-11-09 2015-07-15 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 나노섬유 리본과 시트 및 트위스팅 및 논-트위스팅 나노섬유 방적사의 제조 및 애플리케이션
KR100741956B1 (ko) * 2005-08-23 2007-07-23 주식회사 여의시스템 이방성도전 필름 본딩장치
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP5147048B2 (ja) 2007-07-25 2013-02-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム
JP2009152160A (ja) * 2007-12-25 2009-07-09 Tokai Rubber Ind Ltd 粒子転写型およびその製造方法、粒子転写膜の製造方法ならびに異方性導電膜
JP2010251337A (ja) * 2010-08-05 2010-11-04 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法並びに接続構造体
JP2011029207A (ja) * 2010-11-02 2011-02-10 Sony Chemical & Information Device Corp フィルム積層体、フィルム積層体の貼付方法、フィルム積層体を用いた接続方法及び接続構造体
US9102851B2 (en) * 2011-09-15 2015-08-11 Trillion Science, Inc. Microcavity carrier belt and method of manufacture
JP6289831B2 (ja) * 2013-07-29 2018-03-07 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
JP6119718B2 (ja) * 2013-11-19 2017-04-26 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP6645730B2 (ja) * 2014-01-28 2020-02-14 デクセリアルズ株式会社 接続体及び接続体の製造方法
WO2016190424A1 (ja) * 2015-05-27 2016-12-01 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2017175093A (ja) * 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、接続体、電子部品の設計方法
JP7274811B2 (ja) * 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
JP7095227B2 (ja) * 2016-05-05 2022-07-05 デクセリアルズ株式会社 異方性導電フィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200708587A (en) * 2005-08-04 2007-03-01 Hitachi Chemical Co Ltd Anisotropic conductive film and method for producing the same
TW201535897A (zh) * 2013-11-19 2015-09-16 Dexerials Corp 異向導電性膜及連接構造體

Also Published As

Publication number Publication date
JP2022118147A (ja) 2022-08-12
WO2017191774A1 (ja) 2017-11-09
TWI764821B (zh) 2022-05-11
TW201816029A (zh) 2018-05-01
TW202202584A (zh) 2022-01-16
KR20230030025A (ko) 2023-03-03
KR102621211B1 (ko) 2024-01-04

Similar Documents

Publication Publication Date Title
TWI781119B (zh) 含填料膜
TWI789370B (zh) 含填料膜
US10714444B2 (en) Anisotropic conductive film
TWI750239B (zh) 含有填料之膜
TWI777983B (zh) 含填料膜
TWI740934B (zh) 異向性導電膜
TWI743116B (zh) 異向性導電膜
JP7352114B2 (ja) フィラー含有フィルム
JP7332956B2 (ja) フィラー含有フィルム
KR102445646B1 (ko) 이방성 도전 필름의 제조 방법 및 이방성 도전 필름
TWI747898B (zh) 異向性導電膜
WO2020071271A1 (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法
TW202028001A (zh) 異向性導電膜、連接結構體、連接結構體之製造方法
TWI835252B (zh) 含填料膜
JP2022125045A (ja) フィラー含有フィルム