TWI737546B - 應用於顯示面板之通道設定模組的控制方法與源極驅動器 - Google Patents

應用於顯示面板之通道設定模組的控制方法與源極驅動器 Download PDF

Info

Publication number
TWI737546B
TWI737546B TW109140822A TW109140822A TWI737546B TW I737546 B TWI737546 B TW I737546B TW 109140822 A TW109140822 A TW 109140822A TW 109140822 A TW109140822 A TW 109140822A TW I737546 B TWI737546 B TW I737546B
Authority
TW
Taiwan
Prior art keywords
demultiplexing
source line
period
operational amplifier
switch
Prior art date
Application number
TW109140822A
Other languages
English (en)
Other versions
TW202215410A (zh
Inventor
楊琇惠
劉育韶
徐錦鴻
鄭彥誠
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Application granted granted Critical
Publication of TWI737546B publication Critical patent/TWI737546B/zh
Publication of TW202215410A publication Critical patent/TW202215410A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明係為應用至顯示面板之通道設定模組的控制方法與源極驅動器。顯示面板具有閘極線、源極線與像素。像素以矩陣方式排列。位於同一列的像素電連接於相同的閘極線，且位於同一行的像素電連接於相同的源極線。採用通道設定模組可減少源極線所需的控制信號。通道設定模組包含運算放大器與解多工開關，控制方法動態決定解多工開關的導通狀態。隨著解多工開關的導通狀態改變，運算放大器所輸出的電壓選擇性輸出至源極線。採用這些控制方法，可以減少源極線之間的干擾，並抑制浮接通道的過衝現象/欠衝現象。

Description

應用於顯示面板之通道設定模組的控制方法與源 極驅動器
本發明是有關於一種應用於顯示面板之通道設定模組的控制方法與源極驅動器，且特別是有關於一種可抑制源極線間的耦合效應之應用於顯示面板之通道設定模組的控制方法與源極驅動器。
請參見第1圖，其係顯示裝置的結構之示意圖。顯示裝置10包含時序控制器12、顯示面板11、源極驅動器13與閘極驅動器15(或閘極上陣列(gate on array，簡稱為GOA))。源極驅動器13從時序控制器12接收源極控制信號Ssrc_ctl，且閘極驅動器15從時序控制器12接收閘極控制信號Sgl_ctl。源極驅動器13為設置在顯示面板11外的電路，而閘極驅動器15可直接形成在顯示面板11上或設置在顯示面板11外。在本文中，假設源極驅動器13位於顯示面板11的上方，且閘極驅動器15位於顯示面板11的左側。
在本文中，使用大寫的變數代表元件的編號。這些變數(例如，X、Y、M、J)為正整數，而這些變數的小寫字母則用於表示一般化的情形。另，信號線與其信號均以相同的符號表示。例如，源極線和源極線所傳送的信號均以SL表示。
顯示面板11包含排列為矩陣的像素11a、X條源極線SL[1]~SL[X]，以及Y條閘極線GL[1]~GL[Y]。像素11a的顏色與類型不須被限定。例如，像素11a可為紅色像素、綠色像素或藍色像素，且像素11a可為OLED像素、LCD像素等。
位於同一行的像素11a電連接於相同的源極線SL；位於同一列的像素電連接於相同的閘極線GL。例如，位於第一行的像素電連接於源極線SL[1]，位於第X列的像素電連接於源極線SL[X]。同理，位於第一列的像素11電連接於閘極線GL[1]位於第Y列的像素Y電連接於閘極線GL[Y]。為便於說明，以下說明係以位於第y列的像素11a為例。
時序控制器12按列輪流控制像素。在水平線期間T_pln(y)(其中y=1~Y)，時序控制器12傳送與位於第y列上的X個像素11a相對應的源極控制信號Ssrc_ctl至源極驅動器13。
解多工技術用於減少源極驅動器13的製造成本。如第1圖所示，源極驅動器13包含M個源極控制模組(srcMDL_1~srcMDL_M)與M個通道設定模組(setMDL_1~setMDL_M)。源極控制模組srcMDL_1~srcMDL_M分別對應於通道設定模組setMDL_1~setMDL_M。為便於說明，假設每個通道設定模組setMDL對應於J條源極線(例如，本文假設J=4)。
採用解多工技術時，時序控制器12不需要同時控制全部的源極線SL[1]~SL[X]，而是以分時的方式傳送源極控制信號Ssrc_ctl。即，對電連接於第m個通道設定模組setMDL_m的J條源極線而言，在第j個解多工期間，僅有第j條源極線(SLmj)從第m個通道設定模組setMDL_m接收輸出電 壓。表1彙整源極線SL[1]~SL[X]與通道設定模組setMDL_1~setMDL_M之間的對應關係。
Figure 109140822-A0305-02-0006-2
請參見第2圖，其係源極線SL[x]的瞬間過衝現象之示意圖。時點t1至時點t5的期間為位在第y列的像素11a所對應的水平線期間T_pln(y)。
在時點t2至時點t3的期間，源極線SL[x](其中x=1~X)被輸出電壓偏壓，使源極線SL[x]的電位上升至預設像素電壓Vpxl。預設像素電壓Vpxl代表位在第x行與第y列之像素11a的光強度。
在時點t3至時點t4的期間，源極線SL[x]為浮接狀態。在這段期間，源極線SL[x]的電位可能受到被同時進行偏壓之相鄰的源極線(例如，源極線SL[x+1])的電位所影響。
多工技術的採用代表與通道設定模組相連的源極線會被輪流偏壓。由於源極線的電位彼此間的耦合效應，較早被偏壓的源極線的電位，可能會被較晚被偏壓的源極線的電位影響。
例如，源極線SL[x]在時點t3後的瞬間發生過衝。過衝將導致第x條源極線SL[x]的電位略高於預設像素電壓Vpxl，產生像素電壓誤差 ΔV。連帶的，位置在第x行與第y列的像素11a的光強度產生偏離。因此，被驅動(偏壓)之源極線與浮接狀態之源極線之間的耦合效應成為一課題。
另請留意，在源極線之間的耦合效應亦可能引起欠衝現象。耦合效應所引起之現象的類型和幅度會依據相鄰的源極線被驅動之極性和大小而異。
本發明係有關於一種應用於顯示面板之通道設定模組的控制方法與源極驅動器。通道設定模組動態將輸出電壓提供至顯示面板的源極線，作為通道輸入使用。採用解多工切換電路以節省成本時，源極線的電壓可能受到預期以外的變化，而本揭露所提供的控制方法與源極驅動器可以抑制此種浮接之通道的非預期變異。
根據本發明之第一方面，提出一種應用在顯示面板之通道設定模組的控制方法，其中通道設定模組包含第一運算放大器與第二運算放大器。控制方法包含以下步驟。在第一解多工期間，提供第一運算放大器的輸出電壓至顯示面板的第一源極線，以及提供第二運算放大器的輸出電壓至顯示面板的第二源極線。在第二解多工期間，提供第一運算放大器的輸出電壓至顯示面板的第三源極線，以及提供第二運算放大器的輸出電壓至顯示面板的該第二源極線。在第三解多工期間，提供第一運算放大器的輸出電壓至顯示面板的第三源極線，以及提供第二運算放大器的輸出電壓至顯示面板的第四源極線。其中，第一解多工期間早於第二解多工期間，且第二解多工期間早於第三解多工期間。
根據本發明之第二方面，提出一種應用在顯示面板之通道設定模組的控制方法。其中，通道設定模組包含第一運算放大器與第二運算放大器，且控制方法包含以下步驟。在第一解多工期間，提供第一運算放大器的輸出電壓至顯示面板的第一源極線，以及提供第二運算放大器的輸出電壓至顯示面板的第二源極線。在第二解多工期間，提供第一運算放大器的輸出電壓至該顯示面板的第三源極線，以及提供第二運算放大器的輸出電壓至顯示面板的第四源極線。在第三解多工期間，提供第一運算放大器的輸出電壓至第一源極線，以及提供第二運算放大器的輸出電壓至第二源極線。其中，第一解多工期間早於第二解多工期間，且第二解多工期間早於第三解多工期間。
根據本發明之第三方面，提出一種應用在顯示面板之通道設定模組的控制方法。其中，顯示面板包含第一源極線、第二源極線、第三源極線以及第四源極線，且通道設定模組包含第一運算放大器與第二運算放大器。控制方法包含以下步驟。分別自第一轉換電路、第二轉換電路、第三轉換電路與第四轉換電路接收第一轉換後信號、第二轉換後信號、第三轉換後信號與第四轉換後信號。第一運算放大器將第一轉換後信號放大並產生第一運算放大器的輸出電壓。第二運算放大器將第二轉換後信號放大並產生第二運算放大器的輸出電壓。在第一解多工期間，提供第一運算放大器的輸出電壓至第三源極線與該第四源極線的其中一者，以及提供第二運算放大器的輸出電壓至第三源極線與第四源極線其中的另一者。在第二解多工期間，提供第一運算放大器的輸出電壓至第一源極線與第二源極線的其中一者，提供 第二運算放大器的輸出電壓至第一源極線與第二源極線其中的另一者，將第三轉換後信號導通至第三源極線與第四源極線的其中一者，以及將第四轉換後信號導通至第三源極線與該第四源極線的其中的另一者。其中，第一解多工期間早於第二解多工期間。
根據本發明之第四方面，提出一種源極驅動器。源極驅動器應用於包含第一源極線、第二源極線、第三源極線以及第四源極線的顯示面板。源極驅動器包含：源極控制模組以及通道設定模組。源極控制模組包含：第一轉換電路、第二轉換電路、第三轉換電路，以及第四轉換電路。第一轉換電路產生第一轉換後信號；第二轉換電路產生第二轉換後信號；第三轉換電路產生第三轉換後信號；以及，第四轉換電路產生第四轉換後信號。通道設定模組包含：第一運算放大器、第二運算放大器，以及解多工切換電路。第一運算放大器電連接於第一轉換電路，其係將第一轉換後信號放大並產生第一運算放大器的輸出電壓。第二運算放大器電連接於第二轉換電路，其係將第二轉換後信號放大並產生第二運算放大器的輸出電壓。解多工切換電路電連接於第一運算放大器、第二運算放大器、第三轉換電路與第四轉換電路。在第一解多工期間，解多工切換電路提供第一運算放大器的輸出電壓至第三源極線與第四源極線的其中一者，以及提供第二運算放大器的輸出電壓至第三源極線與第四源極線其中的另一者。在第二解多工期間，解多工切換電路提供第一運算放大器的輸出電壓至第一源極線與第二源極線的其中一者，提供第二運算放大器的輸出電壓至第一源極線與第二源極線其中的另一者，將第三轉換後信號導通至第三源極 線與第四源極線的其中一者，以及將第四轉換後信號導通至第三源極線與第四源極線的其中的另一者，其中第一解多工期間早於第二解多工期間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
10:顯示裝置
12:時序控制器
11:顯示面板
13:源極驅動器
15:閘極驅動器
Ssrc_ctl:源極控制信號
Sgl_ctl:閘極控制信號
srcMDL_1,srcMDL_M,srcMDL_m:源極控制模組
Scnv,Scnv1,Scnv2,Scnv3,Scnv4:轉換後信號
setMDL_1,setMDL_M,setMDL_m:通道設定模組
11a,pxlm1y,pxlm2y,pxlm3y,pxlm4y:像素
SL[1],SL[2],SL[X],SL[x],SLm1,SLm2,SLm3,SLm4:源極線
GL[1],GL[y],GL[y+1]:閘極線
t1,t2,t3,t4,t5,t6,t6,t8,t9,t10,t11:時點
T_pln(y):水平線期間
ΔV:像素電壓誤差
L1a,L1b:第一級鎖存器
Spre1,Spre2:預備資料
L2a,L2b:第二級鎖存器
Slat1,Slat2:鎖存資料
pLVSHT,nLVSHT,p1LVSHT,n1LVSHT,p2LVSHT,n2LVSHT:位準偏移器
Sdrv1,Sdrv2,Sdrv3,Sdrv4:驅動信號
pDAC,nDAC,p1DAC,n1DAC,p2DAC,n2DAC:轉換電路
op1,op2:運算放大器
30a,60a:緩衝器
30b,60b:解多工切換電路
Sout1,Sout2:輸出電壓
sw11,sw22,sw13,sw24,sw33,sw44,swp11,swp12,swn11,swn12,swp13,swdp23,swp14,swdp24,swn13,swdn23,swn24,swdn24:解多工開關
STa,STb,STc,STα,STβ:設定狀態
LD:負載信號
Ssw11,Ssw22,Ssw13,Ssw24,Ssw33,Ssw44:開關設定信號
Tdmux1,Tdmux2,Tdmux3:解多工期間
Vm1y,Vm2y,Vm3y,Vm4y:像素電壓
ΔTg1,ΔTg2,ΔTg:間隙期間
T_gl(y):閘極脈波期間
C1,C2,C3:虛線圈選處
sw_po,sw_ne,sw_pe,sw_no:極性控制開關
Np1,Np2:極性節點
第1圖，其係顯示裝置的結構之示意圖。
第2圖，其係源極線的瞬間過衝現象之示意圖。
第3圖，其係與本揭露的第一實施例與第二實施例相對應的通道設定模組之示意圖。
第4A、4B、4C圖，其係第3圖所示之通道設定模組setMDL_m的設定狀態之示意圖。
第5圖，其係根據本揭露的第一實施例的通道設定模組setMDL_m之操作的波形圖。
第6圖，其係根據本揭露的第二實施例的通道設定模組setMDL_m之操作的波形圖。
第7圖，其係應用至LCD面板的通道設定模組setMDL_m之示意圖。
第8A圖，其係極性控制開關在極性反轉信號PL為導通位準(PL=1)時的設定之示意圖。
第8B圖，其係極性控制開關在極性反轉信號PL為斷開位準(PL=0)時的設定之示意圖。
第9圖，其係根據本揭露的第三實施例之通道設定模組setMDL_m，不 支援極性反轉功能時的設計之示意圖。
第10A、10B圖，其係第9圖的通道設定模組setMDL_m在不同設定狀態之示意圖。
第11圖，其係第9圖所示之通道設定模組setMDL_m的操作之波形圖。
第12圖，其係根據本揭露的第三實施例之通道設定模組setMDL_m，支援有極性反轉功能時的設計之示意圖。
第13A、13B圖，其係在極性反轉信號PL為導通位準(PL=1)時，第12圖所示之通道設定模組setMDL_m處於不同設定狀態之示意圖。
第14A、14B圖，其係在極性反轉信號PL為斷開位準(PL=0)時，第12圖所示之通道設定模組setMDL_m處於不同設定狀態之示意圖。
第15A、15B、15C圖，其係以不同方式實現通道設定模組setMDL_m之示意圖。
為抑制在浮接的源極線SL上，非預期的電位變化，以下說明不同的實施例。在以下的實施例中，假設通道設定模組setMDL_m對應於J=4條源極線(SLm1、SLm2、SLm3、SLm4)。然而，透過適當的修改，以下所述的控制方法亦可應用在對應於不同數量之源極線SL的通道設定模組setMDL_m。
請參見第3圖，其係與本揭露的第一實施例與第二實施例相對應的通道設定模組srcMDL_m之示意圖。以下分別說明源極控制模組srcMDL_m與通道設定模組setMDL_m的內部元件。
源極控制模組srcMDL_m包含第一級鎖存器L1a、L1b、第二級鎖存器L2a、L2b、位準偏移器pLVSHT、nLVSHT，以及轉換電路pDAC、nDAC。轉換電路pDAC、nDAC為，將數位視訊資料(驅動信號Sdrv1、Sdrv2)轉換為類比資料的電壓(轉換後信號Scnv1、Scnv2)的數位-類比轉換器。
第二級鎖存器L2a電連接於第一級鎖存器L1a與位準偏移器pLVSHT。第二級鎖存器L2b電連接於第一級鎖存器L1b與位準偏移器nLVSHT。轉換電路pDAC電連接於位準偏移器pLVSHT與通道設定模組srcMDL_m，且轉換電路nDAC電連接於位準偏移器nLVSHT與通道設定模組srcMDL_m。
在第一實施例與第二實施例中，源極控制信號Ssrc_ctl包含第一級鎖存器L1a、L1b的視訊信號，第二級鎖存器L2a、L2b的負載信號LD，以及用於控制緩衝器30a內的解多工開關的開關設定信號。第一級鎖存器L1a、L1b從時序控制器接收視訊信號。接著，第一級鎖存器L1a、L1b分別產生預備資料Spre1、Spre2至第二級鎖存器L2a、L2b。其後，第二級鎖存器L2a、L2b因應負載信號LD的負載脈波產生並傳送鎖存資料Slat1、Slat2至位準偏移器pLVSHT、nLVSHT。位準偏移器pLVSHT、nLVSHT基於鎖存資料Slat1、Slat2而分別產生驅動信號Sdrv1、Sdrv2。轉換電路pDAC、nDAC分別從位準偏移器pLVSHT、nLVSHT接收驅動信號Sdrv1、Sdrv2後，將驅動信號Sdrv1、Sdrv2轉換成轉換後信號Scnv1、Scnv2，並將轉換後信號Scnv1、Scnv2傳送至通道設定模組setMDL_m。
通道設定模組setMDL_m還包含緩衝器30a與解多工切換電路30b。緩衝器30a包含運算放大器op1、op2，且解多工切換電路30b包含解多工開關sw11、sw22、sw13、sw24。運算放大器op1將轉換後信號Scnv1放大 後產生輸出電壓Sout1，且運算放大器op2將轉換後信號Scnv2放大後產生輸出電壓Sout2。解多工開關sw11、sw22、sw13、sw24選擇性導通或斷開。
運算放大器op1電連接於轉換電路pDAc與解多工開關sw11、sw13。運算放大器op2電連接於轉換電路nDAC與解多工開關sw22、sw24。解多工開關sw11、sw22、sw13、sw24分別電連接於源極線SLm1、SLm2、SLm3、SLm4。
此處繪式位於第y列且與通道設定模組setMDL_m對應的像素。像素pxlm1y、pxlm2y、pxlm3y、pxlm4y共同電連接於閘極線GL[y]，像素pxlm1y、pxlm2y、pxlm3y、pxlm4y分別電連接於源極線SLm1、SLm2、SLm3、SLm4。當解多工開關sw11為導通，運算放大器op1的輸出電壓Sout1相當於，透過解多工開關sw11而傳送至像素pxlm1y的像素電壓Vm1y。其他解多工開關的操作亦類似。
第3圖定義兩個輸出通道。其中一個與運算放大器op1對應的輸出通道為，第一級鎖存器L1a、第二級鎖存器L2a、位準偏移器pLVSHT與轉換電路pDAC。另一個與運算放大器op2對應的輸出通道為，第一級鎖存器L1b、第二級鎖存器L2b、位準偏移器nLVSHT與轉換電路nDAC。
請參見第4A、4B、4C圖，其係第3圖所示之通道設定模組setMDL_m的設定狀態之示意圖。第4A圖所示之通道設定模組setMDL_m的狀態定義為STa設定狀態。在STa設定狀態，解多工開關sw11、sw22為導通，且解多工開關sw13、sw24為斷開。因此，源極線SLm1透過解多工開關sw11的導通而接收輸出電壓Sout1，且源極線SLm2透過解多工開關sw22的導通而接收輸出電壓Sout2。在此同時，源極線SLm3、SLm4因為解多工開關sw13、sw24斷開的緣故而為浮接。
第4B圖所示之通道設定模組setMDL_m的狀態定義為STb設定狀態。在STb設定狀態下，解多工開關sw11、sw24為斷開，且解多工開關sw22、sw13為導通。因此，源極線SLm2透過解多工開關sw22的導通而接收輸出電壓Sout2，且源極線SLm3透過解多工開關sw13的導通而接收輸出電壓Sout1。在此同時，源極線SLm1、SLm4因為解多工開關sw11、sw24斷開的緣故而為浮接。
第4C圖所示之通道設定模組setMDL_m的狀態定義為STc設定狀態。在STc設定狀態下，解多工開關sw11、sw22為斷開，且解多工開關sw13、sw24為導通。因此，源極線SLm3透過解多工開關sw13的導通而接收輸出電壓Sout1，且源極線SLm4透過解多工開關sw24的導通而接收輸出電壓Sout2。在此同時，源極線SLm1、SLm2因為解多工開關sw11、sw22斷開的緣故而為浮接。
在本文中，開關設定信號Ssw的符號以與其對應之解多工開關的符號相對應。例如，開關設定信號Ssw11、Ssw22、Ssw13、Ssw24分別用於控制解多工開關sw11、sw22、sw13、sw14。表2彙整第4A-4C圖所示之通道設定模組setMDL_m中的解多工開關sw11、sw22、sw13、sw14的狀態。
Figure 109140822-A0305-02-0014-3
Figure 109140822-A0305-02-0015-4
解多工開關sw11、sw22、sw13、sw24透過分時的方式控制。根據實施例的不同，實際用於控制解多工開關sw11、sw22、sw13、sw24的順序也不同。在本文中，第一實施例(第5圖)與STa設定狀態、STb設定狀態、STc設定狀態(第4A、4B、4C圖)相關，第二實施例(第6圖)與STa設定狀態、STc設定狀態(第4A、4C圖)相關。
為說明根據本揭露構想之控制方法，以下以波形圖代表信號的控制方式。另請留意，關於波形所示之電壓位準、大小與極性僅作為舉例使用，實際應用時均可變化。
第一實施例
請參見第5圖，其係根據本揭露的第一實施例的通道設定模組setMDL_m之操作的波形圖。在第5圖中，水平線期間T_Pln(y)介於時點t1與時點t10間，閘極脈波期間T_gl(y)介於時點t2與時點t9間。
閘極線GL[y]的閘極脈波用於致能位於第y列的像素。本文假設閘極脈波為一正電壓脈波，但在某些應用中，閘極脈波也可能是負電壓脈波。
在第5圖中，負載信號LD、開關設定信號Ssw11、Ssw22、Ssw13、Ssw24分別用於控制解多工開關sw11、sw22、sw13、sw24、源極線SLm1、SLm2、SLm3、SLm4的電位，以及閘極線GL[y]。請同時參見第3、4A、4B、4C、5圖。
在時點t3與時點t4間，負載信號LD維持在高電壓位準。即，負載信號LD在時點t3與時點t4間產生負載脈波。負載信號LD為傳送至通道設定模組setMDL_1~setMDL_M的全域信號。第二級鎖存器L2a、L2b因應負 載脈波的產生，分別自第一級鎖存器L1a、L1b接收預備資料Spre1、Spre2。此外，運算放大器op1、op2開始將轉換後信號Scnv1、Scnv2放大，進而產生輸出電壓Sout1、Sout2。負載信號LD在時點t4由導通位準轉換至斷開位準。
在時點t4，開關設定信號Ssw11由斷開位準轉換至導通位準。開關設定信號Ssw11在時點t5由導通位準轉換至斷開位準。因此，在時點t4與時點t5之間，由開關設定信號Ssw11所控制的解多工開關sw11為導通。
在時點t4，開關設定信號Ssw22由斷開位準切換至導通位準。開關設定信號Ssw22在時點t7由導通位準轉換至斷開位準。因此，在時點t4至時點t7間，由開關設定信號Ssw22控制的解多工開關sw22為導通。
在時點t6，開關設定信號Ssw13由斷開位準切換至導通位準。開關設定信號Ssw13在時點t10由導通位準轉換至斷開位準。在時點t6至時點t10間，開關設定信號Ssw13維持在導通位準。因此，在時點t6至時點t10間，由開關設定信號Ssw13控制的解多工開關sw13為導通。
在時點t8，開關設定信號Ssw24由斷開位準切換至導通位準。開關設定信號Ssw24在時點t10由導通位準切換至斷開位準。因此，在時點t8至時點t10間，由開關設定信號Ssw24所控制的解多工開關sw24為導通。前述說明之開關設定信號Ssw11、Ssw22、Ssw13、Ssw24的波形將使源極線SLm1、SLm2、SLm3、SLm4產生後續的電位變化。
在時點t4至時點t5間(解多工期間Tdmux1)，通道設定模組setMDL_m處於STa設定狀態(第4A圖)。源極線SLm1在時點t4開始上升至像素電壓Vm1y；源極線SLm2在時點t4開始上升至像素電壓Vm2y。在時點t4至時點t5間，輸出電壓Sout1持續對源極線SLm1進行偏壓，使源極線SLm1維持在像素電壓Vm1y；輸出電壓Sout2持續對源極線SLm2進行偏壓，使源極線SLm2維持在像素電壓Vm2y。
在時點t5至時點t6間(間隙期間ΔTg1)，通道設定模組setMDL_m處於設定狀態STa與設定狀態STb之間的過渡狀態。在過渡狀態，解多工開關sw11、sw13、sw24因開關設定信號Ssw11、Ssw13、Ssw24為斷開位準的緣故而斷開，解多工開關sw22因開關設定信號Ssw22為導通位準的緣故而導通。據此，源極線SLm1、SLm3、SLm4為浮接，且源極線SLm2被偏壓。
儘管源極線SLm1在時點t5後停止接收輸出電壓Sout1，源極線SLm1的電位維持在像素電壓Vm1y因為與其相鄰之源極線SLm2的電位在時點t5至時點t7間維持不變。即，當源極線SLm1停止接收輸出電壓Sout1時，源極線SLm2的電位並無顯著改變，故浮接的源極線SLm1的電位不受影響。
在時點t6至時點t7間(解多工期間Tdmux2)，通道設定模組setMDL_m處於STb設定狀態(第4B圖)。源極線SLm3在時點t6開始上升至像素電壓Vm3y。在時點t6至時點t10間，輸出電壓Sout1持續對源極線SLm3進行偏壓，使源極線SLm3維持在像素電壓Vm3y。
在時點t7與時點t8間(間隙期間ΔTg2)，通道設定模組setMDL_m處於在STb設定狀態與STc設定狀態之間的過渡狀態。在過渡狀態，解多工開關sw11、sw22、sw24因為開關設定信號Ssw11、Ssw22、Ssw24處於斷開位準而斷開，且解多工開關sw13因為開關設定信號Ssw13處於導通位準而導通。據此，源極線SLm1、SLm2、SLm4為浮接，且源極線SLm3被偏壓。
源極線SLm2具有兩條相鄰的源極線SLm1、SLm3。其中，在源極線SLm2停止接收輸出電壓Sout2時，源極線SLm1為浮接。因此，源極線SLm1的電位並不會影響源極線SLm2的電位。儘管源極線SLm2在時點t7後停止接收輸出電壓Sout2，因為與源極線SLm2相鄰之源極線(即，源極線SLm3)的電位在時點t7與時點t8間維持不變的緣故，源極線SLm2的電位維持在像素電壓Vm2y。即，當源極線SLm2停止接收輸出電壓Sout2時，源極線SLm3並不會突然 產生變化，使浮接的源極線SLm2的電位可維持不變。連帶的，源極線SLm1、SLm3的電位均不會引起源極線SLm2的電位變異。
在時點t8與時點t10間(解多工期間Tdmux3)，通道設定模組setMDL_m為STc設定狀態(第4C圖)。源極線SLm4在時點t8開始上升至像素電壓Vm4y。在時點t8至時點t10間，輸出電壓Sout2持續對源極線SLm4進行偏壓，使源極線SLm4維持在像素電壓Vm4y。
如第5圖所示，當閘極脈波期間T_gl(y)在時點t9結束時，源極線SLm1、SLm2、SLm3、SLm4的電位分別等於像素電壓Vm1y、Vm2y、Vm3y、Vm4y。因此，像素pxlm1y、pxlm2y、pxlm3y、pxlm4y的光強度並不受耦合效應影響。
在第一實施例中，解多工期間Tdmux1、Tdmux3主要用於將輸出電壓Sout1、Sout2提供予源極線SLm1、SLm2、SLm3、SLm4，而解多工期間Tdmux2主要用於消除電位耦合效應。在解多工期間Tdmux2，源極線SLm1、SLm3的電位變化透過特別的設計而可避免耦合效應發生。其中，解多工期間Tdmux1的長度較解多工期間Tdmux2的長度更長，且解多工期間Tdmux3的長度較解多工期間Tdmux2的長度更長。在某些應用中，解多工期間Tdmux1的長度等於解多工期間Tdmux3的長度。表3彙整第一實施例中的通道設定模組setMDL_m的狀態改變順序。
Figure 109140822-A0305-02-0018-5
Figure 109140822-A0305-02-0019-6
第二實施例
請參見第6圖，其係根據本揭露的第二實施例之通道設定模組操作時的波形圖。在第6圖中，水平線期間T_pln(y)介於時點t1與時點t11間，且閘極脈波期間T_gl(y)介於時點t2與時點t10間。
在第6圖中，繪式負載信號LD、開關設定信號Ssw11、Ssw22、Ssw13、Ssw24分別控制解多工開關sw11、sw22、sw13、sw24，源極線SLm1、SLm2、SLm3、SLm4與閘極線GL[y]的電位。請同時參見第3、4A、4C、6圖。
負載脈波在時點t3與時點t4間產生。因應負載脈波的產生，第二級鎖存器L2a、L2b自第一級鎖存器L1a、L1b接收預備資料Spre1、Spre2，位準偏移器pLVSHT、nLVSHT與轉換電路pDAC、nDAC亦執行其操作。接著，在時點t4，運算放大器op1、op2開始將轉換後信號Scnv1、Scnv2放大，並據以產生輸出電壓Sout1、Sout2。
在時點t4，開關設定信號Ssw11、Ssw22由斷開位準轉換至導通位準。在時點t5，開關設定信號Ssw11、Ssw22由導通位準轉換至斷開位準。因此，在時點t4與時點t5間，解多工開關sw11、sw22為導通。
在時點t6，開關設定信號Ssw13、Ssw24由斷開位準切換至導通位準。開關設定信號Ssw13、Ssw24在時點t7由導通位準切換至斷開位準。因此，解多工開關sw13、sw24在時點t7與時點t8間為導通。
在時點t8，開關設定信號Ssw11、Ssw22由斷開位準切換至導通位準。開關設定信號Ssw11、Ssw22在時點t11由導通位準切換至斷開位準。因此，解多工開關sw11、sw22在時點t8與時點t11間為導通。前述的開關設定信號Ssw11、Ssw22、Ssw13、Ssw24的波形，將影響以下所述之源極線SLm1、SLm2、SLm3、SLm4的電位變化。
在時點t4至時點t5間(解多工期間Tdmux1)，通道設定模組setMDL_m處於STa設定狀態(第4A圖)。源極線SLm1在時點t4開始上升至像素電壓Vm1y；源極線SLm2在時點t4開始上升至像素電壓Vm2y。在時點t4至時點t5間，輸出電壓Sout1持續對源極線SLm1進行偏壓，使源極線SLm1維持在像素電壓Vm1y；輸出電壓Sout2持續對源極線SLm2進行偏壓，使源極線SLm2維持在像素電壓Vm2y。
在時點t5至時點t6間(間隙期間ΔTg1)，通道設定模組setMDL_m處於STa設定狀態與STc設定狀態之間的過渡狀態。在過渡狀態，因開關設定信號Ssw11、Ssw22、Ssw13、Ssw24為斷開位準的緣故，解多工開關sw11、sw22、sw13、sw2均為斷開。
在時點t6至時點t7間(解多工期間Tdmux2)，通道設定模組setMDL_m為設定狀態STc(第4C圖)。在解多工期間Tdmux2，源極線SLm1的電位可能略高於或等於像素電壓Vm1y，將於後續說明。虛線圈選處C1代表當源極線SLm3的電位在時點t6上升時，源極線SLm2的電位受到源極線SLm3的影響，使源極線SLm2的電位發生過衝。因此，源極線SLm2在時點t6至時點t7間上升至高於像素電壓Vm3y的數值。在時點t6，源極線SLm3開始上升至像素電 壓Vm3y，且源極線SLm4開始上升至像素電壓Vm4y。在解多工期間Tdmux2，輸出電壓Sout1持續對源極線SLm3進行偏壓，使源極線SLm3維持在像素電壓Vm3y；輸出電壓Sout2持續對源極線SLm4進行偏壓，使源極線SLm4維持在像素電壓Vm4y。
在時點t7至時點t8間(間隙期間ΔTg2)，通道設定模組setMDL_m處於STc設定狀態與STa設定狀態之間的過渡狀態。在過渡狀態，因為開關設定信號Ssw11、Ssw22、Ssw13、Ssw24為斷開位準的緣故，解多工開關sw11、sw22、sw13、sw24均為斷開。在間隙期間ΔTg2，源極線SLm1的電位可能略高於或等於像素電壓Vm1y；源極線SLm2的電位略高於像素電壓Vm2y；源極線SLm3的電位等於像素電壓Vm3y；源極線SLm4的電位等於像素電壓Vm4y。
在時點t8至時點t11間(解多工期間Tdmux3)，通道設定模組setMDL_m處於STa設定狀態(第4A圖)。在時點t8至時點t11間，輸出電壓Sout1持續對源極線SLm1進行偏壓，使源極線SLm1回復至像素電壓Vm1y；輸出電壓Sout2持續對源極線SLm2進行偏壓，使源極線SLm2回復至像素電壓Vm2y。虛線圈選處C2代表源極線SLm2的電位在時點t8過後立刻回到像素電壓Vm2y。因為解多工開關sw22在時點t8後再度導通的緣故，源極線SLm2的電位在時點t8過後開始降低並回復至像素電壓Vm2y。
如第6圖所示，當閘極脈波期間T_gl(y)於時點t10結束時，源極線SLm1、SLm2、SLm3、SLm4的電位分別等於像素電壓Vm1y、Vm2y、Vm3y、Vm4y。因此，像素pxlm1y、pxlm2y、pxlm3y、pxlm4y的光強度並不受耦合效應影響。
在第6圖中，隨著m的數值不同，源極線SLm1對應於兩種波形。當m=1時，源極線SLm1相當於顯示面板的源極線SL[1]，且僅有源極線 SL[2]與源極線SL[1]相鄰。由於解多工開關sw11、sw22同時切換的緣故，源極線SL[1]、SL[2]的電位同步產生變化，所以源極線SL[1]的電位並不會受到源極線SL[2]的電位變化所影響。因此，當m=1時，源極線SLm1的電位並不會過衝。
當m≠1時，源極線SLm1具有兩條相鄰的源極線，包含同樣位於通道設定模組setMDL_m的源極線SLm2，以及位於相鄰之通道設定模組setMDL_(m-1)的源極線SLm4。由於同樣位於通道設定模組setMDL_m內的源極線SLm1、SLm2同步接收輸出電壓Sout1、Sout2的緣故，源極線SLm2的電位並不會影響源極線SLm1的電位。然而，當m≠1時，源極線SLm1的電位可能受到相鄰之通道設定模組setMDL_(m-1)內的源極線SLm4的電位所影響。因此，當m≠1時，則源極線SLm1的電位變化與源極線SLm2的電位變化相似。
在第二實施例中，解多工期間Tdmux1主要用於提供像素電壓Vm1y、Vm2y至源極線SLm1、SLm2；解多工期間Tdmux2主要用於提供像素電壓Vm3y、Vm4y至源極線SLm3、SLm4；解多工期間Tdmux3主要用於補償耦合引起的副作用。據此，即便源極線SLm1、SLm2的電位在解多工期間Tdmux2受到影響，源極線SLm1、SLm2的電位仍將在解多工期間Tdmux3回復至像素電壓Vm1y、Vm2y。解多工期間Tdmux1較解多工期間Tdmux3長，且解多工期間Tdmux2較解多工期間Tdmux3長。在某些應用中，解多工期間Tdmux1與解多工期間Tdmux2等長。表4彙整第二實施例的通道設定模組setMDL_m的狀態變化順序。
Figure 109140822-A0305-02-0022-7
Figure 109140822-A0305-02-0023-8
顯示裝置經常搭配OLED顯示面板與LCD面板使用。為避免損害，LCD面板使用極性反轉(例如，點反轉、線反轉、行反轉、畫框反轉等)技術。因此，若源極驅動器應用在LCD面板時，需考慮極性反轉功能。
請參見第7圖，其係應用至LCD面板的通道設定模組之示意圖。對LCD面板而言，通道設定模組setMDL_m可進一步包含極性控制開關sw_po、sw_pe、sw_no、sw_ne。極性控制開關sw_po、sw_pe、sw_no、sw_ne被分為兩類，其中一類極性控制開關(sw_po、sw_ne)以實線繪式，另外一類極性控制開關(sw_pe、sw_no)以虛線繪式。運算放大器op1提供具正極性(+)的輸出電壓Sout1，且運算放大器op2提供具負極性(-)的輸出電壓Sout2。
以實線繪式的極性控制開關sw_po、sw_ne彼此平行。其中，極性控制開關sw_po電連接於運算放大器op1與極性節點Np1；極性控制開關sw_ne則電連接於運算放大器op2與極性節點Np2。當極性反轉信號PL為導通位準(PL=1)時，極性控制開關sw_po、sw_ne為導通；以及，當極性反轉信號PL為斷開位準(PL=0)時，極性控制開關sw_po、sw_ne為斷開。
以虛線繪式的極性控制開關sw_pe、sw_no彼此交叉耦合。其中，極性控制開關sw_pe電連接於運算放大器op1與極性節點Np2；極性控制開關sw_no則電連接於運算放大器op2與極性節點Np1。當極性反轉信號PL為導通位準(PL=1)時，極性控制開關sw_pe、sw_no為斷開；以及，當極性反轉信號PL為斷開位準(PL=0)時，極性控制開關sw_pe、sw_no為導通。
請參見第8A圖，其係在極性反轉信號PL為導通位準(PL=1)時，極性控制開關的設定之示意圖。在第8A圖中，僅極性控制開關sw_po、sw_ne為導通。據此，極性節點Np1的電位因為極性控制開關sw_po導通的緣故而等於輸出電壓Sout1；極性節點Np2的電位因極性控制開關sw_ne導通的緣故而等於輸出電壓Sout2。
請參見第8B圖，其係在極性反轉信號PL為斷開位準(PL=0)時，極性控制開關的設定之示意圖。在第8B圖中，僅極性控制開關sw_pe、sw_no為導通。因此，極性節點Np1的電位因極性控制開關sw_no導通而等於輸出電壓Sout2，且極性節點Np2的電位因極性控制開關sw_pe導通而等於輸出電壓Sout1。
在第8A、8B圖中，極性控制開關的導通狀態僅影響極性節點Np1、Np2的來源。但是，解多工開關sw11、sw22、sw13、sw24的導通狀態無涉於極性節點Np1、Np2的來源。換言之，極性控制開關sw_po、sw_pe、sw_ne、sw_no的控制無涉於解多工開關sw11、sw22、sw13、sw24的控制。因此，根據本揭露構想的實施例均可應用至OLED顯示面板與LCD面板。
第三實施例
請參見第9圖，其係根據本揭露的第三實施例，不具備極性反轉功能之通道設定模組setMDL_的設計之示意圖。接著分別說明源極控制模組srcMDL_m與通道設定模組setMDL_m的內部元件。
源極控制模組srcMDL_m包含第一級鎖存器L1a、L1b、第二級鎖存器L2a、L2b、L2c、L2d、位準偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT，以及轉換電路p1DAC、n1DAC、p2DAC、n2DAC。
第二級鎖存器L2a、L2c電連接於第一級鎖存器L1a，第二級鎖存器L2b、L2d電連接於第一級鎖存器L1b。位準偏移器p1LVSHT、n1LVSH、p2LVSH、n2LVSH分別電連接於第二級鎖存器L2a、L2b、L2c、L2d。轉換電路p1DAC、n1DAC、p2DAC、n2DAC分別電連接於位準偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT。
第一級鎖存器L1a、L1b自時序控制器接收視訊信號。接著，第一級鎖存器L1a、L1b分別產生預備資料Spre1、Spre2。其後，第二級鎖存器L2a、L2b、L2c、L2d分別產生鎖存資料Slat1、Slat2、Slat3、Slat4並將其傳送至位準偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT。
轉換電路p1DAC、n1DAC、p2DAC、n2DAC分別從位準偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT接收驅動信號Sdrv1、Sdrv2、Sdrv3、Sdrv4後，將驅動信號Sdrv1、Sdrv2、Sdrv3、Sdrv4轉換為轉換後信號Scnv1、Scnv2、Scnv3、Scnv4，再將轉換後信號Scnv1、Scnv2、Scnv3、Scnv4傳送至通道設定模組setMDL_m。
通道設定模組setMDL_m包含緩衝器60a與解多工切換電路60b。緩衝器60a包含運算放大器op1、op2，解多工切換電路60b包含解多工開關sw11、sw22、sw13、sw33、sw24、sw44。
運算放大器op1電連接於轉換電路p1DAC，運算放大器op2電連接於轉換電路n1DAC。轉換電路p1DAC、n1DAC、p2DAC、n2DAC分別產生轉換後信號Scnv1、Scnv2、Scnv3、Scnv4。運算放大器op1接收轉換後信號 Scnv1後，將轉換後信號Scnv1放大產生輸出電壓Sout1；運算放大器op2接收轉換後信號Scnv2後，將轉換後信號Scnv2放大產生輸出電壓Sout2。
在第9圖中，可另一兩個主要輸出通道與兩個輔助輸出通道。每一個主要輸出通道對應於一個第一級鎖存器、一個第二級鎖存器、一個位準偏移器、一個轉換電路，以及一個運算放大器。因此，第一級鎖存器L1a、第二級鎖存器L2a、位準偏移器p1LVSHT、轉換電路p1DAC與運算放大器op1共同形成一個主要輸出通道，且第一級鎖存器L1b、第二級鎖存器L2b、位準偏移器n1LVSHT、轉換電路n1DAC與運算放大器op2共同形成另一個主要輸出通道。
每一個輔助輸出通道對應於一個第一級鎖存器、一個第二級鎖存器、一個位準偏移器與一個轉換電路。因此，第一級鎖存器L1a、第二級鎖存器L2c、位準偏移器p2LVSHT，與轉換電路p2DAC共同形成一個輔助輸出通道，且第一級鎖存器L1b、第二級鎖存器L2d、位準偏移器n2LVSHT與轉換電路n2DAC共同形成另一個輔助輸出通道。
接著說明解多工切換電路60b的內部元件與接線關係。解多工開關sw11電連接於運算放大器op1與源極線SLm1。解多工開關sw22電連接於運算放大器op2與源極線SLm2。解多工開關sw13電連接於運算放大器op1與源極線SLm3。解多工開關sw33電連接於轉換電路p2DAC與源極線SLm3。解多工開關sw24電連接於運算放大器op2與源極線SLm4。解多工開關sw44電連接於轉換電路n2DAC與源極線SLm4。在解多工切換電路60b中，解多工開關sw11、sw13係與和運算放大器op1對應之主要輸出通道相關，解多工開關sw22、sw24係與和運算放大器op2對應之主要輸出通道相關；解多工開關sw33係與和轉換電路p2DAC對應之輔助輸出通道相關；且解多工開關sw44係與和轉換電路n2DAC對應之輔助輸出通道相關。
此處繪式位於第y列且對應於通道設定模組setMDL_m的像素。像素pxlm1y、pxlm2y、pxlm3y、pxlm4y共同電連接於閘極線GL[y]，且像素pxlm1y、pxlm2y、pxlm3y、pxlm4y分別電連接於源極線SLm1、SLm2、SLm3、SLm4。
在第9圖中，可將解多工開關sw11、sw22、sw13、sw33、sw24、sw44分為兩類。第一類的解多工開關(sw11、sw22、sw13、sw24)電連接於運算放大器op1、op2的其中一者，以及源極線SLm1、SLm2、SLm3、SLm4的其中一條。第二類的解多工開關(sw33、sw44)電連接於轉換電路p2DAC、n2DAC的其中一者，以及源極線SLm3、SLm4的其中一條。換言之，第一類的解多工開關(sw11、sw22、sw13、sw24)對應於主要輸出通道，第二類的解多工開關(sw33、sw44)對應於輔助輸出通道。
第9圖的源極線(SLm1、SLm2、SLm3、SLm4)亦可分為兩類。第一類的源極線(SLm1、SLm2)僅從運算放大器(op1、op2)接收輸出電壓(Sout1、Sout2)。第二類的源極線(SLm3、SLm4)可能從運算放大器(op1、op2)接收輸出電壓(Sout1、Sout2)，或是從轉換電路(p2DAC、n2DAC)接收轉換後信號(Scnv3、Scnv4)。
第一級鎖存器L1a對應於一個主要輸出通道與一個輔助輸出通道；第一級鎖存器L1b對應於另一個主要輸出通道與另一個輔助輸出通道。彼此對應的主要輸出通道與輔助輸出通道之間具有類似的元件，兩者的差異為，輔助輸出通道不包含運算放大器。
請參見第10A、10B圖，其係第9圖的通道設定模組在不同設定狀態之示意圖。
第10A所示之通道設定模組setMDL_m的狀態定義為STα設定狀態。在STα設定狀態下，解多工開關sw13、sw24為導通，且解多工開關sw11、sw22、sw33、sw44為斷開。因此，源極線SLm3透過解多工開關sw13 的導通而接收輸出電壓Sout1，且源極線SLm4透過解多工開關sw24的導通而接收輸出電壓Sout2。在此同時，因為解多工開關sw11、sw22為斷開的緣故，源極線SLm1、SLm2為浮接。
第10B圖所繪式之通道設定模組setMDL_m的狀態定義為STβ設定狀態。在STβ設定狀態下，解多工開關sw13、sw24為斷開，且解多工開關sw11、sw22、sw33、sw44為導通。因此，源極線SLm1透過解多工開關sw11的導通而接收輸出電壓Sout1；源極線SLm2透過解多工開關sw22的導通而接收輸出電壓Sout2。在此同時，源極線SLm3透過解多工開關sw33的導通而從轉換電路p2DAC接收轉換後信號Scnv3，源極線SLm4透過解多工開關sw44的導通而從轉換電路n2DAC接收轉換後信號Scnv4。即，當源極線SLm1、SLm2分別被運算放大器op1、op2的輸出電壓(Sout1、Sout2)偏壓時，轉換電路p2DAC、n2DAC分別提供補充電荷至源極線SLm3、SLm4。因為接收到補充電荷的緣故，在耦合所產生之瞬間影響(過衝及/或欠衝)結束後，源極線SLm3、SLm4仍可回復至像素電壓Vm3y、Vm4y。
請參見第11圖，其係第9圖所示之通道設定模組的操作之波形圖。在此實施例中，源極控制信號Ssrc_ctl包含提供給第一級鎖存器L1a、L1b的視訊信號、負載信號LD1、LD2，以及控制解多工開關sw13、sw24、sw11、sw22、sw33、sw44的開關設定信號Ssw13、Ssw24、Ssw11、Ssw22、Ssw33、Ssw44。
在第11圖中，水平線期間T_pln(y)介於時點t1與時點t11之間，且閘極脈波期間T_gl(y)介於時點t2與時點t10間。在第11圖中，列出負載信號LD1、LD2、開關設定信號Ssw13、Ssw24、Ssw11、Ssw22、Ssw33、Ssw44分別用於控制解多工開關sw13、sw24、sw11、sw22、sw33、sw44、源極線SLm1、 SLm2、SLm3、SLm4與閘極線GL[y]的電位。請同時參見第9、10A、10B、11圖。
在第三實施例中，採用兩個負載信號LD1、LD2。負載信號LD1在時點t3至時點t4間，維持在高電壓位準；負載信號LD2在時點t6至時點t7間，維持在高電壓位準。即，共產生兩個負載脈波。
在通道設定模組setMDL_m接收負載信號LD1的負載脈波後，於時點t4開始進入解多工期間Tdmux1。在解多工期間Tdmux1，第二級鎖存器L2a、L2c同時自第一級鎖存器L1a取得預備資料Spre1，且第二級鎖存器L2b、L2d同時自第一級鎖存器L1b取得預備資料Spre2。接著，第二級鎖存器L2a、L2b、L2c、L2d分別產生鎖存資料Slat1、Slat2、Slat3、Slat4，且位準偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT分別產生驅動信號Sdrv1、Sdrv2、Sdrv3、Sdrv4。轉換電路p1DAC、n1DAC產生轉換後信號Scnv1、Senv2，且運算放大器op1、op2開始將轉換後信號Scnv1、Scnv2放大，據以產生輸出電壓Sout1、Sout2。請留意，轉換後信號Scnv3、Scnv4並未被任何運算放大器放大。
在解多工期間Tdmux1，轉換後信號Scnv1、Scnv3的來源與產生路徑類似，轉換後信號Scnv2、Scnv4的來源與產生路徑類似。轉換後信號Scnv1、Scnv3均源自於預備資料Spre1，並進一步經由第二級鎖存器(L2a/L2c)、位準偏移器(p1LVSHT/p2LVSHT)，以及轉換電路(p1DAC/p2DAC)的處理而產生。轉換後信號Scnv2、Scnv4均源自於預備資料Spre1，並進一步經由第二級鎖存器(L2b/L2d)、位準偏移器(n1LVSHT/n2LVSHT)，以及轉換電路(n1DAC/n2DAC)的處理而產生。
在通道設定模組setMDL_m接收負載信號LD2的負載脈波後，於時點t8開始進入解多工期間Tdmux2。在解多工期間Tdmux2，第二級鎖存器L2a、L2b分別自第一級鎖存器L1a、L2b取得預備資料Spre1、Spre2。接著， 第二級鎖存器L2a、L2b分別產生鎖存資料Slat1、Slat2，且位準偏移器p1LVSHT、n1LVSHT分別產生驅動信號Sdrv1、Sdrv2。轉換電路p1DAC、n1DAC產生轉換後信號Scnv1、Scnv2，且運算放大器op1、op2開始將轉換後信號Scnv1、Scnv2放大後產生輸出電壓Sout1、Sout2。請留意，第二級鎖存器L2c、L2d、位準偏移器p2LVSHT、n2LVSHT，以及轉換電路p2DAC、n2DAC並不會因應負載信號LD2的負載脈波而進行操作。連帶的，在解多工期間Tdmux2，轉換後信號Scnv3、Scnv4並不會被更新。
在第三實施例中，隨著解多工期間Tdmux1、Tdmux2的不同，第一級鎖存器L1a、L1b所接收的視訊信號會對應於不同的像素。在解多工期間Tdmux1，第一級鎖存器L1a、L1b分別接收對應於像素pxlm3y、pxlm4y的視訊信號。在解多工期間Tdmux2，第一級鎖存器L1a、L1b接收分別與像素pxlm1y、pxlm2y對應的視訊信號。
在時點t4，開關設定信號Ssw13、Ssw24由斷開位準轉換至導通位準。在時點t5，開關設定信號Ssw13、Ssw24由導通位準轉換至斷開位準。因此，在時點t4至時點t5間，通道設定模組setMDL_m處於STα設定狀態(第10A圖)。在時點t4，源極線SLm3開始上升至像素電壓Vm3y，源極線SLm4開始上升至像素電壓Vm4y。在解多工期間Tdmux1，輸出電壓Sout1持續對源極線SLm3進行偏壓，使源極線SLm3的電位等於像素電壓Vm3y；輸出電壓Sout2持續對源極線SLm4進行偏壓，使源極線SLm4的電位等於像素電壓Vm4y。另一方面，由於解多工開關sw11、sw22斷開的緣故，源極線SLm1、SLm2在解多工期間Tdmux1並未產生變化。
在時點t5至時點t8間(間隙期間ΔTg)，通道設定模組setMDL_m處於在STα設定狀態與STβ設定狀態之間的過渡狀態。在過渡狀態，因為開關設定信號Ssw13、Ssw24、Ssw11、Ssw22、Ssw33、Ssw44處於斷開位準 的緣故，解多工開關sw13、sw24、sw11、sw22、sw33、sw44為斷開。在間隙期間ΔTg，源極線SLm1、SLm2、SLm3、SLm4的電位並無變化。
在時點t8，開關設定信號Ssw11、Ssw22、Ssw33、Ssw44由斷開位準轉換至導通位準。因此，在時點t8與時點t10間，通道設定模組setMDL_m處於STβ設定狀態(第10B圖)。源極線SLm1在時點t8開始上升至像素電壓Vm1y；源極線SLm2在時點t8開始上升至像素電壓Vm2y。在解多工期間Tdmux2，輸出電壓Sout1持續對源極線SLm1進行偏壓，使源極線SLm1維持在像素電壓Vm1y；輸出電壓Sout2持續對源極線SLm2進行偏壓，使源極線SLm2維持在像素電壓Vm2y。另一方面，在解多工期間Tdmux2，由於解多工開關sw33導通的緣故，源極線SLm3將從轉換電路p2DAC接收轉換後信號Scnv3；由於解多工開關sw44導通的緣故，源極線SLm4將從轉換電路n2DAC接收轉換後信號Scnv4。
虛線圈選處C3代表因為被偏壓的源極線SLm2可能產生耦合效應至源極線SLm3，源極線SLm3可能在解多工期間Tdmux2的初期發生過衝。因為過衝的緣故，源極線SLm3的電位在時點t8受到些微的影響並上升至較像素電壓Vm2y更高的值。但是，因為解多工開關sw33為導通，且源極線SLm3開始自轉換電路p2DAC接收補充電荷的緣故，源極線SLm3的電位將再次下降並轉換至像素電壓Vm3y。
在第11圖中，以兩種波形代表隨著m的數值不同的情況下，源極線SLm4的電位。當m=M時，源極線SLm4相當於顯示面板的源極線SL[X]，且源極線SL[X-1]為唯一與源極線SL[X]相鄰的源極線。由於源極線SL[X-1](即，源極線SLm3)、SL[X](即，源極線SLm4)同步接收輸出電壓Sout1、Sout2的緣故，源極線SL[X]的電位並不會被源極線SL[X-1]的變化所影響。因此，當m=M時，源極線SLm4並不會過衝。
當m≠M時，源極線SLm4具有兩根相鄰的源極線，這兩根與源極線SLm4相鄰的源極線包含：在同一個通道設定模組setMDL_m的源極線SLm3，以及在鄰側的通道設定模組setMDL_(m+1)的源極線SLm1。據此，第(m+1)個通道設定模組setMDL_(m+1)的第一根源極線SLm1可能影響第m個通道設定模組setMDL_m的源極線SLm4，使源極線SLm4在時點t8後產生過衝現象。請留意，當m≠M時，源極線SLm4的電位變化應與源極線SLm3的電位變化相似。
如第11圖所示，當閘極脈波期間T_gl(y)結束於時點t9，源極線SLm1、SLm2、SLm3、SLm4的電位分別等於像素電壓Vm1y、Vm2y、Vm3y、Vm4y。因此，像素pxlm1y、pxlm2y、pxlm3y、pxlm4y的光強度不受耦合效應的影響。
在第三實施例中，解多工期間Tdmux1主要用於提供輸出電壓Sout1、Sout2至源極線SLm3、SLm4。此外，解多工期間Tdmux2用於同時將輸出電壓Sout1、Sout2提供至源極線SLm1、SLm2，並同時抑制在源極線SLm3、SLm4上的耦合效應。解多工期間Tdmux1的長度等於解多工期間Tdmux2的長度。表5彙整第三實施例之通道設定模組setMDL_m的狀態變化順序。
Figure 109140822-A0305-02-0032-9
Figure 109140822-A0305-02-0033-10
針對LCD面板的應用，需考量極性反轉功能。因此，第12圖說明如何將第三實施例加以修改後應用至LCD面板。
請參見第12圖，其係根據本揭露的第三實施例，具有極性反轉功能之通道設定模組setMDL_m的設計之示意圖。由於源極控制模組srcMDL_m的內部元件與連接方式與第9圖類似，此處不予重述。
通道設定模組setMDL_m包含運算放大器op1、op2，以及解多工開關swp11、swn12、swp13、swdp23、swn24、swdn24、swp12、swn11、swp14、swdp24、swn13、swdn23。第12圖的解多工開關swp11、swn12、swp13、swdp23、swn24、swdn24、swp12、swn11、swp14、swdp24、swn13、swdn23可區分為兩類，分別以實線和虛線標示。
當極性控制信號PL為導通位準(PL=1)時，以實線繪式的解多工開關(swp11、swn12、swp13、swdp23、swn24、swdn24)為選擇性導通；且以虛線繪式的解多工開關(swp12、swn11、swp14、swdp24、swn13、swdn23)均為斷開。當極性控制信號PL為斷開位準(PL=0)時，以實線繪式的解多工開關(swp11、swn12、swp13、swdp23、swn24、swdn24)均為斷開；且以虛線繪式的解多工開關(swp12、swn11、swp14、swdp24、swn13、swdn23)為選擇性導通。
根據極性控制信號PL與負載脈波LD1、LD2的變化，第12圖所示的通道設定模組setMDL_m可能處於第13A、13B、14A、14B圖所示的狀態。表6彙整第12圖的通道設定模組setMDL_m所處的狀態。
Figure 109140822-A0305-02-0033-11
Figure 109140822-A0305-02-0034-12
第12圖所示之通道設定模組setMDL_m的控制方式會隨著極性控制信號PL為導通位準或者斷開位準而改變，並可類推第9圖的架構。例如，第13A、14A圖所代表之解多工期間Tdumx1的情況可類推第10A圖的說 明，第13B、14B圖所代表之解多工期間Tdumx2的情況可類推與第10B圖的說明。
請參見第13A、13B圖，其係在極性反轉信號PL為導通位準(PL=1)時，第12圖所示之通道設定模組處於不同設定狀態之示意圖。在第13A、13B圖中，將第12圖中以實線繪式之解多工開關(swp13、swn14、swp11、swn12、swdp23、swdn24)輪流導通。
第13A圖為通道設定模組setMDL_m在解多工期間Tdmux1的設定狀態(STα1)。在第13A圖中，解多工開關swp13、swn14為導通，且解多工開關swp11、swn12、swdp23、swdn24(未繪式)為斷開。因此，源極線SLm3透過解多工開關swp13的導通而接收輸出電壓Sout1，源極線SLm4透過解多工開關swn14的導通而接收輸出電壓Sout2。
第13B圖為為通道設定模組setMDL_m在解多工期間Tdmux2的設定狀態(STβ1)。在第13B圖中，解多工開關swp13、swn14(未繪式)為斷開，且解多工開關swp11、swn12、swdp23、swdn24為導通。因此，源極線SLm1透過解多工開關swp11的導通而接收輸出電壓(Sout1)，源極線SLm2透過解多工開關swn12的導通而接收輸出電壓(Sout2)；源極線SLm3透過解多工開關swdp23的導通而接收轉換後信號Scnv3所提供的補充電荷，且源極線SLm4透過解多工開關swdn24的導通而接收轉換後信號Scnv4所提供的補充電荷。
請參見第14A、14B圖，其係在極性反轉信號PL為斷開位準(PL=0)時，第12圖所示之通道設定模組處於不同設定狀態之示意圖。在第14A、14B圖中，將第12圖中以虛線繪式的解多工開關(swp14、swn13、swp12、swn11、swdp24、swdn23)輪流導通。
第14A圖為通道設定模組setMDL_m在解多工期間Tdmux1的設定狀態(STα0)。在第14A中，解多工開關swp14、swn13為導通，且解多工開 關swp12、swn11、swdp24、swdn23(未繪式)為斷開。因此，源極線SLm3透過解多工開關swn13的導通而接收輸出電壓Sout1，且源極線SLm4透過解多工開關swp14的導通而接收輸出電壓Sout2。
第14B圖為通道設定模組setMDL_m在解多工期間Tdmux1的設定狀態(STβ0)。在第14B中，解多工開關swp14、swn13(未繪式)為斷開，且解多工開關swp12、swn11、swdp24、swdn23為導通。因此，源極線SLm1透過解多工開關swn11的導通而接收輸出電壓(Sout2)；源極線SLm2透過解多工開關swn11的導通而接收輸出電壓(Sout1)；源極線SLm3透過解多工開關swdn23的導通而接收轉換後信號Scnv4所提供的補充電荷；源極線SLm4透過解多工開關swdp24的導通而接收轉換後信號Scnv3所提供的補充電荷。
實際應用時，在通道設定模組setMDL_m內的運算放大器的數量與解多工開關的數量並不需要被限定。第15A-15C圖係以不同方式實現通道設定模組。表7彙整第15A-15C圖所示之通道設定模組setMDL_m的內部元件與連接關係。
Figure 109140822-A0305-02-0036-13
Figure 109140822-A0305-02-0037-14
請同時參見第15A-15C圖與表7。在第15A、15B圖中，通道設定模組setMDL_m內的運算放大器並未被導通至任兩條相鄰的源極線。因此，第15A、15B圖可被應用至OLED顯示面板與LCD面板。由於LCD面板需支援極性反轉功能，第15C圖無法直接應用至LCD面板。前述的實施例可透過適當的修改而進一步應用至如第15A-15C圖所示之通道設定模組setMDL_m。為節省篇幅，此處未說明相關應用的細節。
藉由採用實施例所描述的控制方法，通道設定模組setMDL_m可抑制耦合的副作用。連帶的，當閘極線GL[y]的電位下降至斷開位準時，浮接的源極線的電位仍可維持在所需的像素電壓。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之 保護範圍當視後附之申請專利範圍所界定者為準。
LD:負載信號
Ssw11,Ssw22,Ssw13,Ssw24:開關設定信號
SLm1,SLm2,SLm3,SLm4:源極線
GL[y]:閘極線
t1,t2,t3,t4,t5,t6,t7,t8,t9,t10:時點
Vm1y,Vm2y,Vm3y,Vm4y:像素電壓
STa,STb,STc:設定狀態
Tdmux1,Tdmux2,Tdmux3:解多工期間
△Tg1,△Tg2:間隙期間
T_pln(y):水平線期間

Claims (21)

  1. 一種應用在一顯示面板之通道設定模組的控制方法，其中該通道設定模組係包含一第一運算放大器與一第二運算放大器，且該控制方法係包含以下步驟：在一第一解多工期間，提供該第一運算放大器的輸出電壓至該顯示面板的一第一源極線，以及提供該第二運算放大器的輸出電壓至該顯示面板的一第二源極線；在一第二解多工期間，提供該第一運算放大器的輸出電壓至該顯示面板的一第三源極線，以及提供該第二運算放大器的輸出電壓至該顯示面板的該第二源極線；在一第三解多工期間，提供該第一運算放大器的輸出電壓至該顯示面板的該第三源極線，以及提供該第二運算放大器的輸出電壓至該顯示面板的一第四源極線，其中該第一解多工期間早於該第二解多工期間，且該第二解多工期間早於該第三解多工期間。
  2. 如請求項1所述之控制方法，其中該通道設定模組更包含電連接於該第一運算放大器與該第一源極線的一第一解多工開關、電連接於該第二運算放大器與該第二源極線的一第二解多工開關、電連接於該第一運算放大器與該第三源極線的一第三解多工開關，以及電連接於該第二運算放大器與該第四源極線的一第四解多工開關，其中，在該第一解多工期間，該第一解多工開關與該第二解多工開關為導通，且該第三解多工開關與該第四解多工開關為斷開； 在該第二解多工期間，該第一解多工開關與該第四解多工開關為斷開，且該第二解多工開關與該第三解多工開關為導通；以及在該第三解多工期間，該第一解多工開關與該第二解多工開關為斷開，且該第三解多工開關與該第四解多工開關為導通。
  3. 如請求項1所述之控制方法，其中更包含以下步驟：該第一運算放大器將一第一轉換後信號放大後產生該第一運算放大器的輸出電壓；以及該第二運算放大器將一第二轉換後信號放大後產生該第二運算放大器的輸出電壓，其中在該第一解多工期間，該第一運算放大器的輸出電壓等於代表一第一像素之光強度的一第一像素電壓，且該第二運算放大器的輸出電壓等於代表一第二像素之光強度的一第二像素電壓；在該第二解多工期間，該第一運算放大器的輸出電壓等於代表一第三像素之光強度的一第三像素電壓，且該第二運算放大器的輸出電壓等於該第二像素電壓；以及在該第三解多工期間，該第一運算放大器的該輸出電壓等於該第三像素電壓，且該第二運算放大器的該輸出電壓係等於代表一第四像素之光強度的一第四像素電壓，其中該第一像素、該第二像素、該第三像素與該第四像素係分別電連接於該第一源極線、該第二源極線、該第三源極線與該第四源極線，且該第一像素、該第二像素、該第三像素與該第四像素係共同電連接於該顯示面板的一閘極線。
  4. 如請求項1所述之控制方法，其中該第一解多工期間、該第二解多工期間與該第三解多工期間係在一水平線期間內，其中該第一解多工期間較該第二解多工期間長，且該第三解多工期間較該第二解多工期間長。
  5. 如請求項4所述之控制方法，其中該第一解多工期間與該第三解多工期間等長。
  6. 如請求項1所述之控制方法，其中在介於該第一解多工期間與該第二解多工期間之間的一第一間隙期間，該第一解多工開關、該第三解多工開關與該第四解多工開關為斷開，且該第二解多工開關為導通；以及在介於該第二解多工期間與該第三解多工期間之間的一第二間隙期間，該第一解多工開關、該第二解多工開關與該第四解多工開關為斷開，且該第三解多工開關為導通。
  7. 一種應用在顯示面板之通道設定模組的控制方法，其中該通道設定模組係包含一第一運算放大器與一第二運算放大器，且該控制方法係包含以下步驟：在一第一解多工期間，提供該第一運算放大器的輸出電壓至該顯示面板的一第一源極線，以及提供該第二運算放大器的輸出電壓至該顯示面板的一第二源極線；在一第二解多工期間，提供該第一運算放大器的輸出電壓至該顯示面板的一第三源極線，以及提供該第二運算放大器的輸出電壓至該顯示面板的一第四源極線；以及 在一第三解多工期間，提供該第一運算放大器的輸出電壓至該第一源極線，以及提供該第二運算放大器的輸出電壓至該第二源極線，其中該第一解多工期間早於該第二解多工期間，且該第二解多工期間早於該第三解多工期間。
  8. 如請求項7所述之控制方法，其中該通道設定模組更包含：一第一解多工開關電連接於該第一運算放大器與該第一源極線；一第二解多工開關電連接於該第二運算放大器與該第二源極線；一第三解多工開關電連接於該第一運算放大器與該第三源極線；以及一第四解多工開關電連接於該第二運算放大器與該第四源極線，其中在該第一解多工期間與該第三解多工期間，該第一解多工開關與該第二解多工開關為導通，且該第三解多工開關與該第四解多工開關為斷開，且在該第二解多工期間，該第一解多工開關與該第二解多工開關為斷開，且該第三解多工開關與該第四解多工開關為導通。
  9. 如請求項7所述之控制方法，其中更包含以下步驟：該第一運算放大器係將一第一轉換後信號放大後產生該第一運算放大器的輸出電壓；以及該第二運算放大器係將一第二轉換後信號放大後產生該第二運算放大器的輸出電壓，其中， 在該第一解多工期間與該第三解多工期間，該運算放大器的輸出電壓係等於代表一第一像素之光強度的一第一像素電壓，且該第二運算放大器的輸出電壓係等於代表一第二像素之光強度的一第二像素電壓，以及在該第二解多工期間，該第一運算放大器的輸出電壓係等於代表一第三像素之光強度的一第三像素電壓，且該第二運算放大器的輸出電壓係等於代表一第四像素之光強度的一第四像素電壓，其中該第一像素、該第二像素、該第三像素與該第四像素係分別電連接於該第一源極線、該第二源極線、該第三源極線與該第四源極線，且該第一像素、該第二像素、該第三像素與該第四像素係共同電連接於該顯示面板的一閘極線。
  10. 如請求項7所述之控制方法，其中該第一解多工期間、該第二解多工期間與該第三係在一水平線期間內，其中該第一解多工期間的長度較該第三解多工期間的長度長，且該第二解多工期間的長度較該第三解多工期間的長度長。
  11. 如請求項7所述之控制方法，其中該第一解多工期間的長度係等於該第二解多工期間的長度。
  12. 如請求項7所述之控制方法，其中一第一間隙期間係介於該第一解多工期間與該第二解多工期間間，且一第二間隙期間係介於該第二解多工期間與該第三解多工期間間，其中，在第一間隙期間與該第二間隙期間，該第一解多工開關、該第二解多工開關、該第三解多工開關與該第四解多工開關均為斷開。
  13. 一種應用在一顯示面板之通道設定模組的控制方法，其中該顯示面板係包含一第一源極線、一第二源極線、一第三源極線以及一第四源極線，且該通道設定模組係包含一第一運算放大器與一第二運算放大器，其中該控制方法係包含以下步驟：分別自一第一轉換電路、一第二轉換電路、一第三轉換電路與一第四轉換電路接收一第一轉換後信號、一第二轉換後信號、一第三轉換後信號與一第四轉換後信號；該第一運算放大器將該第一轉換後信號放大並產生該第一運算放大器的輸出電壓；該第二運算放大器將該第二轉換後信號放大並產生該第二運算放大器的輸出電壓；在一第一解多工期間，提供該第一運算放大器的輸出電壓至該第三源極線與該第四源極線的其中一者，以及提供該第二運算放大器的輸出電壓至該第三源極線與該第四源極線其中的另一者；以及在一第二解多工期間，提供該第一運算放大器的輸出電壓至該第一源極線與該第二源極線的其中一者，提供該第二運算放大器的輸出電壓至該第一源極線與該第二源極線其中的另一者，將該第三轉換後信號導通至該第三源極線與該第四源極線的該其中一者，以及將該第四轉換後信號導通至該第三源極線與該第四源極線的該其中的另一者，其中該第一解多工期間係早於該第二解多工期間。
  14. 如請求項13所述之控制方法，其中該通道設定模組更包含：一第一解多工開關，其係電連接於該第一運算放大器以及該第一源極線與該第二源極線的該其中一者，其中該第一運算放大器係電連接於該第一轉換電路；一第二解多工開關，其係電連接於該第二運算放大器以及該第一源極線與該第二源極線的該其中的另一者，其中該第二運算放大器係電連接於該第二轉換電路；一第三解多工開關，其係電連接於該第一運算放大器；一第四解多工開關，其係電連接於該第三轉換電路，其中該第三解多工開關與該第四解多工開關係共同電連接於該第三源極線與該第四源極線的該其中一者；一第五解多工開關，電連接於該第二運算放大器；以及一第六解多工開關，電連接於該第四轉換電路，其中該第五解多工開關與該第六解多工開關係共同電連接於該第三源極線與該第四源極線的該其中的另一者。
  15. 如請求項14所述之控制方法，其中在該第一解多工期間，該第一解多工開關、該第二解多工開關、該第四解多工開關與該第六解多工開關為斷開，且該第三解多工開關與該第五解多工開關為導通；以及在該第二解多工期間，該第一解多工開關、該第二解多工開關、該第四解多工開關與該第六解多工開關為導通，且該第三解多工開關與該第五解多工開關為斷開。
  16. 如請求項13所述之控制方法，其中更包含以下步驟：在該第一解多工期間開始前接收一第一負載脈波；以及在該第一解多工期間結束後與該第二解多工期間開始前接收一第二負載脈波。
  17. 如請求項16所述之控制方法，其中在該第二解多工期間，該第一運算放大器的輸出電壓等於代表一第一像素之光強度的一第一像素電壓，該第二運算放大器的輸出電壓等於代表一第二像素之光強度的一第二像素電壓，該第三轉換後信號提供電荷至一第三像素，且該第四轉換後信號提供電荷至一第四像素；以及在該第一解多工期間，該第一運算放大器的輸出電壓係等於代表該第三像素之光強度的一第三像素電壓，且該第二運算放大器的輸出電壓係等於代表該第四像素之光強度的一第四像素電壓。
  18. 如請求項17所述之控制方法，其中該第一像素、該第二像素、該第三像素與該第四像素係分別電連接於該第一源極線、該第二源極線、該第三源極線與該第四源極線，且該第一像素、該第二像素、該第三像素與該第四像素係共同電連接於該顯示面板的一閘極線。
  19. 如請求項13所述之控制方法，其中該第一解多工期間與該第二解多工期間係在一水平線期間內，且該第一解多工期間與該第二解多工期間等長。
  20. 如請求項13所述之控制方法，其中 在該第一解多工期間與該第二解多工期間之間的一間隙期間，該第一解多工開關、該第二解多工開關、該第三解多工開關、該第四解多工開關、該第五解多工開關與該第六解多工開關均為斷開。
  21. 一種源極驅動器，應用於包含一第一源極線、一第二源極線、一第三源極線以及一第四源極線的一顯示面板，其中該源極驅動器係包含：一源極控制模組，包含：一第一轉換電路，其係產生一第一轉換後信號；一第二轉換電路，其係產生一第二轉換後信號；一第三轉換電路，其係產生一第三轉換後信號；以及，一第四轉換電路，其係產生一第四轉換後信號；一通道設定模組，包含：一第一運算放大器，電連接於該第一轉換電路，其係將該第一轉換後信號放大並產生該第一運算放大器的輸出電壓；一第二運算放大器，電連接於該第二轉換電路，其係將該第二轉換後信號放大並產生該第二運算放大器的輸出電壓；以及，一解多工切換電路，電連接於該第一運算放大器、該第二運算放大器、該第三轉換電路與該第四轉換電路，其中，在一第一解多工期間，該解多工切換電路係提供該第一運算放大器的輸出電壓至該第三源極線與該第四源極線的其中一者，以及提供該第二運算放大器的輸出電壓至該第三源極線與該第四源極線其中的另一者；以及 在一第二解多工期間，該解多工切換電路係提供該第一運算放大器的輸出電壓至該第一源極線與該第二源極線的其中一者，提供該第二運算放大器的輸出電壓至該第一源極線與該第二源極線其中的另一者，將該第三轉換後信號導通至該第三源極線與該第四源極線的該其中一者，以及將該第四轉換後信號導通至該第三源極線與該第四源極線的該其中的另一者，其中該第一解多工期間係早於該第二解多工期間。
TW109140822A 2020-10-07 2020-11-20 應用於顯示面板之通道設定模組的控制方法與源極驅動器 TWI737546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/064,640 US10991290B1 (en) 2020-10-07 2020-10-07 Control method of channel setting module applied to display panel
US17/064,640 2020-10-07

Publications (2)

Publication Number Publication Date
TWI737546B true TWI737546B (zh) 2021-08-21
TW202215410A TW202215410A (zh) 2022-04-16

Family

ID=75587632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140822A TWI737546B (zh) 2020-10-07 2020-11-20 應用於顯示面板之通道設定模組的控制方法與源極驅動器

Country Status (3)

Country Link
US (1) US10991290B1 (zh)
CN (1) CN114299871B (zh)
TW (1) TWI737546B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128615A (en) * 2010-02-01 2011-08-16 Himax Tech Ltd Source driver and associated driving method
US9721491B2 (en) * 2013-03-13 2017-08-01 Au Optronics Corporation Display and method of transmitting signals therein
TW201835889A (zh) * 2017-02-17 2018-10-01 日商半導體能源硏究所股份有限公司 顯示裝置
US20200302888A1 (en) * 2019-03-22 2020-09-24 Sigmasense, Llc. Display controller with row enable based on drive settle detection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254899B (en) * 2002-06-21 2006-05-11 Himax Tech Inc Method and related apparatus for driving an LCD monitor
JP4311085B2 (ja) * 2003-06-05 2009-08-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4731195B2 (ja) * 2005-04-07 2011-07-20 ルネサスエレクトロニクス株式会社 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法
JP4768039B2 (ja) * 2009-03-02 2011-09-07 パナソニック株式会社 表示駆動装置および表示装置
US10186208B2 (en) * 2017-01-09 2019-01-22 Samsung Display Co., Ltd. Low voltage display driver
JP2018124465A (ja) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
JP6493467B2 (ja) * 2017-08-07 2019-04-03 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2019056799A (ja) * 2017-09-21 2019-04-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128615A (en) * 2010-02-01 2011-08-16 Himax Tech Ltd Source driver and associated driving method
US9721491B2 (en) * 2013-03-13 2017-08-01 Au Optronics Corporation Display and method of transmitting signals therein
TW201835889A (zh) * 2017-02-17 2018-10-01 日商半導體能源硏究所股份有限公司 顯示裝置
US20200302888A1 (en) * 2019-03-22 2020-09-24 Sigmasense, Llc. Display controller with row enable based on drive settle detection

Also Published As

Publication number Publication date
CN114299871B (zh) 2024-05-24
CN114299871A (zh) 2022-04-08
TW202215410A (zh) 2022-04-16
US10991290B1 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US7151520B2 (en) Liquid crystal driver circuits
JP3520418B2 (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
US20080129718A1 (en) Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device
JP2006308784A (ja) アクティブマトリクス型表示装置及びその駆動方法
US11302236B2 (en) Display device and method for driving the same
TW201411585A (zh) 源極驅動器及更新伽瑪曲線的方法
CN109785810B (zh) 扫描驱动电路、显示装置及扫描驱动方法
JP4822131B2 (ja) デジタル・アナログ変換器及び表示装置の駆動方法
US9858884B2 (en) Source driver and display apparatus including the same
JP2002221930A (ja) フラットパネル表示装置
JP4973482B2 (ja) 集積回路装置、電気光学装置及び電子機器
US20220238081A1 (en) Output buffer and source driver including the same
KR101626508B1 (ko) 액정표시장치 및 그 구동방법
TWI737546B (zh) 應用於顯示面板之通道設定模組的控制方法與源極驅動器
US20200342829A1 (en) Output Amplifier and Display Driver Integrated Circuit Including the Same
CN101783123A (zh) 显示装置和驱动器
US20200074935A1 (en) Display Apparatus, Driver for Driving Display Panel and Source Driving Signal Generation Method
US11322066B2 (en) Panel control circuit and display device including the same
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
US10673397B2 (en) Operational amplifier
JP2009069199A (ja) Ｌｃｄパネル駆動回路
WO2020194493A1 (ja) 表示装置
WO2023176762A1 (ja) 出力回路、表示ドライバ及び表示装置
TWI419110B (zh) 影像顯示系統與像素陣列驅動方法
US11495189B1 (en) Source driver and output buffer thereof of liquid crystal display