CN114299871A - 应用于显示面板的通道设定模块的控制方法与源极驱动器 - Google Patents

Abstract

本发明为应用至显示面板的通道设定模块的控制方法与源极驱动器。显示面板具有栅极线、源极线与像素。像素以矩阵方式排列。位于同一列的像素电连接于相同的栅极线，并且位于同一行的像素电连接于相同的源极线。采用通道设定模块可减少源极线所需的控制信号。通道设定模块包含运算放大器与解多路转换开关，控制方法动态决定解多路转换开关的导通状态。随着解多路转换开关的导通状态改变，运算放大器所输出的电压选择性输出至源极线。采用这些控制方法，可以减少源极线之间的干扰，并抑制浮接通道的过冲现象/欠冲现象。

Description

应用于显示面板的通道设定模块的控制方法与源极驱动器

技术领域

本发明是有关于一种应用于显示面板的通道设定模块的控制方法与源极驱动器，并且特别是有关于一种可抑制源极线间的耦合效应的应用于显示面板的通道设定模块的控制方法与源极驱动器。

背景技术

请参见图1，其为显示设备的结构的示意图。显示设备10包含时序控制器12、显示面板11、源极驱动器13与栅极驱动器15(或栅极上数组(gate on array，简称为GOA))。源极驱动器13从时序控制器12接收源极控制信号S_{src_ctl}，并且栅极驱动器15从时序控制器12接收栅极控制信号S_{gl_ctl}。源极驱动器13为设置在显示面板11外的电路，而栅极驱动器15可直接形成在显示面板11上或设置在显示面板11外。在本文中，假设源极驱动器13位于显示面板11的上方，并且栅极驱动器15位于显示面板11的左侧。

在本文中，使用大写的变量代表组件的编号。这些变量(例如，X、Y、M、J)为正整数，而这些变量的小写字母则用于表示一般化的情形。另外，信号线与其信号均以相同的符号表示。例如，源极线和源极线所传送的信号均以SL表示。

显示面板11包含排列为矩阵的像素11a、X条源极线SL[1]～SL[X]，以及Y条栅极线GL[1]～GL[Y]。像素11a的颜色与类型不须被限定。例如，像素11a可为红色像素、绿色像素或蓝色像素，并且像素11a可为OLED像素、LCD像素等。

位于同一行的像素11a电连接于相同的源极线SL；位于同一列的像素电连接于相同的栅极线GL。例如，位于第一行的像素电连接于源极线SL[1]，位于第X列的像素电连接于源极线SL[X]。同理，位于第一列的像素11电连接于栅极线GL[1]位于第Y列的像素Y电连接于栅极线GL[Y]。为便于说明，以下说明以位于第y列的像素11a为例。

时序控制器12按列轮流控制像素。在水平线期间T_pln(y)(其中y＝1～Y)，时序控制器12传送与位于第y列上的X个像素11a相对应的源极控制信号S_{src_ctl}至源极驱动器13。

解多路转换技术用于减少源极驱动器13的制造成本。如图1所示，源极驱动器13包含M个源极控制模块(srcMDL_1～srcMDLM)与M个通道设定模块(setMDL_1～setMDL_M)。源极控制模块srcMDL_1～srcMDL_M分别对应于通道设定模块setMDL_1～setMDL_M。为便于说明，假设每个通道设定模块setMDL对应于J条源极线(例如，本文假设J＝4)。

采用解多路转换技术时，时序控制器12不需要同时控制全部的源极线SL[1]～SL[X]，而是以分时的方式传送源极控制信号S_{src_ctl}。即，对电连接于第m个通道设定模块setMDL_m的J条源极线而言，在第j个解多路转换期间，仅有第j条源极线(SLmj)从第m个通道设定模块setMDL_m接收输出电压。表1汇总源极线SL[1]～SL[X]与通道设定模块setMDL_1～setMDL_M之间的对应关系。

表1

通道设定模块	源极线
		setMDL_1	1～J
setMDL_m	J*(m-1)+1～J*m
		setMDL_M	(X-J+1)～X，其中X＝J*M

请参见图2，其为源极线SL[x]的瞬间过冲现象的示意图。时点t1至时点t5的期间为位于第y列的像素11a所对应的水平线期间T_pln(y)。

在时点t2至时点t3的期间，源极线SL[x](其中x＝1～X)被输出电压偏压，使源极线SL[x]的电位上升至预设像素电压V_pxl。预设像素电压V_pxl代表位于第x行与第y列的像素11a的光强度。

在时点t3至时点t4的期间，源极线SL[x]为浮接状态。在这段期间，源极线SL[x]的电位可能受到被同时进行偏压的相邻的源极线(例如，源极线SL[x+1])的电位所影响。

多路转换技术的采用代表与通道设定模块相连的源极线会被轮流偏压。由于源极线的电位彼此间的耦合效应，较早被偏压的源极线的电位，可能会被较晚被偏压的源极线的电位影响。

例如，源极线SL[x]在时点t3后的瞬间发生过冲。过冲将导致第x条源极线SL[x]的电位略高于预设像素电压V_pxl，产生像素电压误差ΔV。连带的，位置在第x行与第y列的像素11a的光强度产生偏离。因此，被驱动(偏压)的源极线与浮接状态的源极线之间的耦合效应成为一课题。

另请留意，在源极线之间的耦合效应也可能引起欠冲现象。耦合效应所引起的现象的类型和幅度会依据相邻的源极线被驱动的极性和大小而异。

发明内容

本发明有关于一种应用于显示面板的通道设定模块的控制方法与源极驱动器。通道设定模块动态将输出电压提供至显示面板的源极线，作为通道输入使用。采用解多路转换切换电路以节省成本时，源极线的电压可能受到预期以外的变化，而本发明所提供的控制方法与源极驱动器可以抑制此种浮接的通道的非预期变异。

根据本发明的第一方面，提出一种应用在显示面板的通道设定模块的控制方法，其中通道设定模块包含第一运算放大器与第二运算放大器。控制方法包含以下步骤。在第一解多路转换期间，提供第一运算放大器的输出电压至显示面板的第一源极线，以及提供第二运算放大器的输出电压至显示面板的第二源极线。在第二解多路转换期间，提供第一运算放大器的输出电压至显示面板的第三源极线，以及提供第二运算放大器的输出电压至显示面板的所述第二源极线。在第三解多路转换期间，提供第一运算放大器的输出电压至显示面板的第三源极线，以及提供第二运算放大器的输出电压至显示面板的第四源极线。其中，第一解多路转换期间早于第二解多路转换期间，并且第二解多路转换期间早于第三解多路转换期间。

根据本发明的第二方面，提出一种应用在显示面板的通道设定模块的控制方法。其中，通道设定模块包含第一运算放大器与第二运算放大器，并且控制方法包含以下步骤。在第一解多路转换期间，提供第一运算放大器的输出电压至显示面板的第一源极线，以及提供第二运算放大器的输出电压至显示面板的第二源极线。在第二解多路转换期间，提供第一运算放大器的输出电压至所述显示面板的第三源极线，以及提供第二运算放大器的输出电压至显示面板的第四源极线。在第三解多路转换期间，提供第一运算放大器的输出电压至第一源极线，以及提供第二运算放大器的输出电压至第二源极线。其中，第一解多路转换期间早于第二解多路转换期间，并且第二解多路转换期间早于第三解多路转换期间。

根据本发明的第三方面，提出一种应用在显示面板的通道设定模块的控制方法。其中，显示面板包含第一源极线、第二源极线、第三源极线以及第四源极线，并且通道设定模块包含第一运算放大器与第二运算放大器。控制方法包含以下步骤。分别自第一转换电路、第二转换电路、第三转换电路与第四转换电路接收第一转换后信号、第二转换后信号、第三转换后信号与第四转换后信号。第一运算放大器将第一转换后信号放大并产生第一运算放大器的输出电压。第二运算放大器将第二转换后信号放大并产生第二运算放大器的输出电压。在第一解多路转换期间，提供第一运算放大器的输出电压至第三源极线与所述第四源极线的其中一个，以及提供第二运算放大器的输出电压至第三源极线与第四源极线其中的另一个。在第二解多路转换期间，提供第一运算放大器的输出电压至第一源极线与第二源极线的其中一个，提供第二运算放大器的输出电压至第一源极线与第二源极线其中的另一个，将第三转换后信号导通至第三源极线与第四源极线的其中一个，以及将第四转换后信号导通至第三源极线与所述第四源极线的其中的另一个。其中，第一解多路转换期间早于第二解多路转换期间。

根据本发明的第四方面，提出一种源极驱动器。源极驱动器应用于包含第一源极线、第二源极线、第三源极线以及第四源极线的显示面板。源极驱动器包含：源极控制模块以及通道设定模块。源极控制模块包含：第一转换电路、第二转换电路、第三转换电路，以及第四转换电路。第一转换电路产生第一转换后信号；第二转换电路产生第二转换后信号；第三转换电路产生第三转换后信号；以及，第四转换电路产生第四转换后信号。通道设定模块包含：第一运算放大器、第二运算放大器，以及解多路转换切换电路。第一运算放大器电连接于第一转换电路，其将第一转换后信号放大并产生第一运算放大器的输出电压。第二运算放大器电连接于第二转换电路，其将第二转换后信号放大并产生第二运算放大器的输出电压。解多路转换切换电路电连接于第一运算放大器、第二运算放大器、第三转换电路与第四转换电路。在第一解多路转换期间，解多路转换切换电路提供第一运算放大器的输出电压至第三源极线与第四源极线的其中一个，以及提供第二运算放大器的输出电压至第三源极线与第四源极线其中的另一个。在第二解多路转换期间，解多路转换切换电路提供第一运算放大器的输出电压至第一源极线与第二源极线的其中一个，提供第二运算放大器的输出电压至第一源极线与第二源极线其中的另一个，将第三转换后信号导通至第三源极线与第四源极线的其中一个，以及将第四转换后信号导通至第三源极线与第四源极线的其中的另一个，其中第一解多路转换期间早于第二解多路转换期间。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1，其为显示设备的结构的示意图。

图2，其为源极线的瞬间过冲现象的示意图。

图3，其为与本发明的第一实施例与第二实施例相对应的通道设定模块的示意图。

图4A、4B、4C，其为图3所示的通道设定模块setMDL_m的设定状态的示意图。

图5，其为根据本发明的第一实施例的通道设定模块setMDL_m的操作的波形图。

图6，其为根据本发明的第二实施例的通道设定模块setMDL_m的操作的波形图。

图7，其为应用至LCD面板的通道设定模块setMDL_m的示意图。

图8A，其为极性控制开关在极性反转信号PL为导通电平(PL＝1)时的设定的示意图。

图8B，其为极性控制开关在极性反转信号PL为断开电平(PL＝0)时的设定的示意图。

图9，其为根据本发明的第三实施例的通道设定模块setMDL_m，不支持极性反转功能时的设计的示意图。

图10A、10B，其为图9的通道设定模块setMDL_m在不同设定状态的示意图。

图11，其为图9所示的通道设定模块setMDL_m的操作的波形图。

图12，其为根据本发明的第三实施例的通道设定模块setMDL_m，支持有极性反转功能时的设计的示意图。

图13A、13B，其为在极性反转信号PL为导通电平(PL＝1)时，图12所示的通道设定模块setMDL_m处于不同设定状态的示意图。

图14A、14B，其为在极性反转信号PL为断开电平(PL＝0)时，图12所示的通道设定模块setMDL_m处于不同设定状态的示意图。

图15A、15B、15C，其为以不同方式实现通道设定模块setMDL_m的示意图。

具体实施方式

为抑制在浮接的源极线SL上，非预期的电位变化，以下说明不同的实施例。在以下的实施例中，假设通道设定模块setMDL_m对应于J＝4条源极线(SL_m1、SL_m2、SL_m3、SL_m4)。然而，通过适当的修改，以下所述的控制方法也可应用在对应于不同数量的源极线SL的通道设定模块setMDL_m。

请参见图3，其为与本发明的第一实施例与第二实施例相对应的通道设定模块srcMDL_m的示意图。以下分别说明源极控制模块srcMDL_m与通道设定模块setMDL_m的内部组件。

源极控制模块srcMDL_m包含第一级锁存器L1a、L1b、第二级锁存器L2a、L2b、电平偏移器pLVSHT、nLVSHT，以及转换电路pDAC、nDAC。转换电路pDAC、nDAC为，将数字视频数据(驱动信号S_drv1、S_drv2)转换为模拟数据的电压(转换后信号S_cnv1、S_cnv2)的数字-模拟转换器。

第二级锁存器L2a电连接于第一级锁存器L1a与电平偏移器pLVSHT。第二级锁存器L2b电连接于第一级锁存器L1b与电平偏移器nLVSHT。转换电路pDAC电连接于电平偏移器pLVSHT与通道设定模块srcMDL_m，并且转换电路nDAC电连接于电平偏移器nLVSHT与通道设定模块srcMDL_m。

在第一实施例与第二实施例中，源极控制信号S_{src_ctl}包含第一级锁存器L1a、L1b的视频信号，第二级锁存器L2a、L2b的负载信号LD，以及用于控制缓冲器30a内的解多路转换开关的开关设定信号。第一级锁存器L1a、L1b从时序控制器接收视频信号。接着，第一级锁存器L1a、L1b分别产生预备数据S_pre1、S_pre2至第二级锁存器L2a、L2b。其后，第二级锁存器L2a、L2b响应于负载信号LD的负载脉冲产生并传送锁存数据S_lat1、S_lat2至电平偏移器pLVSHT、nLVSHT。电平偏移器pLVSHT、nLVSHT基于锁存数据S_lat1、S_lat2而分别产生驱动信号S_drv1、S_drv2。转换电路pDAC、nDAC分别从电平偏移器pLVSHT、nLVSHT接收驱动信号S_drv1、S_drv2后，将驱动信号S_drv1、S_drv2转换成转换后信号S_cnv1、S_cnv2，并将转换后信号S_cnv1、S_cnv2传送至通道设定模块setMDL_m。

通道设定模块setMDL_m还包含缓冲器30a与解多路转换切换电路30b。缓冲器30a包含运算放大器op1、op2，并且解多路转换切换电路30b包含解多路转换开关sw11、sw22、sw13、sw24。运算放大器op1将转换后信号S_cnv1放大后产生输出电压S_out1，并且运算放大器op2将转换后信号S_cnv2放大后产生输出电压S_out2。解多路转换开关sw11、sw22、sw13、sw24选择性导通或断开。

运算放大器op1电连接于转换电路pDAC与解多路转换开关sw11、sw13。运算放大器op2电连接于转换电路nDAC与解多路转换开关sw22、sw24。解多路转换开关sw11、sw22、sw13、sw24分别电连接于源极线SL_m1、SL_m2、SL_m3、SL_m4。

此处绘示位于第y列且与通道设定模块setMDL_m对应的像素。像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y共同电连接于栅极线GL[y]，像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y分别电连接于源极线SL_m1、SL_m2、SL_m3、SL_m4。当解多路转换开关sw11为导通，运算放大器op1的输出电压S_out1相当于，通过解多路转换开关sw11而传送至像素pxl_m1y的像素电压V_m1y。其他解多路转换开关的操作也类似。

图3定义两个输出通道。其中一个与运算放大器op1对应的输出通道为，第一级锁存器L1a、第二级锁存器L2a、电平偏移器pLVSHT与转换电路pDAC。另一个与运算放大器op2对应的输出通道为，第一级锁存器L1b、第二级锁存器L2b、电平偏移器nLVSHT与转换电路nDAC。

请参见图4A、4B、4C，其为图3所示的通道设定模块setMDL_m的设定状态的示意图。图4A所示的通道设定模块setMDL_m的状态定义为STa设定状态。在STa设定状态，解多路转换开关sw11、sw22为导通，并且解多路转换开关sw13、sw24为断开。因此，源极线SL_m1通过解多路转换开关sw11的导通而接收输出电压S_out1，并且源极线SL_m2通过解多路转换开关sw22的导通而接收输出电压S_out2。在此同时，源极线SL_m3、SL_m4因为解多路转换开关sw13、sw24断开的缘故而为浮接。

图4B所示的通道设定模块setMDL_m的状态定义为STb设定状态。在STb设定状态下，解多路转换开关sw11、sw24为断开，并且解多路转换开关sw22、sw13为导通。因此，源极线SL_m2通过解多路转换开关sw22的导通而接收输出电压S_out2，并且源极线SL_m3通过解多路转换开关sw13的导通而接收输出电压S_out1。在此同时，源极线SL_m1、SL_m4因为解多路转换开关sw11、sw24断开的缘故而为浮接。

图4C所示的通道设定模块setMDL_m的状态定义为STc设定状态。在STc设定状态下，解多路转换开关sw11、sw22为断开，并且解多路转换开关sw13、sw24为导通。因此，源极线SL_m3通过解多路转换开关sw13的导通而接收输出电压S_out1，并且源极线SL_m4通过解多路转换开关sw24的导通而接收输出电压S_out2。在此同时，源极线SL_m1、SL_m2因为解多路转换开关sw11、sw22断开的缘故而为浮接。

在本文中，开关设定信号Ssw的符号以与其对应的解多路转换开关的符号相对应。例如，开关设定信号S_sw11、S_sw22、S_sw13、S_sw24分别用于控制解多路转换开关sw11、sw22、sw13、sw14。表2汇总图4A-4C所示的通道设定模块setMDL_m中的解多路转换开关sw11、sw22、sw13、sw14的状态。

表2

解多路转换开关sw11、sw22、sw13、sw24通过分时的方式控制。根据实施例的不同，实际用于控制解多路转换开关sw11、sw22、sw13、sw24的顺序也不同。在本文中，第一实施例(图5)与STa设定状态、STb设定状态、STc设定状态(图4A、4B、4C)相关，第二实施例(图6)与STa设定状态、STc设定状态(图4A、4C)相关。

为说明根据本发明构想的控制方法，以下以波形图代表信号的控制方式。另请留意，关于波形所示的电压电平、大小与极性仅作为举例使用，实际应用时均可变化。

第一实施例

请参见图5，其为根据本发明的第一实施例的通道设定模块setMDL_m的操作的波形图。在图5中，水平线期间T_pln(y)介于时点t1与时点t10间，栅极脉冲期间T_gl(y)介于时点t2与时点t9间。

栅极线GL[y]的栅极脉冲用于致能位于第y列的像素。本文假设栅极脉冲为一正电压脉冲，但在某些应用中，栅极脉冲也可能是负电压脉冲。

在图5中，负载信号LD、开关设定信号S_sw11、S_sw22、S_sw13、S_sw24分别用于控制解多路转换开关sw11、sw22、sw13、sw24、源极线SL_m1、SL_m2、SL_m3、SL_m4的电位，以及栅极线GL[y]。请同时参见图3、4A、4B、4C、5。

在时点t3与时点t4间，负载信号LD维持在高电压电平。即，负载信号LD在时点t3与时点t4间产生负载脉冲。负载信号LD为传送至通道设定模块setMDL_1～setMDL_M的全局信号。第二级锁存器L2a、L2b响应于负载脉冲的产生，分别自第一级锁存器L1a、L1b接收预备数据S_pre1、S_pre2。此外，运算放大器op1、op2开始将转换后信号S_cnv1、S_cnv2放大，进而产生输出电压S_out1、S_out2。负载信号LD在时点t4由导通电平转换至断开电平。

在时点t4，开关设定信号S_sw11由断开电平转换至导通电平。开关设定信号S_sw11在时点t5由导通电平转换至断开电平。因此，在时点t4与时点t5之间，由开关设定信号S_sw11所控制的解多路转换开关sw11为导通。

在时点t4，开关设定信号S_sw22由断开电平切换至导通电平。开关设定信号S_sw22在时点t7由导通电平转换至断开电平。因此，在时点t4至时点t7间，由开关设定信号S_sw22控制的解多路转换开关sw22为导通。

在时点t6，开关设定信号S_sw13由断开电平切换至导通电平。开关设定信号S_sw13在时点t10由导通电平转换至断开电平。在时点t6至时点t10间，开关设定信号S_sw13维持在导通电平。因此，在时点t6至时点t10间，由开关设定信号S_sw13控制的解多路转换开关sw13为导通。

在时点t8，开关设定信号S_sw24由断开电平切换至导通电平。开关设定信号S_sw24在时点t10由导通电平切换至断开电平。因此，在时点t8至时点t10间，由开关设定信号S_sw24所控制的解多路转换开关sw24为导通。前述说明的开关设定信号S_sw11、S_sw22、S_sw13、S_sw24的波形将使源极线SL_m1、SL_m2、SL_m3、SL_m4产生后续的电位变化。

在时点t4至时点t5间(解多路转换期间T_dmux1)，通道设定模块setMDL_m处于STa设定状态(图4A)。源极线SL_m1在时点t4开始上升至像素电压V_m1y；源极线SL_m2在时点t4开始上升至像素电压V_m2y。在时点t4至时点t5间，输出电压S_out1持续对源极线SL_m1进行偏压，使源极线SL_m1维持在像素电压V_m1y；输出电压S_out2持续对源极线SL_m2进行偏压，使源极线SL_m2维持在像素电压V_m2y。

在时点t5至时点t6间(间隙期间ΔTg1)，通道设定模块setMDL_m处于设定状态STa与设定状态STb之间的过渡状态。在过渡状态，解多路转换开关sw11、sw13、sw24因开关设定信号S_sw11、S_sw13、S_sw24为断开电平的缘故而断开，解多路转换开关sw22因开关设定信号S_sw22为导通电平的缘故而导通。据此，源极线SL_m1、SL_m3、SL_m4为浮接，并且源极线SL_m2被偏压。

尽管源极线SL_m1在时点t5后停止接收输出电压S_out1，源极线SL_m1的电位维持在像素电压V_m1y因为与其相邻的源极线SL_m2的电位在时点t5至时点t7间维持不变。即，当源极线SL_m1停止接收输出电压S_out1时，源极线SL_m2的电位并无显著改变，故浮接的源极线SL_m1的电位不受影响。

在时点t6至时点t7间(解多路转换期间T_dmux2)，通道设定模块setMDL_m处于STb设定状态(图4B)。源极线SL_m3在时点t6开始上升至像素电压V_m3y。在时点t6至时点t10间，输出电压S_out1持续对源极线SL_m3进行偏压，使源极线SL_m3维持在像素电压V_m3y。

在时点t7与时点t8间(间隙期间ΔTg2)，通道设定模块setMDL_m处于在STb设定状态与STc设定状态之间的过渡状态。在过渡状态，解多路转换开关sw11、sw22、sw24因为开关设定信号S_sw11、S_sw22、S_sw24处于断开电平而断开，并且解多路转换开关sw13因为开关设定信号S_sw13处于导通电平而导通。据此，源极线SL_m1、SL_m2、SL_m4为浮接，并且源极线SL_m3被偏压。

源极线SL_m2具有两条相邻的源极线SL_m1、SL_m3。其中，在源极线SL_m2停止接收输出电压S_out2时，源极线SL_m1为浮接。因此，源极线SL_m1的电位并不会影响源极线SL_m2的电位。尽管源极线SL_m2在时点t7后停止接收输出电压S_out2，因为与源极线SL_m2相邻的源极线(即，源极线SL_m3)的电位在时点t7与时点t8间维持不变的缘故，源极线SL_m2的电位维持在像素电压V_m2y。即，当源极线SL_m2停止接收输出电压S_out2时，源极线SL_m3并不会突然产生变化，使浮接的源极线SL_m2的电位可维持不变。连带的，源极线SL_m1、SL_m3的电位均不会引起源极线SL_m2的电位变异。

在时点t8与时点t10间(解多路转换期间T_dmux3)，通道设定模块setMDL_m为STc设定状态(图4C)。源极线SL_m4在时点t8开始上升至像素电压V_m4y。在时点t8至时点t10间，输出电压S_out2持续对源极线SL_m4进行偏压，使源极线SL_m4维持在像素电压V_m4y。

如图5所示，当栅极脉冲期间T_gl(y)在时点t9结束时，源极线SL_m1、SL_m2、SL_m3、SL_m4的电位分别等于像素电压V_m1y、V_m2y、V_m3y、V_m4y。因此，像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y的光强度并不受耦合效应影响。

在第一实施例中，解多路转换期间T_dmux1、T_dmux3主要用于将输出电压S_out1、S_out2提供给源极线SL_m1、SL_m2、SL_m3、SL_m4，而解多路转换期间T_dmux2主要用于消除电位耦合效应。在解多路转换期间T_dmux2，源极线SL_m1、SL_m3的电位变化通过特别的设计而可避免耦合效应发生。其中，解多路转换期间T_dmux1的长度比解多路转换期间T_dmux2的长度更长，并且解多路转换期间T_dmux3的长度比解多路转换期间T_dmux2的长度更长。在某些应用中，解多路转换期间T_dmux1的长度等于解多路转换期间T_dmux3的长度。表3汇总第一实施例中的通道设定模块setMDL_m的状态改变顺序。

表3

第二实施例

请参见图6，其为根据本发明的第二实施例的通道设定模块操作时的波形图。在图6中，水平线期间T_pln(y)介于时点t1与时点t11间，并且栅极脉冲期间T_gl(y)介于时点t2与时点t10间。

在图6中，绘示负载信号LD、开关设定信号S_sw11、S_sw22、S_sw13、S_sw24分别控制解多路转换开关sw11、sw22、sw13、sw24，源极线SL_m1、SL_m2、SL_m3、SL_m4与栅极线GL[y]的电位。请同时参见图3、4A、4C、6。

负载脉冲在时点t3与时点t4间产生。响应于负载脉冲的产生，第二级锁存器L2a、L2b自第一级锁存器L1a、L1b接收预备数据S_pre1、S_pre2，电平偏移器pLVSHT、nLVSHT与转换电路pDAC、nDAC也执行其操作。接着，在时点t4，运算放大器op1、op2开始将转换后信号S_cnv1、S_cnv2放大，并据以产生输出电压S_out1、S_out2。

在时点t4，开关设定信号S_sw11、S_sw22由断开电平转换至导通电平。在时点t5，开关设定信号S_sw11、S_sw22由导通电平转换至断开电平。因此，在时点t4与时点t5间，解多路转换开关sw11、sw22为导通。

在时点t6，开关设定信号S_sw13、S_sw24由断开电平切换至导通电平。开关设定信号S_sw13、S_sw24在时点t7由导通电平切换至断开电平。因此，解多路转换开关sw13、sw24在时点t7与时点t8间为导通。

在时点t8，开关设定信号S_sw11、S_sw22由断开电平切换至导通电平。开关设定信号S_sw11、S_sw22在时点t11由导通电平切换至断开电平。因此，解多路转换开关sw11、sw22在时点t8与时点t11间为导通。前述的开关设定信号S_sw11、S_sw22、S_sw13、S_sw24的波形，将影响以下所述的源极线SL_m1、SL_m2、SL_m3、SL_m4的电位变化。

在时点t4至时点t5间(解多路转换期间T_dmux1)，通道设定模块setMDL_m处于STa设定状态(图4A)。源极线SL_m1在时点t4开始上升至像素电压V_m1y；源极线SL_m2在时点t4开始上升至像素电压V_m2y。在时点t4至时点t5间，输出电压S_out1持续对源极线SL_m1进行偏压，使源极线SL_m1维持在像素电压V_m1y；输出电压S_out2持续对源极线SL_m2进行偏压，使源极线SL_m2维持在像素电压V_m2y。

在时点t5至时点t6间(间隙期间ΔTg1)，通道设定模块setMDL_m处于STa设定状态与STc设定状态之间的过渡状态。在过渡状态，因开关设定信号S_sw11、S_sw22、S_sw13、S_sw24为断开电平的缘故，解多路转换开关sw11、sw22、sw13、sw2均为断开。

在时点t6至时点t7间(解多路转换期间T_dmux2)，通道设定模块setMDL_m为设定状态STc(图4C)。在解多路转换期间T_dmux2，源极线SL_m1的电位可能略高于或等于像素电压V_m1y，将于后续说明。虚线圈选处C1代表当源极线SL_m3的电位在时点t6上升时，源极线SL_m2的电位受到源极线SL_m3的影响，使源极线SL_m2的电位发生过冲。因此，源极线SL_m2在时点t6至时点t7间上升至高于像素电压V_m3y的数值。在时点t6，源极线SL_m3开始上升至像素电压V_m3y，并且源极线SL_m4开始上升至像素电压V_m4y。在解多路转换期间T_dmux2，输出电压S_out1持续对源极线SL_m3进行偏压，使源极线SL_m3维持在像素电压V_m3y；输出电压S_out2持续对源极线SL_m4进行偏压，使源极线SL_m4维持在像素电压V_m4y。

在时点t7至时点t8间(间隙期间ΔTg2)，通道设定模块setMDL_m处于STc设定状态与STa设定状态之间的过渡状态。在过渡状态，因为开关设定信号S_sw11、S_sw22、S_sw13、S_sw24为断开电平的缘故，解多路转换开关sw11、sw22、sw13、sw24均为断开。在间隙期间ΔTg2，源极线SL_m1的电位可能略高于或等于像素电压V_m1y；源极线SL_m2的电位略高于像素电压V_m2y；源极线SL_m3的电位等于像素电压V_m3y；源极线SL_m4的电位等于像素电压V_m4y。

在时点t8至时点t11间(解多路转换期间T_dmux3)，通道设定模块setMDL_m处于STa设定状态(图4A)。在时点t8至时点t11间，输出电压S_out1持续对源极线SL_m1进行偏压，使源极线SL_m1回复至像素电压V_m1y；输出电压S_out2持续对源极线SL_m2进行偏压，使源极线SL_m2回复至像素电压V_m2y。虚线圈选处C2代表源极线SL_m2的电位在时点t8过后立刻回到像素电压V_m2y。因为解多路转换开关sw22在时点t8后再度导通的缘故，源极线SL_m2的电位在时点t8过后开始降低并回复至像素电压V_m2y。

如图6所示，当栅极脉冲期间T_gl(y)于时点t10结束时，源极线SL_m1、SL_m2、SL_m3、SL_m4的电位分别等于像素电压V_m1y、V_m2y、V_m3y、V_m4y。因此，像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y的光强度并不受耦合效应影响。

在图6中，随着m的数值不同，源极线SL_m1对应于两种波形。当m＝1时，源极线SL_m1相当于显示面板的源极线SL[1]，并且仅有源极线SL[2]与源极线SL[1]相邻。由于解多路转换开关sw11、sw22同时切换的缘故，源极线SL[1]、SL[2]的电位同步产生变化，所以源极线SL[1]的电位并不会受到源极线SL[2]的电位变化所影响。因此，当m＝1时，源极线SL_m1的电位并不会过冲。

当m≠1时，源极线SL_m1具有两条相邻的源极线，包含同样位于通道设定模块setMDL_m的源极线SL_m2，以及位于相邻的通道设定模块setMDL_(m-1)的源极线SL_m4。由于同样位于通道设定模块setMDL_m内的源极线SL_m1、SL_m2同步接收输出电压S_out1、S_out2的缘故，源极线SL_m2的电位并不会影响源极线SL_m1的电位。然而，当m≠1时，源极线SL_m1的电位可能受到相邻的通道设定模块setMDL_(m-1)内的源极线SL_m4的电位所影响。因此，当m≠1时，则源极线SL_m1的电位变化与源极线SL_m2的电位变化相似。

在第二实施例中，解多路转换期间T_dmux1主要用于提供像素电压V_m1y、V_m2y至源极线SL_m1、SL_m2；解多路转换期间T_dmux2主要用于提供像素电压V_m3y、V_m4y至源极线SL_m3、SL_m4；解多路转换期间T_dmux3主要用于补偿耦合引起的副作用。据此，即便源极线SL_m1、SL_m2的电位在解多路转换期间T_dmux2受到影响，源极线SL_m1、SL_m2的电位仍将在解多路转换期间T_dmux3回复至像素电压V_m1y、V_m2y。解多路转换期间T_dmux1比解多路转换期间T_dmux3长，并且解多路转换期间T_dmux2比解多路转换期间T_dmux3长。在某些应用中，解多路转换期间T_dmux1与解多路转换期间T_dmux2等长。表4汇总第二实施例的通道设定模块setMDL_m的状态变化顺序。

表4

显示设备经常搭配OLED显示面板与LCD面板使用。为避免损害，LCD面板使用极性反转(例如，点反转、线反转、行反转、画框反转等)技术。因此，若源极驱动器应用在LCD面板时，需考虑极性反转功能。

请参见图7，其为应用至LCD面板的通道设定模块的示意图。对LCD面板而言，通道设定模块setMDL_m可进一步包含极性控制开关sw_po、sw_pe、sw_no、sw_ne。极性控制开关sw_po、sw_pe、sw_no、sw_ne被分为两类，其中一类极性控制开关(sw_po、sw_ne)以实线绘示，另外一类极性控制开关(sw_pe、sw_no)以虚线绘示。运算放大器op1提供具正极性(+)的输出电压S_out1，并且运算放大器op2提供具负极性(-)的输出电压S_out2。

以实线绘示的极性控制开关sw_po、sw_ne彼此平行。其中，极性控制开关sw_po电连接于运算放大器op1与极性节点Np1；极性控制开关sw_ne则电连接于运算放大器op2与极性节点Np2。当极性反转信号PL为导通电平(PL＝1)时，极性控制开关sw_po、sw_ne为导通；以及，当极性反转信号PL为断开电平(PL＝0)时，极性控制开关sw_po、sw_ne为断开。

以虚线绘示的极性控制开关sw_pe、sw_no彼此交叉耦合。其中，极性控制开关sw_pe电连接于运算放大器op1与极性节点Np2；极性控制开关sw_no则电连接于运算放大器op2与极性节点Np1。当极性反转信号PL为导通电平(PL＝1)时，极性控制开关sw_pe、sw_no为断开；以及，当极性反转信号PL为断开电平(PL＝0)时，极性控制开关sw_pe、sw_no为导通。

请参见图8A，其为在极性反转信号PL为导通电平(PL＝1)时，极性控制开关的设定的示意图。在图8A中，仅极性控制开关sw_po、sw_ne为导通。据此，极性节点Np1的电位因为极性控制开关sw_po导通的缘故而等于输出电压S_out1；极性节点Np2的电位因极性控制开关sw_ne导通的缘故而等于输出电压S_out2。

请参见图8B，其为在极性反转信号PL为断开电平(PL＝0)时，极性控制开关的设定的示意图。在图8B中，仅极性控制开关sw_pe、sw_no为导通。因此，极性节点Np1的电位因极性控制开关sw_no导通而等于输出电压S_out2，并且极性节点Np2的电位因极性控制开关sw_pe导通而等于输出电压S_out1。

在图8A、8B中，极性控制开关的导通状态仅影响极性节点Np1、Np2的来源。但是，解多路转换开关sw11、sw22、sw13、sw24的导通状态不涉及极性节点Np1、Np2的来源。换句话说，极性控制开关sw_po、sw_pe、sw_ne、sw_no的控制不涉及解多路转换开关sw11、sw22、sw13、sw24的控制。因此，根据本发明构想的实施例均可应用至OLED显示面板与LCD面板。

第三实施例

请参见图9，其为根据本发明的第三实施例，不具备极性反转功能的通道设定模块setMDL_的设计的示意图。接着分别说明源极控制模块srcMDL_m与通道设定模块setMDL_m的内部组件。

源极控制模块srcMDL_m包含第一级锁存器L1a、L1b、第二级锁存器L2a、L2b、L2c、L2d、电平偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT，以及转换电路p1DAC、n1DAC、p2DAC、n2DAC。

第二级锁存器L2a、L2c电连接于第一级锁存器L1a，第二级锁存器L2b、L2d电连接于第一级锁存器L1b。电平偏移器p1LVSHT、n1LVSH、p2LVSH、n2LVSH分别电连接于第二级锁存器L2a、L2b、L2c、L2d。转换电路p1DAC、n1DAC、p2DAC、n2DAC分别电连接于电平偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT。

第一级锁存器L1a、L1b自时序控制器接收视频信号。接着，第一级锁存器L1a、L1b分别产生预备数据S_pre1、S_pre2。其后，第二级锁存器L2a、L2b、L2c、L2d分别产生锁存数据S_lat1、S_lat2、S_lat3、S_lat4并将其传送至电平偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT。

转换电路p1DAC、n1DAC、p2DAC、n2DAC分别从电平偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT接收驱动信号S_drv1、S_drv2、S_drv3、S_drv4后，将驱动信号S_drv1、S_drv2、S_drv3、S_drv4转换为转换后信号S_cnv1、S_cnv2、S_cnv3、S_cnv4，再将转换后信号S_cnv1、S_cnv2、S_cnv3、S_cnv4传送至通道设定模块setMDL_m。

通道设定模块setMDL_m包含缓冲器60a与解多路转换切换电路60b。缓冲器60a包含运算放大器op1、op2，解多路转换切换电路60b包含解多路转换开关sw11、sw22、sw13、sw33、sw24、sw44。

运算放大器op1电连接于转换电路p1DAC，运算放大器op2电连接于转换电路n1DAC。转换电路p1DAC、n1DAC、p2DAC、n2DAC分别产生转换后信号S_cnv1、S_cnv2、S_cnv3、S_cnv4。运算放大器op1接收转换后信号S_cnv1后，将转换后信号S_cnv1放大产生输出电压S_out1；运算放大器op2接收转换后信号S_cnv2后，将转换后信号S_cnv2放大产生输出电压S_out2。

在图9中，可另一两个主要输出通道与两个辅助输出通道。每一个主要输出通道对应于一个第一级锁存器、一个第二级锁存器、一个电平偏移器、一个转换电路，以及一个运算放大器。因此，第一级锁存器L1a、第二级锁存器L2a、电平偏移器p1LVSHT、转换电路p1DAC与运算放大器op1共同形成一个主要输出通道，并且第一级锁存器L1b、第二级锁存器L2b、电平偏移器n1LVSHT、转换电路n1DAC与运算放大器op2共同形成另一个主要输出通道。

每一个辅助输出通道对应于一个第一级锁存器、一个第二级锁存器、一个电平偏移器与一个转换电路。因此，第一级锁存器L1a、第二级锁存器L2c、电平偏移器p2LVSHT，与转换电路p2DAC共同形成一个辅助输出通道，并且第一级锁存器L1b、第二级锁存器L2d、电平偏移器n2LVSHT与转换电路n2DAC共同形成另一个辅助输出通道。

接着说明解多路转换切换电路60b的内部组件与接线关系。解多路转换开关sw11电连接于运算放大器op1与源极线SL_m1。解多路转换开关sw22电连接于运算放大器op2与源极线SL_m2。解多路转换开关sw13电连接于运算放大器op1与源极线SL_m3。解多路转换开关sw33电连接于转换电路p2DAC与源极线SL_m3。解多路转换开关sw24电连接于运算放大器op2与源极线SL_m4。解多路转换开关sw44电连接于转换电路n2DAC与源极线SL_m4。在解多路转换切换电路60b中，解多路转换开关sw11、sw13与和运算放大器op1对应的主要输出通道相关，解多路转换开关sw22、sw24与和运算放大器op2对应的主要输出通道相关；解多路转换开关sw33与和转换电路p2DAC对应的辅助输出通道相关；且解多路转换开关sw44与和转换电路n2DAC对应的辅助输出通道相关。

此处绘示位于第y列且对应于通道设定模块setMDL_m的像素。像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y共同电连接于栅极线GL[y]，并且像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y分别电连接于源极线SL_m1、SL_m2、SL_m3、SL_m4。

在图9中，可将解多路转换开关sw11、sw22、sw13、sw33、sw24、sw44分为两类。第一类的解多路转换开关(sw11、sw22、sw13、sw24)电连接于运算放大器op1、op2的其中一个，以及源极线SL_m1、SL_m2、SL_m3、SL_m4的其中一条。第二类的解多路转换开关(sw33、sw44)电连接于转换电路p2DAC、n2DAC的其中一个，以及源极线SL_m3、SL_m4的其中一条。换句话说，第一类的解多路转换开关(sw11、sw22、sw13、sw24)对应于主要输出通道，第二类的解多路转换开关(sw33、sw44)对应于辅助输出通道。

图9的源极线(SL_m1、SL_m2、SL_m3、SL_m4)也可分为两类。第一类的源极线(SL_m1、SL_m2)仅从运算放大器(op1、op2)接收输出电压(S_out1、S_out2)。第二类的源极线(SL_m3、SL_m4)可能从运算放大器(op1、op2)接收输出电压(S_out1、S_out2)，或是从转换电路(p2DAC、n2DAC)接收转换后信号(S_cnv3、S_cnv4)。

第一级锁存器L1a对应于一个主要输出通道与一个辅助输出通道；第一级锁存器L1b对应于另一个主要输出通道与另一个辅助输出通道。彼此对应的主要输出通道与辅助输出通道之间具有类似的组件，两者的差异为，辅助输出通道不包含运算放大器。

请参见图10A、10B，其为图9的通道设定模块在不同设定状态的示意图。

图10A所示的通道设定模块setMDL_m的状态定义为STα设定状态。在STα设定状态下，解多路转换开关sw13、sw24为导通，并且解多路转换开关sw11、sw22、sw33、sw44为断开。因此，源极线SL_m3通过解多路转换开关sw13的导通而接收输出电压S_out1，并且源极线SL_m4通过解多路转换开关sw24的导通而接收输出电压S_out2。在此同时，因为解多路转换开关sw11、sw22为断开的缘故，源极线SL_m1、SL_m2为浮接。

图10B所绘示的通道设定模块setMDL_m的状态定义为STβ设定状态。在STβ设定状态下，解多路转换开关sw13、sw24为断开，并且解多路转换开关sw11、sw22、sw33、sw44为导通。因此，源极线SL_m1通过解多路转换开关sw11的导通而接收输出电压S_out1；源极线SL_m2通过解多路转换开关sw22的导通而接收输出电压S_out2。在此同时，源极线SL_m3通过解多路转换开关sw33的导通而从转换电路p2DAC接收转换后信号S_cnv3，源极线SL_m4通过解多路转换开关sw44的导通而从转换电路n2DAC接收转换后信号S_cnv4。即，当源极线SL_m1、SL_m2分别被运算放大器op1、op2的输出电压(S_out1、S_out2)偏压时，转换电路p2DAC、n2DAC分别提供补充电荷至源极线SL_m3、SL_m4。因为接收到补充电荷的缘故，在耦合所产生的瞬间影响(过冲及/或欠冲)结束后，源极线SL_m3、SL_m4仍可回复至像素电压V_m3y、V_m4y。

请参见图11，其为图9所示的通道设定模块的操作的波形图。在此实施例中，源极控制信号S_{src_ctl}包含提供给第一级锁存器L1a、L1b的视频信号、负载信号LD1、LD2，以及控制解多路转换开关sw13、sw24、sw11、sw22、sw33、sw44的开关设定信号S_sw13、S_sw24、S_sw11、S_sw22、S_sw33、S_sw44。

在图11中，水平线期间T_pln(y)介于时点t1与时点t11之间，并且栅极脉冲期间T_gl(y)介于时点t2与时点t10间。在图11中，列出负载信号LD1、LD2、开关设定信号S_sw13、S_sw24、S_sw11、S_sw22、S_sw33、S_sw44分别用于控制解多路转换开关sw13、sw24、sw11、sw22、sw33、sw44、源极线SL_m1、SL_m2、SL_m3、SL_m4与栅极线GL[y]的电位。请同时参见图9、10A、10B、11。

在第三实施例中，采用两个负载信号LD1、LD2。负载信号LD1在时点t3至时点t4间，维持在高电压电平；负载信号LD2在时点t6至时点t7间，维持在高电压电平。即，共产生两个负载脉冲。

在通道设定模块setMDL_m接收负载信号LD1的负载脉冲后，于时点t4开始进入解多路转换期间T_dmux1。在解多路转换期间T_dmux1，第二级锁存器L2a、L2c同时自第一级锁存器L1a取得预备数据S_pre1，并且第二级锁存器L2b、L2d同时自第一级锁存器L1b取得预备数据S_pre2。接着，第二级锁存器L2a、L2b、L2c、L2d分别产生锁存数据S_lat1、S_lat2、S_lat3、S_lat4，并且电平偏移器p1LVSHT、n1LVSHT、p2LVSHT、n2LVSHT分别产生驱动信号S_drv1、S_drv2、S_drv3、S_drv4。转换电路p1DAC、n1DAC产生转换后信号S_cnv1、S_cnv2，并且运算放大器op1、op2开始将转换后信号S_cnv1、S_cnv2放大，据以产生输出电压S_out1、S_out2。请留意，转换后信号S_cnv3、S_cnv4并未被任何运算放大器放大。

在解多路转换期间T_dmux1，转换后信号S_cnv1、S_cnv3的来源与产生路径类似，转换后信号S_cnv2、S_cnv4的来源与产生路径类似。转换后信号S_cnv1、S_cnv3均源自于预备数据S_pre1，并进一步经由第二级锁存器(L2a/L2c)、电平偏移器(p1LVSHT/p2LVSHT)，以及转换电路(p1DAC/p2DAC)的处理而产生。转换后信号S_cnv2、S_cnv4均源自于预备数据S_pre1，并进一步经由第二级锁存器(L2b/L2d)、电平偏移器(n1LVSHT/n2LVSHT)，以及转换电路(n1DAC/n2DAC)的处理而产生。

在通道设定模块setMDL_m接收负载信号LD2的负载脉冲后，于时点t8开始进入解多路转换期间T_dmux2。在解多路转换期间T_dmux2，第二级锁存器L2a、L2b分别自第一级锁存器L1a、L2b取得预备数据S_pre1、S_pre2。接着，第二级锁存器L2a、L2b分别产生锁存数据S_lat1、S_lat2，并且电平偏移器p1LVSHT、n1LVSHT分别产生驱动信号S_drv1、S_drv2。转换电路p1DAC、n1DAC产生转换后信号S_cnv1、S_cnv2，并且运算放大器op1、op2开始将转换后信号S_cnv1、S_cnv2放大后产生输出电压S_out1、S_out2。请留意，第二级锁存器L2c、L2d、电平偏移器p2LVSHT、n2LVSHT，以及转换电路p2DAC、n2DAC并不会响应于负载信号LD2的负载脉冲而进行操作。连带的，在解多路转换期间T_dmux2，转换后信号S_cnv3、S_cnv4并不会被更新。

在第三实施例中，随着解多路转换期间T_dmux1、T_dmux2的不同，第一级锁存器L1a、L1b所接收的视频信号会对应于不同的像素。在解多路转换期间T_dmux1，第一级锁存器L1a、L1b分别接收对应于像素pxl_m3y、pxl_m4y的视频信号。在解多路转换期间T_dmux2，第一级锁存器L1a、L1b接收分别与像素pxl_m1y、pxl_m2y对应的视频信号。

在时点t4，开关设定信号S_sw13、S_sw24由断开电平转换至导通电平。在时点t5，开关设定信号S_sw13、S_sw24由导通电平转换至断开电平。因此，在时点t4至时点t5间，通道设定模块setMDL_m处于STα设定状态(图10A)。在时点t4，源极线SL_m3开始上升至像素电压V_m3y，源极线SL_m4开始上升至像素电压V_m4y。在解多路转换期间T_dmux1，输出电压S_out1持续对源极线SL_m3进行偏压，使源极线SL_m3的电位等于像素电压V_m3y；输出电压S_out2持续对源极线SL_m4进行偏压，使源极线SL_m4的电位等于像素电压V_m4y。另一方面，由于解多路转换开关sw11、sw22断开的缘故，源极线SL_m1、SL_m2在解多路转换期间T_dmux1并未产生变化。

在时点t5至时点t8间(间隙期间ΔTg)，通道设定模块setMDL_m处于在STα设定状态与STβ设定状态之间的过渡状态。在过渡状态，因为开关设定信号S_sw13、S_sw24、S_sw11、S_sw22、S_sw33、S_sw44处于断开电平的缘故，解多路转换开关sw13、sw24、sw11、sw22、sw33、sw44为断开。在间隙期间ΔTg，源极线SL_m1、SL_m2、SL_m3、SL_m4的电位并无变化。

在时点t8，开关设定信号S_sw11、S_sw22、S_sw33、S_sw44由断开电平转换至导通电平。因此，在时点t8与时点t10间，通道设定模块setMDL_m处于STβ设定状态(图10B)。源极线SL_m1在时点t8开始上升至像素电压V_m1y；源极线SL_m2在时点t8开始上升至像素电压V_m2y。在解多路转换期间T_dmux2，输出电压S_out1持续对源极线SL_m1进行偏压，使源极线SL_m1维持在像素电压V_m1y；输出电压S_out2持续对源极线SL_m2进行偏压，使源极线SL_m2维持在像素电压V_m2y。另一方面，在解多路转换期间T_dmux2，由于解多路转换开关sw33导通的缘故，源极线SL_m3将从转换电路p2DAC接收转换后信号S_cnv3；由于解多路转换开关sw44导通的缘故，源极线SL_m4将从转换电路n2DAC接收转换后信号S_cnv4。

虚线圈选处C3代表因为被偏压的源极线SL_m2可能产生耦合效应至源极线SL_m3，源极线SL_m3可能在解多路转换期间T_dmux2的初期发生过冲。因为过冲的缘故，源极线SL_m3的电位在时点t8受到些微的影响并上升至比像素电压V_m2y更高的值。但是，因为解多路转换开关sw33为导通，并且源极线SL_m3开始自转换电路p2DAC接收补充电荷的缘故，源极线SL_m3的电位将再次下降并转换至像素电压V_m3y。

在图11中，以两种波形代表随着m的数值不同的情况下，源极线SL_m4的电位。当m＝M时，源极线SL_m4相当于显示面板的源极线SL[X]，并且源极线SL[X-1]为唯一与源极线SL[X]相邻的源极线。由于源极线SL[X-1](即，源极线SL_m3)、SL[X](即，源极线SL_m4)同步接收输出电压S_out1、S_out2的缘故，源极线SL[X]的电位并不会被源极线SL[X-1]的变化所影响。因此，当m＝M时，源极线SL_m4并不会过冲。

当m≠M时，源极线SL_m4具有两根相邻的源极线，这两根与源极线SL_m4相邻的源极线包含：在同一个通道设定模块setMDL_m的源极线SL_m3，以及在邻侧的通道设定模块setMDL_(m+1)的源极线SL_m1。据此，第(m+1)个通道设定模块setMDL_(m+1)的第一根源极线SL_m1可能影响第m个通道设定模块setMDL_m的源极线SL_m4，使源极线SL_m4在时点t8后产生过冲现象。请留意，当m≠M时，源极线SL_m4的电位变化应与源极线SL_m3的电位变化相似。

如图11所示，当栅极脉冲期间T_gl(y)结束于时点t9，源极线SL_m1、SL_m2、SL_m3、SL_m4的电位分别等于像素电压V_m1y、V_m2y、V_m3y、V_m4y。因此，像素pxl_m1y、pxl_m2y、pxl_m3y、pxl_m4y的光强度不受耦合效应的影响。

在第三实施例中，解多路转换期间T_dmux1主要用于提供输出电压S_out1、S_out2至源极线SL_m3、SL_m4。此外，解多路转换期间T_dmux2用于同时将输出电压S_out1、S_out2提供至源极线SL_m1、SL_m2，并同时抑制在源极线SL_m3、SL_m4上的耦合效应。解多路转换期间T_dmux1的长度等于解多路转换期间T_dmux2的长度。表5汇总第三实施例的通道设定模块setMDL_m的状态变化顺序。

表5

针对LCD面板的应用，需考虑极性反转功能。因此，图12说明如何将第三实施例加以修改后应用至LCD面板。

请参见图12，其为根据本发明的第三实施例，具有极性反转功能的通道设定模块setMDL_m的设计的示意图。由于源极控制模块srcMDL_m的内部组件与连接方式与图9类似，此处不予重述。

通道设定模块setMDL_m包含运算放大器op1、op2，以及解多路转换开关sw_p11、sw_n12、sw_p13、sw_dp23、sw_n24、sw_dn24、sw_p12、sw_n11、sw_p14、sw_dp24、sw_n13、sw_dn23。图12的解多路转换开关sw_p11、sw_n12、sw_p13、sw_dp23、sw_n24、sw_dn24、sw_p12、sw_n11、sw_p14、sw_dp24、sw_n13、sw_dn23可区分为两类，分别以实线和虚线标示。

当极性控制信号PL为导通电平(PL＝1)时，以实线绘示的解多路转换开关(sw_p11、sw_n12、sw_p13、sw_dp23、sw_n24、sw_dn24)为选择性导通；且以虚线绘示的解多路转换开关(sw_p12、sw_n11、sw_p14、sw_dp24、sw_n13、sw_dn23)均为断开。当极性控制信号PL为断开电平(PL＝0)时，以实线绘示的解多路转换开关(sw_p11、sw_n12、sw_p13、sw_dp23、sw_n24、sw_dn24)均为断开；且以虚线绘示的解多路转换开关(sw_p12、sw_n11、sw_p14、sw_dp24、sw_n13、sw_dn23)为选择性导通。

根据极性控制信号PL与负载脉冲LD1、LD2的变化，图12所示的通道设定模块setMDL_m可能处于图13A、13B、14A、14B所示的状态。表6汇总图12的通道设定模块setMDL_m所处的状态。

表6

图12所示的通道设定模块setMDL_m的控制方式会随着极性控制信号PL为导通电平或者断开电平而改变，并可类推图9的架构。例如，图13A、14A所代表的解多路转换期间T_dumx1的情况可类推图10A的说明，图13B、14B所代表的解多路转换期间T_dumx2的情况可类推与图10B的说明。

请参见图13A、13B，其为在极性反转信号PL为导通电平(PL＝1)时，图12所示的通道设定模块处于不同设定状态的示意图。在图13A、13B中，将图12中以实线绘示的解多路转换开关(sw_p13、sw_n14、sw_p11、sw_n12、sw_dp23、sw_dn24)轮流导通。

图13A为通道设定模块setMDL_m在解多路转换期间T_dmux1的设定状态(STα1)。在图13A中，解多路转换开关sw_p13、sw_n14为导通，并且解多路转换开关sw_p11、sw_n12、sw_dp23、sw_dn24(未绘示)为断开。因此，源极线SL_m3通过解多路转换开关sw_p13的导通而接收输出电压S_out1，源极线SL_m4通过解多路转换开关sw_n14的导通而接收输出电压S_out2。

图13B为通道设定模块setMDL_m在解多路转换期间T_dmux2的设定状态(STβ1)。在图13B中，解多路转换开关sw_p13、sw_n14(未绘示)为断开，并且解多路转换开关sw_p11、sw_n12、sw_dp23、sw_dn24为导通。因此，源极线SL_m1通过解多路转换开关sw_p11的导通而接收输出电压(S_out1)，源极线SL_m2通过解多路转换开关sw_n12的导通而接收输出电压(S_out2)；源极线SL_m3通过解多路转换开关sw_dp23的导通而接收转换后信号S_cnv3所提供的补充电荷，并且源极线SL_m4通过解多路转换开关sw_dn24的导通而接收转换后信号S_cnv4所提供的补充电荷。

请参见图14A、14B，其为在极性反转信号PL为断开电平(PL＝0)时，图12所示的通道设定模块处于不同设定状态的示意图。在图14A、14B中，将图12中以虚线绘示的解多路转换开关(sw_p14、sw_n13、sw_p12、sw_n11、sw_dp24、sw_dn23)轮流导通。

图14A为通道设定模块setMDL_m在解多路转换期间T_dmux1的设定状态(STα0)。在第14A中，解多路转换开关sw_p14、sw_n13为导通，并且解多路转换开关sw_p12、sw_n11、sw_dp24、sw_dn23(未绘示)为断开。因此，源极线SL_m3通过解多路转换开关sw_n13的导通而接收输出电压S_out1，并且源极线SL_m4通过解多路转换开关sw_p14的导通而接收输出电压S_out2。

图14B为通道设定模块setMDL_m在解多路转换期间T_dmux1的设定状态(STβ0)。在图14B中，解多路转换开关sw_p14、sw_n13(未绘示)为断开，并且解多路转换开关sw_p12、sw_n11、sw_dp24、sw_dn23为导通。因此，源极线SL_m1通过解多路转换开关sw_n11的导通而接收输出电压(S_out2)；源极线SL_m2通过解多路转换开关sw_n11的导通而接收输出电压(S_out1)；源极线SL_m3通过解多路转换开关sw_dn23的导通而接收转换后信号S_cnv4所提供的补充电荷；源极线SL_m4通过解多路转换开关sw_dp24的导通而接收转换后信号S_cnv3所提供的补充电荷。

实际应用时，在通道设定模块setMDL_m内的运算放大器的数量与解多路转换开关的数量并不需要被限定。图15A-15C以不同方式实现通道设定模块。表7汇总图15A-15C所示的通道设定模块setMDL_m的内部组件与连接关系。

表7

请同时参见图15A-15C与表7。在图15A、15B中，通道设定模块setMDL_m内的运算放大器并未被导通至任两条相邻的源极线。因此，图15A、15B可被应用至OLED显示面板与LCD面板。由于LCD面板需支持极性反转功能，图15C无法直接应用至LCD面板。前述的实施例可通过适当的修改而进一步应用至如图15A-15C所示的通道设定模块setMDL_m。为节省篇幅，此处未说明相关应用的细节。

通过采用实施例所描述的控制方法，通道设定模块setMDL_m可抑制耦合的副作用。连带的，当栅极线GL[y]的电位下降至断开电平时，浮接的源极线的电位仍可维持在所需的像素电压。

综上所述，虽然本发明已以实施例揭示如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。

[符号说明]

10:显示设备

12:时序控制器

11:显示面板

13:源极驱动器

15:栅极驱动器

S_{src_ctl}:源极控制信号

S_{gl_ctl}:栅极控制信号

srcMDL_1,srcMDL_M,srcMDL_m:源极控制模块

S_cnv,S_cnv1,S_cnv2:转换后信号

setMDL_1,setMDL_M,setMDL_m:通道设定模块

11a,pxl_m1y,pxl_m2y,pxl_m3y,pxl_m4y:像素

SL[1],SL[2],SL[X],SL[x],SL_m1,SL_m2,SL_m3,SL_m4:源极线

GL[1],GL[y],GL[y+1]:栅极线

t1,t2,t3,t4,t5,t6,t6,t8,t9,t10,t11:

T_pln(y):水平线期间

ΔV:像素电压误差

L1a,L1b:第一级锁存器

S_pre1,S_pre2:预备数据

L2a,L2b:第二级锁存器

S_lat1,S_lat2:锁存数据

pLVSHT,nLVSHT,p1LVSHT,n1LVSHT,p2LVSHT,n2LVSHT:电平偏移器

S_drv1,S_drv2:驱动信号

pDAC,nDAC,p1DAC,n1DAC,p2DAC,n2DAC:转换电路

op1,op2:运算放大器

30a,60a:缓冲器

30b,60b:解多路转换切换电路

S_out1,S_out2:输出电压

sw11,sw22,sw13,sw24,sw33,sw44,sw_p11,swp12,sw_n11,sw_n12,sw_p13,sw_dp23,sw_p14,sw_dp24,sw_n13,sw_dn23,swn24,sw_dn24:解多路转换开关

STa,STb,STc,STα,STβ:设定状态

LD:负载信号

S_sw11,S_sw22,S_sw13,S_sw24,S_sw33,S_sw44:开关设定信号

T_dmux1,T_dmux2,T_dmux3:解多路转换期间

V_m1y,V_m2y,V_m3y,V_m4y:像素电压

ΔTg1,ΔTg2,ΔTg:间隙期间

T_gl(y):栅极脉冲期间

C1,C2,C3:虚线圈选处

sw_po,sw_ne,sw_pe,sw_no:极性控制开关

Np1,Np2:极性节点

Claims (21)

1.一种应用在一显示面板的通道设定模块的控制方法，其中所述通道设定模块包含一第一运算放大器与一第二运算放大器，并且所述控制方法包含以下步骤：

在一第一解多路转换期间，提供所述第一运算放大器的输出电压至所述显示面板的一第一源极线，以及提供所述第二运算放大器的输出电压至所述显示面板的一第二源极线；

在一第二解多路转换期间，提供所述第一运算放大器的输出电压至所述显示面板的一第三源极线，以及提供所述第二运算放大器的输出电压至所述显示面板的所述第二源极线；

在一第三解多路转换期间，提供所述第一运算放大器的输出电压至所述显示面板的所述第三源极线，以及提供所述第二运算放大器的输出电压至所述显示面板的一第四源极线，其中

所述第一解多路转换期间早于所述第二解多路转换期间，并且所述第二解多路转换期间早于所述第三解多路转换期间。

2.如权利要求1所述的控制方法，其中所述通道设定模块还包含电连接于所述第一运算放大器与所述第一源极线的一第一解多路转换开关、电连接于所述第二运算放大器与所述第二源极线的一第二解多路转换开关、电连接于所述第一运算放大器与所述第三源极线的一第三解多路转换开关，以及电连接于所述第二运算放大器与所述第四源极线的一第四解多路转换开关，其中，

在所述第一解多路转换期间，所述第一解多路转换开关与所述第二解多路转换开关为导通，并且所述第三解多路转换开关与所述第四解多路转换开关为断开；

在所述第二解多路转换期间，所述第一解多路转换开关与所述第四解多路转换开关为断开，并且所述第二解多路转换开关与所述第三解多路转换开关为导通；以及

在所述第三解多路转换期间，所述第一解多路转换开关与所述第二解多路转换开关为断开，并且所述第三解多路转换开关与所述第四解多路转换开关为导通。

3.如权利要求1所述的控制方法，其中还包含以下步骤：

所述第一运算放大器将一第一转换后信号放大后产生所述第一运算放大器的输出电压；以及

所述第二运算放大器将一第二转换后信号放大后产生所述第二运算放大器的输出电压，其中

在所述第一解多路转换期间，所述第一运算放大器的输出电压等于代表一第一像素的光强度的一第一像素电压，并且所述第二运算放大器的输出电压等于代表一第二像素的光强度的一第二像素电压；

在所述第二解多路转换期间，所述第一运算放大器的输出电压等于代表一第三像素的光强度的一第三像素电压，并且所述第二运算放大器的输出电压等于所述第二像素电压；以及

在所述第三解多路转换期间，所述第一运算放大器的所述输出电压等于所述第三像素电压，并且所述第二运算放大器的所述输出电压等于代表一第四像素的光强度的一第四像素电压，

其中所述第一像素、所述第二像素、所述第三像素与所述第四像素分别电连接于所述第一源极线、所述第二源极线、所述第三源极线与所述第四源极线，并且所述第一像素、所述第二像素、所述第三像素与所述第四像素共同电连接于所述显示面板的一栅极线。

4.如权利要求1所述的控制方法，其中所述第一解多路转换期间、所述第二解多路转换期间与所述第三解多路转换期间在一水平线期间内，其中所述第一解多路转换期间比所述第二解多路转换期间长，并且所述第三解多路转换期间比所述第二解多路转换期间长。

5.如权利要求4所述的控制方法，其中所述第一解多路转换期间与所述第三解多路转换期间等长。

6.如权利要求1所述的控制方法，其中

在介于所述第一解多路转换期间与所述第二解多路转换期间之间的一第一间隙期间，所述第一解多路转换开关、所述第三解多路转换开关与所述第四解多路转换开关为断开，并且所述第二解多路转换开关为导通；以及

在介于所述第二解多路转换期间与所述第三解多路转换期间之间的一第二间隙期间，所述第一解多路转换开关、所述第二解多路转换开关与所述第四解多路转换开关为断开，并且所述第三解多路转换开关为导通。

7.一种应用在显示面板的通道设定模块的控制方法，其中所述通道设定模块包含一第一运算放大器与一第二运算放大器，并且所述控制方法包含以下步骤：

在一第一解多路转换期间，提供所述第一运算放大器的输出电压至所述显示面板的一第一源极线，以及提供所述第二运算放大器的输出电压至所述显示面板的一第二源极线；

在一第二解多路转换期间，提供所述第一运算放大器的输出电压至所述显示面板的一第三源极线，以及提供所述第二运算放大器的输出电压至所述显示面板的一第四源极线；以及

在一第三解多路转换期间，提供所述第一运算放大器的输出电压至所述第一源极线，以及提供所述第二运算放大器的输出电压至所述第二源极线，

其中所述第一解多路转换期间早于所述第二解多路转换期间，并且所述第二解多路转换期间早于所述第三解多路转换期间。

8.如权利要求7所述的控制方法，其中所述通道设定模块还包含：

一第一解多路转换开关电连接于所述第一运算放大器与所述第一源极线；

一第二解多路转换开关电连接于所述第二运算放大器与所述第二源极线；

一第三解多路转换开关电连接于所述第一运算放大器与所述第三源极线；以及

一第四解多路转换开关电连接于所述第二运算放大器与所述第四源极线，其中

在所述第一解多路转换期间与所述第三解多路转换期间，所述第一解多路转换开关与所述第二解多路转换开关为导通，并且所述第三解多路转换开关与所述第四解多路转换开关为断开，并且

在所述第二解多路转换期间，所述第一解多路转换开关与所述第二解多路转换开关为断开，并且所述第三解多路转换开关与所述第四解多路转换开关为导通。

9.如权利要求7所述的控制方法，其中还包含以下步骤：

所述第一运算放大器将一第一转换后信号放大后产生所述第一运算放大器的输出电压；以及

所述第二运算放大器将一第二转换后信号放大后产生所述第二运算放大器的输出电压，其中，

在所述第一解多路转换期间与所述第三解多路转换期间，所述运算放大器的输出电压等于代表一第一像素的光强度的一第一像素电压，并且所述第二运算放大器的输出电压等于代表一第二像素的光强度的一第二像素电压，以及

在所述第二解多路转换期间，所述第一运算放大器的输出电压等于代表一第三像素的光强度的一第三像素电压，并且所述第二运算放大器的输出电压等于代表一第四像素的光强度的一第四像素电压，

其中所述第一像素、所述第二像素、所述第三像素与所述第四像素分别电连接于所述第一源极线、所述第二源极线、所述第三源极线与所述第四源极线，并且所述第一像素、所述第二像素、所述第三像素与所述第四像素共同电连接于所述显示面板的一栅极线。

10.如权利要求7所述的控制方法，其中所述第一解多路转换期间、所述第二解多路转换期间与所述第三解多路转换期间在一水平线期间内，其中所述第一解多路转换期间的长度比所述第三解多路转换期间的长度长，并且所述第二解多路转换期间的长度比所述第三解多路转换期间的长度长。

11.如权利要求7所述的控制方法，其中所述第一解多路转换期间的长度等于所述第二解多路转换期间的长度。

12.如权利要求7所述的控制方法，其中一第一间隙期间介于所述第一解多路转换期间与所述第二解多路转换期间之间，并且一第二间隙期间介于所述第二解多路转换期间与所述第三解多路转换期间之间，其中，在所述第一间隙期间与所述第二间隙期间，

所述第一解多路转换开关、所述第二解多路转换开关、所述第三解多路转换开关与所述第四解多路转换开关均为断开。

13.一种应用在一显示面板的通道设定模块的控制方法，其中所述显示面板包含一第一源极线、一第二源极线、一第三源极线以及一第四源极线，并且所述通道设定模块包含一第一运算放大器与一第二运算放大器，其中所述控制方法包含以下步骤：

分别自一第一转换电路、一第二转换电路、一第三转换电路与一第四转换电路接收一第一转换后信号、一第二转换后信号、一第三转换后信号与一第四转换后信号；

所述第一运算放大器将所述第一转换后信号放大并产生所述第一运算放大器的输出电压；

所述第二运算放大器将所述第二转换后信号放大并产生所述第二运算放大器的输出电压；

在一第一解多路转换期间，提供所述第一运算放大器的输出电压至所述第三源极线与所述第四源极线的其中一个，以及提供所述第二运算放大器的输出电压至所述第三源极线与所述第四源极线其中的另一个；以及

在一第二解多路转换期间，提供所述第一运算放大器的输出电压至所述第一源极线与所述第二源极线的其中一个，提供所述第二运算放大器的输出电压至所述第一源极线与所述第二源极线其中的另一个，将所述第三转换后信号导通至所述第三源极线与所述第四源极线的所述其中一个，以及将所述第四转换后信号导通至所述第三源极线与所述第四源极线的所述其中的另一个，

其中所述第一解多路转换期间早于所述第二解多路转换期间。

14.如权利要求13所述的控制方法，其中所述通道设定模块还包含：

一第一解多路转换开关，其电连接于所述第一运算放大器以及所述第一源极线与所述第二源极线的所述其中一个，其中所述第一运算放大器电连接于所述第一转换电路；

一第二解多路转换开关，其电连接于所述第二运算放大器以及所述第一源极线与所述第二源极线的所述其中的另一个，其中所述第二运算放大器电连接于所述第二转换电路；

一第三解多路转换开关，其电连接于所述第一运算放大器；

一第四解多路转换开关，其电连接于所述第三转换电路，其中所述第三解多路转换开关与所述第四解多路转换开关共同电连接于所述第三源极线与所述第四源极线的所述其中一个；

一第五解多路转换开关，电连接于所述第二运算放大器；以及

一第六解多路转换开关，电连接于所述第四转换电路，其中所述第五解多路转换开关与所述第六解多路转换开关共同电连接于所述第三源极线与所述第四源极线的所述其中的另一个。

15.如权利要求14所述的控制方法，其中

在所述第一解多路转换期间，所述第一解多路转换开关、所述第二解多路转换开关、所述第四解多路转换开关与所述第六解多路转换开关为断开，并且所述第三解多路转换开关与所述第五解多路转换开关为导通；以及

在所述第二解多路转换期间，所述第一解多路转换开关、所述第二解多路转换开关、所述第四解多路转换开关与所述第六解多路转换开关为导通，并且所述第三解多路转换开关与所述第五解多路转换开关为断开。

16.如权利要求13所述的控制方法，其中还包含以下步骤：

在所述第一解多路转换期间开始前接收一第一负载脉冲；以及

在所述第一解多路转换期间结束后与所述第二解多路转换期间开始前接收一第二负载脉冲。

17.如权利要求16所述的控制方法，其中

在所述第二解多路转换期间，所述第一运算放大器的输出电压等于代表一第一像素的光强度的一第一像素电压，所述第二运算放大器的输出电压等于代表一第二像素的光强度的一第二像素电压，所述第三转换后信号提供电荷至一第三像素，并且所述第四转换后信号提供电荷至一第四像素；以及

在所述第一解多路转换期间，所述第一运算放大器的输出电压等于代表所述第三像素的光强度的一第三像素电压，并且所述第二运算放大器的输出电压等于代表所述第四像素的光强度的一第四像素电压。

18.如权利要求17所述的控制方法，其中

所述第一像素、所述第二像素、所述第三像素与所述第四像素分别电连接于所述第一源极线、所述第二源极线、所述第三源极线与所述第四源极线，并且所述第一像素、所述第二像素、所述第三像素与所述第四像素共同电连接于所述显示面板的一栅极线。

19.如权利要求13所述的控制方法，其中所述第一解多路转换期间与所述第二解多路转换期间在一水平线期间内，并且所述第一解多路转换期间与所述第二解多路转换期间等长。

20.如权利要求13所述的控制方法，其中

在所述第一解多路转换期间与所述第二解多路转换期间之间的一间隙期间，所述第一解多路转换开关、所述第二解多路转换开关、所述第三解多路转换开关、所述第四解多路转换开关、所述第五解多路转换开关与所述第六解多路转换开关均为断开。

21.一种源极驱动器，应用于包含一第一源极线、一第二源极线、一第三源极线以及一第四源极线的一显示面板，其中所述源极驱动器包含：

一源极控制模块，包含：

一第一转换电路，其产生一第一转换后信号；

一第二转换电路，其产生一第二转换后信号；

一第三转换电路，其产生一第三转换后信号；以及，

一第四转换电路，其产生一第四转换后信号；

一通道设定模块，包含：

一第一运算放大器，电连接于所述第一转换电路，其将所述第一转换后信号放大并产生所述第一运算放大器的输出电压；

一第二运算放大器，电连接于所述第二转换电路，其将所述第二转换后信号放大并产生所述第二运算放大器的输出电压；以及，

一解多路转换切换电路，电连接于所述第一运算放大器、所述第二运算放大器、所述第三转换电路与所述第四转换电路，其中，

在一第一解多路转换期间，所述解多路转换切换电路提供所述第一运算放大器的输出电压至所述第三源极线与所述第四源极线的其中一个，以及提供所述第二运算放大器的输出电压至所述第三源极线与所述第四源极线其中的另一个；以及

在一第二解多路转换期间，所述解多路转换切换电路提供所述第一运算放大器的输出电压至所述第一源极线与所述第二源极线的其中一个，提供所述第二运算放大器的输出电压至所述第一源极线与所述第二源极线其中的另一个，将所述第三转换后信号导通至所述第三源极线与所述第四源极线的所述其中一个，以及将所述第四转换后信号导通至所述第三源极线与所述第四源极线的所述其中的另一个，

其中所述第一解多路转换期间早于所述第二解多路转换期间。

Images