TWI732961B - 微機電系統封裝及其製造方法 - Google Patents

微機電系統封裝及其製造方法 Download PDF

Info

Publication number
TWI732961B
TWI732961B TW106135945A TW106135945A TWI732961B TW I732961 B TWI732961 B TW I732961B TW 106135945 A TW106135945 A TW 106135945A TW 106135945 A TW106135945 A TW 106135945A TW I732961 B TWI732961 B TW I732961B
Authority
TW
Taiwan
Prior art keywords
cavity
substrate
layer
metal layer
barrier layer
Prior art date
Application number
TW106135945A
Other languages
English (en)
Other versions
TW201833020A (zh
Inventor
楊志堅
石明倫
李仁鐸
劉人豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201833020A publication Critical patent/TW201833020A/zh
Application granted granted Critical
Publication of TWI732961B publication Critical patent/TWI732961B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/008—Transmitting or indicating the displacement of flexible diaphragms using piezoelectric devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G01L9/0048—Details about the mounting of the diaphragm to its support or about the diaphragm edges, e.g. notches, round shapes for stress relief
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本發明提供一種用於高密封良率的多層式密封膜。在一些實施例中，基底包括通氣開口，所述通氣開口自所述基底的上側穿過所述基底延伸至所述基底的下側。所述基底的所述上側具有第一壓力，且所述基底的所述下側具有不同於所述第一壓力的第二壓力。所述多層式密封膜覆蓋並密封所述通氣開口，以防止所述第一壓力經由所述通氣開口與所述第二壓力均壓。此外，所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。本發明亦提供一種包括所述多層式密封膜的微機電系統（MEMS）封裝及一種用於製造所述多層式密封膜的方法。

Description

微機電系統封裝及其製造方法
本發明實施例是有關於微機電系統封裝及其製造方法。
微機電系統(microelectromechanical system，MEMS)裝置是整合有機械組件及電性組件以感測物理量及/或作用於周圍環境的微型裝置。近年來，微機電系統裝置已變得愈來愈普遍。舉例而言，微機電系統加速度計常見於安全氣囊部署系統、平板電腦及智慧型電話中。
本發明實施例的微機電系統封裝包括支撐結構、微機電系統基底以及多層式密封膜。所述微機電系統基底位於所述支撐結構之上並結合至所述支撐結構，其中所述支撐結構及所述微機電系統基底界定出在所述支撐結構與所述微機電系統基底之間的腔，且其中所述微機電系統基底包括通氣開口，所述通氣開口自所述微機電系統基底的上側穿過所述微機電系統基底延伸至所述 腔。所述多層式密封膜覆蓋並密封所述通氣開口，以防止所述微機電系統基底的所述上側上的第一壓力經由所述通氣開口與所述腔中的第二壓力均壓，其中所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。
本發明實施例的微機電系統封裝的製造方法包括：向支撐結構進行第一次蝕刻，以在所述支撐結構中形成腔；將微機電系統基底結合至所述支撐結構，以密封所述腔；向所述微機電系統基底進行第二次蝕刻，以形成將所述腔解除密封的通氣開口；以及形成多層式密封膜，所述多層式密封膜覆蓋所述通氣開口並進一步密封所述通氣開口及所述腔，其中所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。
本發明實施例的微機電系統封裝包括支撐結構、微機電系統基底以及一對多層式密封膜。所述支撐結構包括半導體基底及內連結構，其中所述內連結構覆蓋所述半導體基底，其中所述內連結構包括介電層、通孔、導線及一對通道接墊，且其中所述通孔、所述導線及所述通道接墊堆疊於所述介電層中。所述微機電系統基底位於所述內連結構之上並結合至所述內連結構，其中所述內連結構及所述微機電系統基底界定出橫向地在所述通道接墊之間且垂直地在所述內連結構與所述微機電系統基底之間的腔，其中所述微機電系統基底包括微機電系統裝置及一對通氣開口，其中所述通氣開口自所述微機電系統基底的頂部穿過所述微機電系統基底延伸至所述腔並分別上覆所述通道接墊，且其中所 述通道接墊位於所述腔中。所述一對多層式密封膜，分別覆蓋並密封所述通氣開口，以防止所述微機電系統基底的所述頂部處的第一壓力經由所述通氣開口與所述腔中的第二壓力均壓，其中所述多層式密封膜各自包括一對金屬層及夾置於所述金屬層之間的障壁層，且其中所述金屬層具有較所述障壁層大的金屬晶粒。
100A、100B、400A、500、600A、700、800、900、1000、1100、1200A、1200B、1300A、1300B:剖視圖
102、102’:多層式密封膜
104:基底
104l:下側
104u、404u:上側
106:通氣開口
108:金屬層
108a、108a’:第一金屬層
108b、108b’:第二金屬層
108c、108c’:第三金屬層
110:障壁層
110a、110a’:第一障壁層
110b、110b’:第二障壁層
112:裂縫
200A、200B、400B、600B:俯視圖
300:放大剖視圖
302:金屬晶粒
400C:分解立體圖
402:支撐結構
404:微機電系統基底
406:結合介面
408:微機電系統裝置
410:腔
410c:通道
412:接墊
412c:通道接墊
502:半導體基底
504:半導體裝置
506:內連結構
508:內連介電層
508a:第一內連介電層
508b:第二內連介電層
510:導線
512:通孔
600C:放大局部剖視圖
602:接墊開口
604:防脫氣層
606:吸氣結構
608:溝渠
610:通孔開口
612:基底穿孔
614:鈍化層
802、1102、1202:經圖案化光阻層
804、1104、1204:蝕刻劑
1400:流程圖
1402、1404、1406、1408、1410、1412、1414:步驟
A-A’、B-B’、C-C’、D-D’:線
D:最小尺寸
Db:主體深度
Dc:通道深度
E、E’:圓圈
L:長度
P1:第一壓力
P2:第二壓力
Pa:周圍壓力
Pr:參考壓力
T、Tb、Tm、Ts:厚度
Tf:組合厚度
W:寬度
Wb:主體寬度
Wc:通道寬度
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A及圖1B說明具有多層式密封膜的半導體結構的各種實施例的剖視圖。
圖2A及圖2B說明圖1A及圖1B所示半導體結構的各種實施例的俯視圖。
圖3說明圖1A及圖1B所示多層式密封膜中的裂縫的一些實施例的放大剖視圖。
圖4A至圖4C說明具有多層式密封膜的微機電系統封裝的一些實施例的各種視圖。
圖5說明圖4A至圖4C所示微機電系統封裝的一些更詳細實施例的剖視圖。
圖6A至圖6C說明圖5所示微機電系統封裝的一些更詳細實 施例的各種視圖。
圖7至圖11、圖12A、圖12B、圖13A、及圖13B說明用於製造具有多層式密封膜的微機電系統封裝的方法的一些實施例的一系列剖視圖。
圖14說明圖7至圖11、圖12A、圖12B、圖13A、及圖13B所示方法的一些實施例的流程圖。
本發明提供用於實作本發明的不同特徵的諸多不同的實施例或實例。以下闡述組件及構造的具體實例以簡化本發明。當然，該些僅為實例且不旨在進行限制。例如，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一(些)元件或特徵的關係。所述空間 相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或其他定向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。
微機電系統(MEMS)裝置被愈來愈多地與互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)裝置封裝於一起並電性耦合。舉例而言，微機電系統壓力感測器被愈來愈多地與互補金屬氧化物半導體裝置整合於一起，以使其應用於可佩戴式裝置(例如智慧型手錶)中。微機電系統壓力感測器包括位於腔之上的可撓性隔膜，所述腔是以參考壓力被氣密性地密封。假定所述參考壓力是穩定的，則可撓性隔膜會和環境壓力與所述參考壓力之差成比例地發生偏斜。
一種用於將微機電系統壓力感測器與互補金屬氧化物半導體裝置整合於一起的方法包括形成覆蓋第一基底的內連結構，所述第一基底支撐互補金屬氧化物半導體裝置。所述內連結構包括導線、通孔、及內連介電層，所述導線及所述通孔交替堆疊於所述內連介電層內。向所述內連介電層進行第一次蝕刻以在所述第一基底及所述互補金屬氧化物半導體裝置之上形成腔，且經由所述內連介電層將第二基底熔融結合(fusion bond)至所述第一基底。所述熔融結合限於以高參考壓力(例如，500毫巴或大於500毫巴)來氣密性地密封所述腔，亦即可能不適用於某些應用。因此，為了以低參考壓力(例如，10毫巴或小於10毫巴)氣密性地密封所述腔，進行第二次蝕刻以形成穿過所述第二基底且打通所 述腔的通氣開口。此外，在所述低參考壓力下沈積單一超厚金屬(ultra-thick-metal，UTM)層，以覆蓋並密封所述通氣開口。
利用單一超厚金屬層密封通氣開口的挑戰是很可能沿超厚金屬層的金屬晶粒邊界形成裂縫。所述裂縫使空氣能夠穿過單一超厚金屬層而到達所述腔，此會將所述腔的參考壓力增加至超出容許極限並導緻密封失效。此又會降低大量製造期間的良率並增加成本。
鑒於以上內容，本申請案的各種實施例針對於一種用於高密封良率的多層式密封膜。在一些實施例中，一種微機電系統封裝包括支撐半導體裝置的第一基底。內連結構覆蓋所述第一基底及所述半導體裝置。所述內連結構包括介電層，且所述介電層包括被氣密性地密封的腔。第二基底覆蓋所述腔。所述第二基底包括通氣開口，所述通氣開口自所述第二基底的上側穿過所述第二基底延伸至所述腔。多層式密封膜覆蓋所述通氣開口且進一步密封所述通氣開口及所述腔。所述多層式密封膜包括第一金屬層及位於所述第一金屬層之上的第二金屬層，且更包括位於所述第一金屬層與所述第二金屬層之間的障壁層。
有利地，所述障壁層阻止或限制沿所述第一金屬層的晶粒邊界的裂縫延伸穿過所述多層式密封膜的整個厚度。舉例而言，所述障壁層可為較所述金屬層具有更小晶粒(或微晶)的金屬或陶瓷材料。更小的晶粒又增加所述障壁層中晶粒的密度且減小晶粒之間的邊界的尺寸。此使晶粒邊界(例如，整個金屬晶粒 邊界)變得不連續，藉此在所述障壁層處對裂縫進行阻止或限制且防止空氣或其他氣體穿過所述多層式密封膜而到達所述腔。因此，所述腔可以低參考壓力(例如，約10毫巴或小於10毫巴)被密封並維持所述低參考壓力，在大量製造期間可具有高的良率(例如，大於99%)，且具有低的成本。甚至，第一金屬層及第二金屬層可具有小的厚度，藉此降低材料成本。
參照圖1A，其提供具有多層式密封膜102的半導體結構的一些實施例的剖視圖100A。如圖所說明，多層式密封膜102在基底104的上側104u上而位於基底104之上。基底104可例如是塊狀半導體基底，例如由單晶矽或多晶矽形成的塊狀基底、或者某種其他類型的基底。此外，多層式密封膜102覆蓋並密封由基底104界定的通氣開口106。
通氣開口106自基底104的上側104u穿過基底104延伸至基底104的與上側104u相對的下側104l。基底104的上側104u具有第一壓力P1，且基底104的下側104l具有不同於第一壓力P1的第二壓力P2。舉例而言，第一壓力P1可大於第二壓力P2，或者第二壓力P2可大於第一壓力P1。藉由密封通氣開口106，多層式密封膜102有利地防止第一壓力P1經由通氣開口106與第二壓力P2相等。
在一些實施例中，通氣開口106的最小尺寸D小於多層式密封膜102的厚度T的約二分之一倍，因此多層式密封膜102不塌陷至通氣開口106中。最小尺寸D可例如介於約0.1微米至 2.0微米之間、約0.05微米至3.5微米之間、或約0.5微米至1.5微米之間。厚度T可例如介於約2.5微米至3.5微米之間、約3.0微米至3.3微米之間、或約1.5微米至4.0微米之間。
多層式密封膜102包括第一金屬層108a、第一障壁層110a、第二金屬層108b、第二障壁層110b、及第三金屬層108c。第一金屬層108a位於基底104之上且在一些實施例中接觸基底104。第一障壁層110a位於第一金屬層108a之上且在一些實施例中接觸第一金屬層108a。第二金屬層108b位於第一障壁層110a之上且在一些實施例中接觸第一障壁層110a。第二障壁層110b位於第二金屬層108b之上且在一些實施例中接觸第二金屬層108b。第三金屬層108c位於第二障壁層110b之上且在一些實施例中接觸第二障壁層110b。在一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c與第一障壁層110a及第二障壁層110b具有相同的佈局(layout)。
第一金屬層108a、第二金屬層108b及第三金屬層108c是晶粒尺寸(grain size)較第一障壁層110a及第二障壁層110b的晶粒尺寸大的金屬，且第一障壁層110a及第二障壁層110b是晶粒尺寸較第一金屬層108a、第二金屬層108b及第三金屬層108c的晶粒尺寸小的金屬或陶瓷。舉例而言，第一金屬層108a、第二金屬層108b及第三金屬層108c可為鋁銅、銅或某種其他金屬，且第一障壁層110a及第二障壁層110b可為氮化鈦、鈦鎢、氮化鎢、氮化鉭、或某種其他金屬材料。
在形成多層式密封膜102之後，在通氣開口106處沿第一金屬層108a的晶粒邊界可能會形成裂縫112。第一障壁層110a及第二障壁層110b有利地阻止或限制裂縫112沿第一金屬層108a、第二金屬層108b及第三金屬層108c的晶粒邊界完全延伸穿過多層式密封膜102的厚度T。藉由對裂縫112進行阻止或限制，多層式密封膜102有利地防止或限制第一壓力P1經由通氣開口106與第二壓力P2相等這種可能性的出現。因此，在半導體結構的大量製造期間良率可為高的，且多層式密封膜102的可靠性可為高的。此外，藉由對裂縫112進行阻止或限制，多層式密封膜102的厚度T有利地可為小的。
在一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c是相同的材料。在其他實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c是不同的材料。在又一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c中的某些是相同的材料，且第一金屬層108a、第二金屬層108b及第三金屬層108c中的某些是不同的材料。舉例而言，第一金屬層108a及第二金屬層108b可為鋁銅，且第三金屬層108c可為元素銅。此外，在一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c是純金屬或者是限於元素金屬的金屬合金。舉例而言，第一金屬層108a、第二金屬層108b及第三金屬層108c可為元素銅、元素鋁、鋁銅、或上述各者的組合。
在一些實施例中，第一金屬層108a、第二金屬層108b及 第三金屬層108c的各別厚度Tm是相同的。在其他實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm是不同的。在又一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm中的某些是相同的，且第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm中的某些是不同的。舉例而言，第一金屬層108a及第三金屬層108c可具有相同的厚度，且第二金屬層108b可具有不同的厚度。此外，在一些實施例中，第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm分別介於約0.75微米至1.25微米之間、約1.0微米至2.0微米之間、約0.5微米至3.0微米之間、或約1.25微米至1.75微米之間。舉例而言，第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm可分別為約1微米。
在一些實施例中，第一障壁層110a及第二障壁層110b是導電的，且阻止材料自第一金屬層108a、第二金屬層108b及第三金屬層108c擴散穿過第一障壁層110a及第二障壁層110b。舉例而言，在第一金屬層108a、第二金屬層108b及第三金屬層108c包含銅時，第一障壁層110a及第二障壁層110b可阻止銅擴散穿過第一障壁層110a及第二障壁層110b。在一些實施例中，第一障壁層110a與第二障壁層110b是相同的材料。在其他實施例中，第一障壁層110a與第二障壁層110b是不同的材料。
在一些實施例中，第一障壁層110a及第二障壁層110b的單獨厚度Tb是相同的。在其他實施例中，第一障壁層110a及第 二障壁層110b的單獨厚度Tb是不同的。此外，在一些實施例中，第一障壁層110a及第二障壁層110b的單獨厚度Tb分別介於約500埃至2000埃之間、約1100埃至1500埃之間、或約1250埃至1750埃之間。另外，在一些實施例中，第一障壁層110a及第二障壁層110b的單獨厚度Tb分別小於第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm。舉例而言，在第一金屬層108a、第二金屬層108b及第三金屬層108c的單獨厚度Tm是約1微米或1.5微米時，第一障壁層110a及第二障壁層110b的單獨厚度Tb可為約1500埃。
參照圖1B，其提供圖1A所示半導體結構的一些其他實施例的剖視圖100B。如圖所說明，圖1A所示第二障壁層110b及圖1A所示第三金屬層108c被省略。在一些實施例中，多層式密封膜102的厚度T介於約2.5微米至3.5微米之間、約3.0微米至3.3微米之間、或約1.5微米至4.0微米之間。此外，在一些實施例中，第一障壁層110a的單獨厚度Tb是約1100埃至2000埃、約1250埃至1750埃、或1500埃至1700埃，及/或第一金屬層108a及第二金屬層108b的單獨厚度Tm各自是約1.0微米至2.0微米、約1.25微米至1.75微米、或約1.6微米至1.7微米。舉例而言，第一障壁層110a的單獨厚度Tb可為約1500埃，且第一金屬層108a及第二金屬層108b的單獨厚度Tm可為約1.5微米。
儘管圖1A及圖1B分別說明具有兩個金屬層及一個障壁層以及具有三個金屬層及兩個障壁層的多層式密封膜102，但在其 他實施例中，多層式密封膜102可具有四或更多個金屬層及三或更多個障壁層。在此種實施例中，所述四或更多個金屬層及所述三或更多個障壁層是以與圖1A及圖1B所示者相同的交替圖案被交替堆疊。
參照圖2A及圖2B，其提供圖1A及圖1B所示半導體結構的各種實施例的俯視圖200A、俯視圖200B。俯視圖200A、俯視圖200B可例如是沿圖1A或圖1B中的線A-A’截取所得。如圖2A的俯視圖200A所說明，通氣開口106是圓形的，且通氣開口106的最小尺寸D是通氣開口106的直徑。此外，多層式密封膜102(以虛線示出)完全覆蓋通氣開口106。如圖2B的俯視圖200B所說明，通氣開口106是橫向伸長的，且通氣開口106的最小尺寸D正交於通氣開口106的長度L。此外，如同在圖2A中，多層式密封膜102(以虛線示出)完全覆蓋通氣開口106。
參照圖3，其提供圖1A及圖1B所示多層式密封膜102中的裂縫112的一些實施例的放大剖視圖300。如圖所說明，第一金屬層108a包含金屬晶粒302。為易於說明，僅將金屬晶粒302中的某些標示為302。此外，裂縫112沿金屬晶粒302的邊界延伸穿過第一金屬層108a。
參照圖4A，其提供包括一對多層式密封膜102的微機電系統封裝的一些實施例的剖視圖400A。如圖所說明，支撐結構402位於微機電系統基底404之下且結合至微機電系統基底404。在一些實施例中，支撐結構402在支撐結構402的頂表面與微機電系 統基底404的底表面之間的結合介面406處結合至微機電系統基底404。結合介面406可例如是平坦的。在一些實施例中，支撐結構402是塊狀半導體基底或積體電路(integrated circuit，IC)。
微機電系統基底404上覆於支撐結構402且包括微機電系統裝置408。微機電系統基底404可例如是或包含單晶矽、多晶矽、非晶矽、鋁銅、氧化物、氮化矽、壓電材料、某種其他材料、或上述各者的組合。在一些實施例中，微機電系統基底404是由單晶矽形成的塊狀基底。在其他實施例中，微機電系統基底404是或以其他方式包括壓電層，例如鈦酸鋯鉛(lead zirconate titanate，PZT)或氮化鋁(aluminum nitride，AlN)。微機電系統裝置408藉由微機電系統基底404與支撐結構402之間的腔410在支撐結構402之上間隔開，且可例如是壓力感測器。腔410是以參考壓力Pr被氣密性地密封且凹陷至支撐結構402中。參考壓力Pr可例如小於約0.01毫巴、0.1毫巴、1毫巴、10毫巴、100毫巴、250毫巴、或500毫巴，及/或可例如介於約0.001毫巴至10.000毫巴之間、約0.001毫巴至1.000毫巴之間、約0.01毫巴至1毫巴之間、或約1毫巴至10毫巴之間。
在操作中，微機電系統裝置408在腔410內和參考壓力Pr與微機電系統封裝的周圍壓力Pa之間的壓力差成比例地移動。此外，由於參考壓力Pr是固定的，因而微機電系統裝置408在腔410內與周圍壓力Pa成比例地移動。因此，可量測微機電系統裝置408的移動，以感測周圍壓力Pa。在一些實施例中，使用微機 電系統裝置408與相鄰於微機電系統裝置408的固定電極(圖中未示出)之間的電容性耦合來量測微機電系統裝置408的移動。在其中微機電系統基底404是壓電層或以其他方式包括壓電層的其他實施例中，使用壓電效應(Piezoelectric Effect)來量測微機電系統裝置408的移動。
微機電系統基底404更包括一對通氣開口106。各通氣開口106位於腔410的相對兩側上且自微機電系統基底404的上側404u穿過微機電系統基底404延伸至腔410。在一些實施例中，通氣開口106各自是如圖1A或圖1B中及/或圖2A或圖2B中所述。在一些實施例中，通氣開口106界定可使參考壓力Pr與周圍壓力Pa相等的僅有的路徑。
在一些實施例中，腔410包括一對通道410c。各通道410c位於腔410的相對兩側上且分別位於各通氣開口106之下。此外，在一些實施例中，各通道410c上覆於一對通道接墊412c。通道410c是腔410中具有比腔410的主體深度Db較小的通道深度Dc的區，且進一步具有比腔410的主體寬度較小的通道寬度。通道寬度及主體寬度延伸進出圖4A的剖視圖400A，由此使所述通道寬度及主體寬度在圖4A的剖視圖400A中是看不見的。然而，圖4B的俯視圖400B中說明通道寬度及主體寬度的實例。各通道接墊412c分別位於各通道410c之下，且可例如是鋁銅、銅、鋁、或某種其他金屬。
各多層式密封膜102位於微機電系統基底404之上，且 分別覆蓋各通氣開口106以密封通氣開口106及腔410。藉由密封通氣開口106及腔410，多層式密封膜102有利地防止周圍壓力Pa經由通氣開口106與參考壓力Pr相等。多層式密封膜102各自是如圖1A或圖1B中所述。此外，多層式密封膜102各自包括多個金屬層108及一或多個障壁層110。為易於說明，僅將金屬層108中的某些標示為108，且僅將障壁層110中的某些標示為110。
金屬層108及障壁層110被交替堆疊，此種交替堆疊的實例示出於圖1A及圖1B中。此外，金屬層108是晶粒尺寸較障壁層110的晶粒尺寸大的金屬，且障壁層110是晶粒尺寸較金屬層108的晶粒尺寸小的金屬或陶瓷。舉例而言，金屬層108可為鋁銅、銅、鋁、或某種其他金屬，且障壁層110可為氮化鈦、鈦鎢、氮化鎢、氮化鉭、或某種其他障壁材料。
在形成多層式密封膜102之後，在通氣開口106處可能會形成裂縫112。障壁層110有利地阻止或限制裂縫112完全延伸穿過多層式密封膜102。藉由對裂縫112進行阻止或限制，多層式密封膜102有利地防止或限制周圍壓力Pa經由通氣開口106與參考壓力Pr相等這種可能性的出現。因此，在微機電系統封裝的大量製造期間良率可為高的，且多層式密封膜102的可靠性可為高的。
參照圖4B，其提供圖4A所示微機電系統封裝的一些實施例的俯視圖400B。俯視圖400B可例如是沿圖4A中的線B-B’截取所得。如圖所說明，腔410的各通道410c位於腔410的相對 兩側上且具有比腔410的主體寬度Wb較小的通道寬度Wc。此外，在一些實施例中，通道410c位於腔410在寬度方向上的中心處。
參照圖4C，其提供圖4A所示微機電系統封裝的分解立體圖400C。圖4C是「分解圖」，在於微機電系統基底404與微機電系統基底404通常擱置於其上的支撐結構402分開。分解立體圖400C可例如是沿圖4B中的線C-C’截取所得。
儘管圖4A至圖4C說明根據圖1A所示實施例的多層式密封膜102，但應理解，在其他實施例中，多層式密封膜102可根據圖1B所示實施例而成。此外，多層式密封膜102在其他實施例中可具有更多或更少金屬層，及/或在其他實施例中可具有更多或更少障壁層。此外，儘管圖4A至圖4C說明具有兩個通氣開口、兩個通道接墊及兩個通道的微機電系統封裝，但應理解，在其他實施例中，微機電系統封裝可具有更多或更少通氣開口、更多或更少通道接墊及更多或更少通道。
參照圖5，其提供圖4A至圖4C所示微機電系統封裝的一些更詳細實施例的剖視圖500。如圖所說明，支撐結構402包括半導體基底502、多個半導體裝置504、及內連結構506。為易於說明，僅將半導體裝置504中的某些標示為504。半導體裝置504位於半導體基底502之上、凹陷至半導體基底502的頂部中。半導體裝置504可例如是絕緣閘極場效電晶體(insulated-gate field-effect transistor，IGFET)、互補金屬氧化物半導體(CMOS)裝置或某種其他類型的半導體裝置。半導體基底502可例如是由 單晶矽形成的塊狀基底、或者是某種其他類型的半導體基底。
內連結構506覆蓋半導體裝置504及半導體基底502，且將各半導體裝置504彼此電性耦合及/或電性耦合至微機電系統裝置408。內連結構506包括內連介電層508、以及導線510、通孔512、及通道接墊412c。為易於說明，僅將導線510中的某些標示為510，且僅將通孔512中的某些標示為512。內連介電層508可例如是二氧化矽、氮化矽、低介電常數(low κ)電介質、某種其他電介質、或上述各者的組合。本文中所使用的低介電常數電介質是介電常數κ小於約3.9、3.0、2.0或1.0的電介質。
導線510、通孔512及通道接墊412c被堆疊於內連介電層508中，且在半導體裝置504與微機電系統裝置408之間界定導電路徑。在一些實施例中，導線510與通孔512交疊堆疊，及/或通道接墊412c位於內連結構506的頂部處。在一些實施例中，通孔512中的某些或全部分別自導線510中的一者垂直延伸至導線510中的另一者、通道接墊412c中的一者、或半導體裝置504中的一者。在一些實施例中，導線510中的某些或全部分別自通孔512中的一者橫向延伸至通孔512中的另一者。導線510、通孔512及通道接墊412c為導電的，且可例如是鋁銅、銅、鋁、鎢、某種其他導電材料、或上述各者的組合。
微機電系統基底404位於內連結構506之上且在結合介面406處結合至內連結構506。在一些實施例中，結合介面406位於微機電系統基底404與內連介電層508之間。微機電系統基 底404包括微機電系統裝置408。微機電系統裝置408藉由腔410在內連結構506之上間隔開且藉由內連結構506電性耦合至半導體裝置504。應注意，半導體裝置504與微機電系統裝置408之間的電性路徑未被完全示出。腔410被氣密性地密封，且在一些實施例中凹陷至內連介電層508中。此外，微機電系統基底404在腔410的相對兩側上包括分別被多層式密封膜102覆蓋的通氣開口106。
在通氣開口106處沿多層式密封膜102的金屬層108的晶粒邊界可能會形成裂縫112。障壁層110有利地阻止或限制裂縫112完全延伸穿過多層式密封膜102。藉由對裂縫112進行阻止或限制，多層式密封膜102有利地防止或限制腔410中的壓力經由通氣開口106與微機電系統封裝的周圍壓力均壓這種可能性的出現。因此，在微機電系統封裝的大量製造期間良率可為高的(例如，大於99%)，且多層式密封膜102的可靠性可為高的。此外，多層式密封膜102可具有小的厚度，藉此降低材料成本。
參照圖6A，其提供圖5所示微機電系統封裝的一些更詳細實施例的剖視圖600A。如圖所說明，支撐結構402包括半導體基底502、所述多個半導體裝置504、及內連結構506。為易於說明，僅將半導體裝置504中的某些標示為504。半導體裝置504凹陷至半導體基底502的頂部中，且內連結構506覆蓋半導體裝置504及半導體基底502。
內連結構506包括第一內連介電層508a及第二內連介電 層508b、以及所述導線510、所述通孔512、及多個接墊412。為易於說明，僅將導線510中的某些標示為510，僅將通孔512中的某些標示為512，且僅將接墊412中的某些標示為412。第二內連介電層508b覆蓋第一內連介電層508a。此外，第一內連介電層508a及第二內連介電層508b可例如是二氧化矽、氮化矽、低介電常數電介質、某種其他電介質、或上述各者的組合。
導線510、通孔512及接墊412堆疊於第一內連介電層508a及第二內連介電層508b中。在一些實施例中，導線510與通孔512及/或位於內連結構506的頂部處的接墊412交替堆疊。此外，在一些實施例中，接墊412中的一或多者由第二內連介電層508b中的一或多個相應的接墊開口602暴露出。導線510、通孔512及接墊412是導電的，且可例如是鋁銅、銅、鋁、鎢、某種其他導電材料、或上述各者的組合。
在一些實施例中，內連結構506更包括位於第一內連介電層508a與第二內連介電層508b之間的防脫氣層(outgassing prevention layer)604。防脫氣層604可例如防止氣體自防脫氣層604下方脫氣至上覆於防脫氣層604的腔410。防脫氣層604可例如具有較第一內連介電層508a的氣體滲透性低的氣體滲透性。此外，防脫氣層604可在腔410的形成期間例如用作蝕刻停止層。在一些實施例中，防脫氣層604是氮化矽、氮氧化矽、碳化矽、碳氧化矽、氮化矽碳、或上述各者的組合。
微機電系統基底404位於內連結構506之上且在結合介 面406處結合至內連結構506。微機電系統基底404包括微機電系統裝置408及通氣開口106。微機電系統裝置408藉由腔410在內連結構506之上間隔開且藉由內連結構506電性耦合至半導體裝置504。通氣開口106自微機電系統基底404的上側404u穿過微機電系統基底404延伸至腔410。在一些實施例中，各通氣開口106上覆於腔410中接墊412中的相應者。
多層式密封膜102覆蓋通氣開口106，且密封通氣開口106及腔410，因此腔410中的壓力不會經由通氣開口106與微機電系統封裝的周圍壓力均壓。多層式密封膜102分別如圖1A或圖1B所示而配置且分別包括多個金屬層(圖中未示出)及與所述金屬層交替堆疊的一或多個障壁層(圖中未示出)。如以上所論述，所述障壁層有利地阻止可能在通氣開口106處形成的裂縫延伸穿過多層式密封膜102並破壞對通氣開口106及腔410的密封。
在一些實施例中，一或多個吸氣結構(gas getter structure)606位於腔410中。吸氣結構606被配置成吸收腔410內的氣體。吸氣結構606例如是或包含鋇、鋁、鎂、鈣、鈉、鍶、銫、磷、鉑、鈦、某種其他吸氣材料、或上述各者的組合。
在一些實施例中，溝渠608及/或通孔開口610垂直延伸至微機電系統基底404及第二內連介電層508b中。在一些實施例中，溝渠608及/或通孔開口610各自具有在微機電系統基底404與第二內連介電層508b之間的結合介面406處分別地逐漸減小的寬度W。此外，在一些實施例中，溝渠608及/或通孔開口610各 自延伸至接墊412中的相應一者並停止於所述相應一者上。溝渠608包括分別位於腔410的相對兩側上的一對分段(圖中未標示)，且在一些實施例中，各通孔開口610在所述分段之間間隔開。
在一些實施例中，多個基底穿孔(through substrate vias，TSV)612分別位於各通孔開口610中。在一些實施例中，基底穿孔612保形地襯覆通孔開口610，以僅局部地填充通孔開口610。此外，在一些實施例中，基底穿孔612將微機電系統裝置408電性耦合至內連結構506。基底穿孔612可例如具有與多層式密封膜102相同的結構。亦即，基底穿孔612可例如包括多個金屬層及與所述金屬層交替堆疊的一或多個障壁層。在關於多層式密封膜102的圖1A及圖1B中示出了此種交替堆疊的實例。此外，基底穿孔612可例如包含銅、鋁、鋁銅、氮化鈦、氮化鉭、某種其他導電材料、或上述各者的組合。
在一些實施例中，鈍化層614覆蓋並保形地襯覆溝渠608及/或基底穿孔612。鈍化層614防止氣體及/或水分自微機電系統封裝的周圍環境擴散至腔410且防止氣體及/或水分自腔410擴散至微機電系統封裝的周圍環境。在一些實施例中，鈍化層614是氮化矽、二氧化矽、氮氧化矽、或某種其他介電層。
參照圖6B，其提供圖6A所示微機電系統封裝的一些實施例的俯視圖600B。俯視圖600B可例如是沿圖6A中的線D-D’截取所得。如圖所說明，溝渠608橫向延伸以完全封圍(enclose)腔410且在一些實施例中完全封圍基底穿孔612。此外，在一些實 施例中，溝渠608在保持與腔410間隔開的同時適形於腔410。另外，在一些實施例中，通孔開口610例如具有正方形佈局、矩形佈局、三角形佈局、圓形佈局、或某種其他佈局。
參照圖6C，其提供圖6A所示微機電系統封裝的放大局部剖視圖600C。放大局部剖視圖600C可例如對應於圖6A中的圓圈E或圖6A中的圓圈E’。如圖所說明，多層式密封膜102各自包括多個金屬層108及一或多個障壁層110。金屬層108及障壁層110交替堆疊，此種交替堆疊的實例示出於圖1A及圖1B中。此外，金屬層108是晶粒尺寸較障壁層110的晶粒尺寸大的金屬，且障壁層110是晶粒尺寸較金屬層108的晶粒尺寸小的金屬或陶瓷。
參照圖7至圖11、圖12A、圖12B、圖13A、及圖13B，其提供用於製造具有多層式密封膜的微機電系統封裝的方法的一些實施例的一系列剖視圖700至剖視圖1100、剖視圖1200A、剖視圖1200B、剖視圖1300A、剖視圖1300B。此種實施例可例如用於製造圖5所示微機電系統封裝。
如圖7的剖視圖700所示，提供或形成支撐結構402。支撐結構402是積體電路，且包括半導體基底502、多個半導體裝置504、及內連結構506。為易於說明，僅將半導體裝置504中的某些標示為504。半導體裝置504凹陷至半導體基底502的頂部中，且內連結構506覆蓋半導體基底502及半導體裝置504。半導體裝置504可例如是或包括互補金屬氧化物半導體裝置或其他類型的 半導體裝置。內連結構506包括內連介電層508，且更包括堆疊於內連介電層508中的導線510、通孔512及一對通道接墊412c。為易於說明，僅將導線510中的某些標示為510，且僅將通孔512中的某些標示為512。在一些實施例中，通道接墊412c位於內連介電層508的頂部處。
如圖8的剖視圖800所說明，向內連介電層508進行第一次蝕刻，以在內連介電層508中形成腔410。圖4B中說明腔410的實例性佈局。腔410形成有位於腔410的相對兩側上的一對通道410c。通道410c是橫向伸長的，且具有比腔410的主體深度Db較小的通道深度Dc。各通道410c進一步分別上覆於通道接墊412c。
在一些實施例中，用於進行第一次蝕刻的製程包括在內連介電層508上形成經圖案化光阻層802。經圖案化光阻層802形成有與腔410對應的開口，且可例如是利用微影被圖案化。此外，在一些實施例中，所述製程包括在經圖案化光阻層802就位的條件下對內連介電層508施加蝕刻劑804，且隨後自內連介電層508剝除經圖案化光阻層802。在一些實施例中，通道接墊412c在第一次蝕刻期間充當蝕刻停止層。
如圖9的剖視圖900所說明，將微機電系統基底404配置於支撐結構402之上並在結合介面406處結合至支撐結構402。在一些實施例中，結合介面406是藉由熔融結合而形成，及/或結合介面406是微機電系統基底404的底表面與內連介電層508的 頂表面介接的位置。此外，在一些實施例中，所述結合會氣密性地密封腔410。腔410可例如是以高參考壓力被氣密性地密封。所述高參考壓力可例如是大於約500毫巴、750毫巴或1100毫巴的壓力，及/或可例如介於約500毫巴至1100毫巴之間、500毫巴至750毫巴之間、750毫巴至100毫巴之間、或250毫巴至750毫巴之間。此外，在所述結合之後，所述高參考壓力可例如不同於微機電系統封裝的在微機電系統基底404的上側404u處的周圍壓力。微機電系統基底404可例如是或包含單晶矽、多晶矽、非晶矽、鋁銅、氧化物、氮化矽、或上述各者的組合。
如圖10的剖視圖1000所說明，在一些實施例中，將微機電系統基底404薄化至厚度Ts。厚度Ts可例如介於約0.1微米至40.0微米之間、約0.1微米至10微米之間、約10微米至30微米之間、約15微米至25微米之間、約5微米至15微米之間、或約25微米至35微米之間。所述薄化可例如藉由化學機械研磨(chemical mechanical polishing，CMP)來進行。
圖10的剖視圖1000亦說明，微機電系統基底404包括上覆於腔410的微機電系統裝置408。微機電系統裝置408可例如是壓力感測器，及/或可例如在腔410內基於腔410與微機電系統基底404的上側404u之間的壓力差而移動。在一些實施例中，微機電系統裝置408是在圖9處將微機電系統基底404結合至支撐結構402之前形成於微機電系統基底404中。在其他實施例中，微機電系統裝置408是在圖10處將微機電系統基底404薄化至厚 度Ts之後形成於微機電系統基底404中。在又一些實施例中，微機電系統裝置408是在結合與薄化之間形成於微機電系統基底404中。
如圖11的剖視圖1100所說明，向微機電系統基底404進行第二次蝕刻，以形成自微機電系統基底404的上側404u穿過微機電系統基底404延伸至腔410的一對通氣開口106。在一些實施例中，第二次蝕刻破壞對腔410的氣密性密封，以使腔410中的壓力與微機電系統基底404的上側404u上的壓力均壓。通氣開口106可例如位於腔410的相對兩側上，及/或可例如分別上覆於腔410的各通道410c。此外，通氣開口106可例如具有矩形佈局、三角形佈局、圓形佈局、橢圓形佈局、六邊形佈局、正方形佈局、或某種其他佈局。在一些實施例中，通氣開口106分別具有如圖2A或圖2B中所示的佈局。
通氣開口106各自的最小尺寸D可例如分別介於0.1微米至2.0微米之間、約0.05微米至5.0微米之間、約0.5微米至1.5微米之間、約1.0微米至1.5微米之間、或約0.1微米至1.0微米之間。另外，通氣開口106的最小尺寸D可例如大於或等於微機電系統基底404的厚度Ts的約1/20或微機電系統基底404的厚度Ts的約1/30，及/或可例如介於微機電系統基底404的厚度Ts的約1/15至1/25之間、微機電系統基底404的厚度Ts的約1/18至1/22之間、或微機電系統基底404的厚度Ts的約1/10至1/30之間。
在一些實施例中，用於進行第二次蝕刻的製程包括在微機電系統基底404上形成經圖案化光阻層1102。經圖案化光阻層1102形成有與通氣開口106對應的開口的圖案，且可例如是利用微影被圖案化。此外，在一些實施例中，所述製程包括在經圖案化光阻層1102就位的條件下對微機電系統基底404施加蝕刻劑1104，以將開口的圖案轉移至微機電系統基底404。另外，在一些實施例中，所述製程包括在第二次蝕刻之後自微機電系統基底404剝除經圖案化光阻層1102。
如圖12A的剖視圖1200A所說明，形成多層式密封膜102’，多層式密封膜102’覆蓋微機電系統基底404及通氣開口106且進一步密封通氣開口106及腔410。在一些實施例中，通氣開口106及腔410是以低壓力被密封。所述低壓力可例如小於約10毫巴、100毫巴、250毫巴、或500毫巴，及/或小於在圖7處進行結合時的壓力。此外，所述低壓力可例如介於約0.001毫巴至10.000毫巴之間、約10毫巴至500毫巴之間、約0.001毫巴至1.000毫巴之間、或約10毫巴至100毫巴之間。多層式密封膜102’包括第一金屬層108a’、第一障壁層110a’、第二金屬層108b’、第二障壁層110b’、及第三金屬層108c’。
第一金屬層108a’位於微機電系統基底404之上。第一障壁層110a’位於第一金屬層108a’之上。第二金屬層108b’位於第一障壁層110a’之上。第二障壁層110b’位於第二金屬層108b’之上。第三金屬層108c’位於第二障壁層110b’之上。第一金屬層108a’、 第二金屬層108b’及第三金屬層108c’是晶粒尺寸較第一障壁層110a’及第二障壁層110b’的晶粒尺寸大的金屬，且第一障壁層110a’及第二障壁層110b’是晶粒尺寸較第一金屬層108a’、第二金屬層108b’及第三金屬層108c’的晶粒尺寸小的金屬或陶瓷。舉例而言，第一金屬層108a’、第二金屬層108b’及第三金屬層108c’可為鋁銅、銅、或某種其他金屬，且第一障壁層110a’及第二障壁層110b’可為氮化鈦、鈦鎢、氮化鎢、氮化鉭、或某種其他障壁層。
在一些實施例中，第一金屬層108a’、第二金屬層108b’及第三金屬層108c’各自具有介於約0.5微米至1.5微米之間、約0.8微米至1.2微米之間或約0.1微米至5微米之間的厚度Tm，及/或第一障壁層110a’及第二障壁層110b’各自具有介於約1100埃至2000埃之間、約1250埃至1750埃之間或約500埃至5000埃之間的厚度Tb。舉例而言，第一金屬層108a’、第二金屬層108b’及第三金屬層108c’的厚度Tm可為約1.0微米，且第一障壁層110a’及第二障壁層110b’的厚度Tb可為約1500埃。在一些實施例中，第一金屬層108a’、第二金屬層108b’及第三金屬層108c’以及第一障壁層110a’及第二障壁層110b’具有較通氣開口106的最小尺寸D的約一半大及/或介於約2.5微米至3.0微米之間、約2.7微米至3.3微米之間或約1.0微米至5.0微米之間的組合厚度Tf。
在一些實施例中，用於形成多層式密封膜102’的製程包括進行一系列生長製程及/或沈積製程，以依序形成多層式密封膜102’的各層。所述生長製程或沈積製程可例如包括化學氣相沈積 (chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition，PVD)、電子束物理氣相沈積(electron beam PVD)、電鍍、無電鍍覆、某種其他生長製程或沈積製程、或上述各者的組合。此外，所述生長製程及/或沈積製程可例如在將用以密封腔410的低壓力下進行。
有利地，利用多層式密封膜102重新密封通氣開口106及腔410可使通氣開口106及腔410能夠具有低壓力。亦即，在圖9處的結合是藉由熔融結合來進行時，腔410可限於高的初始壓力，乃因熔融結合是在高壓力下進行。此種高壓力可例如大於約500毫巴、600毫巴、750毫巴、或1100毫巴。此外，由於多層式密封膜102’可在低壓力下形成，因而重新密封會使得通氣開口106及腔410能夠具有低壓力。
如圖12B的剖視圖1200B所說明，在一些實施例中，向多層式密封膜102’(參見圖12A)中進行第三次蝕刻，以形成一對單獨多層式密封膜102，所述一對單獨多層式密封膜102分別覆蓋各通氣開口106且進一步密封通氣開口106及腔410。單獨多層式密封膜102各自包括多個單獨金屬層108及與各單獨金屬層108交替堆疊的多個單獨障壁層110。為易於說明，僅將各單獨金屬層108中的某些標示為108，且僅將各單獨障壁層110中的某些標示為110。
在一些實施例中，用於進行第三次蝕刻的製程包括在多層式密封膜102上形成經圖案化光阻層1202。經圖案化光阻層 1202形成有與各單獨多層式密封膜102之間的間隙對應的開口的圖案，且可例如是利用微影被圖案化。此外，在一些實施例中，所述製程包括在經圖案化光阻層1202就位的條件下對多層式密封膜102’施加蝕刻劑1204，以將開口的圖案轉移至多層式密封膜102’。另外，在一些實施例中，所述製程包括在第三次蝕刻之後剝除經圖案化光阻層1202。
如以上所論述，在形成各單獨多層式密封膜102之後，在通氣開口106處可能會形成裂縫。單獨障壁層110有利地阻止或限制所述裂縫完全延伸穿過所述單獨多層式密封膜102並破壞密封。因此，在微機電系統封裝的大量製造期間良率可為高的，且單獨多層式密封膜102的可靠性可為高的。此外，由於各單獨多層式密封膜102可具有小的厚度、同時仍達成高良率，因而材料成本可為低的。
儘管圖12A及圖12B說明形成具有三個金屬層及兩個障壁層的單獨多層式密封膜102，但在其他實施例中，所述單獨多層式密封膜102可形成有更多或更少的金屬層及障壁層。舉例而言，圖13A及圖13B說明形成具有兩個金屬層及一個障壁層的單獨多層式密封膜102。
如圖13A的剖視圖1300A所說明，多層式密封膜102’形成有第一金屬層108a’、第一障壁層110a’及第二金屬層108b’，但未形成有第二障壁層110b’(參見圖12A)及第三金屬層108c’(參見圖12A)。此外，第一金屬層108a’及第二金屬層108b’的厚度 Tm可例如為1.25微米至1.75微米(例如1.5微米)，且第一障壁層110a’的厚度Tb可為約1500埃。
如圖13B的剖視圖1300B所說明，在一些實施例中，形成單獨多層式密封膜102，所述單獨多層式密封膜102分別覆蓋各通氣開口106且進一步密封通氣開口106及腔410。此外，單獨多層式密封膜102各自包括多個單獨金屬層108及與各單獨金屬層108交替堆疊的單一單獨障壁層110。為易於說明，僅將單獨金屬層108中的某些標示為108。
參照圖14，其提供圖7至圖11、圖12A、圖12B、圖13A、及圖13B所示方法的一些實施例的流程圖1400。
在1402處，提供支撐結構。例如，參見圖7。
在1404處，向支撐結構的頂部中進行第一次蝕刻，以在支撐結構中形成腔。例如，參見圖8。
在1406處，將微機電系統基底結合至支撐結構的頂部，以氣密性地密封支撐結構與微機電系統基底之間的腔。例如，參見圖9。
在1408處，將微機電系統基底薄化至目標厚度。例如，參見圖10。
在1410處，向微機電系統基底的頂部中進行第二次蝕刻，以形成穿過微機電系統基底延伸至腔的通氣開口。例如，參見圖11。
在1412處，形成多層式密封膜，所述多層式密封膜覆蓋 微機電系統基底及通氣開口且進一步氣密性地密封通氣開口及腔。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。例如，參見圖12A或圖13A。所述障壁層有利地阻止或限制裂縫自通氣開口延伸穿過多層式密封膜並破壞多層式密封膜的密封。
在1414處，向多層式密封膜中進行第三次蝕刻，以將多層式密封膜圖案化。例如，參見圖12B或圖13B。
儘管圖14的流程圖1400在本文中被說明及闡述為一系列動作或事件，但應瞭解，此種動作或事件的所說明次序不應以限制性意義來進行解釋。舉例而言，某些動作可以不同次序發生，及/或可與除本文中所說明及/或所闡述的動作或事件以外的其他動作或事件同時發生。此外，在實作本文說明的一或多個態樣或實施例時可能並不需要進行所有所說明的動作，且可在一或多個單獨的動作及/或階段中實施本文所示動作中的一或多者。
鑒於以上內容，本申請案的一些實施例提供一種微機電系統封裝，包括支撐結構、微機電系統基底及多層式密封膜。所述微機電系統基底位於所述支撐結構之上並結合至所述支撐結構。所述支撐結構及所述微機電系統基底界定出在所述支撐結構與所述微機電系統基底之間的腔。所述微機電系統基底包括通氣開口，所述通氣開口自所述微機電系統基底的上側穿過所述微機電系統基底延伸至所述腔。所述多層式密封膜覆蓋並密封所述通氣開口，以防止所述微機電系統基底的所述上側上的第一壓力經 由所述通氣開口與所述腔中的第二壓力均壓。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。在實施例中，所述障壁層是導電的且包含金屬或陶瓷，並且所述金屬或所述陶瓷具有較所述金屬層的晶粒尺寸小的晶粒尺寸。在實施例中，所述金屬層包含鋁或銅，且所述障壁層包含鈦或鉭。在實施例中，所述一對金屬層包括第一金屬層及第二金屬層；所述障壁層上覆並接觸所述第一金屬層；且所述第二金屬層上覆並接觸所述障壁層。在實施例中，所述微機電系統封裝更包括：第二障壁層，上覆並接觸所述第二金屬層；以及第三金屬層，上覆並接觸所述第二障壁層。在實施例中，所述第一金屬層包括自所述通氣開口沿所述第一金屬層的晶粒邊界延伸至所述障壁層的裂縫，且所述裂縫在所述障壁層處終止。在實施例中，所述腔包括通道；所述通道在第一方向上並沿所述通道的長度遠離所述腔的主體而橫向延伸；所述通道具有比所述腔的所述主體較小的寬度及較小的深度；所述通氣開口上覆所述通道，且所述通氣開口及所述腔的所述主體位於所述通道的相對兩側上。在實施例中，所述腔包括第二通道；所述第二通道在第二方向上並沿所述第二通道的長度遠離所述腔的所述主體而橫向延伸；所述第二方向與所述第一方向相反；所述第二通道具有比所述腔的所述主體較小的寬度及較小的深度；所述微機電系統基底包括上覆所述第二通道的第二通氣開口；且所述第二通氣開口及所述腔的所述主體位於所述第二通道的相對兩側上。在實施例中，所述微機電系統封裝更包括 導電接墊，所述導電接墊位於所述通道之下並界定所述通道的底表面。在實施例中，所述支撐結構包括：半導體基底；以及內連結構，覆蓋所述半導體基底；所述內連結構包括內連介電層、通孔及導線；且所述通孔及所述導線交替堆疊於所述內連介電層中。
本申請案的一些實施例提供一種用於製造微機電系統(MEMS)封裝的方法。向支撐結構進行第一次蝕刻，以在所述支撐結構中形成腔。將微機電系統基底結合至所述支撐結構，以密封所述腔。向所述微機電系統基底進行第二次蝕刻，以形成將所述腔解除密封的通氣開口。形成多層式密封膜，所述多層式密封膜覆蓋所述通氣開口並進一步密封所述通氣開口及所述腔。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。在實施例中，所述障壁層是由晶粒較所述金屬層的晶粒小的金屬或陶瓷形成。在實施例中，所述結合以第一壓力氣密性地密封所述腔；且所述形成所述多層式密封膜以不同於所述第一壓力的第二壓力密封所述腔。在實施例中，所述第二壓力較所述第一壓力低。在實施例中，所述結合是藉由將所述微機電系統基底的底表面熔融結合至所述支撐結構的頂表面來進行。在實施例中，所述支撐結構包括半導體基底及內連結構；所述內連結構覆蓋所述半導體基底；所述內連結構包括內連介電層、導線、通孔及多個接墊；所述導線、所述通孔及所述接墊堆疊於所述內連介電層中；且所述第一次蝕刻是直接針對所述內連介電層進行。在實施例中，所述接墊位於所述內連結構的頂部處且包括一對通道接 墊；所述通道接墊橫向間隔開；所述第一次蝕刻是向所述內連介電層中進行以在所述通道接墊之間形成與所述通道接墊交疊的所述腔；且所述通道接墊作為所述第一次蝕刻的蝕刻停止層。在實施例中，所述一對金屬層包括第一金屬層及第二金屬層；且所述形成所述多層式密封膜包括：形成覆蓋所述通氣開口及所述微機電系統基底的所述第一金屬層；形成上覆並覆蓋所述第一金屬層的所述障壁層；以及形成上覆並覆蓋所述障壁層的所述第二金屬層。在實施例中，所述形成所述多層式密封膜包括：形成上覆並覆蓋所述第二金屬層的第二障壁層；以及形成上覆並覆蓋所述第二障壁層的第三金屬層。
本申請案的一些實施例提供另一種微機電系統(MEMS)封裝，包括支撐結構、微機電系統基底及一對多層式密封膜。所述支撐結構包括半導體基底及內連結構。所述內連結構覆蓋所述半導體基底。所述內連結構包括介電層、通孔、導線及一對通道接墊。所述通孔、所述導線及所述通道接墊堆疊於所述介電層中。所述微機電系統基底位於所述內連結構之上並結合至所述內連結構。所述內連結構及所述微機電系統基底界定出橫向地在所述通道接墊之間且垂直地在所述內連結構與所述微機電系統基底之間的腔。所述微機電系統基底包括微機電系統裝置及一對通氣開口。所述通氣開口自所述微機電系統基底的頂部穿過所述微機電系統基底延伸至所述腔，並分別上覆所述通道接墊。所述通道接墊位於所述腔中。所述多層式密封膜分別覆蓋並密封所述通氣開 口，以防止所述微機電系統基底的所述頂部處的第一壓力經由所述通氣開口與所述腔中的第二壓力均壓。所述多層式密封膜各自包括一對金屬層及夾置於所述金屬層之間的障壁層。所述金屬層具有較所述障壁層大的金屬晶粒。
本申請案的一些實施例提供一種半導體結構，包括基底及多層式密封膜。所述基底包括通氣開口，所述通氣開口自所述基底的上側穿過所述基底延伸至所述基底的下側。所述基底的所述上側具有第一壓力，且所述基底的所述下側具有不同於所述第一壓力的第二壓力。所述多層式密封膜覆蓋並密封所述通氣開口，以防止所述第一壓力經由所述通氣開口與所述第二壓力均壓。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。在實施例中，所述多層式密封膜更包括附加障壁層及附加金屬層；所述附加障壁層上覆所述金屬層及所述障壁層；且所述附加金屬層上覆所述附加障壁層。在實施例中，所述障壁層是金屬或陶瓷，且具有較所述金屬層的晶粒尺寸小的晶粒尺寸。
本申請案的一些實施例提供一種用於製造半導體結構的方法。提供基底。所述基底在所述基底的下側上具有第一壓力且在所述基底的上側上具有第二壓力。所述基底的所述下側與所述上側是相對的，且所述第一壓力與所述第二壓力是不同的。向所述基底進行蝕刻以形成通氣開口且進一步使所述第一壓力與所述第二壓力經由所述通氣開口相等，所述通氣開口自所述基底的所述上側穿過所述基底延伸至所述基底的所述下側。形成多層式密 封膜，所述多層式密封膜覆蓋並密封所述通氣開口。所述多層式密封膜是在不同於所述第一壓力的第三壓力下形成。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。在實施例中，所述障壁層是由晶粒較所述金屬層的晶粒小的金屬或陶瓷形成。在實施例中，所述金屬層由鋁或銅形成；且所述障壁層由鈦或鉭形成。在實施例中，所述形成所述多層式密封膜更包括：形成上覆並覆蓋所述金屬層的附加障壁層；以及形成上覆並覆蓋所述附加障壁層的附加金屬層。
本申請案的一些實施例提供另一種用於製造微機電系統封裝的方法。提供支撐結構。所述支撐結構包括：半導體基底；半導體裝置，凹陷至所述半導體基底的頂部中；以及內連結構，覆蓋所述半導體基底及所述半導體裝置。所述內連結構包括介電層以及堆疊於所述介電層中的導電特徵。向所述介電層的頂部進行第一次蝕刻，以在所述介電層中形成腔。所述腔具有T形輪廓。將微機電系統基底熔融結合至所述介電層的所述頂部，以氣密性地密封所述腔。所述腔是以第一壓力被氣密性地密封。向所述微機電系統基底的頂部進行第二次蝕刻，以形成將所述腔解除密封的一對通氣開口。所述通氣開口位於所述腔的相對兩側上。形成多層式密封膜，所述多層式密封膜覆蓋並密封所述通氣開口及所述腔。所述多層式密封膜以不同於所述第一壓力的第二壓力密封所述通氣開口及所述腔。所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層。在實施例中，所述導電特徵包括 位於所述內連結構的頂部處的一對通道接墊；所述第一次蝕刻是向所述介電層進行以在所述通道接墊之間形成與所述通道接墊交疊的所述腔；且所述通道接墊作為所述第一次蝕刻的蝕刻停止層。在實施例中，所述多層式密封膜是在所述第二壓力下形成。
以上內容概述了若干實施例的特徵以使熟習此項技術者可更好地理解本發明的各態樣。熟習此項技術者應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以實施本文所介紹實施例的相同目的及/或達成本文所介紹實施例的相同優點。熟習此項技術者亦應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代、及變更。
100A‧‧‧剖視圖
102‧‧‧多層式密封膜
104‧‧‧基底
1041‧‧‧下側
104u‧‧‧上側
106‧‧‧通氣開口
108a‧‧‧第一金屬層
108b‧‧‧第二金屬層
108c‧‧‧第三金屬層
110a‧‧‧第一障壁層
110b‧‧‧第二障壁層
112‧‧‧裂縫
A-A’‧‧‧線
D‧‧‧最小尺寸
P1‧‧‧第一壓力
P2‧‧‧第二壓力
T、Tb、Tm‧‧‧厚度

Claims (19)

  1. 一種微機電系統封裝，包括：支撐結構；微機電系統基底，位於所述支撐結構之上並結合至所述支撐結構，其中所述支撐結構及所述微機電系統基底界定出在所述支撐結構與所述微機電系統基底之間的腔，且其中所述微機電系統基底包括通氣開口，所述通氣開口自所述微機電系統基底的最頂面穿過所述微機電系統基底延伸至所述腔；以及多層式密封膜，覆蓋並密封所述通氣開口，以防止所述微機電系統基底的所述最頂面上的第一壓力經由所述通氣開口與所述腔中的第二壓力均壓，其中所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層，且其中所述障壁層的交疊於所述通氣開口的部分的最底面位於所述微機電系統基底的所述最頂面上方。
  2. 如申請專利範圍第1項所述的微機電系統封裝，其中所述障壁層是導電的且包含金屬或陶瓷，並且其中所述金屬或所述陶瓷具有較所述金屬層的晶粒尺寸小的晶粒尺寸。
  3. 如申請專利範圍第1項所述的微機電系統封裝，其中所述金屬層包含鋁或銅，且其中所述障壁層包含鈦或鉭。
  4. 如申請專利範圍第1項所述的微機電系統封裝，其中所述一對金屬層包括第一金屬層及第二金屬層，其中所述障壁層上覆並接觸所述第一金屬層，且其中所述第二金屬層上覆並接觸所 述障壁層。
  5. 如申請專利範圍第4項所述的微機電系統封裝，更包括：第二障壁層，上覆並接觸所述第二金屬層；以及第三金屬層，上覆並接觸所述第二障壁層。
  6. 如申請專利範圍第4項所述的微機電系統封裝，其中所述第一金屬層包括自所述通氣開口沿所述第一金屬層的晶粒邊界延伸至所述障壁層的裂縫，且其中所述裂縫在所述障壁層處終止。
  7. 如申請專利範圍第1項所述的微機電系統封裝，其中所述腔包括通道，其中所述通道在第一方向上並沿所述通道的長度遠離所述腔的主體而橫向延伸，其中所述通道具有比所述腔的所述主體較小的寬度及較小的深度，其中所述通氣開口上覆所述通道，且其中所述通氣開口及所述腔的所述主體位於所述通道的相對兩側上。
  8. 如申請專利範圍第7項所述的微機電系統封裝，其中所述腔包括第二通道，其中所述第二通道在第二方向上並沿所述第二通道的長度遠離所述腔的所述主體而橫向延伸，其中所述第二方向與所述第一方向相反，其中所述第二通道具有比所述腔的所述主體較小的寬度及較小的深度，其中所述微機電系統基底包括上覆所述第二通道的第二通氣開口，且其中所述第二通氣開口及所述腔的所述主體位於所述第二通道的相對兩側上。
  9. 如申請專利範圍第7項所述的微機電系統封裝，更包括導電接墊，所述導電接墊位於所述通道之下並界定所述通道的底 表面。
  10. 如申請專利範圍第1項所述的微機電系統封裝，其中所述支撐結構包括：半導體基底；以及內連結構，覆蓋所述半導體基底，其中所述內連結構包括內連介電層、通孔及導線，且其中所述通孔及所述導線交替堆疊於所述內連介電層中。
  11. 一種微機電系統封裝的製造方法，所述方法包括：向支撐結構進行第一次蝕刻，以在所述支撐結構中形成腔；將微機電系統基底結合至所述支撐結構，以密封所述腔；向所述微機電系統基底進行第二次蝕刻，以形成將所述腔解除密封的通氣開口，其中所述通氣開口自所述微機電系統基底的最頂面穿過所述微機電系統基底延伸至所述腔；以及形成多層式密封膜，所述多層式密封膜覆蓋所述通氣開口並進一步密封所述通氣開口及所述腔，其中所述多層式密封膜包括一對金屬層及夾置於所述金屬層之間的障壁層，且其中所述障壁層的交疊於所述通氣開口的部分的最底面位於所述微機電系統基底的所述最頂面上方。
  12. 如申請專利範圍第11項所述的微機電系統封裝的製造方法，其中所述障壁層是由晶粒較所述金屬層的晶粒小的金屬或陶瓷形成；或 其中所述結合是藉由將所述微機電系統基底的底表面熔融結合至所述支撐結構的頂表面來進行。
  13. 如申請專利範圍第11項所述的微機電系統封裝的製造方法，其中所述結合以第一壓力氣密性地密封所述腔，且其中所述形成所述多層式密封膜以不同於所述第一壓力的第二壓力密封所述腔。
  14. 如申請專利範圍第13項所述的微機電系統封裝的製造方法，其中所述第二壓力較所述第一壓力低。
  15. 如申請專利範圍第11項所述的微機電系統封裝的製造方法，其中所述支撐結構包括半導體基底及內連結構，其中所述內連結構覆蓋所述半導體基底，其中所述內連結構包括內連介電層、導線、通孔及接墊，其中所述導線、所述通孔及所述接墊堆疊於所述內連介電層中，且其中所述第一次蝕刻是直接針對所述內連介電層進行。
  16. 如申請專利範圍第15項所述的微機電系統封裝的製造方法，其中所述接墊位於所述內連結構的頂部處且包括一對通道接墊，其中所述通道接墊橫向間隔開，其中所述第一次蝕刻是針對所述內連介電層進行以在所述通道接墊之間形成與所述通道接墊交疊的所述腔，且其中所述通道接墊作為所述第一次蝕刻的蝕刻停止層。
  17. 如申請專利範圍第11項所述的微機電系統封裝的製造方法，其中所述一對金屬層包括第一金屬層及第二金屬層，且其 中所述形成所述多層式密封膜包括：形成覆蓋所述通氣開口及所述微機電系統基底的所述第一金屬層；形成上覆並覆蓋所述第一金屬層的所述障壁層；以及形成上覆並覆蓋所述障壁層的所述第二金屬層。
  18. 如申請專利範圍第17項所述的微機電系統封裝的製造方法，其中所述形成所述多層式密封膜包括：形成上覆並覆蓋所述第二金屬層的第二障壁層；以及形成上覆並覆蓋所述第二障壁層的第三金屬層。
  19. 一種微機電系統封裝，包括：支撐結構，包括半導體基底及內連結構，其中所述內連結構覆蓋所述半導體基底，其中所述內連結構包括介電層、通孔、導線及一對通道接墊，且其中所述通孔、所述導線及所述通道接墊堆疊於所述介電層中；微機電系統基底，位於所述內連結構之上並結合至所述內連結構，其中所述內連結構及所述微機電系統基底界定出橫向地在所述通道接墊之間且垂直地在所述內連結構與所述微機電系統基底之間的腔，其中所述微機電系統基底包括微機電系統裝置及一對通氣開口，其中所述通氣開口自所述微機電系統基底的最頂面穿過所述微機電系統基底延伸至所述腔並分別上覆所述通道接墊，且其中所述通道接墊位於所述腔中；以及一對多層式密封膜，分別覆蓋並密封所述通氣開口，以防止 所述微機電系統基底的所述最頂面上的第一壓力經由所述通氣開口與所述腔中的第二壓力均壓，其中所述多層式密封膜各自包括一對金屬層及夾置於所述金屬層之間的障壁層，其中所述金屬層具有較所述障壁層大的金屬晶粒，且其中所述障壁層的交疊於所述通氣開口的部分的最底面位於所述微機電系統基底的所述最頂面上方。
TW106135945A 2016-11-29 2017-10-19 微機電系統封裝及其製造方法 TWI732961B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427185P 2016-11-29 2016-11-29
US62/427,185 2016-11-29
US15/694,176 2017-09-01
US15/694,176 US10322928B2 (en) 2016-11-29 2017-09-01 Multi-layer sealing film for high seal yield

Publications (2)

Publication Number Publication Date
TW201833020A TW201833020A (zh) 2018-09-16
TWI732961B true TWI732961B (zh) 2021-07-11

Family

ID=62117914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135945A TWI732961B (zh) 2016-11-29 2017-10-19 微機電系統封裝及其製造方法

Country Status (5)

Country Link
US (3) US10322928B2 (zh)
KR (1) KR101992535B1 (zh)
CN (1) CN108117038B (zh)
DE (1) DE102017120566B4 (zh)
TW (1) TWI732961B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810812B (zh) * 2021-08-27 2023-08-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018222804B4 (de) * 2018-12-21 2022-03-24 Robert Bosch Gmbh Mikromechanische Vorrichtung und Verfahren zur Herstellung einer mikromechanischen Vorrichtung
DE102018222749A1 (de) * 2018-12-21 2020-06-25 Robert Bosch Gmbh Verfahren zum Verschließen von Zugängen in einem MEMS-Element
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
US11016055B2 (en) * 2019-07-09 2021-05-25 Globalfoundries Singapore Pte. Ltd. Sensors with a front-end-of-line solution-receiving cavity
EP4208346A1 (en) * 2020-09-01 2023-07-12 3C Project Management Limited Mems device with integrated cmos circuit
JP2022134503A (ja) * 2021-03-03 2022-09-15 Tdk株式会社 積層電極、電極付き歪抵抗膜および圧力センサ
WO2024176356A1 (ja) * 2023-02-21 2024-08-29 三菱電機株式会社 半導体水素圧力センサ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011083990A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd ガスバリア層構造体
CN104040361A (zh) * 2011-11-03 2014-09-10 大陆-特韦斯贸易合伙股份公司及两合公司 组件和用于制造组件的方法
US20160060103A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High Vacuum Sealing for Sensor Platform Process
US20160244325A1 (en) * 2015-02-24 2016-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure mems package
CN106145024A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 运动微机电系统（mems）封装件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
CN1245559A (zh) * 1996-11-28 2000-02-23 西门子公司 用于制作微力学传感器的方法
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US20090190254A1 (en) 2008-01-29 2009-07-30 Seagate Technology Llc Micromachined mover
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
US8458888B2 (en) 2010-06-25 2013-06-11 International Business Machines Corporation Method of manufacturing a micro-electro-mechanical system (MEMS)
FR2981059A1 (fr) 2011-10-11 2013-04-12 Commissariat Energie Atomique Procede d'encapsulation de micro-dispositif par report de capot et depot de getter a travers le capot
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
US8921952B2 (en) * 2013-01-29 2014-12-30 Freescale Semiconductor Inc. Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
JP2015208823A (ja) * 2014-04-28 2015-11-24 株式会社東芝 電子装置及びその製造方法
US20160075554A1 (en) * 2014-09-11 2016-03-17 Invensense, Inc. Internal barrier for enclosed mems devices
JP2016072465A (ja) 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US9656857B2 (en) * 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
JP2016163917A (ja) * 2015-03-06 2016-09-08 株式会社東芝 Ｍｅｍｓ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011083990A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd ガスバリア層構造体
CN104040361A (zh) * 2011-11-03 2014-09-10 大陆-特韦斯贸易合伙股份公司及两合公司 组件和用于制造组件的方法
US20160060103A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High Vacuum Sealing for Sensor Platform Process
US20160244325A1 (en) * 2015-02-24 2016-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure mems package
CN106145024A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 运动微机电系统（mems）封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810812B (zh) * 2021-08-27 2023-08-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
DE102017120566A1 (de) 2018-05-30
CN108117038B (zh) 2020-11-20
US20180148320A1 (en) 2018-05-31
KR101992535B1 (ko) 2019-06-24
US20200270121A1 (en) 2020-08-27
US10676343B2 (en) 2020-06-09
KR20180060945A (ko) 2018-06-07
US10322928B2 (en) 2019-06-18
CN108117038A (zh) 2018-06-05
TW201833020A (zh) 2018-09-16
US20190092622A1 (en) 2019-03-28
US11034578B2 (en) 2021-06-15
DE102017120566B4 (de) 2018-10-31

Similar Documents

Publication Publication Date Title
TWI732961B (zh) 微機電系統封裝及其製造方法
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
JP6339669B2 (ja) Ｍｅｍｓデバイスおよび製造する方法
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
US9809447B2 (en) Pressure sensor
US20160107881A1 (en) Internal electrical contact for enclosed mems devices
TW201714818A (zh) 微機電系統封裝及其形成方法
US20220348455A1 (en) Systems and methods for providing getters in microelectromechanical systems
TW201739686A (zh) 半導體裝置及封裝件及其製造方法
TWI511276B (zh) 具有雙向垂直致動的積體結構
TWI735444B (zh) 具有對逸氣成分可滲透的電極之微電-機系統ｍｅｍｓ裝置
CN104051385B (zh) 堆叠式半导体结构及其形成方法
TW202035276A (zh) 感測器及用於形成感測器的方法
TW202308935A (zh) 用於製造微機電系統裝置的方法及系統
TWI542019B (zh) 壓力感測器以及其製造方法