JP2016163917A - Mems装置 - Google Patents
Mems装置 Download PDFInfo
- Publication number
- JP2016163917A JP2016163917A JP2015044746A JP2015044746A JP2016163917A JP 2016163917 A JP2016163917 A JP 2016163917A JP 2015044746 A JP2015044746 A JP 2015044746A JP 2015044746 A JP2015044746 A JP 2015044746A JP 2016163917 A JP2016163917 A JP 2016163917A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- sealing layer
- cavity
- mems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000001681 protective effect Effects 0.000 claims description 52
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 230000006872 improvement Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 112
- 238000000034 method Methods 0.000 description 29
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 238000000059 patterning Methods 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
Abstract
【課題】MEMS素子の可動部を収容する空洞を形成するための積層膜のクラック発生を抑制することができ、信頼性の向上に寄与する。【解決手段】MEMS素子を用いたMEMS装置であって、基板10上に形成されたMEMS素子(21,22,31,32,33)と、基板10上及びMEMS素子上に設けられ、MEMS素子を収容する空洞を形成する第1の保護膜41と、保護膜41を覆うように設けられた封止層42と、封止層42上に設けられた第2の保護膜43と、を具備している。そして、保護膜41上における封止層42の外側端部は、基板10上における空洞の端部よりも外側に設定されており、封止層42の外側端部から空洞の端部までの距離Aと保護膜41の厚さBとの比B/Aが、0.25〜0.52の範囲である。【選択図】図1
Description
本発明の実施形態は、MEMS素子を用いたMEMS装置に関する。
MEMS(Micro Electro Mechanical Systems)素子を備えた電気部品であるMEMS装置は、MEMS素子の可動部の動作空間としての空洞を必要とする。このような空洞は、例えば複数の貫通孔を有するドーム状薄膜(中空構造を有するキャップ層)、貫通孔を塞ぐ封止層、及び水分や可動イオン等の侵入を防止する表面保護膜を積層した構造で形成されている。
しかしながら、空洞を形成するための積層膜を有するMEMS装置においては、キャップ層及び表面保護膜のクラックなどにより、MEMS素子の特性が劣化し、装置の信頼性が低下する問題があった。
発明が解決しようとする課題は、MEMS素子の可動部を収容する空洞を形成するための積層膜のクラック発生を抑制することができ、信頼性の向上に寄与し得るMEMS装置を提供することである。
実施形態のMEMS装置は、基板上に形成された、可動部を有するMEMS素子と、前記基板上及び前記MEMS素子上に設けられ、前記MEMS素子を収容する空洞を形成し、且つ該空洞に連通する複数の貫通孔を備えた第1の保護膜と、前記第1の保護膜を覆うように、前記第1の保護膜上に設けられた封止層と、前記封止層を覆うように、前記封止層上に設けられた第2の保護膜と、を具備している。そして、前記第1の保護膜上における前記封止層の外側端部は、前記基板上における前記空洞の端部よりも外側に設定されており、前記封止層の前記外側端部から前記空洞の前記端部までの距離Aと前記第1の保護膜の厚さBとの比B/Aが、0.25〜0.52の範囲である。
以下、実施形態のMEMS装置を、図面を参照して説明する。
(第1の実施形態)
[構成]
図1は、第1の実施形態に係わるMEMS装置の概略構成を示す断面図である。
[構成]
図1は、第1の実施形態に係わるMEMS装置の概略構成を示す断面図である。
図中の10は、Si基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板である。この基板10には、ロジック回路や記憶回路等を構成する電界効果トランジスタなどの素子が設けられていても良い。
支持基板10上に、固定電極としての下部電極(第1の電極)21と梁部を固定するためのアンカー部22が形成されている。下部電極21は、例えば長方形に形成され、例えばアルミニウム(Al)又はAlを主成分とする合金で構成されている。下部電極21の構成材料は、必ずしもこれらに限らず、銅(Cu)、又は白金(Pt)、タングステン(W)等であっても良い。さらに、下部電極21は複数に分割されていても良い。
下部電極21の表面を覆うように、例えばシリコン窒化膜からなる厚さ100nmのキャパシタ絶縁膜15が形成されている。キャパシタ絶縁膜15の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
下部電極21の上方に、該電極21に対向するように、可動電極としての上部電極(第2の電極)31が配置されている。上部電極31は、例えばAl,Al合金,Cu,Au,又はPt等の延性材料で形成されている。但し、必ずしも延性材料に限らず、タングステン(W)等の脆性材料で形成されていても良い。また、アンカー部22上に、上部電極31と同じ材料からなるアンカー部32が形成されている。
上部電極31の一部は、バネ部(梁部)33により、アンカー部22に固定されたアンカー部32に接続されている。即ち、バネ部33の一端がアンカー部32に固定され、他端が上部電極31の上面に固定されている。また、バネ部33及びアンカー部22,32は、上部電極31に対して複数箇所に設けられている。バネ部33は、例えばシリコン窒化膜からなり、メアンダ形状に形成されて弾性を有している。そして、これらのバネ部33により上部電極31が上下方向に移動可能となっている。
上部電極31,アンカー部32,及びバネ部33の周辺に中空領域を形成しながら、これらを覆うように、シリコン酸化膜からなるキャップ層(第1の保護膜)41が形成されている。このキャップ層41には、犠牲層を除去する際に用いる例えば円形の貫通孔41aが複数個形成されている。
キャップ層41の貫通孔41aを塞ぐように、キャップ層41上に樹脂封止層42が形成されている。ここで、樹脂封止層42は、キャップ層41の上面のみではなく、キャップ層41の側面にも形成されている。また、キャップ層41及び樹脂封止層42を覆うように、防湿膜としての役割を果たすSiN等の絶縁膜(第2の保護膜)43が形成されている。
このように、キャップ層41,樹脂封止層42,及び絶縁膜43の3層構造から、MEMS素子の可動部の動作空間としての空洞(薄膜ドーム)が形成されている。
[製造方法]
次に、本実施形態のMEMS装置の製造方法を、図2及び図3を参照して説明する。
次に、本実施形態のMEMS装置の製造方法を、図2及び図3を参照して説明する。
まず、図2(a)に示すように、Si等の半導体基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板10上に、Al等の金属膜を数百nm〜数μm厚で形成し、これをパターニングすることにより、下部電極21及びアンカー部22を形成する。続いて、下部電極21及びアンカー部22を覆うように支持基板10上に、CVD(Chemical Vapor Deposition)法等でSiN等のキャパシタ絶縁膜15を形成する。キャパシタ絶縁膜15の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
次いで、第1の犠牲層16としてポリイミド等の有機材料を塗布した後に、第1の犠牲層16を所望の形状にパターニングする。具体的には、第1の犠牲層16が下部電極21及びアンカー部22上に残るようにパターニングする。さらに、アンカー部22上の一部に開口を設け、この開口の部分では絶縁膜15を除去する。
なお、第1の犠牲層16上に通常のリソグラフィー法でレジストパターンを形成し、このレジストパターンをマスクにRIE(Reactive Ion Etching)法でパターニングしても良い。また、第1の犠牲層16上に成膜したSiO膜等を、通常のリソグラフィー法によるレジストパターンとRIE法又はウェットエッチング法によってパターニングしてハードマスクを形成し、このハードマスクを用いて第1の犠牲層16をパターニングしても良い。
次いで、上部電極及びアンカー部の形成のために、Al等の金属膜30を数百nm〜数μmの膜厚で形成し、不要部分を除去する。
次いで、図2(b)に示すように、金属膜30をパターニングして上部電極31とアンカー部32を形成する。続いて、上部電極31とアンカー部32をつなぐバネ部(梁部)33を形成する。このバネ部33の形成には、バネ部33の材料となるシリコン窒化膜等を成膜した後に、RIEでバネ部33の形状にパターニングすればよい。ここで、上部電極31とアンカー部32との間の隙間を予め第1の犠牲層16と同じ材料で埋めておいても良い。
なお、図2(b)では、アンカー部22の上にアンカー部32を形成し、アンカー部32にバネ部33を固定するようにしたが、アンカー部22上にバネ部33を直接固定するようにしても良い。図2(b)に示すように、アンカー部22上にアンカー部32を形成し、バネ部33を固定する部分を上部電極31と同じ高さにしておくことにより、バネ部33を上部電極31の表面と平行な面内で平坦に形成することができる。
なお、上部電極31とバネ部33を形成するプロセス順は、上部電極31の形成後にバネ部33をパターニングしても良いし、バネ部33をパターニングしてから上部電極31を形成しても良い。
続いて、薄膜ドームの形成工程に入る。
図2(c)に示すように、上部電極31,アンカー部32,及びバネ部33を覆うように、ポリイミド等の有機材料からなる第2の犠牲層17を塗布形成する。この第2の犠牲層17は、数百nm〜数μm厚で塗布後、パターニングを行って所望の形状を得る。パターニング方法については、第2の犠牲層17上に通常のリソグラフィー法でレジストパターンを形成した後に、RIE法でパターニングしても良いし、第2の犠牲層17上に成膜したSiO膜等をパターニングしてハードマスクを形成し、このハードマスクを用いて第2の犠牲層17をパターニングしても良い。
続いて、薄膜ドーム形成のために、SiO等の絶縁膜をCVD法等で数百nm〜数μm厚に成膜した後、通常のリソグラフィー法によってレジスト(図示せず)を形成し、パターニングを行うことにより、キャップ層(第1の保護膜)41を形成する。
次いで、図3(d)に示すように、RIE法やウェットエッチング法を用いて、キャップ層41に、第1及び第2の犠牲層16,17の除去のための例えば円形の貫通孔41aを形成する。
次いで、O2 ガス等を用いたアッシングによる手法によって、図3(e)に示すように、貫通孔41aを介して第1及び第2の犠牲層16,17の除去を行う。これにより、上部電極31及びバネ部33の周辺に中空構造(空洞)を作製する。即ち、上部電極31及びバネ部33を可動可能な状態にする。
次いで、図3(f)に示すように、ポリイミド等の有機材料を塗布成膜し、パターニングすることにより樹脂封止層42を形成する。パターニング方法としては、樹脂封止層42を数百nm〜数μm厚で塗布後に、露光/現像しても良い。また、樹脂封止層42上に通常のリソグラフィー法でレジストパターンを形成した後に、RIE法を用いて樹脂封止層42を加工しても良い。さらに、樹脂封止層42上に成膜したSiO膜等をパターニングしてハードマスクを形成し、このハードマスクを用いて樹脂封止層42を加工しても良い。
ここで、樹脂封止層42のパターニングにおいては、封止層42がキャップ層41の上面及び側面に残るようにすれば良い。
これ以降は、図示はしていないが、樹脂封止層42を含む基板全面に、防湿膜としての役割を果たすSiN等の絶縁膜(第2の保護膜)43をCVD法等で数百nm〜数μm厚に成膜することにより、前記図1に示す構造が完成することになる。
以上でMEMS素子と薄膜ドームの形成工程は終了するが、その後は必要に応じて、半導体素子との接続工程やMEMS素子から外部への導通を取るための工程を行う。
[寸法設計]
次に、本実施形態の特徴である、薄膜ドームの各部の寸法規定について説明する。
次に、本実施形態の特徴である、薄膜ドームの各部の寸法規定について説明する。
MEMS素子の特性劣化や信頼性の低下を抑制するためには、薄膜ドームを構成する積層膜のクラック発生を防止する必要がある。このために本発明者は、樹脂封止層42のパターニングの際、以下のように設定することにより、積層膜のクラック発生を抑制できることを見出した。
図4に示すように、第1の保護膜41上における封止層42の外側端部(封止層42の最下部の外側端)から基板10上における空洞の端部(第1の保護膜41の最下部の内側端)までの距離、即ち封止層42の張り出し量をAとする。さらに、第1の保護膜41の厚さをB、第2の保護膜43の厚さをC、空洞の高さをDとする。
B=5μm、C=5μm、D=15μmの条件で、Aを変えた場合の最大応力をシミュレーションした結果を、図5に示す。
第1及び第2の犠牲層16,17の除去プロセス(犠牲層除去プロセス)及び第2の保護膜43の成膜プロセス(第2の保護膜成膜プロセス)では、封止層42の張り出し量Aに対する応力は殆ど変わらない。さらに、これらの応力は、積層膜のクラック発生の観点からは許容範囲である。封止層42の硬化プロセス後(樹脂封止層キュア後)では、封止層42の張り出し量Aが10μmを越えると応力が大きくなり始め、Aが大きくなるほど応力が大きくなる。封止層42の張り出し量A=30μmでは応力が800MPaにもなり、積層膜のクラックが発生すると考えられる。
また、最終的に出来上がった状態(20℃,常圧)では、封止層42の張り出し量A=0μmでは応力が比較的大きく(650MPa)、Aが大きくなるほど応力が大きくなり、A=5μmでピーク値(850MPa)となる。そして、封止層42の張り出し量Aが5μmを越えると応力は徐々に小さくなり、A=15μmでは応力は十分小さくなり、それ以降は略一定となる。
積層膜のクラック発生を防止するには、各々のプロセスにおいて最大応力が一定以下になる必要がある。
ここで、封止層42の張り出し量Aに関して最大主応力とクラック発生率を計算した結果を、図6に示す。最大主応力とは、各プロセスにおける応力の最も大きい値である。このとき、第1及び第2の保護膜41,43の膜厚B,Cは、共に一定(B=C=5μm)とした。
図6から分かるように、封止層42の張り出し量Aが10μm未満になると最大主応力が大きくなり、更に張り出し量Aが20μmを越えると最大主応力が急激に増大する。そして、封止層42の張り出し量Aが10μm以下の領域で多数のクラックが発生している。従って、張り出し量Aは10〜20μmの領域が望ましいことが分かる。
但し、図6では、保護膜41,43の膜厚B,Cは共に一定(5μm)としているが、これらが変わると図6の特性も変わる可能性がある。
そこで本実施形態では、B/Aに関して、最大主応力とクラック発生率を計算した。その結果を、以下に示す。
図7は、B/Aに対する最大主応力及びクラック発生率の変化を示す図である。このとき、第2の保護膜43の膜厚Cは略一定(C=5μm)、空洞の高さDは略一定(D=15μm)とし、張り出し量Aと第1の保護膜41の膜厚Bを種々変えて測定を行った。
図7から、B/Aが0.25〜0.52の範囲では、応力が極めて小さく、クラック発生率が十分低くなることが分かる。ここで、B/Aの下限は最大主応力から求められる。即ち、B/Aが0.25未満だと最大主応力が急激に大きくなるためである。さらに、B/Aの上限はクラック発生の有無から求められる。即ち、B/Aが0.52を越えるとクラックの発生が認められるためである。
なお、上記のB/Aの望ましい範囲は、C,Dの寸法が極端に変わらない限り一定であった。具体的には、C,Dの寸法として通常使用される範囲(C=4〜6μm,D=10〜20μm)では、図7の特性は殆ど変わらなかった。従って、C,Dの寸法が通常使用される範囲であれば、B/Aを0.25〜0.52の範囲に設定することにより、クラックの発生を抑制できることが分かる。
[実施形態の効果]
このように本実施形態によれば、樹脂封止層42の張り出し量Aと第1の保護膜41の膜厚Bとの関係をB/A=0.25〜0.52に設定することにより、薄膜ドームを構成する積層膜に加わる応力を十分に小さくすることができる。これにより、積層膜のクラック発生を抑制することができ、信頼性の向上をはかることが可能となる。
このように本実施形態によれば、樹脂封止層42の張り出し量Aと第1の保護膜41の膜厚Bとの関係をB/A=0.25〜0.52に設定することにより、薄膜ドームを構成する積層膜に加わる応力を十分に小さくすることができる。これにより、積層膜のクラック発生を抑制することができ、信頼性の向上をはかることが可能となる。
(第2の実施形態)
先に説明した第1の実施形態では、樹脂層42の張り出し量Aと第1の保護膜41の膜厚Bとの関係を設定したが、この代わりに、樹脂層42の張り出し量Aと第2の保護膜43の膜厚Cとの関係を設定しても良い。
先に説明した第1の実施形態では、樹脂層42の張り出し量Aと第1の保護膜41の膜厚Bとの関係を設定したが、この代わりに、樹脂層42の張り出し量Aと第2の保護膜43の膜厚Cとの関係を設定しても良い。
MEMS装置の構成及び製法は、先の第1の実施形態と同様である。本実施形態では、C/Aに関して、最大主応力とクラック発生率を計算した。その結果を、以下に示す。
図8は、C/Aに対する最大主応力及びクラック発生率の変化を示す図である。このとき、第1の保護膜41の膜厚Bは略一定(B=5μm)、空洞の高さDは略一定(D=15μm)とし、張り出し量Aと第2の保護膜43の膜厚Cを種々変えて測定を行った。
図8から、C/Aが0.25〜0.52の範囲では、応力が極めて小さく、クラック発生率が十分低くなることが分かる。ここで、C/Aの下限は最大主応力から求められる。即ち、C/Aが0.25未満だと最大主応力が急激に大きくなるためである。さらに、C/Aの上限はクラック発生の有無から求められる。即ち、C/Aが0.52を越えるとクラックの発生が認められるためである。
なお、上記のC/Aの望ましい範囲は、B,Dの寸法が極端に変わらない限り一定であった。具体的には、B,Dの寸法として通常使用される範囲(B=4〜6μm,D=10〜20μm)では、図8の特性は殆ど変わらなかった。従って、B,Dの寸法が通常使用される範囲であれば、C/Aを0.25〜0.52の範囲に設定することにより、クラックの発生を抑制できることが分かる。
また、Dの寸法が通常使用される範囲であれば、樹脂封止層42の張り出し量Aと第1及び第2の保護膜41,42の膜厚B,Cとの関係をB/A=0.25〜0.52,C/A=0.25〜0.52に設定することにより、クラックの発生をより確実に抑制できることが分かる。
このように本実施形態によれば、樹脂封止層42の張り出し量Aと第2の保護膜41の膜厚Cとの関係をC/A=0.25〜0.52に設定することにより、薄膜ドームを構成する積層膜に加わる応力を十分に小さくすることができる。これにより、積層膜のクラック発生を抑制することができ、信頼性の向上をはかることが可能となる。
(第3の実施形態)
先に説明した第1及び第2の実施形態では、樹脂層42の張り出し量Aと第1の保護膜41の膜厚B、又は第2の保護膜43の膜厚Cとの関係を設定したが、これらの代わりに、樹脂層42の張り出し量Aと空洞の高さDとの関係を設定しても良い。
先に説明した第1及び第2の実施形態では、樹脂層42の張り出し量Aと第1の保護膜41の膜厚B、又は第2の保護膜43の膜厚Cとの関係を設定したが、これらの代わりに、樹脂層42の張り出し量Aと空洞の高さDとの関係を設定しても良い。
第1及び第2の実施形態では、B/A又はC/Aを望ましい範囲に設定しても、空洞の高さDが極端に異なった場合にクラックが発生する可能性がある。そこで本実施形態では、B/A及びC/Aと同様にして、D/Aに対する最大応力及びクラック発生率の変化を測定した。その結果、B,Cの寸法が通常使用される範囲では、D/Aを0.9〜3.6の範囲に設定することにより、応力が十分に小さくなり、クラック発生を抑制できることが分かった。
また、B,Cの寸法も考慮して確実にクラック発生を防止するには、B/A,C/A,D/Aの全てを望ましい範囲に設定すれば良い。即ち、樹脂封止層42の張り出し量A、第1及び第2の保護膜の膜厚B,C、空洞の高さDを、それぞれ
B/A=0.25〜0.52
C/A=0.25〜0.52
D/A=0.9〜3.6
の全てを満足するように設定することにより、薄膜ドームを構成する積層膜に加わる応力を十分に小さくし、積層膜のクラック発生を確実に防止することができる。
B/A=0.25〜0.52
C/A=0.25〜0.52
D/A=0.9〜3.6
の全てを満足するように設定することにより、薄膜ドームを構成する積層膜に加わる応力を十分に小さくし、積層膜のクラック発生を確実に防止することができる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、薄膜ドーム内のMEMS素子を可変容量素子で説明したが、その他の薄膜ドームを必要とするMEMS素子であっても構わない。即ち、MEMS素子は、可変容量素子に限らず、センサ、フィルタ、スイッチ、その他でも良く、要は可動部を有する素子であればよい。
また、薄膜ドームを構成する積層膜の各材料は、実施形態に何ら限定されるものではない。第1の保護膜としては、比較的低温(〜250℃)で成膜できる膜であれば良く、シリコンを含む酸化膜が望ましい。さらに、シリコン窒化膜やアモルファスシリコン膜を用いることも可能である。封止層としては、第1の保護膜の貫通孔を確実に塞ぐことのできる膜であれば良く、ポリイミド系の樹脂が望ましい。第2の保護膜としては、ガス透過率が小さく、防湿性に優れたものであれば良く、シリコンを含む窒化膜が望ましい。さらに、シリコン炭化膜(SiC)、アルミニウム酸化膜(Al2O3)、アルミニウム窒化膜(AlN)を用いることも可能である。
また、積層膜の各材料は、必ずしもこれらに限定されるものではなく、仕様に応じて適宜変更することも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…支持基板
11…Si基板
12…絶縁膜
15…キャパシタ絶縁膜
16…第1の犠牲層
17…第2の犠牲層
21…下部電極(第1の電極)
22…アンカー部
31…上部電極(第2の電極)
32…アンカー部
33…バネ部
41…キャップ層(第1の保護膜)
41a…貫通孔
42…樹脂封止層
43…防湿膜(第2の保護膜)
11…Si基板
12…絶縁膜
15…キャパシタ絶縁膜
16…第1の犠牲層
17…第2の犠牲層
21…下部電極(第1の電極)
22…アンカー部
31…上部電極(第2の電極)
32…アンカー部
33…バネ部
41…キャップ層(第1の保護膜)
41a…貫通孔
42…樹脂封止層
43…防湿膜(第2の保護膜)
Claims (5)
- 基板上に形成された、可動部を有するMEMS素子と、
前記基板上及び前記MEMS素子上に設けられ、前記MEMS素子を収容する空洞を形成し、且つ該空洞に連通する複数の貫通孔を備えた第1の保護膜と、
前記第1の保護膜を覆うように、前記第1の保護膜上に設けられた封止層と、
前記封止層を覆うように、前記封止層上に設けられた第2の保護膜と、
を具備し、
前記第1の保護膜上における前記封止層の外側端部は、前記基板上における前記空洞の端部よりも外側に設定されており、
前記封止層の前記外側端部から前記空洞の前記端部までの距離Aと前記第1の保護膜の厚さBとの比B/Aが、0.25〜0.52の範囲であることを特徴とするMEMS装置。 - 前記距離Aと前記第2の保護膜の厚さCとの比C/Aが、0.25〜0.52の範囲であることを特徴とする、請求項1に記載のMEMS装置。
- 前記距離Aと前記空洞の高さDとの比D/Aが、0.9〜3.6の範囲であることを特徴とする、請求項1又は2に記載のMEMS装置。
- 基板上に形成された、可動部を有するMEMS素子と、
前記基板上及び前記MEMS素子上に設けられ、前記MEMS素子を収容する空洞を形成し、且つ該空洞に連通する複数の貫通孔を備えた第1の保護膜と、
前記第1の保護膜を覆うように、前記第1の保護膜上に設けられた封止層と、
前記封止層を覆うように、前記封止層上に設けられた第2の保護膜と、
を具備し、
前記第1の保護膜上における前記封止層の外側端部は、前記基板上における前記空洞の端部よりも外側に設定されており、
前記封止層の前記外側端部から前記空洞の前記端部までの距離Aと前記第2の保護膜の厚さCとの比C/Aが、0.25〜0.52の範囲であることを特徴とするMEMS装置。 - 前記第1の保護膜はシリコンを含む酸化膜であり、前記封止層はポリイミド系の樹脂膜であり、前記第2の保護膜はシリコンを含む窒化膜であることを特徴とする、請求項1〜4の何れかに記載のMEMS装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015044746A JP2016163917A (ja) | 2015-03-06 | 2015-03-06 | Mems装置 |
CN201510535440.1A CN105936498A (zh) | 2015-03-06 | 2015-08-27 | Mems装置 |
US14/845,025 US20160257560A1 (en) | 2015-03-06 | 2015-09-03 | Mems device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015044746A JP2016163917A (ja) | 2015-03-06 | 2015-03-06 | Mems装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016163917A true JP2016163917A (ja) | 2016-09-08 |
Family
ID=56850476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015044746A Pending JP2016163917A (ja) | 2015-03-06 | 2015-03-06 | Mems装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160257560A1 (ja) |
JP (1) | JP2016163917A (ja) |
CN (1) | CN105936498A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10322928B2 (en) * | 2016-11-29 | 2019-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer sealing film for high seal yield |
JP6536629B2 (ja) * | 2017-06-13 | 2019-07-03 | 株式会社デンソー | 半導体装置およびその製造方法 |
EP3875424A1 (en) * | 2020-03-05 | 2021-09-08 | Meridian Innovation Pte Ltd | Cmos cap for mems devices |
CN114180514A (zh) * | 2021-12-03 | 2022-03-15 | 瑞声声学科技(深圳)有限公司 | 密封腔结构及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5127210B2 (ja) * | 2006-11-30 | 2013-01-23 | 株式会社日立製作所 | Memsセンサが混載された半導体装置 |
JP2008137139A (ja) * | 2006-12-05 | 2008-06-19 | Toshiba Corp | 微小電気機械式装置及びその製造方法 |
JP2008188711A (ja) * | 2007-02-05 | 2008-08-21 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
US8569091B2 (en) * | 2009-08-27 | 2013-10-29 | International Business Machines Corporation | Integrated circuit switches, design structure and methods of fabricating the same |
JP5204171B2 (ja) * | 2010-08-25 | 2013-06-05 | 株式会社東芝 | 電気部品およびその製造方法 |
SG11201402261SA (en) * | 2011-12-07 | 2014-08-28 | Georgia Tech Res Inst | Packaging compatible wafer level capping of mems devices |
-
2015
- 2015-03-06 JP JP2015044746A patent/JP2016163917A/ja active Pending
- 2015-08-27 CN CN201510535440.1A patent/CN105936498A/zh active Pending
- 2015-09-03 US US14/845,025 patent/US20160257560A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160257560A1 (en) | 2016-09-08 |
CN105936498A (zh) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190098424A1 (en) | MEMS Device | |
US8368153B2 (en) | Wafer level package of MEMS microphone and manufacturing method thereof | |
US8921997B2 (en) | Electrical component and method of manufacturing the same | |
US11212611B2 (en) | MEMS microphone and manufacturing method thereof | |
JP2016163917A (ja) | Mems装置 | |
US20150357401A1 (en) | Multilayer electrical device | |
JP2014184513A (ja) | 電気部品およびその製造方法 | |
JP2016046439A (ja) | 半導体装置およびその製造方法 | |
JP6405276B2 (ja) | Mems素子およびその製造方法 | |
US20150170997A1 (en) | Mems device and manufacturing method of the same | |
JP2014155980A (ja) | 電気部品およびその製造方法 | |
CN107799388B (zh) | 半导体装置及其制造方法 | |
JP2014180702A (ja) | Mems素子およびその製造方法 | |
CN102223591B (zh) | 微机电系统麦克风的晶片级封装结构及其制造方法 | |
CN107799386B (zh) | 半导体装置及其制造方法 | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
JP2013145802A (ja) | Memsデバイスおよびその製造方法 | |
US11214483B2 (en) | MEMS microphone and method of manufacture | |
JP2010228018A (ja) | 電子装置の製造方法 | |
JP2015188946A (ja) | Mems素子 | |
JP2015074034A (ja) | Mems素子およびその製造方法 | |
JP2015188947A (ja) | Mems素子 | |
US9202654B2 (en) | MEMS device and manufacturing method thereof | |
JP2016055395A (ja) | Mems素子およびその製造方法 | |
JP2016007681A (ja) | Mems素子およびその製造方法 |