TWI725755B - 立體記憶體元件及其製作方法 - Google Patents

立體記憶體元件及其製作方法 Download PDF

Info

Publication number
TWI725755B
TWI725755B TW109106584A TW109106584A TWI725755B TW I725755 B TWI725755 B TW I725755B TW 109106584 A TW109106584 A TW 109106584A TW 109106584 A TW109106584 A TW 109106584A TW I725755 B TWI725755 B TW I725755B
Authority
TW
Taiwan
Prior art keywords
air gap
layer
conductive
layers
memory device
Prior art date
Application number
TW109106584A
Other languages
English (en)
Other versions
TW202131496A (zh
Inventor
賴二琨
龍翔瀾
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI725755B publication Critical patent/TWI725755B/zh
Publication of TW202131496A publication Critical patent/TW202131496A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H10W20/072—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P14/27—
    • H10P50/283—
    • H10W10/021—
    • H10W10/20—
    • H10W20/056—
    • H10W20/081—
    • H10W20/43—
    • H10W20/46—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種立體記憶體元件包含基材、複數水平導電層、複數垂直記憶體結構以及垂直導電板體。複數水平導電層位於基材上，該些導電層二緊鄰者之間形成第一空氣間隙。記憶體結構穿越該些導電層而連接至基材。導電板體位於該些記憶體結構其中二緊鄰者之間，且穿越該些導電層而連接至基材，導電板體與該些水平導電層緊鄰者的邊緣之間形成第二空氣間隙。

Description

立體記憶體元件及其製作方法
本發明內容是有關於一種記憶體元件及其製造方法，且特別是有關於一種具有高記憶密度之立體記憶體元件及其製造方法。
記憶體元件係可攜式電子裝置，例如MP3播放器、數位相機、筆記型電腦、智慧型手機等：中重要的資料儲存元件。隨著各種應用程式的增加及功能的提升，對於記憶體元件的需求，也趨向較小的尺寸、較大的記憶容量。而為了因應這種需求，目前設計者轉而開發一種包含有多個記憶胞階層堆疊的立體記憶體元件，例如垂直通道式立體NAND快閃記憶體元件。
然而，隨著元件的關鍵尺寸微縮至一般記憶胞技術領域的極限，如何在現有設備的製程能力限制下，獲得到更高的記憶儲存容量，已成了該技術領域所面臨的重要課題。例如，在高密度三維存儲器件中，如何減小金屬線之間電容並增加擊穿電壓是重要的問題。因此，有需要提供一種先進的立體記憶體元件及其製作方法，來解決習知技 術所面臨的問題。
本說明書的一實施例揭露一種立體記憶體元件，其包含基材、複數水平導電層、複數垂直記憶體結構以及垂直導電板體。複數水平導電層位於基材上，該些導電層二緊鄰者之間形成第一空氣間隙。記憶體結構穿越該些導電層而連接至基材。導電板體位於該些記憶體結構其中二緊鄰者之間，且穿越該些導電層而連接至基材，導電板體與該些水平導電層緊鄰者的邊緣之間形成第二空氣間隙。
在本說明書的其他實施例中，第一空氣間隙連通至第二空氣間隙。
在本說明書的其他實施例中，立體記憶體元件還包含一共形氧化層形成於該些導電層、該些記憶體結構以及導電板體裸露於第一、二空氣間隙的表面上。
在本說明書的其他實施例中，每一記憶體結構包含一儲存層接觸該些導電層以及一通道層接觸儲存層。
在本說明書的其他實施例中，第一空氣間隙的寬度為約10奈米至約50奈米，第二空氣間隙的寬度為約10奈米至約100奈米。
在本說明書的其他實施例中，立體記憶體元件還包含一非共形層，其覆蓋於該些導電層、該些記憶體結構以及導電板體之頂部的上方。
在本說明書的其他實施例中，非共形層包含一第三 空氣間隙位於導電板體與該些記憶體結構之一緊鄰者之間，第三空氣間隙不連通至第一、二空氣間隙。
在本說明書的其他實施例中，立體記憶體元件還包含一非共形層，其覆蓋於該些記憶體結構以及該導電板體之頂部的上方，第三空氣間隙形成於非共形層下方，且位於導電板體與該些記憶體結構之一緊鄰者之間，第三空氣間隙連通至第一、二空氣間隙。
本說明書的另一實施例揭露一種立體記憶體元件的製作方法，其包含以下步驟：交替沈積複數第一絕緣層以及第二絕緣層於一基材上；蝕刻複數第一通孔穿越該些第一、二絕緣層；形成垂直記憶體結構於該些第一通孔內；蝕刻一溝槽於該些記憶體結構其中二緊鄰者之間；通過溝槽蝕刻該些第一絕緣層以形成該些第二絕緣層之間的空隙；通過溝槽沈積導電材料至空隙以形成該些第二絕緣層之間的複數水平導電層；沈積一第三絕緣層覆蓋溝槽的側壁；沈積垂直導電板體於溝槽內且位於第三絕緣層內；以及移除該些第二絕緣層與第三絕緣層以形成該些水平導電層二緊鄰者之間的第一空氣間隙以及該導電板體與該些水平導電層緊鄰者的邊緣之間的第二空氣間隙。
在本說明書的其他實施例中，立體記憶體元件的製作方法還包含形成一共形氧化層於該些導電層、該些記憶體結構以及導電板體裸露於第一、二空氣間隙的表面上。
根據前述實施例，本發明的立體記憶體元件在緊鄰字線之間具有空氣間隙，且在源極線與緊鄰字線之間具有 空氣間隙，能有效地減小它們之間的電容值，且有效地增加它們之間的擊穿電壓。因此，犧牲絕緣層可以製作的更薄，因而更容易堆疊更多的層，且可以減小源極線和緊鄰字線之間的間隙，使得立體記憶體元件的儲存密度得以增加。
以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供更進一步的解釋。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
102:基材
104:絕緣層
104a:空氣間隙
106:絕緣層
106a:空隙
108:導電層
110:硬罩幕層
113:蓋氧化物層
114:記憶體結構
114a:存儲層
114b:通道層
115a:磊晶矽
115b:接合焊墊
116:通孔
126:溝槽
130:導電板體
132:絕緣層
132a:空氣間隙
136:氧化層
140:非共形層
150:非共形層
152:空氣間隙
160:非共形層
162:空氣間隙
170:非共形層
172:空氣間隙
W1:寬度
W2:寬度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1~10D圖係繪示依照本說明書之實施例的半導體記憶元件製造方法於多個步驟中的剖面圖。
本說明書是提供一種立體記憶體元件的製作方法，可在更微小的元件尺寸之中，獲得到更高的記憶儲存容量，同時又能兼顧元件的操作穩定性。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉一記憶體元件及其製作方法作為較佳實施例，並配合所附圖式作詳細說明。
但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示 本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。
應當理解，儘管「第一」與「第二」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。
本文使用的術語僅僅是為了描述本發明特定的實施例，而不是用來限制本發明。舉例來說，本文使用的「一」、「一個」和「該」並非限制元件為單數形式或複數形式。本文使用的「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包括」或「包含」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
請參照第1~10D圖，其繪示依照本說明書之實施例的半導體記憶元件製造方法於多個步驟中的剖面圖。
參照第1圖，複數絕緣層104和絕緣層106交替地沉積在半導體基材102上或半導體基材上方的氧化物層上，以形成多層堆疊結構。在本說明書的一些實施例中， 絕緣層104可以由包括例如氧化矽的氧化物材料的介電材料製成，並且絕緣層106可以由例如氮化矽的氮化物材料的介電材料製成。硬罩幕層110進一步沉積在多層堆疊結構上，並且硬罩幕層110可以由不同於絕緣層104的介電材料製成。在本實施例中，硬罩幕層110可以沉積在最頂部的絕緣層104之上。
參照第2圖，進行蝕刻步驟以在多層堆疊結構上形成複數通孔116，從而形成通孔的陣列(即複數行通孔)。每個通孔116穿過多層堆疊結構(104、106)和硬罩幕層110以暴露出基材102。在本說明書的一些實施例中，複數通孔116可以具有O形、圓形、橢圓形或矩形等外形，但不限於此。在本說明書的一些實施例中，使用硬罩幕層110作為蝕刻罩幕來執行非等向性蝕刻工藝，例如反應離子蝕刻(RIE)工藝，以圖案化複數通孔116穿過多層堆疊結構。
參照第3圖，然後通過沉積工藝在每個通孔116的底部和側壁上形成存儲層114a和通道層114b，以形成垂直記憶體結構114。在本說明書的一些實施例中，存儲層114a可以是氧化矽(silicon oxide)層、氮化矽(silicon nitride)層和氧化矽層的複合層(即ONO複合層)，但存儲層的結構並不以此為限。在本說明書的其他實施例中，存儲層的複合層還可以選自於由一矽氧化物-氮化矽-矽氧化物-氮化矽-矽氧化物(oxide-nitride-oxide-nitride-oxide，即ONONO) 結構、一矽-矽氧化物-氮化矽-矽氧化物-矽(silicon-oxide-nitride-oxide-silicon，即SONOS)結構、一能隙工程矽-矽氧化物-氮化矽-矽氧化物-矽(bandgap engineered silicon-oxide-nitride-oxide-silicon，即BE-SONOS)結構、一氮化鉭-氧化鋁-氮化矽-矽氧化物-矽(tantalum nitride,aluminum oxide,silicon nitride,silicon oxide,silicon，TANOS)結構以及一金屬高介電係數能隙工程矽-矽氧化物-氮化矽-矽氧化物-矽(metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon，MABE-SONOS)結構所組成之一族群。在本實施例中，存儲層114a包含ONO複合層。通道層114b可以由摻雜或未摻雜的半導體材料製成，並且在本實施例中可以由多晶矽製成。在一些其他實施例中，可以在每個通孔116的底部沉積磊晶矽(self-epitaxial-growth silicon)115a，並且可以在每個通孔116的頂部沉積接合焊墊115b。在硬罩幕層110與通孔116上，亦可沉積蓋氧化物層113以保護通孔116內的記憶體結構114。
參照第4圖，執行蝕刻步驟以在緊鄰的兩個記憶體結構114之間形成溝槽126，以穿過多層堆疊結構的絕緣層104與絕緣層106，從而裸露出基材102。
參照第5圖，執行濕蝕刻工藝以去除多層堆疊結構其中的絕緣層106，直到在每個溝槽126中暴露出記憶 體結構114的側壁為止。蝕刻的執行是藉由填入蝕刻劑，其對絕緣層106的蝕刻速率比對絕緣層104和存儲層114a的蝕刻速率快得多，因此能蝕刻絕緣層104之間的所有絕緣層106，從而在其餘的(未被蝕刻的)絕緣層104之間形成空隙106a。因此，在每個溝槽126中暴露出記憶體結構114的側壁(即存儲層114a的側壁)。記憶體結構114用作支撐柱，以支持其餘的絕緣層104不會因其間的空隙106a而塌陷。
參照第6圖，將導電材料沉積到每個溝槽126中以形成導電層108填充到空隙中。每個導電層108應當延伸或觸及記憶體結構114的暴露的側壁。導電材料可以包括金屬，例如銅、鋁、鎢或其金屬合金。執行額外的蝕刻工藝以去除溝槽126中的過量導電材料，使相鄰的導電層108彼此隔開，以防止在相鄰的導電層108之間的橋接。導電層108也可以作為立體記憶體元件中的「字線」。
參考第7圖，可以在每個溝槽126的側壁上沉積氧化物絕緣層132，並且在氧化物絕緣層132內沉積垂直導電牆或導電板體130，並與氧化物絕緣層132接觸。導電板體130藉氧化物絕緣層132與導電層108和絕緣層104的邊緣間隔開。垂直導電板體130包括金屬，例如銅、鋁、鎢或其金屬合金，並且也可以作為立體記憶體元件中的「源極線」。
參照第8圖，執行另一濕蝕刻工藝以去除所有氧化物的層(包括絕緣層104、氧化物絕緣層132、硬罩幕 層110以及蓋氧化物層113)。通過填入對氧化物材料的蝕刻速率比對導電層108、導電板體130和儲存層114a的蝕刻速率快得多的蝕刻劑來執行濕蝕刻工藝，藉以蝕刻所有氧化物的層而在剩餘的(未被蝕刻的)導電層108和導電板體130之間形成空隙。記憶體結構114仍然用作支撐柱，藉以支持剩餘的導電層108，例如導電層108不會因其間的空隙而塌陷。
在本說明書的一些實施例中，空氣間隙104a形成在兩個緊鄰的導電層108之間，並且具有在大約10奈米至大約50奈米範圍內的寬度(W1)。在本說明書的一些實施例中，空氣間隙104a可具有小於約20奈米的寬度(W1)。在本說明書的一些實施例中，空氣間隙132a形成在導電板體130與緊鄰導電層108的邊緣之間，且具有在約10奈米至約100奈米範圍內的寬度(W2)。在本說明書的一些實施例中，空氣間隙132a可具有小於約50奈米的寬度(W2)。在本說明書的一些實施例中，空氣間隙104a連通至空氣間隙132a。
參照第9圖，共形的氧化層136可以形成在導電層108、記憶體結構114和導電板體130暴露於空氣間隙(104a、132a)的表面外，但不限於此。在本說明書的一些實施例中，氧化層136可具有在約1奈米至約5奈米範圍內的均勻厚度。共形氧化層136用以將導電層108牢固地固定在記憶體結構114上，使得導電層108較不易因它們之間的空隙或空氣間隙而塌陷。因此，空氣間隙(104a、 132a)被包圍在氧化層136之間。
參照第10A圖，非共形層140沉積在導電層108、記憶體結構114和導電板體130的頂部上方，並且未填充到空氣間隙(104a、132a)中。
參照第10B圖，非共形層150沉積在導電層108、記憶體結構114和導電板體130的頂部上方，並且未填充到空氣間隙(104a、132a)中。空氣間隙152形成在非共形層150內，且位在導電板體130與緊鄰的記憶體結構114之間。空氣間隙152不連通至空氣間隙(104a、132a)。
參照第10C圖，非共形層160沉積在導電層108、記憶體結構114和導電板體130的頂部上方，並且未填充到空氣間隙(104a、132a)中。空氣間隙162形成在非共形層160內，且位在導電板體130與緊鄰的記憶體結構114之間。空氣間隙162具有與空氣間隙152不同的形狀。空氣間隙162不連通至空氣間隙(104a、132a)。
參照第10D圖，非共形層170沉積在記憶體結構114和導電板體130的頂部上方，並且未填充到空氣間隙(104a、132a)中。因此，空氣間隙172形成在非共形層170的下方，且位在導電板體130與緊鄰的一個記憶體結構114之間。空氣間隙172連通至空氣間隙(104a、132a)。
在本說明書的一些實施方案中，前述的非共形層(140、150、160、170)是由介電材料所製成，例如氧 化物或氮化物。
根據前述實施例，本發明的立體記憶體元件在緊鄰字線(即導電層108)之間具有空氣間隙，且在源極線(即導電板體130)與緊鄰字線之間具有空氣間隙，能有效地減小它們之間的電容值，且有效地增加它們之間的擊穿電壓。因此，犧牲絕緣層(即絕緣層104和106)可以製作的更薄，因而更容易堆疊更多的層，且可以減小源極線和緊鄰字線之間的間隙，使得立體記憶體元件的儲存密度得以增加。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102:基材
104a:空氣間隙
108:導電層
114:記憶體結構
114a:存儲層
114b:通道層
115a:磊晶矽
115b:接合焊墊
130:導電板體
132a:空氣間隙
136:氧化層

Claims (8)

  1. 一種立體記憶體元件，包含：一基材；複數水平導電層，位於該基材上，該些導電層二緊鄰者之間形成第一空氣間隙；複數垂直記憶體結構，穿越該些導電層而連接至該基材；一垂直導電板體，位於該些記憶體結構其中二緊鄰者之間，且穿越該些導電層而連接至該基材，該導電板體與該些導電層緊鄰者的邊緣之間形成第二空氣間隙；以及一共形氧化層，形成於該些導電層、該些記憶體結構以及該導電板體裸露於該第一、二空氣間隙的表面上。
  2. 如請求項1所述之立體記憶體元件，其中該第一空氣間隙連通至該第二空氣間隙。
  3. 如請求項1所述之立體記憶體元件，其中每一該記憶體結構包含一儲存層接觸該些導電層以及一通道層接觸該儲存層。
  4. 如請求項1所述之立體記憶體元件，其中該第一空氣間隙的寬度為約10奈米至約50奈米，該第二空氣間隙的寬度為約10奈米至約100奈米。
  5. 如請求項1所述之立體記憶體元件，還包含一非共形層，其覆蓋於該些導電層、該些記憶體結構以及該導電板體之頂部的上方。
  6. 如請求項5所述之立體記憶體元件，其中該非共形層包含一第三空氣間隙位於該導電板體與該些記憶體結構之一緊鄰者之間，該第三空氣間隙不連通至該第一、二空氣間隙。
  7. 如請求項1所述之立體記憶體元件，還包含一非共形層，其覆蓋於該些記憶體結構以及該導電板體之頂部的上方，第三空氣間隙形成於該非共形層下方，且位於該導電板體與該些記憶體結構之一緊鄰者之間，該第三空氣間隙連通至該第一、二空氣間隙。
  8. 一種立體記憶體元件的製造方法，包含：交替沈積複數第一絕緣層以及第二絕緣層於一基材上；蝕刻複數第一通孔穿越該些第一、二絕緣層；形成垂直記憶體結構於該些第一通孔內；蝕刻一溝槽於該些記憶體結構其中二緊鄰者之間；通過該溝槽蝕刻該些第一絕緣層以形成該些第二絕緣層之間的空隙；通過該溝槽沈積導電材料至該空隙以形成該些第二絕緣層之間的複數水平導電層； 沈積一第三絕緣層覆蓋該溝槽的側壁；沈積一垂直導電板體於該溝槽內且位於該第三絕緣層內；移除該些第二絕緣層與該第三絕緣層以形成該些水平導電層二緊鄰者之間的第一空氣間隙以及該導電板體與該些水平導電層緊鄰者的邊緣之間的第二空氣間隙；以及形成一共形氧化層於該些水平導電層、該些記憶體結構以及該導電板體裸露於該第一、二空氣間隙的表面上。
TW109106584A 2020-02-05 2020-02-27 立體記憶體元件及其製作方法 TWI725755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/782,093 US11315826B2 (en) 2020-02-05 2020-02-05 Three dimensional memory device and method for fabricating the same
US16/782,093 2020-02-05

Publications (2)

Publication Number Publication Date
TWI725755B true TWI725755B (zh) 2021-04-21
TW202131496A TW202131496A (zh) 2021-08-16

Family

ID=76604849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106584A TWI725755B (zh) 2020-02-05 2020-02-27 立體記憶體元件及其製作方法

Country Status (3)

Country Link
US (1) US11315826B2 (zh)
CN (1) CN113224077B (zh)
TW (1) TWI725755B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI899223B (zh) * 2021-05-07 2025-10-01 日商東京威力科創股份有限公司 蝕刻方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045232A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298013A1 (en) * 2010-06-07 2011-12-08 Samsung Electronics Co., Ltd. Vertical Structure Semiconductor Memory Devices And Methods Of Manufacturing The Same
US20170077140A1 (en) * 2014-09-08 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20190312052A1 (en) * 2018-04-04 2019-10-10 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method of fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552077B (zh) * 2008-12-11 2010-10-27 中国科学院电工研究所 一种用于产生高磁场高均匀度的超导磁体系统
KR101616089B1 (ko) 2009-06-22 2016-04-28 삼성전자주식회사 3차원 반도체 메모리 소자
US8946048B2 (en) 2010-06-19 2015-02-03 Sandisk Technologies Inc. Method of fabricating non-volatile memory with flat cell structures and air gap isolation
US8901635B2 (en) 2011-09-12 2014-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
KR20130066950A (ko) 2011-12-13 2013-06-21 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9576975B2 (en) 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
CN106653757B (zh) * 2017-01-05 2019-05-10 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
US10141221B1 (en) 2017-07-18 2018-11-27 Macronix International Co., Ltd. Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same
US10181442B1 (en) * 2017-11-30 2019-01-15 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and methods of making the same
CN109155316B (zh) * 2018-08-14 2021-05-14 长江存储科技有限责任公司 3d存储器中的堆叠连接件及其制造方法
CN109585454B (zh) * 2018-11-20 2023-08-22 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110047839B (zh) * 2019-03-29 2020-05-19 长江存储科技有限责任公司 3d nand闪存及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298013A1 (en) * 2010-06-07 2011-12-08 Samsung Electronics Co., Ltd. Vertical Structure Semiconductor Memory Devices And Methods Of Manufacturing The Same
US20160118122A1 (en) * 2010-06-07 2016-04-28 Samsung Electronics Co., Ltd. Vertical structure semiconductor memory devices and methods of manufacturing the same
US20170077140A1 (en) * 2014-09-08 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20190312052A1 (en) * 2018-04-04 2019-10-10 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI899223B (zh) * 2021-05-07 2025-10-01 日商東京威力科創股份有限公司 蝕刻方法

Also Published As

Publication number Publication date
CN113224077B (zh) 2025-09-12
CN113224077A (zh) 2021-08-06
US11315826B2 (en) 2022-04-26
US20210242072A1 (en) 2021-08-05
TW202131496A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
US10910399B2 (en) Three dimensional memory device and method for fabricating the same
TWI713203B (zh) 記憶體元件及其製作方法
JP6987876B2 (ja) メモリデバイスおよび方法
US9385139B2 (en) Three dimensional semiconductor memory devices and methods of fabricating the same
TWI681548B (zh) 立體記憶體元件及其製作方法
KR20230144656A (ko) 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
CN111554689B (zh) 立体存储器元件及其制作方法
TWI725755B (zh) 立體記憶體元件及其製作方法
KR20120048791A (ko) 수직형 반도체 소자 제조 방법
TWI572019B (zh) 垂直通道結構
CN106711149B (zh) 垂直通道结构
TWI681550B (zh) 立體記憶體元件及其製作方法
US11101287B2 (en) Three dimensional memory device
CN108735711B (zh) 一种半导体器件及其制备方法、电子装置
CN109037228B (zh) 一种三维计算机闪存设备及其制作方法
CN111725215B (zh) 立体存储器元件及其制作方法
TWI723645B (zh) 立體記憶體元件
CN114520231A (zh) 一种存储装置及其制造方法
US11362101B2 (en) Three dimensional memory device
TWI722816B (zh) 立體記憶體元件
CN118201366A (zh) 半导体器件及其制造方法
CN114188327A (zh) 三维存储装置及其制作方法
CN105870066A (zh) 非挥发性存储器的制造方法