TWI719831B - 三維記憶體元件及其製造方法 - Google Patents

三維記憶體元件及其製造方法 Download PDF

Info

Publication number
TWI719831B
TWI719831B TW109104299A TW109104299A TWI719831B TW I719831 B TWI719831 B TW I719831B TW 109104299 A TW109104299 A TW 109104299A TW 109104299 A TW109104299 A TW 109104299A TW I719831 B TWI719831 B TW I719831B
Authority
TW
Taiwan
Prior art keywords
contact
array
substrate
forming
layer
Prior art date
Application number
TW109104299A
Other languages
English (en)
Other versions
TW202107686A (zh
Inventor
陳亮
磊 薛
劉威
黃詩琪
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202107686A publication Critical patent/TW202107686A/zh
Application granted granted Critical
Publication of TWI719831B publication Critical patent/TWI719831B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/10—ROM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供了一種用於形成3D記憶體元件的閘極結構的方法。所述方法包括形成包括周邊區域以及階梯和陣列區域的陣列晶圓。形成陣列晶圓的過程包括：在周邊區域中的第一基底中形成陣列井結構；在階梯和陣列區域中的第一基底上形成陣列元件；以及在周邊區域中形成至少一個與陣列井結構相接觸的第一垂直貫穿觸點。所述方法還包括形成CMOS晶圓，並且將陣列晶圓和CMOS晶圓鍵合。所述方法還包括形成穿透第一基底和陣列井結構並且與至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。

Description

三維記憶體元件及其製造方法
本發明內容的實施例涉及三維(3D)記憶體元件及其製造方法。
透過改進處理技術、電路設計、程式設計演算法和製造過程，平面記憶體單元被縮小到更小的尺寸。然而，隨著記憶體單元的特徵尺寸接近下限，平面過程和製造技術變得具有挑戰性且成本高昂。結果，平面記憶體單元的記憶體密度接近上限。
3D記憶體架構能夠解決平面記憶體單元中的密度上限。3D記憶體架構包括記憶體陣列和周邊元件，用於控制往返於記憶體陣列的訊號。
本文公開了用於形成3D記憶體元件的閘極結構的方法及其製造方法的實施例。
公開了一種用於形成三維(3D) NAND記憶體元件的方法，包括：形成包括周邊區域以及階梯和陣列區域的陣列晶圓，包括：在周邊區域中的第一基底中形成陣列井結構，在階梯和陣列區域中的第一基底上形成陣列元件，以及形成位於周邊區域中並且與陣列井結構相接觸的至少一個垂直貫穿觸點。所述方法還可以包括：形成CMOS晶圓；鍵合陣列晶圓和CMOS晶圓；以及形成穿透第一基底和陣列井結構並且與至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。
在一些實施例中，形成陣列井結構包括：在周邊區域中的第一基底中形成雙極結型電晶體；其中雙極結型電晶體包括被夾在兩個p井區中間的n井區。
在一些實施例中，形成陣列井結構包括：在周邊區域中的第一基底中形成雙極結型電晶體；其中雙極結型電晶體包括被夾在兩個n井區中間的p井區。
在一些實施例中，形成陣列元件包括：在第一基底上形成交替導體/介電質疊層；形成垂直穿透交替導體/介電質疊層的多個NAND串；以及在交替導體/介電質疊層的至少一個橫向面上形成階梯結構。
在一些實施例中，形成陣列晶圓還包括：形成覆蓋陣列井結構和陣列元件的絕緣層；以及形成至少一個字元線觸點，其位於階梯和陣列區域中並且與階梯結構中的字元線相接觸；其中透過同一觸點形成過程在絕緣層中同時形成至少一個垂直貫穿觸點和至少一個字元線觸點。
在一些實施例中，形成陣列晶圓還包括：在絕緣層上形成包括多個第一互連觸點的至少一個第一接觸層；以及在至少一個第一接觸層上形成陣列接合層。
在一些實施例中，形成CMOS晶圓包括：在第二基底上形成周邊電路層；在周邊電路層上形成包括多個第二互連觸點的至少一個第二接觸層；以及在至少一個第二接觸層上形成CMOS接合層。
在一些實施例中，將陣列晶圓鍵合到CMOS晶圓包括：翻轉陣列晶圓以面朝下朝向CMOS晶圓；以及將陣列晶圓的陣列接合層鍵合到CMOS晶圓的CMOS接合層，以使得至少一個垂直貫穿觸點透過至少一個第一互連觸點和至少一個第二互連觸點來電連接到周邊電路層。
在一些實施例中，形成至少一個貫穿基底觸點包括：形成穿透第一基底的至少一個貫穿基底開口；以及形成覆蓋第一基底並且填充至少一個貫穿基底開口的隔離層；形成至少一個垂直貫穿開口，其穿透隔離層、至少一個貫穿基底開口和陣列井結構，並且暴露至少一個垂直貫穿觸點的至少一部分；以及在所述至少一個垂直貫穿開口中形成所述至少一個貫穿基底觸點，以使得所述至少一個貫穿基底觸點與所述至少一個垂直觸點相接觸。
在一些實施例中，形成至少一個貫穿基底開口包括：使用深等離子體蝕刻在第一基底中形成至少一個貫穿基底開口；其中深等離子蝕刻期間的高能量等離子流被陣列井結構阻隔。
在一些實施例中，形成至少一個貫穿基底觸點還包括：形成至少一個陣列焊墊，該陣列焊墊與所述至少一個貫穿基底觸點相接觸；以及形成至少一個焊墊開口以暴露至少一個陣列焊墊。
所公開的三維(3D)記憶體元件可以包括陣列晶圓，該陣列晶圓包括周邊區域以及階梯和陣列區域，該陣列晶圓包括：第一基底、周邊區域中的第一基底上的陣列井結構、階梯和陣列區域中的第一基底上的陣列元件、周邊區域中的至少一個垂直貫穿觸點；以及穿透第一基底和陣列井結構並且與至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。所述3D記憶體元件還可以包括鍵合在陣列晶圓上的CMOS晶圓，包括周邊電路層，該周邊電路層透過至少一個垂直貫穿觸點來電連接到至少一個貫穿基底觸點。
在一些實施例中，陣列井結構包括雙極結型電晶體，雙極結型電晶體包括被夾在第一基底中的兩個n井區中間的p井區。
在一些實施例中，陣列井結構包括雙極結型電晶體，雙極結型電晶體包括被夾在第一基底中的兩個p井區中間的n井區。
在一些實施例中，陣列元件包括: 第一基底上的交替導體/介電質疊層；垂直穿透交替導體/介電質疊層的多個NAND串；以及在交替導體/介電質疊層的至少一個橫向面上的階梯結構。
在一些實施例中，陣列晶圓還包括：覆蓋陣列井結構以及陣列元件的絕緣層；位於階梯和陣列區域中並且與階梯結構中的字元線相接觸的至少一個字元線觸點；其中所述至少一個垂直貫穿觸點和所述至少一個字元線觸點穿透絕緣層。
在一些實施例中，陣列晶圓還包括：至少一個第一接觸層，其包括覆蓋絕緣層的多個第一互連觸點；以及在至少一個第一接觸層和CMOS晶圓之間的陣列接合層。
在一些實施例中，所述CMOS晶圓包括：在第二基底上的周邊電路層；至少一個第二接觸層，其包括周邊電路層上的多個第二互連觸點；和陣列接合層之間的CMOS接合層。
在一些實施例中，陣列晶圓還包括：覆蓋第一基底的隔離層；其中所述至少一個貫穿基底觸點穿透隔離層和陣列井結構，並且與所述至少一個垂直觸點相接觸。
在一些實施例中，陣列晶圓還包括：至少一個陣列焊墊，與所述至少一個貫穿基底觸點接觸；其中所述至少一個陣列焊墊透過所述至少一個垂直貫穿觸點、所述至少一個第一互連觸點以及所述至少一個第二互連觸點來電連接到所述CMOS晶圓的周邊電路層。
根據本發明內容的描述、請求項和圖式，本領域技術人員可以理解本發明內容的其它方面。
儘管討論了具體的配置和佈置，但是應當理解的是，這僅僅是出於說明的目的。相關領域的技術人員將認識到的是，在不脫離本發明內容的精神和範圍的情況下，可以使用其它配置和佈置。對相關領域的技術人員來說顯而易見的是，本發明內容也可以用於各種其它應用。
注意，說明書中提到“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等表示所描述的實施例可以包括特定的特徵、結構或特性，但是每個實施例不一定包括特定的特徵、結構或特性。此外，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其它實施例實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
一般來說，術語可以至少部分地根據上下文中的使用來理解。例如，本文使用的術語“一個或多個”，至少部分取決於上下文，可以用於以單數形式描述任何特徵、結構或特性，或可以用於以複數形式描述特徵、結構或特性的組合。類似地，術語諸如“一”、“一個”或“所述”同樣可以被理解為至少部分地根據上下文來傳達單數用法或複數用法。
應當容易理解的是，本發明內容中的“上”、“上面”和“上方”的含義應該以最廣泛的方式解釋，以使得“上”不僅意指直接在某物上，而且還包括具有中間特徵或其之間的層而在某物上的含義，並且“上面”或“上方”不僅意指在某物“上面”或“上方”的含義，而且還可以包括它是在某物“上面”或“上方”而其間沒有中間特徵或層的含義(即，直接在某物上)。
此外，為了便於描述，本文可以使用空間相對術語，例如“下方”、“下面”、“下層”、“上面”、“上層”等來描述如圖所示的一個元件或特徵與另一個元件或特徵的關係。空間上相關的術語旨在包括元件在使用或步驟中的不同方向(除了圖中所示的方位之外)。所述裝置可以以面向其它方向(旋轉90度或在其它方向)，並且本文使用的空間上相關的描述符同樣可以相應地解釋。
如本文使用的，術語“基底”指代其上添加了後續材料層的材料。基底本身可以被圖案化。添加在基底頂部的材料可以被圖案化或者可以保持未被圖案化。此外，基底可以包括多種半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文使用的，術語“層”指代包括具有厚度的區域的材料部分。層可以在整個底層或上層的結構上延伸，或可以具有範圍小於底層或上層的結構的範圍。此外，層可以是厚度小於連續結構厚度的均勻或非均勻連續結構的區域。例如，層可以位於連續結構的頂部表面和底部表面之間或在頂部表面和底部表面處的任何一對水平面之間。層能夠水平地、垂直地和/或沿著錐形表面延伸。基底可以是層，可以在其中包括一層或多層，和/或可以在其上、其上面和/或其下具有一層或多層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成觸點、互連線和/或通孔)以及一個或多個介電質層。
如本文使用的，術語“標稱的/標稱地”指代在產品或過程的設計階段設置的部件或過程步驟的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可能是由於製造過程或容差的微小變化造成的。如本文使用的，術語“大約”指示給定量的值，其可以基於與主題半導體元件相關聯的特定技術節點而變化。基於特定的技術節點，術語“大約”可以指示給定數量的值，該值在例如值的10-30%內變化(例如該值的±10%、±20%或±30%)。
本文使用的，術語“3D記憶體元件”指代這樣的半導體元件：在橫向的基底上具有垂直向的記憶體單元電晶體串(即，本文中作為“記憶體串”的區域，例如NAND串)，以使得記憶體串相對於基底在垂直方向上延伸。如本文使用的，術語“垂直的/垂直地”指代標稱地與基底的橫向表面相垂直。
隨著半導體技術的進步，三維(3D)記憶體元件，例如3D NAND記憶體元件，持續縮小更多的氧化物/氮化物(ON)層。通常，在一些用於形成3D記憶體元件的常規方法中，互補金屬氧化物半導體晶圓(“下文中的CMOS晶圓”)與記憶體單元陣列晶圓(“下文中的陣列晶圓”)相鍵合，以形成3D記憶體元件的框架。為了形成用於在堆疊的記憶體單元陣列元件和周邊元件之間提供垂直電互連的互連結構(例如，用於電源匯流排和金屬佈線)，執行貫穿矽觸點(through silicon contact，TSC)蝕刻過程以穿透整個矽層，該矽層由於ON層的數量增加而具有大的厚度。因為蝕刻孔具有相當大的高寬比，所以需要一定的能量來執行等離子蝕刻過程以形成TSC。此外，由於在鍵合CMOS晶圓和記憶體單元陣列晶圓之後執行TSC蝕刻過程，所以在TSC蝕刻過程期間等離子會穿過多層並且損壞CMOS元件，從而影響CMOS元件的可靠性。
因此，提供了一種新的3D記憶體元件及其製造方法來解決這些問題。注意，3D記憶體元件可以是非單片3D記憶體元件的一部分，其中部件(例如，CMOS元件和記憶體單元陣列元件)分別形成在不同的晶圓上，然後以面對面的方式相鍵合。在一些實施例中，如下面結合圖1-9描述的，陣列元件基底被翻轉並且面朝下朝向CMOS基底，用於混合鍵合，以使得在鍵合的非單片3D記憶體元件中，陣列晶圓在CMOS晶圓上面。應當理解的是，在一些其它實施例中，陣列晶圓保持為鍵合的非單片3D記憶體元件的基底，並且CMOS晶圓被翻轉並且面朝下朝向陣列晶圓用於混合鍵合。
參考圖1A-1E，根據本發明內容的一些實施例示出了用於形成3D記憶體元件的示例性方法的流程圖。應當理解的是，圖1A-1E中所示的操作和/或步驟不是全面的，並且在任何所示步驟之前、之後或之間也可以執行其它步驟。圖2-9示出了根據本發明內容的一些實施例的在圖1A-1E所示方法的特定製造階段的示例性3D記憶體元件的示意性截面圖。
如圖1A中示出的，所述方法開始於步驟S100，其中形成包括周邊區域和階梯及陣列區域的陣列晶圓。可以在周邊區域中形成蝕刻停止層和陣列井結構，並且可以在階梯和陣列區域中形成陣列元件。
參考圖1B和圖2，步驟S100可以包括形成第一基底101以及在周邊區域110中形成陣列井結構112的步驟S102。在一些實施例中，第一基底101可以包括任何合適的半導體材料，該半導體材料可以包括矽(例如單晶矽、多晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)或其任何合適的組合。在一些實施例中，基礎基底是打薄的基底(例如，半導體層)，其透過研磨、濕/乾蝕刻、化學機械研磨(chemical mechanical polishing，CMP)或其任意組合來打薄。在一些實施例中，第一基底101可以是單層基底或多層基底，例如單晶矽單層基底、多晶矽(多晶矽)單層基底、多晶矽和金屬多層基底等。
第一基底101可以包括在橫向上橫向延伸的兩個橫向表面(例如，頂部表面和底部表面)。如本文使用的，當基底在垂直方向上位於半導體元件的最低平面中時，相對於半導體元件的基底(例如，第一基底101)，來確定半導體元件的一個元件(例如，層或元件)是在半導體元件的另一元件(例如，層或元件)的“上”、“上面”還是“下面”。描述空間關係的相同概念適用於整個本發明內容。
根據一些實施例，如圖2中所示，第一基底101可以包括周邊區域110以及階梯和陣列區域120，它們都在橫向上延伸。陣列井結構112能夠形成在第一基底101的周邊區域110中。
陣列井結構112可以是雙極結型電晶體(bipolar junction transistor，BJT)，其包括三個井區114、116和118。在一些實施例中，陣列井結構112可以是PNP型電晶體。也就是說，n井區116被夾在兩個p井區114和118中間。在一些其它實施例中，陣列井結構112可以是NPN型電晶體。也就是說，p井區116被夾在兩個n井區114和118中間。n井區和p井區114、116和118可以透過任何合適的摻雜過程形成。陣列井結構112可以覆蓋第一基底101的周邊區域110的頂部表面的一部分。
參考圖1B和圖3，步驟S100還可以包括在階梯和陣列區域120中形成陣列元件220的步驟S104。在一些實施例中，陣列元件220可以是NAND快閃記憶體元件，其中以在第一基底101上面垂直延伸的NAND串230的陣列的形式提供記憶體單元。陣列元件220可以包括延伸通過多個導體層212和介電質層214對的多個NAND串230。多個導體/介電質層對在本文也被稱為“交替導體/介電質疊層”210。交替導體/介電質疊層210中的導體/介電質層對的數量(例如，32、64或96)可以設置陣列元件220中的記憶體單元的數量。交替導體/介電質疊層210中的導體層212和介電質層214在垂直方向上交替。換句話說，除了在交替導體/介電質疊層210的頂部或底部的導體層之外，每個導體層212可以在兩面被兩個介電質層214鄰接，並且每個介電質層214可以在兩面被兩個導體層212鄰接。導體層212可以各自具有相同的厚度或不同的厚度。類似地，介電質層214可以各自具有相同的厚度或不同的厚度。導體層212可以包括導體材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽(多晶矽)、摻雜矽、矽化物或其任意組合。介電質層214可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。在一些實施例中，導體層212包括金屬層(例如W)，並且介電質層214包括氧化矽。
如圖3中示出的，至少在橫向方向的一面，交替導體/介電質疊層210可以包括階梯結構240。階梯結構240的每一層可以包括一個或多個導體/介電質層對，每個導體/介電質層對包括導體層212和介電質層214。階梯結構240的每一層中的頂層可以是用於在垂直方向上互連的導體層212。在一些實施例中，階梯結構240的每兩個相鄰層在垂直方向上偏移標稱上相同的距離，在橫向方向上偏移標稱上相同的距離。對於階梯結構240的每兩個相鄰層，更靠近第一基底101的第一層(以及其中的導體層和介電質層)可以比第二層(以及其中的導體層和介電質層)橫向延伸得更遠，從而在第一層上形成用於在垂直方向上互連的“著陸區域”。
如圖3中所示，每個NAND串230可以包括延伸穿過交替導體/介電質疊層的通道結構。通道結構可以包括填充有半導體材料(例如，作為半導體通道)和介電質材料(例如，作為儲存膜)的通道孔。在一些實施例中，半導體通道包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜是包括隧道層、儲存層(也稱為“電荷捕獲/儲存層”)和阻隔層的複合層。每個NAND串230可以具有圓柱形狀(例如，柱狀)。根據一些實施例，半導體通道、穿隧層、儲存層、阻隔層沿著從柱的中心朝向外表面的方向依次佈置。隧道層可以包括氧化矽、氮化矽或其任意組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任意組合。阻隔層可以包括氧化矽、氮化矽、高介電質常數(高k)介電質或其任意組合。
在一些實施例中，NAND串230包括用於NAND串230的多個控制閘極(每個閘極都是字元線的一部分)。交替導體/介電質疊層210中的導體層212可以用作NAND串230的記憶體單元的控制閘極。導體層212可以包括用於多個NAND串230的多個控制閘極，並且可以橫向地延伸作為以階梯結構240結束的字元線。
如圖1B和圖4中所示，步驟S100還可以包括在絕緣層250中形成多個垂直貫穿觸點310的步驟S106。在如圖3所示的一些實施例中，可以執行沉積過程來形成絕緣層250，使得絕緣層250可以覆蓋陣列井結構112和陣列元件220。可以執行CMP過程來平坦化絕緣層250的頂部表面。如圖4中所示，多個垂直貫穿觸點310可以形成在絕緣層250中，並且可以包括與陣列井結構112相接觸的至少一個垂直觸點312以及與階梯結構240中的字元線相接觸的多個字元線觸點316。每個垂直貫穿觸點310可以包括填充有導體材料的開口(例如，通孔或溝槽)，導體材料包括但不限於鎢、鈷、銅、鋁、矽化物或其任意組合。多個垂直貫穿觸點310中的一些或全部垂直貫穿觸點可以在如下面詳細描述的單個觸點形成過程中同時形成。
在一些實施例中，每個垂直貫穿觸點310的一端(例如上端)彼此齊平，例如在絕緣層250的頂部表面上，垂直貫穿觸點310形成在絕緣層250的頂部表面上。每個垂直貫穿觸點310的另一端(例如下端)可以與相應的陣列晶圓結構相接觸。例如，垂直觸點312的下端可以與陣列井結構112相接觸，並且每個字元線觸點316的下端可以與階梯結構240的一層結構中的相應導體層206(字元線)相接觸。
應當理解的是，用於形成多個垂直貫穿觸點310的觸點形成過程可以包括多種過程，例如微影、蝕刻、薄膜沉積和CMP。例如，可以透過首先深蝕刻垂直開口(例如，透過濕蝕刻和/或乾蝕刻)，然後使用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、任何其它合適的過程或其任意組合用導體材料填充開口，來穿過絕緣層250形成垂直貫穿觸點310。用於填充垂直貫穿觸點310的導體材料可以包括但不限於鎢、鈷、銅、鋁、多晶矽、矽化物或其任意組合。在一些實施例中，也使用其它導體材料填充開口，以用作阻隔層、黏合層和/或晶種層。
在一些實施例中，包括垂直觸點312和字元線觸點316的多個垂直貫穿觸點310可以在同一觸點形成過程中同時形成。在一些實施例中，對於垂直觸點312和字元線觸點316，觸點形成過程中的每個過程只需要執行一次。例如，可以執行單次微影過程來圖案化用於垂直觸點312和字元線觸點316的所有開口的遮罩；可以執行單次蝕刻過程來蝕刻垂直觸點312和字元線觸點316的所有開口；可以執行單次沉積過程，以用相同的導體材料填充垂直觸點312和字元線觸點316的所有開口。
如圖1B和圖4中所示，步驟S100還可以包括形成包括多個互連觸點323的至少一個接觸層320的步驟S108。接觸層320可以包括介電質層325和互連觸點323，並且可以形成在絕緣層250上面。每個互連觸點323的上端可以在介電質層325的頂部表面處彼此齊平，每個互連觸點323的下端可以在介電質層325的底部表面處彼此齊平，並且可以與相應的垂直貫穿觸點310(例如，垂直觸點312或字元線觸點316)的上端相接觸。
介電質層325可以透過一個或多個薄膜沉積過程形成，例如ALD、CVD、PVD、任何其它合適的過程或其任意組合。介電質層325可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。互連觸點323可以穿過介電質層325形成，透過首先蝕刻垂直開口(例如，透過濕蝕刻和/或乾蝕刻)，然後使用ALD、CVD、PVD、任何其它合適的過程或其任意組合用導體材料填充開口。用於填充互連觸點323的導體材料可以包括但不限於鎢、鈷、銅、鋁、多晶矽、矽化物或其任意組合。在一些實施例中，使用其它導體材料填充開口，以用作阻隔層、黏合層和/或晶種層。
在一些實施例中，至少一個接觸層320可以包括多層，並且每個互連觸點323可以包括在多層中形成的多個子觸點。例如，如圖4中所示，多個子觸點可以包括一個或多個觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合，並且可以在多個觸點形成過程中形成多個子觸點。例如，形成多個子觸點的製造過程可以包括在介電質層325中形成一個或多個導電層和一個或多個接觸層。導電層和導體接觸層可以透過任何合適的已知後端工序(BEOL)方法形成。在一些實施例中，接觸層320中的所有互連觸點323可以在同一觸點形成過程中同時形成。
如圖1B和圖4中所示，步驟S100還可以包括在至少一個接觸層320上形成陣列接合層330的步驟S110。陣列接合層330可以是後端工序(BEOL)互連層，包括嵌入介電質層336中的一個或多個接合結構338。接合結構338可以包括但不限於觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合。介電質層336可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。接合結構338的一個或多個部分可以暴露在陣列晶圓100上的陣列接合層330的頂部表面上。
在一些實施例中，形成陣列接合層330的製造過程包括形成介電質層336，隨後形成多個接合結構338。一個或多個接合結構338可以分別與互連觸點323相接觸。介電質層336可以包括一層或多層介電質材料，例如氧化矽、氮化矽、氮氧化矽或其任意組合。接合結構338可以包括但不限於觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合。
在一些實施例中，形成接合結構338的製造過程包括在介電質層336中形成開口，隨後用導電材料填充開口。介電質層336中的開口可以透過ALD、CVD、PVD、任何其它合適的過程或其任意組合來填充導電材料。在一些實施例中，形成接合結構338的製造過程還包括在介電質層中形成一個或多個導電層和一個或多個接觸層。導電層和導體接觸層可以透過任何合適的已知BEOL方法形成。
再次參考圖1A，所述方法處理到步驟S200，其中可以形成CMOS晶圓。如圖5中所示，CMOS晶圓400可以包括第二基底401、第二基底401上的周邊電路層410、周邊電路層410上的至少一個接觸層420以及至少一個接觸層420上的CMOS接合層430。
如圖1C和圖5中所示，步驟S200可以包括形成第二基底401和在第二基底401上形成周邊電路層410的步驟S202。在一些實施例中，第二基底401可以包括任何合適的半導體材料，該半導體材料可以包括矽(例如單晶矽、多晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)或其任何合適的組合。第二基底401可以是單層基底或多層基底，例如單晶矽單層基底、多晶矽(多晶矽)單層基底、多晶矽和金屬多層基底等。在一些實施例中，第二基底401是打薄的基底(例如，半導體層)，其透過研磨、濕/乾蝕刻、化學機械研磨(CMP)或其任意組合來打薄。
形成在第二基底401上的周邊電路層410可以包括一個或多個周邊電路，該周邊電路包括用於促進3D記憶體元件操作的任何合適的數位、類比和/或混合訊號周邊電路。例如，一個或多個周邊電路可以包括以下各項中的一項或多項：頁面緩衝器、解碼器(例如，行解碼器和列解碼器)、鎖存器、感測放大器、驅動器、充電泵、電流或電壓基準、或電路的任何主動或被動元件(例如，電晶體、二極體、電阻器或電容器)。在如圖5所示的一些實施例中，一個或多個周邊電路可以包括使用互補金屬氧化物半導體（CMOS）技術形成的多個CMOS元件412。
如圖1C和圖5中所示，步驟S200還可以包括形成包括多個互連觸點423的至少一個接觸層420的步驟S204。接觸層420可以包括介電質層425和互連觸點423，並且可以形成在周邊電路層410上面。介電質層425可以透過一個或多個薄膜沉積過程形成，例如ALD、CVD、PVD、任何其它合適的過程或其任意組合。介電質層425可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。互連觸點423可以穿過介電質層425形成，透過首先蝕刻垂直開口(例如，透過濕蝕刻和/或乾蝕刻)，然後使用ALD、CVD、PVD、任何其它合適的過程或其任意組合用導體材料填充開口。用於填充互連觸點423的導體材料可以包括但不限於鎢、鈷、銅、鋁、多晶矽、矽化物或其任意組合。在一些實施例中，使用其它導體材料填充開口，以用作阻隔層、黏合層和/或晶種層。
在一些實施例中，至少一個接觸層420可以包括多層，並且每個互連觸點423可以包括在多層中形成的多個子觸點。例如，如圖5中所示，多個子觸點可以包括一個或多個觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合，並且可以在多個觸點形成過程中形成多個子觸點。例如，形成多個子觸點的製造過程可以包括在介電質層425中形成一個或多個導電層和一個或多個接觸層。導電層和導體接觸層可以透過任何合適的已知前端工序(FEOL)方法形成。在一些實施例中，接觸層420中的所有互連觸點423可以在同一觸點形成過程中同時形成。
如圖1C和圖5中所示，步驟S200還可以包括在至少一個接觸層420上形成CMOS接合層430的步驟S206。CMOS接合層430可以是包括嵌入介電質層436中的一個或多個接合結構438的前端工序(FEOL)互連層。接合結構438可以包括但不限於觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合。介電質層436可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。接合結構438的一個或多個部分可以暴露在CMOS晶圓400上的CMOS接合層430的頂部表面上。
在一些實施例中，形成CMOS接合層430的製造過程包括形成介電質層436，隨後形成多個接合結構438。一個或多個接合結構438可以分別與互連觸點423相接觸。介電質層436可以包括一層或多層介電質材料，例如氧化矽、氮化矽、氮氧化矽或其任意組合。接合結構438可以包括但不限於觸點、單層/多層通孔、導線、插頭、焊墊和/或由導電材料製成的任何其它合適的導電結構，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、矽化物或其任意組合。
在一些實施例中，形成接合結構438的製造過程包括在介電質層436中形成開口，隨後用導電材料填充開口。介電質層436中的開口可以透過ALD、CVD、PVD、任何其它合適的過程或其任意組合來填充導電材料。在一些實施例中，形成接合結構438的製造過程還包括在介電質層中形成一個或多個導電層和一個或多個接觸層。導電層和導體接觸層可以透過任何合適的已知FEOL方法形成。
再次參考圖1A，所述方法處理到步驟S300，其中陣列晶圓和CMOS晶圓可以被鍵合。如圖1D和圖6中所示，步驟S300可以包括步驟S302，其翻轉陣列晶圓100以面朝下面向CMOS晶圓400用於混合鍵合，以及步驟S304，其將陣列晶圓100的陣列接合層330鍵合到CMOS晶圓400的CMOS接合層430。
鍵合介面在陣列接合層330和CMOS接合層430之間。因此，鍵合介面包括兩個介電質層之間的介面(例如，氮化矽層和氧化矽層之間的介面)和兩個導電層之間的介面(例如，兩個金屬層之間的介面)。在一些實施例中，陣列晶圓100中的一個或多個接合結構338和CMOS晶圓400中的一個或多個接合結構438可以在用於電連接的鍵合介面處相互接觸。
在一些實施例中，陣列晶圓100和CMOS晶圓400之間的混合鍵合可以包括任何合適的鍵合過程或其組合。例如，鍵合介面可以透過在鍵合介面兩邊的介電質層和/或導電層之間的化學鍵形成。作為另一示例，鍵合介面可以透過鍵合介面兩邊的介電質層和/或導電層之間的物理相互作用(例如，相互擴散)來形成。在一些實施例中，可以在鍵合過程之前從鍵合介面的兩邊對表面進行等離子處理或熱處理之後形成鍵合介面。
再次參考圖1A，所述方法被處理到步驟S400，其中可以形成至少一個貫穿基底觸點，以穿透第一基底和陣列井結構，從而與至少一個垂直觸點連接。
如圖1E中所示，步驟S400可以包括打薄第一基底的步驟S402。在一些實施例中，第一基底101可以透過包括但不限於晶圓研磨、乾蝕刻、濕蝕刻、CMP、任何其它合適的過程或其任意組合的過程來打薄。
如圖1E和圖7中所示，步驟S400可以包括形成穿透第一基底101的至少一個貫穿基底開口610的步驟S404。應當理解的是，至少一個貫穿基底開口610可以透過任何合適的微影過程形成。例如，可以在第一基底101上形成硬遮罩，並且可以執行深等離子蝕刻(例如，深反應離子蝕刻過程)以形成穿透整個基底101並且停止在陣列井結構112處的至少一個貫穿基底開口610。
注意的是，在等離子蝕刻過程中，適當氣體混合物的高能輝光放電(等離子)流(以脈衝形式)射向樣品。等離子源(也稱為“蝕刻物類”)可以是帶電的(離子)或中性的(原子和自由基)。在等離子蝕刻過程中，等離子從基底101和由等離子產生的反應物類之間的化學反應中產生揮發性蝕刻產物。還應當理解的是，在等離子蝕刻過程中，高能等離子流被陣列井結構112阻隔，因此不能穿過至少一個垂直觸點來影響CMOS晶圓400中的CMOS元件。因此，可以避免對CMOS晶圓400中的CMOS元件的潛在等離子導致損壞（PID）。
如圖1E和圖8中所示，步驟S400還可以包括形成隔離層730的步驟S406，隔離層730覆蓋第一基底101並且填充至少一個貫穿基底開口610。隔離層730可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。
如圖1E和圖8中所示，步驟S400還可以包括形成至少一個貫穿基底觸點740(在一些實施例中也稱為“貫穿矽觸點(TSC)”的步驟S408，貫穿基底觸點740穿透隔離層730和陣列井結構112，並且與至少一個垂直觸點312相接觸。應當理解的是，用於形成至少一個貫穿基底觸點740的接觸過程可以包括多個過程，例如微影、蝕刻、薄膜沉積和CMP。在一些實施例中，可以透過濕蝕刻和/或乾蝕刻穿過相應的基底貫穿610形成至少一個垂直貫穿開口，以穿透隔離層730和陣列井結構112。這樣，落在陣列井結構112上的至少一個垂直觸點312的端表面可以被至少一個垂直貫穿開口暴露。隨後的沉積過程可以透過使用ALD、CVD、PVD、任何其它合適的過程或其任意組合用導體材料填充至少一個垂直貫穿開口來形成至少一個貫穿基底觸點740。用於填充至少一個貫穿基底觸點740的導體材料可以包括但不限於鎢、鈷、銅、鋁、多晶矽、矽化物或其任意組合。在一些實施例中，也使用其它導體材料填充開口，以用作阻隔層、黏合層和/或晶種層。
如圖1E和圖9中所示，步驟S400還可以包括形成至少一個陣列焊墊820的步驟S410，該陣列焊墊820與至少一個貫穿基底觸點740相接觸。應當理解的是，用於形成至少一個陣列焊墊820的接觸過程可以包括多個過程，例如微影、蝕刻、薄膜沉積和CMP。在一些實施例中，可以在隔離層730上形成硬遮罩層，並且可以透過使用硬遮罩層的濕蝕刻和/或乾蝕刻來在隔離層730中形成至少一個垂直貫穿開口。這樣，至少一個貫穿基底觸點740的端表面可以被至少一個垂直貫穿開口暴露。隨後的沉積過程可以透過使用ALD、CVD、PVD、任何其它合適的過程或其任意組合用導體材料填充至少一個垂直貫穿開口來形成至少一個陣列焊墊820。用於填充至少一個陣列焊墊820的導體材料可以包括但不限於鎢、鈷、銅、鋁、多晶矽、矽化物或其任意組合。在一些實施例中，也使用其它導體材料填充開口，以用作阻隔層、黏合層和/或晶種層。保護層810可以形成在隔離層730上，並且可以形成至少一個焊墊開口830以暴露至少一個陣列焊墊820。
透過使用第一基底背面上的至少一個陣列焊墊820，而不是第一基底的周圍區域，3D記憶體元件的周邊電路可以穿過3D記憶體元件的背面連接出去。因此，可以減小3D記憶體元件的尺寸，並且可以增加3D記憶體元件的集成度。此外，透過在形成垂直貫穿觸點期間使用蝕刻停止層和陣列井結構來阻隔等離子，可以消除對CMOS元件造成等離子導致損壞（PID）的風險，從而增加CMOS元件的可靠性。
因此，提供了一種3D記憶體元件及其製造方法。在一些實施例中，所述方法可以包括形成包括周邊區域以及階梯和陣列區域的陣列晶圓，包括：在周邊區域中的第一基底中形成陣列井結構，在階梯和陣列區域中的第一基底上形成陣列元件，以及在周邊區域中形成至少一個垂直貫穿觸點並且與陣列井結構相接觸。所述方法還可以包括：形成CMOS晶圓；鍵合陣列晶圓和CMOS晶圓；以及形成穿透第一基底和陣列井結構並且與至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。
在一些實施例中，形成陣列井結構包括：在所述周邊區域中的所述第一基底中形成雙極結型電晶體；其中，所述雙極結型電晶體包括被夾在兩個p井區中間的n井區。
在一些實施例中，形成陣列井結構包括：在所述周邊區域中的所述第一基底中形成雙極結型電晶體；其中，所述雙極結型電晶體包括被夾在兩個n井區中間的p井區。
在一些實施例中，形成陣列元件包括：在第一基底上形成交替導體/介電質疊層；形成垂直穿透交替導體/介電質疊層的多個NAND串；以及在交替導體/介電質疊層的至少一個橫向面上形成階梯結構。
在一些實施例中，形成陣列晶圓還包括：形成覆蓋所述陣列井結構和所述陣列元件的絕緣層；以及在所述階梯和陣列區域中形成至少一個字元線觸點，並且與所述階梯結構中的字元線相接觸；其中，透過同一觸點形成過程在所述絕緣層中同時形成至少一個垂直貫穿觸點和至少一個字元線觸點。
在一些實施例中，形成陣列晶圓還包括：在絕緣層上形成包括多個第一互連觸點的至少一個第一接觸層；以及在至少一個第一接觸層上形成陣列接合層。
在一些實施例中，形成CMOS晶圓包括：在第二基底上形成周邊電路層；在周邊電路層上形成包括多個第二互連觸點的至少一個第二接觸層；以及在至少一個第二接觸層上形成CMOS接合層。
在一些實施例中，將陣列晶圓鍵合到CMOS晶圓包括：翻轉陣列晶圓以面朝下朝向CMOS晶圓；以及將陣列晶圓的陣列接合層鍵合到CMOS晶圓的CMOS接合層，以使得至少一個垂直貫穿觸點透過至少一個第一互連觸點和至少一個第二互連觸點來電連接到周邊電路層。
在一些實施例中，形成至少一個貫穿基底觸點包括：形成穿透第一基底的至少一個貫穿基底開口；以及形成覆蓋第一基底並且填充至少一個貫穿基底開口的隔離層；形成至少一個垂直貫穿開口，其穿透隔離層、至少一個貫穿基底開口和陣列井結構，並且暴露至少一個垂直貫穿觸點的至少一部分；以及在所述至少一個垂直貫穿開口中形成所述至少一個貫穿基底觸點，以使得所述至少一個貫穿基底觸點與所述至少一個垂直觸點相接觸。
在一些實施例中，形成至少一個貫穿基底開口包括：使用深等離子體蝕刻在第一基底中形成至少一個貫穿基底開口；其中深等離子蝕刻期間的高能量等離子流被陣列井結構阻隔。
在一些實施例中，形成至少一個貫穿基底觸點還包括：形成至少一個陣列焊墊，該陣列焊墊與所述至少一個貫穿基底觸點相接觸；以及形成至少一個焊墊開口以暴露至少一個陣列焊墊。
所公開的三維(3D)記憶體元件可以包括陣列晶圓，該陣列晶圓包括周邊區域以及階梯和陣列區域，該陣列晶圓包括：第一基底、周邊區域中的第一基底上的陣列井結構、階梯和陣列區域中的第一基底上的陣列元件、周邊區域中的至少一個垂直貫穿觸點；以及穿透第一基底和陣列井結構並且與至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。所述3D記憶體元件還可以包括鍵合在陣列晶圓上的CMOS晶圓，包括周邊電路層，該周邊電路層透過至少一個垂直貫穿觸點來電連接到至少一個貫穿基底觸點。
在一些實施例中，陣列井結構包括雙極結型電晶體，雙極結型電晶體包括夾在第一基底中的兩個n井區中間的p井區。
在一些實施例中，陣列井結構包括雙極結型電晶體，雙極結型電晶體包括夾在第一基底中的兩個p井區中間的n井區。
在一些實施例中，陣列元件包括: 第一基底上的交替導體/介電質疊層；垂直穿透交替導體/介電質疊層的多個NAND串；以及在交替導體/介電質疊層的至少一個橫向面上的階梯結構。
在一些實施例中，陣列晶圓還包括：覆蓋陣列井結構以及陣列元件的絕緣層；位於階梯和陣列區域中並且與階梯結構中的字元線相接觸的至少一個字元線觸點；其中所述至少一個垂直貫穿觸點和所述至少一個字元線觸點穿透絕緣層。
在一些實施例中，陣列晶圓還包括：至少一個第一接觸層，其包括覆蓋絕緣層的多個第一互連觸點；以及在至少一個第一接觸層和CMOS晶圓之間的陣列接合層。
在一些實施例中，所述CMOS晶圓包括：在第二基底上的周邊電路層；至少一個第二接觸層，其包括周邊電路層上的多個第二互連觸點；以及在至少一個第二接觸層和陣列接合層之間的CMOS接合層。
在一些實施例中，陣列晶圓還包括：覆蓋第一基底的隔離層；其中所述至少一個貫穿基底觸點穿透隔離層和陣列井結構，並且與所述至少一個垂直觸點相接觸。
在一些實施例中，陣列晶圓還包括：至少一個陣列焊墊，與所述至少一個貫穿基底觸點相接觸；其中所述至少一個陣列焊墊透過所述至少一個垂直貫穿觸點、所述至少一個第一互連觸點以及所述至少一個第二互連觸點來電連接到所述CMOS晶圓的周邊電路層。
根據本發明內容的描述、請求項和圖式，本領域技術人員可以理解本發明內容的其它方面。
特定實施例的前述描述將如此充分地揭示本發明內容的一般性質，以至於其它人可以透過應用本領域技術內的知識，容易地修改和/或適應這些特定實施例的各種應用，而無需過度的實驗，而不偏離本發明內容的一般概念。因此，基於本文給出的講解和指導，這種適應和修改旨在處於所公開的實施例的等同物的含義和範圍內。應當理解的是，本文的術語或措辭是出於描述而非限制的目的，以使得本說明書的術語或措辭將由本領域技術人員根據講解和指導來解釋。
上面已經借助於說明特定功能及其關係的實現的功能構建框描述了本發明內容的實施例。為了描述的方便，本文任意定義了這些功能構建框的邊界。只要適當地執行指定的功能及其關係，就可以定義替代邊界。
概述和摘要部分可以闡述發明人所設想的本發明內容的一個或多個但不是所有示例性實施例，因此，並不旨在以任何方式限制本發明內容和所附請求項。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據以下請求項及其等同物來定義。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:陣列晶圓 101:第一基底 110:周邊區域 112:陣列井結構 114,116,118:井區 120:階梯和陣列區域 210:交替導體/介電質疊層 212:導體層 214,325,336,425,436:介電質層 220:陣列元件 230:NAND串 240:階梯結構 250:絕緣層 310:垂直貫穿觸點 312:垂直觸點 316:字元線觸點 320,420:接觸層 323,423:互連觸點 330:陣列接合層 338,438:接合結構 400:CMOS晶圓 401:第二基底 410:周邊電路層 412:CMOS元件 430:CMOS接合層 610:貫穿基底開口 730:隔離層 740:貫穿基底觸點 810:保護層 820:陣列焊墊 830:焊墊開口 S100,S102,S104,S106,S108,S110,S200,S202,S204,S206,S300,S302,S304,S400,S402,S404,S406,S408,S410:步驟
結合本文並且形成說明書一部分的圖式示出了本發明內容的實施例，並且與描述一起進一步用於解釋本發明內容的原理，並且使相關領域的技術人員能夠製作和使用本發明內容。 圖1A-圖1E示出了根據本發明內容的一些實施例的用於形成3D記憶體元件的示例性方法的流程圖；以及 圖2-圖9示出了根據本發明內容的一些實施例的在圖1所示方法的特定製造階段的示例性3D記憶體元件的示意性截面圖。 將參考圖式描述本發明內容的實施例。
101:第一基底 112:陣列井結構 312:垂直觸點 610:貫穿基底開口 730:隔離層 740:貫穿基底觸點

Claims (20)

  1. 一種用於形成三維(3D)記憶體元件的方法，包括： 形成包括周邊區域以及階梯和陣列區域的陣列晶圓，包括： 在所述周邊區域中的第一基底中形成陣列井結構； 在所述階梯和陣列區域中的所述第一基底上形成陣列元件；以及 形成至少一個垂直貫穿觸點，其位於所述周邊區域中並且與所述陣列井結構相接觸； 形成CMOS晶圓； 鍵合所述陣列晶圓和所述CMOS晶圓；以及 形成穿透所述第一基底和所述陣列井結構並且與所述至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點。
  2. 根據請求項1所述的方法，其中，形成所述陣列井結構包括： 在所述周邊區域中的所述第一基底中形成雙極結型電晶體； 其中，所述雙極結型電晶體包括被夾在兩個p井區中間的n井區。
  3. 根據請求項1所述的方法，其中，形成所述陣列井結構包括： 在所述周邊區域中的所述第一基底中形成雙極結型電晶體； 其中，所述雙極結型電晶體包括被夾在兩個n井區中間的p井區。
  4. 根據請求項1所述的方法，其中，形成所述陣列元件包括： 在所述第一基底上形成交替導體/介電質疊層； 形成垂直穿透所述交替導體/介電質疊層的多個NAND串；以及 在所述交替導體/介電質疊層的至少一個橫向面上形成階梯結構。
  5. 根據請求項4所述的方法，其中，形成所述陣列晶圓還包括： 形成覆蓋所述陣列井結構和所述陣列元件的絕緣層；以及 形成至少一個字元線觸點，其位於所述階梯和陣列區域中並且與所述階梯結構中的字元線相接觸； 其中，所述至少一個垂直貫穿觸點和所述至少一個字元線觸點是透過同一觸點形成過程在所述絕緣層中同時形成的。
  6. 根據請求項5所述的方法，其中，形成所述陣列晶圓還包括： 在所述絕緣層上形成包括多個第一互連觸點的至少一個第一接觸層；以及 在所述至少一個第一接觸層上形成陣列接合層。
  7. 根據請求項6所述的方法，其中，形成所述CMOS晶圓包括： 在第二基底上形成周邊電路層； 在所述周邊電路層上形成包括多個第二互連觸點的至少一個第二接觸層；以及 在所述至少一個第二接觸層上形成CMOS接合層。
  8. 根據請求項7所述的方法，其中，將所述陣列晶圓鍵合到所述CMOS晶圓包括： 翻轉所述陣列晶圓以面朝下朝向所述CMOS晶圓；以及 將所述陣列晶圓的所述陣列接合層鍵合到所述CMOS晶圓的所述CMOS接合層，以使得所述至少一個垂直貫穿觸點透過至少一個第一互連觸點和至少一個第二互連觸點來電連接到所述周邊電路層。
  9. 根據請求項8所述的方法，其中，形成所述至少一個貫穿基底觸點包括： 形成穿透所述第一基底的至少一個貫穿基底開口； 形成覆蓋所述第一基底並且填充所述至少一個貫穿基底開口的隔離層； 形成至少一個垂直貫穿開口，其穿透所述隔離層、所述至少一個貫穿基底開口、以及所述陣列井結構，並且使所述至少一個垂直貫穿觸點的至少一部分暴露；以及 在所述至少一個垂直貫穿開口中形成所述至少一個貫穿基底觸點，以使得所述至少一個貫穿基底觸點與所述至少一個垂直觸點相接觸。
  10. 根據請求項9所述的方法，其中，形成至少一個貫穿基底開口包括： 使用深等離子蝕刻在所述第一基底中形成所述至少一個貫穿基底開口； 其中，在所述深等離子蝕刻期間的高能等離子流被所述陣列井結構阻隔。
  11. 根據請求項10所述的方法，其中，形成所述至少一個貫穿基底觸點還包括： 形成至少一個陣列焊墊，所述至少一個陣列焊墊與所述至少一個貫穿基底觸點相接觸；以及 形成至少一個焊墊開口以暴露所述至少一個陣列焊墊。
  12. 一種三維(3D)記憶體元件，包括： 包括周邊區域以及階梯和陣列區域的陣列晶圓，包括： 第一基底； 在所述周邊區域中的所述第一基底中的陣列井結構； 在所述階梯和陣列區域中的所述第一基底上的陣列元件； 在所述周邊區域中的至少一個垂直貫穿觸點；以及 穿透所述第一基底和所述陣列井結構並且與所述至少一個垂直貫穿觸點相接觸的至少一個貫穿基底觸點；以及 鍵合在所述陣列晶圓上的CMOS晶圓，其包括周邊電路層，所述周邊電路層透過所述至少一個垂直貫穿觸點來電連接到所述至少一個貫穿基底觸點。
  13. 根據請求項12所述的3D記憶體元件，其中，所述陣列井結構包括： 雙極結型電晶體，其包括被夾在所述第一基底中的兩個n井區中間的p井區。
  14. 根據請求項12所述的3D記憶體元件，其中，所述陣列井結構包括： 雙極結型電晶體，其包括被夾在所述第一基底中的兩個p井區中間的n井區。
  15. 根據請求項12所述的3D記憶體元件，其中，所述陣列元件包括： 在所述第一基底上的交替導體/介電質疊層； 垂直穿透所述交替導體/介電質疊層的多個NAND串；以及 在所述交替導體/介電質疊層的至少一個橫向面上的階梯結構。
  16. 根據請求項15所述的3D記憶體元件，其中，所述陣列晶圓還包括： 覆蓋所述陣列井結構以及所述陣列元件的絕緣層； 至少一個字元線觸點，其位於所述階梯和陣列區域中並且與所述階梯結構中的字元線相接觸； 其中，所述至少一個垂直貫穿觸點和所述至少一個字元線觸點穿透所述絕緣層。
  17. 根據請求項16所述的3D記憶體元件，其中，所述陣列晶圓還包括： 至少一個第一接觸層，其包括覆蓋所述絕緣層的多個第一互連觸點；以及 在所述至少一個第一接觸層和所述CMOS晶圓之間的陣列接合層。
  18. 根據請求項17所述的3D記憶體元件，其中，所述CMOS晶圓包括： 在第二基底上的周邊電路層； 至少一個第二接觸層，其包括在所述周邊電路層上的多個第二互連觸點；以及 在所述至少一個第二接觸層和所述陣列接合層之間的CMOS接合層。
  19. 根據請求項18所述的3D記憶體元件，其中，所述陣列晶圓還包括： 覆蓋所述第一基底的隔離層； 其中，所述至少一個貫穿基底觸點穿透所述隔離層和所述陣列井結構，並且與所述至少一個垂直觸點相接觸。
  20. 根據請求項19所述的3D記憶體元件，其中，所述陣列晶圓還包括： 至少一個陣列焊墊，其與所述至少一個貫穿基底觸點相接觸； 其中，所述至少一個陣列焊墊透過所述至少一個垂直貫穿觸點、所述至少一個第一互連觸點以及所述至少一個第二互連觸點來電連接到所述CMOS晶圓的所述周邊電路層。
TW109104299A 2019-08-02 2020-02-12 三維記憶體元件及其製造方法 TWI719831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/099028 2019-08-02
PCT/CN2019/099028 WO2021022401A1 (en) 2019-08-02 2019-08-02 Three-dimensional memory devices and fabricating methods thereof

Publications (2)

Publication Number Publication Date
TW202107686A TW202107686A (zh) 2021-02-16
TWI719831B true TWI719831B (zh) 2021-02-21

Family

ID=68786116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104299A TWI719831B (zh) 2019-08-02 2020-02-12 三維記憶體元件及其製造方法

Country Status (6)

Country Link
US (1) US11342352B2 (zh)
JP (1) JP7214898B2 (zh)
KR (1) KR102694476B1 (zh)
CN (2) CN110574163B (zh)
TW (1) TWI719831B (zh)
WO (1) WO2021022401A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
WO2021184287A1 (en) * 2020-03-19 2021-09-23 Yangtze Memory Technologies Co., Ltd. Method for forming contact structures in three-dimensional memory devices
WO2021208076A1 (en) * 2020-04-17 2021-10-21 Yangtze Memory Technologies Co., Ltd. Memory device
WO2022047645A1 (en) * 2020-09-02 2022-03-10 Yangtze Memory Technologies Co., Ltd. Methods for forming on-chip capacitor structures in semiconductor devices
JP2022118667A (ja) 2021-02-02 2022-08-15 キオクシア株式会社 半導体記憶装置
CN113097244A (zh) * 2021-03-11 2021-07-09 长江先进存储产业创新中心有限责任公司 一种半导体器件的形成方法及半导体器件
CN116018889A (zh) * 2021-06-30 2023-04-25 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN113555352B (zh) * 2021-07-20 2022-08-26 长江存储科技有限责任公司 三维存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041545B2 (en) * 2004-03-08 2006-05-09 Infineon Technologies Ag Method for producing semiconductor memory devices and integrated memory device
US7335943B2 (en) * 2005-05-06 2008-02-26 Atmel Corporation Ultrascalable vertical MOS transistor with planar contacts
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
US20150348874A1 (en) * 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
FR3024910A1 (fr) * 2014-08-18 2016-02-19 St Microelectronics Crolles 2 Procede de fabrication d'un circuit integre photonique couple optiquement a un laser en un materian iii-v
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
KR102452826B1 (ko) 2015-11-10 2022-10-12 삼성전자주식회사 메모리 장치
US9935124B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Split memory cells with unsplit select gates in a three-dimensional memory device
US10249640B2 (en) * 2016-06-08 2019-04-02 Sandisk Technologies Llc Within-array through-memory-level via structures and method of making thereof
US9805805B1 (en) * 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
KR102671472B1 (ko) * 2016-11-28 2024-06-03 삼성전자주식회사 3차원 반도체 장치
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
WO2019037403A1 (en) 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
CN107482015B (zh) * 2017-08-22 2019-01-29 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
US10283493B1 (en) * 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10354987B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10651153B2 (en) 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
JP6922108B1 (ja) 2018-06-28 2021-08-18 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． ３次元（３ｄ）メモリデバイスおよびその形成方法
CN109314115B (zh) 2018-06-29 2020-04-28 长江存储科技有限责任公司 具有屏蔽层的三维存储器件及其形成方法
CN109192734B (zh) * 2018-09-28 2020-10-16 长江存储科技有限责任公司 3d存储器件
US10665580B1 (en) * 2019-01-08 2020-05-26 Sandisk Technologies Llc Bonded structure including a performance-optimized support chip and a stress-optimized three-dimensional memory chip and method for making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法

Also Published As

Publication number Publication date
KR20210154836A (ko) 2021-12-21
CN110574163B (zh) 2021-01-29
US11342352B2 (en) 2022-05-24
CN110574163A (zh) 2019-12-13
JP7214898B2 (ja) 2023-01-30
KR102694476B1 (ko) 2024-08-13
JP2022534536A (ja) 2022-08-01
US20210035888A1 (en) 2021-02-04
CN112635489B (zh) 2024-09-06
TW202107686A (zh) 2021-02-16
CN112635489A (zh) 2021-04-09
WO2021022401A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
TWI719831B (zh) 三維記憶體元件及其製造方法
TWI803732B (zh) 三維記憶體元件及其製造方法
US11527547B2 (en) Hybrid bonding contact structure of three-dimensional memory device
TWI741493B (zh) 三維記憶體元件及其製造方法
TWI691057B (zh) 多堆疊層三維記憶體件
TWI706542B (zh) 三維記憶體裝置的互連結構
TW202010109A (zh) 具有貫穿陣列接觸的三維記憶體元件及其形成方法
TW202008568A (zh) 三維記憶體裝置