CN113097244A - 一种半导体器件的形成方法及半导体器件 - Google Patents

一种半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN113097244A
CN113097244A CN202110266325.4A CN202110266325A CN113097244A CN 113097244 A CN113097244 A CN 113097244A CN 202110266325 A CN202110266325 A CN 202110266325A CN 113097244 A CN113097244 A CN 113097244A
Authority
CN
China
Prior art keywords
heat dissipation
wafer
array
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110266325.4A
Other languages
English (en)
Inventor
杨红心
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110266325.4A priority Critical patent/CN113097244A/zh
Publication of CN113097244A publication Critical patent/CN113097244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种半导体器件的形成方法及半导体器件，包括：形成阵列晶圆和CMOS晶圆，其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂；对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。

Description

一种半导体器件的形成方法及半导体器件
技术领域
本申请实施例涉及半导体技术领域，涉及但不限于一种半导体器件的形成方法及半导体器件。
背景技术
半导体器件包括存储器阵列以及用于控制往返于存储器阵列的信号的外围电路，其中，存储器阵列形成于阵列晶圆中，而外围电路形成于金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶圆中。
目前，常用的半导体器件为三维相变存储器(Three Dimensional Phase ChangeMemory，3D PCM)，由于相变存储器是通过电加热的方式对相变材料进行热处理，通过相变材料的晶态或非晶态进行数据写入的，因此，存储器阵列内部会积聚大量的热量，导致环境温度升高，这将会影响相变存储器的数据保留或写入性能。因此，如何冷却阵列晶圆中的存储器阵列并保持较低的环境温度是本领域的重要研究方向。
发明内容
有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体器件的形成方法，包括：
形成阵列晶圆和CMOS晶圆，其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂；
对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。
在一些实施例中，所述散热剂包括水或导热油。
在一些实施例中，所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
在一些实施例中，所述散热管道包括第一散热管道；所述形成阵列晶圆，包括：
形成位于第一衬底之上的介质层；
在所述介质层中形成至少一个第一刻蚀孔，其中，所述第一刻蚀孔的延伸方向平行于所述第一衬底所在的平面；
在每一所述第二刻蚀孔中填充所述散热剂，以形成位于所述介质层内部的所述第一散热管道；
在具有所述第一散热管道的所述介质层表面形成所述存储器阵列。
在一些实施例中，所述散热管道还包括第二散热管道；所述形成阵列晶圆，还包括：
在所述存储器阵列的外围，形成至少一个第二刻蚀孔，其中，所述第二刻蚀孔的延伸方向垂直于所述第一衬底所在的平面；
在每一所述第二刻蚀孔中填充所述散热剂，以形成位于所述存储器阵列外围的所述第二散热管道。
在一些实施例中，每一所述第一散热管道与至少一条所述第二散热管道连通，或，每一所述第一热管道与每一所述第二散热管道相互独立；
当所述第一散热管道与所述第二散热管道连通时，所述第一散热管道和所述第二散热管道中填充有相同的所述散热剂；
当所述第一散热管道与所述第二散热管道相互独立时，所述第一散热管道和所述第二散热管道中填充有相同或不同的所述散热剂。
在一些实施例中，所述方法还包括：
在至少一个所述第一刻蚀孔或至少一个所述第二刻蚀孔中填充散热金属材料，以形成所述三维存储器，其中，所述散热金属材料至少包括金属钨。
在一些实施例中，所述存储器阵列包括形成于阵列晶圆第一衬底之上的多个半导体堆叠结构，所述阵列晶圆还包括第一导电结构，所述第一导电结构形成于所述半导体堆叠结构背离所述第一衬底的一侧；
所述CMOS晶圆包括形成于CMOS晶圆第二衬底之上的外围电路和位于所述外围电路之上的第二导电结构；
所述对所述阵列晶圆和所述CMOS晶圆进行面对面键合，包括：
将所述第一导电结构与所述第二导电结构面对面对准，并使得所述第一导电结构与所述第二导电结构电性连通，以实现对所述阵列晶圆和所述CMOS晶圆进行键合。
第二方面，本申请实施例提供一种半导体器件的形成方法，包括：
形成阵列晶圆和CMOS晶圆，其中，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂；
对所述阵列晶圆和所述CMOS晶圆进行键合，以形成所述半导体器件。
第三方面，本申请实施例提供一种半导体器件，所述半导体器件通过上述半导体器件的形成方法形成，包括：
键合后的阵列晶圆和CMOS晶圆，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
第四方面，本申请实施例提供一种半导体器件，所述半导体器件通过上述半导体器件的形成方法形成，包括：
键合后的阵列晶圆和CMOS晶圆，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
本申请实施例提供的半导体器件的形成方法及半导体器件，由于半导体器件的阵列晶圆中具有至少一条散热管道，如此，可以通过散热管道实现对半导体器件内部的存储器阵列的散热处理，使得阵列晶圆中的存储器阵列的温度降低，进而提高半导体器件的存储性能。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中3D X-Point存储器的透射电镜图；
图1B为相关技术中3D X-Point存储器的相变存储单元的结构示意图；
图1C为相关技术中相变存储单元内部的热量分布图；
图2A为本申请实施例提供的半导体器件的形成方法的一个可选的实现流程示意图；
图2B为本申请实施例提供的形成第一散热管道的结构示意图；
图2C为本申请实施例提供的形成存储器阵列的剖面图；
图2D为本申请实施例提供的形成第二散热管道的结构示意图；
图2E为本申请实施例提供的形成散热管道的一种可选的结构示意图；
图2F为本申请实施例提供的形成第一导电结构的剖面图；
图2G为本申请实施例提供的形成CMOS晶圆的剖面图；
图2H为本申请实施例提供的形成半导体器件的剖面图；
图3A为本申请实施例提供的半导体器件的形成方法的一个可选的实现流程示意图；
图3B为本申请实施例提供的阵列晶圆的剖面图；
图3C为本申请实施例提供的CMOS晶圆的剖面图；
图3D为本申请实施例提供的形成半导体器件的结构示意图；
图4为本申请实施例提供的半导体器件的一种可选的结构示意图；
图5为本申请实施例提供的半导体器件的一种可选的结构示意图；
图6为本申请实施例提供的半导体器件的一种可选的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
半导体器件包括存储器阵列以及用于控制往返于存储器阵列的信号的外围电路。目前常用的半导体器件为3D PCM，3D PCM包括三维交叉点(3D X-Point)存储器，其基于块体裁料属性的电阻改变(例如，处于高电阻状态或低电阻状态)来存储数据，该方案与可堆叠的交叉点数据存取阵列相结合，以使得能够进行位寻址。3D X-Point存储器具有无晶体管的交叉点架构，该架构使存储单元位于垂直导体的相交处，这里的垂直导体包括彼此垂直相交的字线(Word Line，WL)与位线(Bit Line，BL)，WL和BL一般由图案化工艺之后形成的20nm/20nm等幅线宽(Line/Space，L/S)构成。如图1A所示，为相关技术中3D X-Point存储器的透射电镜图，3D X-Point存储器包括：底部位线101、在底部位线101上方的同一平面中的顶部位线102、底部字线111、在底部字线111上方的同一平面中的顶部字线112、位于底部位线101和底部字线111之间的底部存储单元121以及位于顶部位线102和顶部字线112之间的顶部存储单元122。
如图1B所示，为相关技术中3D X-Point存储器的相变存储单元的结构示意图，可以看出，相变存储单元包括由下至上依次堆叠的第二地址线层(钨线)1217、底部电极层1216、选通层1215、中间电极层1214、相变存储层1213、顶部电极层1212和第一地址线层(钨线)1211。如图1C所示，为相关技术中相变存储单元内部的热量分布图，由于3D X-Point存储器是通过电加热的方式对相变材料热处理来进行写入操作的，因此越来越多的热量可能不会迅速散走，会聚集中相变存储层1213的周围，由图1C可以看出，相变存储层1213周围的温度可达873K，导致3D X-Point存储器内部环境温度会升高，而这将会影响数据保留或写入性能，因此，如何冷却存储器阵列并使得存储器内部环境温度保持在较低的温度非常重要。
基于相关技术中的半导体器件存在的上述问题，本申请实施例提供一种半导体器件的形成方法及半导体器件，能够使得半导体器件内部的存储器阵列的温度降低，且能够提高半导体器件的存储性能。
图2A为本申请实施例提供的半导体器件的形成方法的一个可选的实现流程示意图，如图2A所示，所述方法包括以下步骤：
步骤S201、形成阵列晶圆和CMOS晶圆，其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
步骤S202、对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。
本申请实施例提供的半导体器件的形成方法，由于半导体器件的阵列晶圆中具有至少一条散热管道，如此，可以通过散热管道实现对半导体器件内部的存储器阵列的散热处理，使得阵列晶圆中存储器阵列的温度降低，进而提高半导体器件的存储性能。
下面，结合图2B至图2H中的结构示意图，对本申请实施例提供的半导体器件的形成方法作进一步详细的说明。
所述半导体器件的形成方法开始于步骤S201，请参考图2B至图2G，执行步骤S201、形成阵列晶圆和CMOS晶圆，其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
所述阵列晶圆包括位于所述第一衬底之上的阵列区域和外围区域，所述阵列区域用于形成所述存储器阵列，所述外围区域中形成有垂直贯穿触点，用于实现与阵列区域的电连接。本申请实施例中，由于所述阵列区域占据较大的面积，因此，本申请实施例附图中，忽略位于所述第一衬底之上的外围区域。
在一些实施例中，所述阵列晶圆的形成方法，包括以下步骤：
步骤S10、形成位于第一衬底之上的介质层。
步骤S11、在所述介质层中形成至少一个第一刻蚀孔，其中，所述第一刻蚀孔的延伸方向平行于所述第一衬底所在的平面。
步骤S12、在每一所述第一刻蚀孔中填充所述散热剂，以形成位于所述介质层内部的所述第一散热管道。
步骤S13、在具有所述第一散热管道的所述介质层表面形成所述存储器阵列。
步骤S14、在所述存储器阵列的外围，形成至少一个第二刻蚀孔，其中，所述第二刻蚀孔的延伸方向垂直于所述第一衬底所在的平面。
步骤S15、在每一所述第二刻蚀孔中填充所述散热剂，以形成位于所述存储器阵列外围的所述第二散热管道。
这里，第一衬底的材料可以选择硅(Si)、硅锗合金(SiGe)、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锌(ZnO)、氧化镓(Ga2O3)或铝酸锂(LiAlO2)等中的任意一种。由于Si第一衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此，本申请实施例中选择Si作为第一衬底。
所述第一衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直第一衬底顶表面和底表面的方向为第三方向。在第一衬底顶表面和底表面(即第一衬底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的第一方向和第二方向，基于所述第一方向和所述第二方向可以确定所述第一衬底的平面方向。这里，所述第一方向、所述第二方向和所述第三方向两两垂直。例如，可以定义所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第三方向为Z轴方向。
本申请实施例中，沿第三方向沉积介质层，所述介质层的材料为氧化硅，在其它实施例中，所述介质层的材料还可以为氮氧化硅或氮化硅。
这里，可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)或热氧化工艺在第一衬底表面沉积形成介质层。
本申请实施例中，所述介质层内部形成有至少一个第一刻蚀孔，所述第一刻蚀孔的延伸方向平行于所述第一衬底所在的平面，即所述第一刻蚀孔的延伸方向平行于X轴和Y轴所在的平面。这里，对多个第一刻蚀孔在介质层中在第三方向上的位置关系不进行限定。
在一些实施例中，可以通过干法刻蚀技术在介质层中形成至少一个第一刻蚀孔，这里，所述干法刻蚀技术可以是光刻技术。例如，可以通过对介质层进行图案化形成刻蚀掩膜，刻蚀掩膜可以是光致刻蚀剂掩膜或基于光致刻蚀剂进行图案化的硬掩膜；当刻蚀掩膜为光致刻蚀剂掩膜时，通过曝光、显影和去胶等步骤对介质层进行图案化，并根据刻蚀掩膜的图案对介质层进行刻蚀，形成了所述第一刻蚀孔。
本申请实施例中，所述散热剂包括：水或导热油。在其它实施例中，所述散热剂还可以包括其它任何比热容较大的介质。
图2B为本申请实施例的形成第一散热管道的结构示意图，如图2B所示，在第一衬底200之上形成了介质层201，介质层201中形成有一条散热管道201-1。
本申请实施例中，在具有所述第一散热管道的所述介质层表面形成所述存储器阵列，包括以下步骤：
步骤S131、在具有所述第一散热管道的所述介质层表面，形成多个沿第三方向依次堆叠的半导体堆叠结构。
步骤S132、在第一方向和/或第二方向上，对每一所述半导体堆叠结构进行刻蚀，形成具有多个第一间隙和/或第二间隙的相变存储单元。
步骤S133、在每一所述第一间隙和/或所述第二间隙中填充间隙材料，以形成所述存储器阵列。
其中，所述第三方向与所述第一方向和所述第二方向两两相互垂直，且所述第三方向垂直于所述第一衬底所在的平面，所述第一方向和所述第二方向构成的平面平行于所述第一衬底所述在的平面。
如图2C所示，为本申请实施例提供的形成存储器阵列的剖面图，可以看出，在具有第一散热管道201-1的介质层201的表面形成了由两个堆栈结构202-1和202-2组成存储器阵列202。本申请实施例中，所述存储器阵列202的具体形成过程为：首先，在介质层之上形成堆栈结构202-1，其次，在堆栈结构202-1的表面形成堆栈结构202-2。这里，堆栈结构202-1和堆栈结构202-2的结构相同。
下面，以堆栈结构202-2为例，说明一个堆栈结构的详细形成过程。
所述堆栈结构202-2包括半导体堆叠结构，所述半导体堆叠结构包括：由下至上依次堆叠形成第二地址线层2027、底部电极层2026、选通层2025、中间电极层2024、相变存储层2023、顶部电极层2022和第一地址线层2021。
在一些实施例中，所述在第一方向和/或第二方向上，对每一所述半导体堆叠结构进行刻蚀，形成具有多个第一间隙和/或第二间隙的相变存储单元，包括：在所述第一方向和/或所述第二方向上，由上至下依次刻蚀所述第一地址线层2021、所述顶部电极层2022、所述相变存储层2023、所述中间电极层2024、所述选通层2025、所述底部电极层2026和所述第二地址线层2027，直至暴露出堆叠结构202-1的上表面为止(如果刻蚀形成的是堆叠结构202-2，则刻蚀至暴露出所述介质层为止)，形成沿所述第二方向和/或所述第一方向排列的多个所述第一间隙和/或所述第二间隙，得到与所述第一间隙和/或所述第二间隙交替排列的所述相变存储单元2028，其中，刻蚀所述第一地址线层、所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和第二地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。
这里，第一地址线层和第二地址线层为三维存储器的位线或字线，第一地址线层和第二地址线层的材料包括但不限于以下至少之一：钨(W)、钴(Co)、铜(Cu)、铝(Al)、碳、多晶硅、掺杂硅、硅化物或其任何组合。底部电极层、中间电极层和顶部电极层的材料可以是碳材料，例如，非晶碳(Amorphous Carbon，a-C)。选通层的材料可以包括任何适当的双向阈值开关(Ovonic Threshold Switch，OTS)材料，例如，ZnxTey、GexTey、NbxOy或SixAsyTez等。相变存储层的相变材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如，Ge2Sb2Te5(GST)合金，或者包括任何其他适合的相变材料。
本申请实施例中，在所述第一间隙和/或所述第二间隙中填充间隙材料2029，以形成堆栈结构202-2，其中，所述间隙材料包括：SiO2或SiO2气凝胶。
本申请实施例中，在所述存储器阵列202的外围，形成至少一个第二刻蚀孔，包括以下步骤：
步骤S141、形成包裹所述存储器阵列的外围绝缘层。
这里，可以通过任意一种沉积方式，在存储器阵列的外围形成所述外围绝缘层。本申请实施例中，所述外围绝缘层用于隔离存储器阵列与其它外围器件，所述外围绝缘层可以是氧化物层，例如，所述外围绝缘层的材料可以是氧化硅。
步骤S142、刻蚀所述外围绝缘层，形成位于所述外围绝缘层中的至少一个第二刻蚀孔，所述第二刻蚀孔的延伸方向垂直于所述第一衬底所在的平面。
本申请实施例中，可以通过干法刻蚀技术在所述外围绝缘层中形成至少一二个第二刻蚀孔，这里，所述干法刻蚀技术可以是光刻技术。所述第二刻蚀孔的延伸方向垂直于所述第一衬底所在的平面。
图2D为本申请实施例的形成第二散热管道的结构示意图，如图2D所示，在存储器阵列202的外围形成了外围绝缘层203，并且在所述外围绝缘层203中形成了两条第二散热管道，第二散热管道203-1和第二散热管道203-2。
在一些实施例中，所述第一散热管道和所述第二散热管道的管道形状包括但不限于以下至少之一：直线型、L型、U型或蛇形，在其它实施例中，所述第一散热管道和所述第二散热管道的管道形状还可以是V字型、W型、M型、X型等。本申请实施例中，所述第一散热管道201-1、第二散热管道203-1和第二散热管道203-2的管道形状均为直线型。
在一些实施例中，所述第一散热管道和所述第二散热管道的横截面形状可以是椭圆形、圆形或任意多边形。在其它实施例中，所述第一散热管道和所述第二散热管道的横截面形状也可以是心形、圆环形等，本申请实施例中，所述第一散热管道201-1、第二散热管道203-1、第二散热管道203-2的横截面形状均为圆形。
在一些实施例中，当所述第一散热管道和所述第二散热管道为多个时，多个所述第一散热管道和多个所述第二散热管道分别均匀或非均匀地排布于所述介质层和所述存储器阵列的外围。这里，所述非均匀的排布方式包括：以随机的间隔距离排布、以逐渐增大的间隔距离排布或者以逐渐减小的间隔距离排布。
在一些实施例中，当多个所述第一散热管道均匀排布于介质层，多个所述第一散热管道也是平行排布的；当多个所述第二散热管道均匀排布于所述存储器阵列的外围时，多个所述第二散热管道也是平行排布的。当多个所述第一散热管道非均匀排布于介质层时，多个所述第一散热管道可以是平行排布的，也可以是非平行排布的；当多个所述第二散热管道非均匀排布于所述存储器阵列外围时，多个所述第二散热管道可以是平行排布的，也可以是非平行排布的。
本申请实施例中，每一所述第一散热管道与至少一条所述第二散热管道连通，或，每一所述第一散热管道与每一所述第二散热管道相互独立；当所述第一散热管道与所述第二散热管道连通时，所述第一散热管道和所述第二散热管道中填充有相同的所述散热剂；当所述第一散热管道与所述第二散热管道相互独立时，所述第一散热管道和所述第二散热管道中填充有相同或不同的所述散热剂。
如图2E所示，为本申请实施例提供的形成散热管道的一种可选的结构示意图，可以看出，形成于介质层201中的第一散热管道和形成于存储器阵列202外围的第二散热管道相互连通，共同形成了散热管道203-3。
在一些实施例中，形成所述半导体器件的方法还包括：在至少一个所述第一刻蚀孔或至少一个所述第二刻蚀孔中填充散热金属材料，以形成所述半导体器件。
这里，所述散热金属材料包括以下任意一种：金属钨、金属钴、金属铜和金属铝。
在一些实施例中，所述散热管道也可以形成于所述阵列晶圆中外围区域与阵列区域之间，或者，所述散热管道也可以形成于所述外围区域和所述阵列区域的外围，或者，所述散热管道也可以形成于所述存储器阵列的内部，本申请实施例中，对散热管道在阵列晶圆中的形成位置不进行限制。
在一些实施例中，可以在形成所述存储器阵列之后，同时在所述第一刻蚀孔和在所述第二刻蚀孔中填充所述散热剂。
本申请实施例中，通过形成位于存储器阵列底部的第一散热管道和形成位于存储器阵列外围的第二散热管道，对存储器阵列的散热处理，使得存储器阵列内部的环境温度降低。
在一些实施例中，所述阵列晶圆还包括第一导电结构，所述第一导电结构形成于所述半导体堆叠结构背离所述第一衬底的一侧。本申请实施例中，所述第一导电结构可以为焊盘。
图2F为本申请实施例提供的形成第一导电结构的剖面图，如图2F所示，在所述存储器阵列中背离所述第一衬底200的一侧形成了第一导电结构204，以形成阵列晶圆1'。这里，所述第一导电结构形成于存储器阵列外围绝缘层203中，所述第一导电结构通过贯穿孔与所述存储器阵列电连接。
本申请实施例中，形成CMOS晶圆的方法包括以下步骤：
步骤S20、在第二衬底上形成至少一个外围电路。
这里，所述外围电路包括用于促进3D PCM操作的任何合适的数字信号和/或模拟信号的外围电路。例如，所述外围电路可以包括以下至少之一：页面缓冲器、解码器(例如，行解码器和列解码器)、锁存器、感测放大器、驱动器、充电泵、电流或电压基准、或电路的任何有源或无源组件(例如，晶体管、二极管、电阻器或电容器)。在其它实施例中，所述外围电路还包括使用互补金属氧化物半导体技术形成的多个CMOS器件。
这里，第二衬底的材料也可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3或LiAlO2等中的任意一种。本申请实施例中，所述第一衬底和所述第二衬底可以相同，也可以不同，所述第一衬底与所述第二衬底平行。
步骤S21、在所述外围电路上方形成包含多个互连触点的电介质层。
电介质层可以通过一个或多个薄膜沉积过程形成，例如，ALD、CVD、PVD或其任意组合。所述电介质层由电介质材料，所述电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任意组合。
在一些实施例中，通过湿法蚀刻和/或干法蚀刻工艺，刻蚀所述电介质层，在所述电介质层中形成开口，然后，用任意一种导体材料填充所述开口，以形成互连触点。这里，用于填充互连触点的导体材料包括以下任意一种：钨、钴、铜、铝、多晶硅、硅化物或其任意组合。
步骤S22、形成位于所述电介质层之上的第二导电结构。
这里，所述第二导电结构形成于所述介质层背离所述第二衬底的一侧，所述第二导电结构也可以为焊盘，所述第一导电结构和所述第二导电结构的形状完全相同。
图2G为本申请实施例提供的形成CMOS晶圆的剖面图，如图2G所示，在第二衬底200'之上形成了外围电路205，在外围电路205之上形成了包含多个互连触点的电介质层206(图2G中未示出互连触点的结构)，并且在电介质层206之上形成了第二导电结构207，最终形成了CMOS晶圆2'。这里，所述第二导电结构与电解质层中的互连触点的位置对应，以实现通过所述互联触点将所述CMOS晶圆中的外围电路和所述第二导电结构连通。
接下来，请参考图2H，执行步骤S202、对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。
本申请实施例中，所述对所述阵列晶圆和所述CMOS晶圆进行面对面键合，包括：将所述第一导电结构与所述第二导电结构面对面对准，并使得所述第一导电结构与所述第二导电结构电性连通，以实现对所述阵列晶圆和所述CMOS晶圆进行键合。
这里，面对面对准是指将阵列晶圆1'翻转180℃，使得阵列晶圆1'的第一导电结构204与CMOS晶圆2'的第二导电结构207完全对准。所述键合是指，将所述阵列晶圆和所述CMOS晶圆固定形成一个整体，并使得阵列晶圆和CMOS晶圆之间电性连通。
图2H为本申请实施例提供的形成半导体器件的剖面图，如图2H所示，将第一导电结构204与所述第二导电结构207面对面对准，可以实现将阵列晶圆1'和CMOS晶圆2'进行键合。
图3A为本申请实施例提供的半导体器件的形成方法的一个可选的实现流程示意图，如图3A所示，所述方法包括以下步骤：
步骤S301、形成阵列晶圆和CMOS晶圆，其中，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
步骤S302、对所述阵列晶圆和所述CMOS晶圆进行键合，以形成所述半导体器件。
本申请实施例提供的半导体器件的形成方法，由于半导体器件的CMOS晶圆中至少具有一条散热管道，如此，可以通过散热管道实现对半导体器件的散热处理，使得半导体器件内部的存储器阵列的温度降低，进而提高半导体器件的存储性能。
下面，结合图3B至图3D中的结构示意图，对本申请实施例提供的半导体器件的形成方法作进一步详细的说明。
所述半导体器件的形成方法开始于步骤S301，请参考图3B，执行步骤S301、形成阵列晶圆和CMOS晶圆，其中，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
本申请实施例中，所述阵列晶圆的形成方法，包括以下步骤：
步骤S30、形成位于第一衬底之上的介质层。
步骤S31、在所述介质层表面形成存储器阵列，其中，所述存储器阵列包括多个沿第三方向依次堆叠的半导体堆叠结构。
这里，在介质层之上形成存储器阵列的方法与上述实施例中，在具有第一散热管道的介质层之上形成存储器阵列的方法完全相同，这里，不再赘述。
步骤S32、在所述存储器阵列背离所述第一衬底的一侧形成第一导电结构。
这里，所述第一导电结构用于实现与CMOS晶圆的电性连接。
如图3B所示，为本申请实施例提供的阵列晶圆的剖面图，可以看出，所述阵列晶圆3'包括：第一衬底300、介质层301、存储器阵列302和第一导电结构303。
本申请实施例中，所述CMOS晶圆的形成方法，包括以下步骤：
步骤S40、在第二衬底上形成至少一个外围电路。
步骤S41、在所述外围电路上方形成包含多个互连触点的电介质层。
本申请实施例中，第二衬底与第一衬底平行。在第二衬底上形成外围电路和包含多个互连触点的电介质层的过程请参照上述实施例进行理解。
步骤S42、刻蚀所述电介质层，以在所述电介质层的边缘形成至少一个刻蚀孔。
步骤S43、在每一所述刻蚀孔中填充散热剂，以形成至少一个所述散热管道。
本申请实施例中，可以通过干法刻蚀技术在电介质层中形成至少一个刻蚀孔，这里，所述干法刻蚀技术可以是光刻技术。所述散热管道的延伸方向可以垂直于第二衬底所在的平面，也可以平行于第二衬底所在的平面。
如图3C所示，为本申请实施例提供的CMOS晶圆的剖面图，可以看出，所述CMOS晶圆4'包括：第二衬底400、外围电路401、电介质层402、第二导电结构403，其中，在电介质层402中形成有两条散热管道，分别为散热管道402-1和散热管道402-2。
在一些实施例中，所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形，在其它实施例中，所述散热管道的横截面形状也可以是心形、圆环形等。本申请实施例中，所述散热管道402-1和散热管道402-2的横截面形状为圆形。
在一些实施例中，所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；其它实施例中，所述散热管道的管道形状还可以是环绕型、方型等。本申请实施例中，所述散热管道402-1和散热管道402-2的管道形状为直线型。
接下来，请参考图3D，执行步骤S302、对所述阵列晶圆和所述CMOS晶圆进行键合，以形成所述半导体器件。
步骤S302的实现过程和实现的功能与上述实施例中步骤S201的实现过程和实现的功能相同。
图3D为本申请实施例提供的形成半导体器件的结构示意图，如图3D所示，将第一导电结构303与所述第二导电结构403面对面对准，可以实现将阵列晶圆3'和CMOS晶圆4'进行键合。
本申请实施中，由于半导体器件的CMOS晶圆中至少具有一条散热管道，如此，可以通过散热管道实现对半导体器件的散热处理，使得半导体器件内部的存储器阵列的温度降低，进而提高半导体器件的存储性能。
本申请实施例还提供了一种半导体器件的形成方法，所述方法包括以下步骤：
步骤S401、形成阵列晶圆和CMOS晶圆。
其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条第一散热管道，每一所述第一散热管道中填充有散热剂。
所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条第二散热管道，每一所述第二散热管道中填充有所述散热剂。
步骤S402、对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。
这里，形成阵列晶圆和CMOS晶圆的过程请参考上述实施例进行理解。
本申请实施例提供的半导体器件的形成方法，由于半导体器件中阵列晶圆中至少具有一条第一散热管道，且半导体器件中的CMOS晶圆中至少具有一条第二散热管道，如此，可以通过第一散热管道和第二散热管道实现对阵列晶圆中的存储器阵列的散热处理，使得阵列晶圆中的存储器阵列的温度降低，进而提高半导体器件的存储性能。
本申请实施例还提供了一种半导体器件，通过上述实施例提供的半导体器件的形成方法形成，图4为本申请实施例提供的半导体器件的一种可选的结构示意图，如图4所示，所述半导体器件40包括：
键合后的阵列晶圆401'和CMOS晶圆402'。
其中，所述阵列晶圆401'至少包括：存储器阵列4011和位于所述存储器阵列外围4011的至少一条散热管道，每一所述散热管道中填充有散热剂。本申请实施例中，包括两条散热管道，分别是散热管道4012-1和散热管道4012-2。
本申请实施例中，所述存储器阵列包括形成于阵列晶圆第一衬底之上的多个半导体堆叠结构；所述阵列晶圆还包括第一导电结构(图中未示出)，所述第一导电结构形成于所述半导体堆叠结构背离所述第一衬底的一侧。
所述CMOS晶圆包括形成于CMOS晶圆第二衬底之上的外围电路和位于所述外围电路之上的第二导电结构。
在一些实施例中，所述散热剂包括水或导热油。所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
本申请实施例提供的半导体器件通过上述实施例中的半导体器件的形成方法形成，对于本申请实施例未详细记载的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体器件，至少包括一条散热管道，且散热管道位于阵列晶圆中的存储器阵列的外围，散热管道中填充有散热剂，如此，可以通过散热管道对半导体器件进行散热处理，使得阵列晶圆中的存储器阵列的温度降低，进而使得所制备的半导体器件的存储性能更加优异。
本申请实施例还提供了一种半导体器件，通过上述实施例提供的半导体器件的形成方法形成，图5为本申请实施例提供的半导体器件的一种可选的结构示意图，如图5所示，所述半导体器件50包括：
键合后的阵列晶圆501和CMOS晶圆502。
其中，所述CMOS晶圆502至少包括：外围电路5021和位于所述外围电路5021外围的至少一条散热管道，每一所述散热管道中填充有散热剂。本申请实施例中，所述CMOS晶圆502包括两条散热管道，分别是散热管道5022-1和散热管道5022-2。
在一些实施例中，所述散热剂包括水或导热油。所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
在一些实施例中，所述CMOS晶圆还包括：位于所述外围电路上方的包含多个互连触点的电介质层。所述电介质层可以通过一个或多个薄膜沉积过程形成，例如，ALD、CVD、PVD或其任意组合。电介质层包括电介质材料，所述电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任意组合。
在一些实施例中，所述阵列晶圆包括：位于第一衬底之上的介质层、位于所述介质层之上的存储器阵列以及位于所述存储器阵列之上的第一导电结构。其中，所述第一导电结构和所述第二导电结构完全相同。
本申请实施例提供的半导体器件通过上述实施例中的半导体器件的形成方法形成，对于本申请实施例未详细记载的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体器件，至少包括一条散热管道，且散热管道位于CMOS晶圆中的外围电路的外围，散热管道中填充有散热剂，如此，可以通过散热管道对半导体器件进行散热处理，使得半导体器件内部的存储器阵列的温度降低，进而使得所制备的半导体器件的存储性能更加优异。
本申请实施例还提供了一种半导体器件，通过上述实施例提供的半导体器件的形成方法形成，图6为本申请实施例提供的半导体器件的一种可选的结构示意图，如图6所示，所述半导体器件60包括：
键合后的阵列晶圆601和CMOS晶圆602。
其中，所述阵列晶圆601至少包括：存储器阵列6011和位于所述存储器阵列6011外围的至少一条第一散热管道，每一所述第一散热管道中填充有散热剂。本申请实施例中，所述阵列晶圆601包括两条第一散热管道，分别是第一散热管道6012-1和第一散热管道6012-2。
本申请实施例中，所述存储器阵列包括形成于阵列晶圆第一衬底之上的多个半导体堆叠结构，所述阵列晶圆601还包括第一导电结构(图中未示出)，所述第一导电结构形成于所述半导体堆叠结构背离所述第一衬底的一侧。
所述CMOS晶圆602至少包括：外围电路6021和位于所述外围电路6021外围的至少一条第二散热管道。其中，每一所述第二散热管道中填充有散热剂，所述散热剂包括水或导热油，在其它实施例中，所述散热剂还可以包括其它任何比热容较大的介质。本申请实施例中，所述CMOS晶圆602包括两条第二散热管道，分别是第二散热管道6022-1和第二散热管道6022-2。
在一些实施例中，所述CMOS晶圆602还包括：位于所述外围电路之上的第二导电结构和位于所述外围电路上方的包含多个互连触点的电介质层(图中未示出)。
在一些实施例中，所述第一导电结构和所述第二导电结构完全相同。
本申请实施例提供的半导体器件通过上述实施例中的半导体器件的形成方法形成，对于本申请实施例未详细记载的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体器件的形成方法，由于半导体器件中阵列晶圆中至少具有一条第一散热管道，且半导体器件中的CMOS晶圆中至少具有一条第二散热管道，如此，可以通过第一散热管道和第二散热管道实现对半导体器件内部的存储器阵列的散热处理，使得阵列晶圆中的存储器阵列的温度降低，进而提高半导体器件的存储性能。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或一些特征可以忽略，或不执行。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，所述方法包括：
形成阵列晶圆和CMOS晶圆，其中，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂；
对所述阵列晶圆和所述CMOS晶圆进行面对面键合，以形成所述半导体器件。
2.根据权利要求1所述的方法，其特征在于，所述散热剂包括水或导热油。
3.根据权利要求1所述的方法，其特征在于，所述散热管道包括第一散热管道；所述形成阵列晶圆，包括：
形成位于第一衬底之上的介质层；
在所述介质层中形成至少一个第一刻蚀孔，其中，所述第一刻蚀孔的延伸方向平行于所述第一衬底所在的平面；
在每一所述第一刻蚀孔中填充所述散热剂，以形成位于所述介质层内部的所述第一散热管道；
在具有所述第一散热管道的所述介质层表面形成所述存储器阵列。
4.根据权利要求3所述的方法，其特征在于，所述散热管道还包括第二散热管道；所述形成阵列晶圆，还包括：
在所述存储器阵列的外围，形成至少一个第二刻蚀孔，其中，所述第二刻蚀孔的延伸方向垂直于所述第一衬底所在的平面；
在每一所述第二刻蚀孔中填充所述散热剂，以形成位于所述存储器阵列外围的所述第二散热管道。
5.根据权利要求4所述的方法，其特征在于，每一所述第一散热管道与至少一条所述第二散热管道连通，或，每一所述第一热管道与每一所述第二散热管道相互独立；
当所述第一散热管道与所述第二散热管道连通时，所述第一散热管道和所述第二散热管道中填充有相同的所述散热剂；
当所述第一散热管道与所述第二散热管道相互独立时，所述第一散热管道和所述第二散热管道中填充有相同或不同的所述散热剂。
6.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在至少一个所述第一刻蚀孔或至少一个所述第二刻蚀孔中填充散热金属材料，以形成所述三维存储器，其中，所述散热金属材料至少包括金属钨。
7.根据权利要求1所述的方法，其特征在于，所述存储器阵列包括形成于阵列晶圆第一衬底之上的多个半导体堆叠结构，所述阵列晶圆还包括第一导电结构，所述第一导电结构形成于所述半导体堆叠结构背离所述第一衬底的一侧；
所述CMOS晶圆包括形成于CMOS晶圆第二衬底之上的外围电路和位于所述外围电路之上的第二导电结构；
所述对所述阵列晶圆和所述CMOS晶圆进行面对面键合，包括：
将所述第一导电结构与所述第二导电结构面对面对准，并使得所述第一导电结构与所述第二导电结构电性连通，以实现对所述阵列晶圆和所述CMOS晶圆进行键合。
8.一种半导体器件的形成方法，其特征在于，所述方法包括：
形成阵列晶圆和CMOS晶圆，其中，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂；
对所述阵列晶圆和所述CMOS晶圆进行键合，以形成所述半导体器件。
9.一种半导体器件，其特征在于，应用上述权利要求1至7的方法形成的所述半导体器件，包括：
键合后的阵列晶圆和CMOS晶圆，所述阵列晶圆至少包括：存储器阵列和位于所述存储器阵列外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
10.一种半导体器件，其特征在于，应用上述权利要求8的方法形成的所述半导体器件，包括：
键合后的阵列晶圆和CMOS晶圆，所述CMOS晶圆至少包括：外围电路和位于所述外围电路外围的至少一条散热管道，每一所述散热管道中填充有散热剂。
CN202110266325.4A 2021-03-11 2021-03-11 一种半导体器件的形成方法及半导体器件 Pending CN113097244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110266325.4A CN113097244A (zh) 2021-03-11 2021-03-11 一种半导体器件的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110266325.4A CN113097244A (zh) 2021-03-11 2021-03-11 一种半导体器件的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN113097244A true CN113097244A (zh) 2021-07-09

Family

ID=76666895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110266325.4A Pending CN113097244A (zh) 2021-03-11 2021-03-11 一种半导体器件的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN113097244A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
CN109119426A (zh) * 2018-09-28 2019-01-01 长江存储科技有限责任公司 3d存储器件
CN110574163A (zh) * 2019-08-02 2019-12-13 长江存储科技有限责任公司 三维存储器器件及其制造方法
CN111863783A (zh) * 2020-07-30 2020-10-30 长江存储科技有限责任公司 三维封装的半导体结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
CN109119426A (zh) * 2018-09-28 2019-01-01 长江存储科技有限责任公司 3d存储器件
CN110574163A (zh) * 2019-08-02 2019-12-13 长江存储科技有限责任公司 三维存储器器件及其制造方法
CN111863783A (zh) * 2020-07-30 2020-10-30 长江存储科技有限责任公司 三维封装的半导体结构

Similar Documents

Publication Publication Date Title
US10475853B2 (en) Replacement materials processes for forming cross point memory
JP7345567B2 (ja) ３次元相変化メモリデバイス
TWI663734B (zh) 半導體元件製造方法以及半導體元件
JP7394881B2 (ja) ３次元相変化メモリデバイスを形成するための方法
US7381982B2 (en) Method for fabricating chalcogenide-applied memory
US10546998B2 (en) Methods of forming memory and methods of forming vertically-stacked structures
KR101764552B1 (ko) 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들
US20060163553A1 (en) Phase change memory and fabricating method thereof
CN101136426B (zh) 半导体器件及其制造方法
WO2022104591A1 (en) Vertical 3d pcm memory cell and program read scheme
CN107646137B (zh) 可叠置薄膜存储器
CN111971808A (zh) 电阻式3d存储器
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
JP2005526389A (ja) 低減されたエッチング工程数によるダブルダマシン構造内へのｍｒａｍオフセットセルの製造方法
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
CN112951994B (zh) 一种三维存储器及散热管道的形成方法
CN113097244A (zh) 一种半导体器件的形成方法及半导体器件
CN114512507A (zh) 一种三维存储器及其形成方法
CN114864811A (zh) 相变存储单元、相变存储器及其制备方法、电子设备
CN113097245A (zh) 一种半导体芯片的形成方法及半导体芯片
TW202220110A (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
CN112864317B (zh) 一种三维相变存储器的形成方法及三维相变存储器
CN112951991B (zh) 相变存储器及其制备方法
TWI818709B (zh) 相變化記憶體結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination