CN113097245A - 一种半导体芯片的形成方法及半导体芯片 - Google Patents

一种半导体芯片的形成方法及半导体芯片 Download PDF

Info

Publication number
CN113097245A
CN113097245A CN202110267960.4A CN202110267960A CN113097245A CN 113097245 A CN113097245 A CN 113097245A CN 202110267960 A CN202110267960 A CN 202110267960A CN 113097245 A CN113097245 A CN 113097245A
Authority
CN
China
Prior art keywords
heat dissipation
functional device
chip functional
chip
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110267960.4A
Other languages
English (en)
Inventor
杨红心
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110267960.4A priority Critical patent/CN113097245A/zh
Publication of CN113097245A publication Critical patent/CN113097245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例提供一种半导体芯片的形成方法及半导体芯片，所述方法包括：提供一晶圆，所述晶圆包括多个芯片功能器件区域以及位于每一所述芯片功能器件区域四周且对应于所述芯片功能器件区域的划片槽；在每一所述芯片功能器件区域与其对应的所述划片槽之间，形成包围每一所述芯片功能器件区域的保护环；在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，其中，所述散热管道中填充有散热剂；沿所述划片槽对所述晶圆进行切割，以形成多个独立的所述半导体芯片。

Description

一种半导体芯片的形成方法及半导体芯片
技术领域
本申请实施例涉及半导体技术领域，涉及但不限于一种半导体芯片的形成方法及半导体芯片。
背景技术
半导体芯片包括存储器阵列以及用于控制往返于存储器阵列的信号的外围电路，其中，存储器阵列通常形成于晶圆上的每一芯片功能区域中。
目前，常用的半导体芯片为三维相变存储器(Three Dimensional Phase ChangeMemory，3D PCM)，由于相变存储器是通过电加热的方式对相变材料进行热处理，通过相变材料的晶态或非晶态进行数据写入的，因此，存储器阵列内部积聚了大量的热量，导致环境温度升高，这将会影响相变存储器的数据保留或写入性能。因此，如何冷却半导体芯片中的存储器阵列，并使得半导体芯片内部的存储器阵列保持较低的环境温度是本领域的重要研究方向。
发明内容
有鉴于此，本申请实施例提供一种半导体芯片的形成方法及半导体芯片。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体芯片的形成方法，包括：
提供一晶圆，所述晶圆包括多个芯片功能器件区域以及位于每一所述芯片功能器件区域四周且对应于所述芯片功能器件区域的划片槽；
在每一所述芯片功能器件区域与其对应的所述划片槽之间，形成包围每一所述芯片功能器件区域的保护环；
在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，其中，所述散热管道中填充有散热剂；
沿所述划片槽对所述晶圆进行切割，以形成多个独立的所述半导体芯片。
在一些实施例中，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，包括：
在所述芯片功能器件区域与所述保护环之间，形成至少一个刻蚀孔；
在每一所述刻蚀孔中填充所述散热剂，以形成至少一条所述散热管道。
在一些实施例中，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，包括：
在所述芯片功能器件区域与所述保护环之间，形成多个相互连通或相互独立的凹槽，其中，所述凹槽的高宽比大于预设比值；
在每一所述凹槽中填充所述散热剂，以形成所述散热管道。
在一些实施例中，所述散热剂包括水或导热油。
在一些实施例中，所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；
所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
在一些实施例中，当所述散热管道的数量为多个时，多个所述散热管道之间相互连通或相互独立。
在一些实施例中，所述方法还包括：
在至少一个所述刻蚀孔中填充散热金属材料，以形成所述散热管道，其中，所述散热金属材料至少包括金属钨。
在一些实施例中，每一所述芯片功能器件区域与其对应的所述划片槽之间具有多层介质层；所述保护环形成于所述多层介质层内；
所述保护环包括交替堆叠的金属层和介质层、连接相邻所述金属层的导电插塞。
在一些实施例中，所述散热管道形成于所述多层介质层内，且所述散热管道位于每一所述芯片功能器件区域与其对应的所述保护环之间的部分多层介质层内。
第二方面，本申请实施例提供一种半导体芯片，所述半导体芯片通过上述半导体芯片的形成方法形成，所述半导体芯片包括：
芯片功能器件区域；
保护环，位于所述芯片功能器件区域的四周；
至少一条散热管道，位于所述芯片功能器件区域与所述保护环之间，且每一条所述散热管道中填充有散热剂。
本申请实施例提供的半导体芯片的形成方法及半导体芯片，由于在每一芯片功能器件区域与其对应的保护环之间，形成了至少一条散热管道，且散热管道中填充有散热剂，如此，可以通过散热管道实现对半导体芯片中的存储器阵列的散热处理，使得半导体芯片内部的存储器阵列的温度降低，进而提高半导体芯片的存储性能。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中3D X-Point存储器的透射电镜图；
图1B为相关技术中3D X-Point存储器的相变存储单元的结构示意图；
图1C为相关技术中相变存储单元内部的热量分布图；
图2A为本申请实施例提供的半导体芯片的形成方法的一个可选的实现流程示意图；
图2B为本申请实施例提供的晶圆的俯视图；
图2C为本申请实施例提供的形成保护环的俯视图；
图2D为本申请实施例提供的保护环的剖面图；
图2E为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成刻蚀孔的俯视图；
图2F为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成刻蚀孔的侧视图；
图2G和2H为本申请实施例提供的形成散热管道的一种可选的结构示意图；
图2I至2L为本申请实施例提供的散热管道的一种可选的结构示意图；
图2M为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成凹槽的俯视图；
图2N为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成凹槽的侧视图；
图2O为本申请实施例提供的形成散热墙的一种可选的结构示意图；
图3为本申请实施例提供的半导体芯片的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
半导体芯片包括存储器阵列以及用于控制往返于存储器阵列的信号的外围器件。目前常用的存储器为3D PCM，3D PCM包括三维交叉点(3D X-Point)存储器，其基于块体材料属性的电阻改变(例如，处于高电阻状态或低电阻状态)来存储数据，该方案与可堆叠的交叉点数据存取阵列相结合，以使得能够进行位寻址。3D X-Point存储器具有无晶体管的交叉点架构，该架构使存储单元位于垂直导体的相交处，这里的垂直导体包括彼此垂直相交的字线(Word Line，WL)与位线(Bit Line，BL)，WL和BL一般由图案化工艺之后形成的20nm/20nm等幅线宽(Line/Space，L/S)构成。如图1A所示，为相关技术中3D X-Point存储器的透射电镜图，3D X-Point存储器包括：底部位线101、在底部位线101上方的同一平面中的顶部位线102、底部字线111、在底部字线111上方的同一平面中的顶部字线112、位于底部位线101和底部字线111之间的底部存储单元121以及位于顶部位线102和顶部字线112之间的顶部存储单元122。
如图1B所示，为相关技术中3D X-Point存储器的相变存储单元的结构示意图，可以看出，相变存储单元包括由下至上依次堆叠的第二地址线层(钨线)1217、底部电极层1216、选通层1215、中间电极层1214、相变存储层1213、顶部电极层1212和第一地址线层(钨线)1211。如图1C所示，为相关技术中相变存储单元内部的热量分布图，由于3D X-Point存储器是通过电加热的方式对相变材料热处理来进行写入操作的，因此越来越多的热量可能不会迅速散走，会聚集中相变存储层1213的周围，由图1C可以看出，相变存储层1213周围的温度可达873K，导致3D X-Point存储器内部环境温度会升高，而这将会影响数据保留或写入性能，因此，如何冷却存储器阵列并使得存储器内部环境温度保持在较低的温度非常重要。
基于相关技术中的半导体芯片存在的上述问题，本申请实施例提供一种半导体芯片的形成方法及半导体芯片，能够使得半导体芯片内部的存储器阵列的温度降低，且能够提高半导体芯片的存储性能。
图2A为本申请实施例提供的半导体芯片的形成方法的一个可选的实现流程示意图，如图2A所示，所述方法包括以下步骤：
步骤S201、提供一晶圆，所述晶圆包括多个芯片功能器件区域以及位于每一所述芯片功能器件区域四周且对应于所述芯片功能器件区域的划片槽。
步骤S202、在每一所述芯片功能器件区域与其对应的所述划片槽之间，形成包围每一所述芯片功能器件区域的保护环。
步骤S203、在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，其中，所述散热管道中填充有散热剂。
步骤S204、沿所述划片槽对所述晶圆进行切割，以形成多个独立的所述半导体芯片。
本申请实施例提供的半导体芯片的形成方法，由于在每一芯片功能器件区域与其对应的保护环之间，形成了至少一条散热管道，且散热管道中填充有散热剂，如此，可以通过散热管道对半导体芯片中的存储器阵列的散热处理，使得半导体芯片内部的存储器阵列的温度降低，进而提高半导体芯片的存储性能。
下面，结合图2B至图2O中的结构示意图，对本申请实施例提供的半导体芯片的形成方法作进一步详细的说明。
所述半导体芯片的形成方法开始于步骤S201，请参考图2B，执行步骤S201、提供一晶圆，所述晶圆包括多个芯片功能器件区域以及位于每一所述芯片功能器件区域四周且对应于所述芯片功能器件区域的划片槽。
图2B为本申请实施例提供的晶圆的俯视图，如图2B所示，所述晶圆包括多个芯片功能器件区域20以及位于每一芯片功能器件区域20四周且对应于所述芯片功能器件区域20的划片槽21(或称切割道、街区)。每个芯片功能器件区域20包括：通过沉积、光刻(微影)、刻蚀、掺杂及热处理等工艺在基底上形成的器件结构、互连结构以及焊垫等。划片槽21位置处不存在功能性元件，一般仅包括位于基底上的层间介质层，这里，所述层间介质层可以是包括氧化物层和氮化物层的交叠层，例如，可以是包括氧化硅和氮化硅的交叠层。
这里，所述基底可以为硅基底、硅锗基底、碳化硅基底、绝缘体上硅(Silicon OnInsulator，SOI)基底、绝缘体上锗(Germanium On Insulator，GOI)基底、玻璃基底或III-V族化合物基底(例如，氮化硅或砷化稼等)，由于硅基底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此，本申请实施例中选择Si作为基底。
所述基底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直基底顶表面和底表面的方向为第三方向。在基底顶表面和底表面(即基底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的第一方向和第二方向，基于所述第一方向和所述第二方向可以确定所述基底的平面方向。这里，所述第一方向、所述第二方向和所述第三方向两两垂直。例如，可以定义所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第三方向为Z轴方向。
接下来，请参考图2C，执行步骤S202、在每一所述芯片功能器件区域与其对应的所述划片槽之间，形成包围每一所述芯片功能器件区域的保护环。
图2C为本申请实施例提供的形成保护环的俯视图，图2D为本申请实施例提供的保护环的剖面图，如图2C和2D所示，在每一所述芯片功能器件区域20与其对应的所述划片槽21之间，形成包围每一所述芯片功能器件区域的保护环22。
这里，为了防止半导体芯片受到切割工艺的损害以及避免水汽引发半导体芯片性能劣化的情形，会在每一芯片功能器件区域20与切割道21之间形成包围每一芯片功能器件区域20的保护环22(也称作密封环或防护环)。
如图2D所示，保护环22呈多层结构，保护环22由金属层221与介质层222按照一定的规则交替堆叠形成，具体而言，保护环22包括交替堆叠的金属层221和介质层222、连接相邻所述金属层221的导电插塞223。
在一些实施例中，切割道21位于相邻两保护环22之间，保护环22可以阻挡水气渗透或例如含酸物、含碱物等污染源的扩散的化学损害，起到保护芯片功能器件区域20的作用。每一所述芯片功能器件区域与其对应的所述划片槽之间具有多层介质层；所述保护环22形成于所述多层介质层内。
接下来，请参考图2E至2O，执行步骤S203、在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，其中，所述散热管道中填充有散热剂。
本申请实施例中，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，包括以下步骤：
步骤S10、在所述芯片功能器件区域与所述保护环之间，形成至少一个刻蚀孔。
步骤S11、在每一所述刻蚀孔中填充所述散热剂，以形成至少一条所述散热管道。
本申请实施例中，所述散热管道的延伸方向可以垂直于基底所在的平面，也可以平行于基底所在的平面。
这里，所述芯片功能器件区域与所述保护环之间也存在多层介质层，在所述芯片功能器件区域与所述保护环之间，形成至少一个刻蚀孔，包括：刻蚀所述芯片功能器件区域与所述保护环之间的部分多层介质层，以在所述芯片功能器件区域与所述保护环之间形成至少一个所述刻蚀孔。
本申请实施例中，所述刻蚀工艺可以是干法刻蚀工艺，例如，光刻工艺。在实际实施过程中，可以在所述芯片功能器件区域与所述保护环之间的部分多层介质层之上形成光致抗蚀剂掩膜(图中未示出)，通过曝光、显影对光致抗蚀剂掩膜进行图案化。基于光致抗蚀剂掩膜或者基于光致抗蚀剂掩膜图案化的硬掩膜对所述多层介质层进行刻蚀。
图2E为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成刻蚀孔的俯视图，图2F为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成刻蚀孔的侧视图，这里，所述芯片功能器件区域为所述晶圆上的任意一个芯片功能器件区域，在实际工艺中，是同时在晶圆上的每一芯片功能器件区域与其对应的保护环之间形成刻蚀孔的，这里，只是示例性地给出了在一个芯片功能器件区域与其对应的保护环之间形成刻蚀孔的结构示意图。结合图2E和图2F，可以看出，在芯片功能器件区域20与其对应的保护环22之间形成了三个刻蚀孔，分别为刻蚀孔23-1、刻蚀孔23-2和刻蚀孔23-3。
本申请实施例中，所述散热剂包括水或导热油。在每一所述刻蚀孔中填充水或者导热油，形成至少一条所述散热管道。图2G为本申请实施例提供的形成散热管道的一种可选的结构示意图，可以看出，在刻蚀孔23-1、刻蚀孔23-2和刻蚀孔23-3内填充水，对应形成散热管道23-1'、散热管道23-2'和散热管道23-3'，本申请实施例中，所述散热管道23-1'、散热管道23-2'和散热管道23-3'的延伸方向均垂直于基底所在的平面。
在一些实施例中，所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形，在其它实施例中，所述散热管道的横截面形状也可以是心形、圆环形等。本申请实施例中，所述散热管道的横截面形状为圆形。
在一些实施例中，所述半导体芯片的形成方法还包括：在至少一个所述刻蚀孔中填充散热金属材料，以形成所述散热管道，其中，所述散热金属材料至少包括金属钨。
这里，所述散热金属材料包括以下任意一种：金属钨、金属钴、金属铜和金属铝。图2H为本申请实施例提供的形成散热管道的一种可选的结构示意图，在所述刻蚀孔23-1中填充散热金属材料，对应形成散热管道23-1”；在刻蚀孔23-2和刻蚀孔23-3内填充水，对应形成散热管道23-2'和散热管道23-3'。
本申请实施例中，由于所述刻蚀孔形成于所述多层介质层内，因此，所述散热管道也形成于所述多层介质层内，且所述散热管道位于每一所述芯片功能器件区域与其对应的所述保护环之间的部分多层介质层内。
在一些实施例中，当所述散热管道的数量为多个时，多个所述散热管道之间相互连通或相互独立。当多个所述散热管道之间相互连通时，每一所述散热管道中填充有相同的所述散热剂；当多个所述散热管道之间相互独立时，每一所述散热管道中填充有相同或不同的所述散热剂。
在一些实施例中，所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；其它实施例中，所述散热管道的管道形状还可以是环绕型、方型等。本申请实施例中，所述散热管道23-1'、散热管道23-2'和散热管道23-3'的管道形状均为直线型。
图2I至2L为本申请实施例提供的散热管道的一种可选的结构示意图，如图2I所示，所述散热管道24的管道形状为直线型；如图2J所示，所述散热管道24的管道形状为U型；如图2K所示，所述散热管道24的形状为管道方型；如图2L所示，所述散热管道24的管道形状为环绕型。
在一些实施例中，当所述散热管道为多个时，多个散热管道分别均匀或非均匀地排布于所述芯片功能器件区域与其对应的所述保护环之间。这里，所述非均匀的排布方式包括：以随机的间隔距离排布、以逐渐增大的间隔距离排布或者以逐渐减小的间隔距离排布。
本申请实施例中，当多个所述散热管道均匀排布于所述芯片功能器件区域与其对应的所述保护环之间时，多个所述散热管道之间也是平行排布的；当多个所述散热管道非均匀排布于所述芯片功能器件区域与其对应的所述保护环之间时，多个所述散热管道之间可以是平行排布的，也可以是非平行排布的。
本申请实施例中，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，还可以包括以下步骤：
步骤S20、在所述芯片功能器件区域与所述保护环之间，形成多个相互连通或相互独立的凹槽。其中，所述凹槽的高宽比大于预设比值，这里，所述高宽比为凹槽的高度和凹槽的宽度之间的比值，所述高度是指凹槽在Z轴方向上的尺寸，所述宽度是指凹槽在X轴或Y轴方向上的尺寸。
步骤S21、在每一所述凹槽中填充所述散热剂，以形成所述散热管道。
本申请实施例中，所述芯片功能器件区域与所述保护环之间也存在多层介质层，在所述芯片功能器件区域与所述保护环之间，形成多个相互连通或相互独立的凹槽，包括：刻蚀所述芯片功能器件区域与所述保护环之间的部分多层介质层，以在所述芯片功能器件区域与所述保护环之间形成多个相互连通或相互独立的凹槽。
这里，所述刻蚀工艺可以是干法刻蚀工艺，例如，光刻工艺。所述凹槽的高度远远大于所述凹槽的宽度，即所述凹槽的高宽比大于预设比值，这里，对预设比值的大小不进行限定。
在一些实施例中，在形成所述凹槽，并在所述凹槽中填充散热剂后，还需要沉积介质层以将所述凹槽封闭。
本申请实施例中，当形成多个相互连通的凹槽，并在相互连通的凹槽内填充散热剂后，相当于在所述芯片功能器件区域的外围形成了散热墙，通过所述散热墙对所述芯片功能器件区域内部的存储器阵列进行降温处理。
图2M为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成凹槽的俯视图，图2N为本申请实施例提供的在一个芯片功能器件区域与其对应的保护环之间形成凹槽的侧视图，结合图2M和图2N，可以看出，在每一芯片功能器件区域20与其对应的保护环22之间的多层介质层内形成了一个连通的凹槽25。
本申请实施例中，所述散热剂包括水或导热油。在所述凹槽25中填充水，以形成所述散热管道(即散热墙)。图2O为本申请实施例提供的形成散热墙的一种可选的结构示意图，可以看出，在连通的凹槽25内填充水，形成了散热墙25'。
接下来，执行步骤S204、沿所述划片槽对所述晶圆进行切割，以形成多个独立的所述半导体芯片。
这里，使用切割刀，沿切割道21与保护环22之间的区域对晶圆施加外力，并对晶圆进行加热，以实现将所述晶圆切割为多个独立的芯片。由于加热和外力作用会在切割道内部的介质层与介质层之间，或，介质层与金属层之间出现分层而产生裂痕，因此，采用保护环22对半导体芯片的功能器件区域进行保护。
在一些实施例中，在对晶圆进行切割以后获取到独立的半导体芯片后，还包括封装过程，半导体芯片的封装方法通常是将半导体芯片粘贴于封装底座的中心位置，然后使用金线、铝线或铜线等焊线连接半导体芯片上的焊垫和底座上的键合垫，键合垫与底座的各个引脚一一对应，最终完成半导体芯片的封装。
在一些实施例中，可以先形成位于每一芯片功能器件区域与其对应的划片槽之间的散热管道，再在每一散热管道与划片槽之间，形成包围每一芯片功能器件区域的保护环。本申请实施例，对形成散热管道和形成保护环的先后顺序不进行限制。
本申请实施例中，通过位于芯片功能器件区域与其对应的保护环之间的散热管道，可以实现对半导体芯片中的存储器阵列的散热处理，使得半导体芯片内部的存储器阵列的温度降低，进而提高了半导体芯片的存储性能。
本申请实施例还提供了一种半导体芯片，通过上述实施例提供的半导体芯片的形成方法形成，图3为本申请实施例提供的半导体芯片的结构示意图，如图3所示，所述半导体芯片30包括：
芯片功能器件区域31。
保护环32，位于所述芯片功能器件区域的四周；
至少一条散热管道，位于所述芯片功能器件区域31与所述保护环32之间，且每一条所述散热管道中填充有散热剂。
如图3所示，所述半导体芯片30包括2个散热管道，分别为散热管道33和散热管道33'。
这里，所述至少一条散热管道通过以下两种方式形成：
第一种：在所述芯片功能器件区域与所述保护环之间，刻蚀形成至少一个刻蚀孔；在每一所述刻蚀孔中填充所述散热剂，以形成至少一条所述散热管道。
第二种：在所述芯片功能器件区域与所述保护环之间，刻蚀形成多个相互连通或相互独立的凹槽，其中，所述凹槽的高宽比大于预设比值；在每一所述凹槽中填充所述散热剂，以形成所述散热管道。
本申请实施例中，所述散热管道可以是散热墙。
在一些实施例中，所述散热剂包括水或导热油。所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
在一些实施例中，当所述散热管道的数量为多个时，多个所述散热管道之间相互连通或相互独立。
在一些实施例中，每一所述芯片功能器件区域与其对应的所述划片槽之间具有多层介质层；所述保护环形成于所述多层介质层内；所述保护环包括交替堆叠的金属层和介质层、连接相邻所述金属层的导电插塞。所述散热管道形成于所述多层介质层内，且所述散热管道位于每一所述芯片功能器件区域与其对应的所述保护环之间的部分多层介质层内。
在一些实施例中，所述半导体芯片中的保护环可以在后续处理过成中被去除，因此，所述半导体芯片可以不包括保护环。
本申请实施例提供的半导体芯片通过上述实施例中的半导体芯片的形成方法形成，对于本申请实施例未详细记载的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体芯片，至少包括一条散热管道，且散热管道位于芯片功能器件区域与保护环之间，散热管道中填充有散热剂，如此，可以通过散热管道对半导体芯片中的存储器阵列进行散热处理，使得半导体芯片内部的存储器阵列的温度降低，进而使得所制备的半导体芯片的存储性能更加优异。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或一些特征可以忽略，或不执行。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种半导体芯片的形成方法，其特征在于，所述方法包括：
提供一晶圆，所述晶圆包括多个芯片功能器件区域以及位于每一所述芯片功能器件区域四周且对应于所述芯片功能器件区域的划片槽；
在每一所述芯片功能器件区域与其对应的所述划片槽之间，形成包围每一所述芯片功能器件区域的保护环；
在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，其中，所述散热管道中填充有散热剂；
沿所述划片槽对所述晶圆进行切割，以形成多个独立的所述半导体芯片。
2.根据权利要求1所述的方法，其特征在于，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，包括：
在所述芯片功能器件区域与所述保护环之间，形成至少一个刻蚀孔；
在每一所述刻蚀孔中填充所述散热剂，以形成至少一条所述散热管道。
3.根据权利要求1所述的方法，其特征在于，在每一所述芯片功能器件区域与其对应的所述保护环之间，形成至少一条散热管道，包括：
在所述芯片功能器件区域与所述保护环之间，形成多个相互连通或相互独立的凹槽，其中，所述凹槽的高宽比大于预设比值；
在每一所述凹槽中填充所述散热剂，以形成所述散热管道。
4.根据权利要求1所述的方法，其特征在于，所述散热剂包括水或导热油。
5.根据权利要求1所述的方法，其特征在于，所述散热管道的管道形状包括以下任意一种：直线型、L型、U型或蛇形；
所述散热管道的横截面形状包括以下任意一种：椭圆形、圆形或任意多边形。
6.根据权利要求1所述的方法，其特征在于，当所述散热管道的数量为多个时，多个所述散热管道之间相互连通或相互独立。
7.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在至少一个所述刻蚀孔中填充散热金属材料，以形成所述散热管道，其中，所述散热金属材料至少包括金属钨。
8.根据权利要求1所述的方法，其特征在于，每一所述芯片功能器件区域与其对应的所述划片槽之间具有多层介质层；所述保护环形成于所述多层介质层内；
所述保护环包括交替堆叠的金属层和介质层、连接相邻所述金属层的导电插塞。
9.根据权利要求8所述的方法，其特征在于，所述散热管道形成于所述多层介质层内，且所述散热管道位于每一所述芯片功能器件区域与其对应的所述保护环之间的部分多层介质层内。
10.一种半导体芯片，其特征在于，应用于上述权利要求1至9的方法形成的所述半导体芯片，包括：
芯片功能器件区域；
保护环，位于所述芯片功能器件区域的四周；
至少一条散热管道，位于所述芯片功能器件区域与所述保护环之间，且每一条所述散热管道中填充有散热剂。
CN202110267960.4A 2021-03-11 2021-03-11 一种半导体芯片的形成方法及半导体芯片 Pending CN113097245A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110267960.4A CN113097245A (zh) 2021-03-11 2021-03-11 一种半导体芯片的形成方法及半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110267960.4A CN113097245A (zh) 2021-03-11 2021-03-11 一种半导体芯片的形成方法及半导体芯片

Publications (1)

Publication Number Publication Date
CN113097245A true CN113097245A (zh) 2021-07-09

Family

ID=76667235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110267960.4A Pending CN113097245A (zh) 2021-03-11 2021-03-11 一种半导体芯片的形成方法及半导体芯片

Country Status (1)

Country Link
CN (1) CN113097245A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975248A (zh) * 2022-07-29 2022-08-30 山东中清智能科技股份有限公司 一种晶圆封装方法及管芯封装体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146012A1 (en) * 2002-02-06 2003-08-07 Song Young Hee Semiconductor chip, chip stack package and manufacturing method
US20070082298A1 (en) * 2005-10-07 2007-04-12 Nec Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
CN101555627A (zh) * 2009-04-30 2009-10-14 苏州纳晶光电有限公司 一种氮化镓基外延膜的激光剥离方法
CN101740562A (zh) * 2008-11-14 2010-06-16 台湾积体电路制造股份有限公司 划线中的散热器结构
US20150091154A1 (en) * 2013-09-30 2015-04-02 Macrotech Technology Inc. Substrateless packages with scribe disposed on heat spreader
CN107634074A (zh) * 2017-08-16 2018-01-26 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
CN108550557A (zh) * 2018-03-19 2018-09-18 长江存储科技有限责任公司 固液一体式芯片散热器及其制造工艺
CN111081647A (zh) * 2018-10-22 2020-04-28 长鑫存储技术有限公司 芯片内护城河结构及其制造方法
CN111863783A (zh) * 2020-07-30 2020-10-30 长江存储科技有限责任公司 三维封装的半导体结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146012A1 (en) * 2002-02-06 2003-08-07 Song Young Hee Semiconductor chip, chip stack package and manufacturing method
US20070082298A1 (en) * 2005-10-07 2007-04-12 Nec Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
CN101740562A (zh) * 2008-11-14 2010-06-16 台湾积体电路制造股份有限公司 划线中的散热器结构
CN101555627A (zh) * 2009-04-30 2009-10-14 苏州纳晶光电有限公司 一种氮化镓基外延膜的激光剥离方法
US20150091154A1 (en) * 2013-09-30 2015-04-02 Macrotech Technology Inc. Substrateless packages with scribe disposed on heat spreader
CN107634074A (zh) * 2017-08-16 2018-01-26 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
CN108550557A (zh) * 2018-03-19 2018-09-18 长江存储科技有限责任公司 固液一体式芯片散热器及其制造工艺
CN111081647A (zh) * 2018-10-22 2020-04-28 长鑫存储技术有限公司 芯片内护城河结构及其制造方法
CN111863783A (zh) * 2020-07-30 2020-10-30 长江存储科技有限责任公司 三维封装的半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975248A (zh) * 2022-07-29 2022-08-30 山东中清智能科技股份有限公司 一种晶圆封装方法及管芯封装体
CN114975248B (zh) * 2022-07-29 2022-10-25 山东中清智能科技股份有限公司 一种晶圆封装方法及管芯封装体

Similar Documents

Publication Publication Date Title
US11581237B2 (en) Cooling apparatuses for microelectronic assemblies
US20100001379A1 (en) Multi-chip package (MCP) having three dimensional mesh-based power distribution network, and power distribution method of the MCP
CN102543911A (zh) 半导体装置
US11152495B2 (en) Integrated circuit heat dissipation using nanostructures
CN111863783B (zh) 三维封装的半导体结构
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
TWI525781B (zh) 散熱中介層的方法與結構
US8912630B2 (en) Integrated circuit including thermal gate, related method and design structure
US9913405B2 (en) Glass interposer with embedded thermoelectric devices
KR102508526B1 (ko) 반도체 패키지 제조 방법
CN113097245A (zh) 一种半导体芯片的形成方法及半导体芯片
KR100871794B1 (ko) 반도체 패키지 및 그 제조 방법
KR101873876B1 (ko) 후방측 변형 토폴로지를 갖는 반도체-온-절연체
US8759969B1 (en) Integrated circuit dice with edge finishing
CN112951994B (zh) 一种三维存储器及散热管道的形成方法
WO2022159141A1 (en) 3d semiconductor device and structure
WO2018111289A1 (en) Interconnects provided by subtractive metal spacer based deposition
CN112864317B (zh) 一种三维相变存储器的形成方法及三维相变存储器
CN110516382A (zh) 一种基于硅直通孔的三维集成系统热解析方法
CN110571206B (zh) 半导体结构及其形成方法和芯片的形成方法
US20240113078A1 (en) Three dimensional heterogeneous integration with double-sided semiconductor dies and methods of forming the same
CN110571205B (zh) 半导体结构及其形成方法
US20220115295A1 (en) Conductive structure, semiconductor structure and manufacturing method thereof
CN113097244A (zh) 一种半导体器件的形成方法及半导体器件
CN113113406B (zh) 基于二维材料的共电极三维器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination