CN110571205B

CN110571205B - 半导体结构及其形成方法

Info

Publication number: CN110571205B
Application number: CN201910865778.1A
Authority: CN
Inventors: 余兴
Original assignee: ICLeague Technology Co Ltd
Current assignee: ICLeague Technology Co Ltd
Priority date: 2019-09-12
Filing date: 2019-09-12
Publication date: 2021-12-07
Anticipated expiration: 2039-09-12
Also published as: CN110571205A

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面。所述半导体结构能够提高芯片性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着电子产品向小型化、多功能等方向的发展，芯片需要满足越来越高的集成度要求，以及越来越多的功能要求，由此产生了许多新的技术和设计，三维堆叠结构正是这些技术的典型代表。三维堆叠结构是指直接将多个晶圆通过键合的方式堆叠起来，实现在三维方向上的金属互连结构，大大减小金属布线互连距离，提高数据传输速度。而晶圆键合技术正是制造三维堆叠结构的关键技术之一。利用晶圆键合工艺，多个半导体晶圆被键合到一起以形成三维堆叠结构路，可以提供在一个封装中具有多种功能的单个芯片。

然而，仍然需要提高芯片的性能。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高芯片的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面。

可选的，所述第一基底内还具有第一功能电路，所述第一热转电结构与所述第一功能电路电互连。

可选的，所述第一功能电路包括晶体管，所述第一热转电结构与所述晶体管的源极电互连。

可选的，在垂直于所述第一面的方向上，所述第一基底的电路至所述第一面的距离大于所述第一散热层至所述第一面的距离。

可选的，所述第一热转电结构包括第一热转电层及第二热转电层，且所述第一热转电层与所述第二热转电层相连。

可选的，所述第一热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。

可选的，所述第二热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合。

可选的，所述第一基底内还具有第一互连结构，所述第一互连结构用于将所述第一散热层与所述第一热转电结构相连。

可选的，所述第一互连结构包括插塞结构和互连层结构中的一种或多种的组合。

可选的，所述第一散热层的材料包括铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

可选的，所述第二基底内具有1层以上第二散热层和1个以上第二热转电结构，所述第二散热层和所述第二热转电结构相连。

可选的，所述第二基底内还具有第二功能电路，所述第二热转电结构与所述第二功能电路电互连。

可选的，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部。

可选的，所述第二基底具有与所述第二面相对的第三面，以及位于所述第二基底内的第三散热结构，所述第三面暴露出所述第三散热结构表面，且所述第二散热层与所述第三散热结构相连。

可选的，所述第二基底包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构，且所述第二散热层与所述保护环结构相连。

相应的，本发明的技术方案还提供一种上述任一半导体结构的形成方法，包括：提供第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；提供第二基底，所述第二基底具有第二面；将所述第二基底第二面朝向所述第一基底第一面键合。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明技术方案的半导体结构中，由于包括第一基底以及与所述第一基底键合的第二基底，所述第一基底内具有第一散热层及第一热转电结构，所述第一散热层与所述第一热转电结构相连，因此，所述第一散热层能够将键合所述第一基底与所述第二基底时所产生的热量传导至所述第一热转电结构，并通过所述第一热转电结构将热转换为电，从而减少后续以所述半导体结构形成的芯片内的热量，降低所述芯片所受到的所述热量的影响，提高所述芯片的性能。

进一步，由于所述第一基底内还具有第一功能电路，所述第一热转电结构与所述第一功能电路电互连，因此被所述第一热转电结构所转化的电能够作为一部分电源被所述第一功能电路所使用，从而能够使后续形成的芯片在使用时实现节能的目的。

进一步，由于所述第一基底内电路至所述第一面的距离大于所述第一散热层至所述第一面的距离，即所述第一散热层能够位于接近所述第二基底与所述第一基底键合处的位置，从而能够更快地将键合产生的热量传导至所述第一散热层。

附图说明

图1是一种半导体结构的形成过程的剖面结构示意图；

图2至图4是本发明实施例的半导体结构的形成过程的剖面结构示意图；

图5至图6是本发明另一实施例的半导体结构的形成过程的剖面结构示意图；

图7至图9是本发明另一实施例的半导体结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，仍然需要提高芯片的性能。

图1是一种半导体结构的形成方法步骤的剖面结构示意图。

请参考图1，所述半导体结构的形成方法包括：提供第一晶圆，所述第一晶圆包括第一介质层11和位于所述第一介质层11内的第一金属层12，所述第一介质层11表面暴露出所述第一金属层12表面，且所述第一金属层12的表面与所述第一介质层11的表面齐平；提供第二晶圆，所述第二晶圆包括第二介质层13和位于所述第二介质层13内的第二金属层14，所述第二介质层13表面暴露出所述第二金属层14表面，且所述第二金属层14的表面与所述第二介质层13的表面齐平；使所述第一介质层11表面与所述第二介质层13表面对准贴合，并且使所述第一金属层12表面与所述第二金属层14表面对准贴合后，对所述第一晶圆与所述第二晶圆高温退火。

在上述方法中，通过高温退火能让所述第一晶圆与所述第二晶圆之间键合。

然而，由于对所述第一晶圆与所述第二晶圆进行了高温退火，因此所述半导体结构内会产生大量的热量，并且难以散热，残留在所述半导体结构内的热量会对所述半导体结构的器件的电学性能产生不良影响，导致后续形成的芯片的性能下降。

为解决所述技术问题，本发明技术方案提供一种半导体结构及其形成方法，所述半导体结构包括：第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面。通过将所述半导体结构内的热转换为电，以减少所述半导体结构内的热量，从而提高后续以所述半导体结构形成的芯片的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图4是本发明实施例的半导体结构的形成过程的剖面结构示意图。

请参考图2，提供第一基底，所述第一基底具有第一面101，所述第一基底包括第一衬底100，所述第一衬底100内具有1层以上第一散热层130以及1个以上第一热转电结构150，所述第一散热层130与所述第一热转电结构150相连。

在本实施例中，所述第一衬底100的材料包括硅。

在其他实施例中，所述第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。

在本实施例中，所述第一衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。

在本实施例中，所述第一基底还包括位于所述第一衬底100表面的第一键合层140，所述第一键合层140的材料包括氧化硅或氮化硅，所述第一面101为所述第一键合层140的表面。

在另一实施例中，第一基底包括第一衬底，但不包括第一键合层，所述第一面为所述第一衬底表面。

在本实施例中，所述第一热转电结构150包括第一热转电层151及第二热转电层152，且所述第一热转电层151与所述第二热转电层152相连。

在本实施例中，所述第一热转电层151的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合，所述第二热转电层152的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，因此，相连的所述第一热转电层151和第二热转电层152能够构成热电偶结构，从而实现热转电功能。

在另一实施例中，第一热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，第二热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。

在本实施例中，所述第一衬底100内还具有第一互连结构(未图示)，所述第一互连结构用于将所述第一散热层130与所述第一热转电结构150相连。

需要说明的是，所述第一互连结构为导热结构，因此，通过所述第一互连结构能将热量自所述第一散热层130传导至所述第一热转电结构150。

在本实施例中，所述第一互连结构包括插塞结构和互连层结构中的一种或多种的组合。

在本实施例中，所述第一衬底100内还具有第一功能电路110和第一电互连结构120，所述第一功能电路110和所述第一热转电结构150电互连，所述第一功能电路110还与所述第一电互连结构120电互连，所述第一面101暴露出所述第一电互连结构120表面，所述第一电互连结构120用于后续键合后使所述第一基底与所述第二基底的电路电互连。

由于所述第一功能电路110和所述第一热转电结构150电互连，因此，所述半导体结构内的热量经由所述第一散热层130传导至所述第一热转电结构150，并被所述第一热转电结构转换为电后，能够作为一部分电源被所述第一功能电路110所使用，从而以所述半导体结构形成的芯片在使用时不仅由于芯片内的热量较低，提高了芯片的性能和可靠性，同时也使芯片更为节能。

在本实施例中，所述第一电互连结构120包括导电插塞和电互连层中的一种或多种的组合。

在本实施例中，所述第一功能电路110包括晶体管，所述第一热转电结构150与所述晶体管的源极电互连，因此，相连的所述第一散热层130与第一热转电结构150能够为所述第一功能电路110供电。

在本实施例中，所述第一功能电路110为数据存储电路。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种。

在另一实施例中，所述第一功能电路为传感器电路。所述传感器电路包括微机电系统传感器电路。

在其他实施例中，所述第一功能电路为逻辑电路。

在本实施例中，所述第一散热层130的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

在本实施例中，所述第一散热层130的数量是1层，所述第一功能电路110至所述第一面101的距离大于所述第一散热层130至所述第一面101的距离。

由于所述第一功能电路110至所述第一面101的距离大于所述第一散热层130至所述第一面101的距离，后续第一基底和第二基底键合后，所述第一散热层130能够位于接近所述键合处的位置，因此所述第一散热层130能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。

在另一实施例中，所述第一散热层的数量大于1层，且部分或全部所述第一散热层至所述第一面的距离小于或等于所述第一功能电路至所述第一面的距离。

在另一实施例中，所述第一散热层的数量大于1层，且所述第一散热层至所述第一面的距离大于所述第一功能电路至所述第一面的距离。

在本实施例中，所述第一热转电结构150的数量是一个。

在另一实施例中，所述第一热转电结构的数量大于一个，由于有多个第一热转电结构，因此，能够增加热转电的效率。

请参考图3，提供第二基底，所述第二基底具有相对的第二面201和第三面202，所述第二基底包括第二衬底200，所述第二衬底200内具有1层以上第二散热层230和1个以上第三散热结构250，所述第二散热层230用于将后续形成的半导体结构内的热量传导至所述半导体结构外，所述第三面202暴露出所述第三散热结构250表面，且所述第二散热层230与所述第三散热结构250相连。

由于所述第三面202暴露出所述第三散热结构250表面，且所述第二散热层230与所述第三散热结构250相连，因此，所述半导体结构内的热量能够经由所述第二散热层230传导至所述第三散热结构250，并且经由所述第三散热结构250传导至所述半导体结构外部，从而实现将所述半导体结构内部热量散热的目的。

在另一实施例中，所述第二衬底中不具有第二散热层和第三散热结构，因此能够在实现对后所述半导体结构散热的同时，节省制造所述半导体结构的成本和时间。

在本实施例中，所述第二衬底200的材料包括硅。

在其他实施例中，所述第二衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。

在本实施例中，所述第二衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。

在本实施例中，所述第三散热结构250包括插塞结构或互连层结构中的一种或多种组合。

在本实施例中，所述第三散热结构250的数量是1个。

在其他实施例中，所述第三散热结构250的数量大于1个。

在本实施例中，所述第二基底还包括和位于所述第二衬底200表面的第二键合层240，所述第二键合层240的材料包括氧化硅或氮化硅，所述第二面201为所述第二键合层240的表面。

在另一实施例中，第二基底包括第二衬底，但不包括第二键合层，所述第二面为所述第二衬底表面。

在本实施例中，所述第二基底内还具有第二功能电路210和第二电互连结构220，所述第二电互连结构220与所述第二功能电路210电互连，所述第二面201暴露出所述第二电互连结构220表面，所述第二电互连结构220用于后续键合后使所述第一基底与所述第二基底的电路电互连。

在本实施例中，所述第二电互连结构220包括导电插塞和电互连层中的一种或多种的组合。

在本实施例中，所述第二功能电路210为逻辑电路。

在另一实施例中，所述第二功能电路为数据存储电路或传感器电路中的一种或多种的组合。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种；所述传感器电路包括微机电系统传感器。

在本实施例中，所述第二散热层230的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

在本实施例中，所述第二散热层230的数量是1层，所述第二功能电路210至所述第二面201的距离大于所述第二散热层230至所述第二面201的距离。

由于所述第二功能电路210至所述第二面201的距离大于所述第二散热层230至所述第二面201的距离，后续第一基底和第二基底键合后，所述第二散热层230能够位于接近所述键合处的位置，因此所述第二散热层230能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。

在另一实施例中，所述第二散热层的数量大于1层，且部分或全部所述第二散热层至所述第二面的距离小于或等于所述第二功能电路至所述第二面的距离。

在另一实施例中，所述第二散热层的数量大于1层，且所述第二散热层至所述第二面的距离大于所述第二功能电路至所述第二面的距离。

请参考图4，将所述第二基底第二面201朝向所述第一基底第一面101键合。

将所述第二基底与所述第一基底键合的方法包括：将所述第一键合层140与所述第二键合层240对准，并且将所述第一电互连结构120表面与所述第二电互连结构220表面对准后，将所述第二基底第二面201朝向所述第一基底第一面101压合；在对所述第一基底与所述第二基底压合后，对所述第一基底与所述第二基底退火。

由于键合后，所述半导体结构内具有2层散热层，即1层所述第一散热层130和1层所述第二散热层230，因此后续形成芯片时，能够更快地将所述芯片内的热量传导至所述芯片外部，增加散热效率。

在另一实施例中，所述半导体结构内具有多层散热层，即大于1层的所述第一散热层130和大于1层的所述第二散热层230，因此能够进一步增加对所述芯片的散热效率。

在另一实施例中，所述半导体结构的形成方法还包括：提供散热翅片(未图示)，在将所述第二基底第二面201朝向所述第一基底第一面101键合后，使所述第三散热结构250与所述散热翅片相连。

由于散热翅片的散热面积更大，因此将所述第三散热结构250与所述散热翅片相连后，能够更快速的将所述半导体结构内的由于所述退火工艺形成的热量传导至所述半导体结构外部。

相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请参考图4，包括：第一基底，所述第一基底具有第一面101，所述第一基底内具有1层以上第一散热层130及1个以上第一热转电结构150，所述第一散热层130与所述第一热转电结构150相连；与所述第一基底键合的第二基底，所述第二基底具有第二面201，且所述第二面201朝向所述第一面101。

图5至图6是本发明另一实施例的半导体结构的形成过程的剖面结构示意图，本实施例与图2至图4所示实施例的区别在于，提供了与图2至图4所示实施例不同的第二基底，具体请参考图5至图6。

请参考图2和图5，提供第一基底和提供第二基底。

所述第一基底与图2至图4所示实施例中的第一基底相同，在此不再赘述。

所述第二基底具有第二面301，所述第二基底包括第二衬底300，所述第二衬底300内具有1层以上第二散热层230以及1个以上第二热转电结构250，所述第二散热层230与所述第二热转电结构250相连。

在本实施例中，所述第二衬底300的材料包括硅。

在本实施例中，所述第二基底还包括位于所述第二衬底300表面的第二键合层340，所述第二键合层340的材料包括氧化硅或氮化硅，所述第一面301为所述第二键合层340的表面。

在另一实施例中，第二基底包括第二衬底，但不包括第二键合层，所述第一面为所述第二衬底表面。

在本实施例中，所述第二热转电结构350包括第三热转电层351及第四热转电层352，且所述第三热转电层351与所述第四热转电层352相连。

在本实施例中，所述第三热转电层351的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合，所述第四热转电层352的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，因此，相连的所述第三热转电层351和第四热转电层352能够构成热电偶结构，从而实现热转电功能。

在另一实施例中，第三热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，第四热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。

在本实施例中，所述第二衬底300内还具有第二互连结构(未图示)，所述第二互连结构用于将所述第二散热层330与所述第二热转电结构350相连。

需要说明的是，所述第二互连结构为导热结构，因此，通过所述第二互连结构能将热量自所述第二散热层330传导至所述第二热转电结构350。

在本实施例中，所述第二互连结构包括插塞结构和互连层结构中的一种或多种的组合。

在本实施例中，所述第二衬底300内还具有第二功能电路310和第二电互连结构320，所述第二功能电路310和所述第二热转电结构350电互连，所述第二功能电路310还与所述第二电互连结构320电互连，所述第二面301暴露出所述第二电互连结构320表面，所述第二电互连结构320用于后续键合后使所述第一基底与所述第二基底的电路电互连。

由于所述第二功能电路310和所述第二热转电结构350电互连，因此，所述半导体结构内的热量经由所述第二散热层330传导至所述第二热转电结构350，并被所述第二热转电结构350转换为电后，能够作为一部分电源被所述第二功能电路310所使用，从而以所述半导体结构形成的芯片在使用时不仅由于芯片内的热量较低，提高了芯片的性能和可靠性，同时也使芯片更为节能。

在本实施例中，所述第二电互连结构320包括导电插塞和电互连层中的一种或多种的组合。

在本实施例中，所述第二功能电路310包括晶体管，所述第二热转电结构350与所述晶体管的源极电互连，因此，相连的所述第二散热层330与第二热转电结构350能够为所述第二功能电路310供电。

在本实施例中，所述第二功能电路310为逻辑电路。

在本实施例中，所述第二散热层330的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

在本实施例中，所述第二散热层330的数量是1层，所述第二功能电路310至所述第二面301的距离大于所述第二散热层330至所述第二面301的距离。

由于所述第二功能电路310至所述第二面301的距离大于所述第二散热层330至所述第二面301的距离，后续第一基底和第二基底键合后，所述第二散热层330能够位于接近所述键合处的位置，因此所述第二散热层330能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。

在本实施例中，所述第二热转电结构350的数量是一个。

在另一实施例中，所述第二热转电结构的数量大于一个，由于有多个第一热转电结构，因此，能够增加热转电的效率。

请参考图6，将所述第二基底第二面301朝向所述第一基底第一面101键合。

将所述第二基底与所述第一基底键合的方法包括：将所述第一键合层140与所述第二键合层340对准，并且将所述第一电互连结构120表面与所述第二电互连结构320表面对准后，将所述第二基底第二面301朝向所述第一基底第一面101压合；在对所述第一基底与所述第二基底压合后，对所述第一基底与所述第二基底退火。

由于键合后，所述半导体结构内具有2层散热层，即1层所述第一散热层130和1层所述第二散热层330，因此后续形成芯片时，能够更快地将所述芯片内的热量传导至所述芯片外部，增加散热效率。

在另一实施例中，所述半导体结构内具有多层散热层，即大于1层的所述第一散热层130和大于1层的所述第二散热层330，因此能够进一步增加对所述芯片的散热效率。

相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请参考图6，包括：第一基底，所述第一基底具有第一面101，所述第一基底内具有1层以上第一散热层130及1个以上第一热转电结构150，所述第一散热层130与所述第一热转电结构150相连；与所述第一基底键合的第二基底，所述第二基底具有第二面301，且所述第二面301朝向所述第一面101。

图7至图9是本发明另一实施例半导体结构的形成过程的剖面结构示意图。

请参考图7，提供第一基底，所述第一基底具有第一面401，所述第一基底包括第一衬底400，所述第一衬底400内具有1层以上第一散热层430以及1个以上第一热转电结构450，所述第一散热层430与所述第一热转电结构450相连。

所述第一基底还包括若干相互分立的第一芯片区I，以及位于相邻的所述第一芯片区I之间的切割道A，至少部分所述第一散热层430位于所述第一芯片区I内，并且每个所述第一芯片区I之中至少具有1个所述第一热转电结构450。所述切割道A在后续以所述半导体结构形成芯片时，为切割工艺定位切割位置并提供切割空间，减少由于所述切割工艺对所述芯片形成的损伤。

在本实施例中，所述第一衬底400的材料包括硅。

在本实施例中，所述第一基底还包括位于所述第一衬底400表面的第一键合层440，所述第一键合层440的材料包括氧化硅或氮化硅，所述第一面401为所述第一键合层440的表面。

在本实施例中，所述第一热转电结构450包括第一热转电层451及第二热转电层452，且所述第一热转电层451与所述第二热转电层452相连。

在本实施例中，所述第一热转电层451的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合，所述第二热转电层452的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，因此，相连的所述第一热转电层451和第二热转电层452能够构成热电偶结构，从而实现热转电功能。

在本实施例中，所述第一衬底400内还具有第一互连结构(未图示)，所述第一互连结构用于将所述第一散热层430与所述第一热转电结构450相连。

需要说明的是，所述第一互连结构为导热结构，因此，通过所述第一互连结构能将热量自所述第一散热层430传导至所述第一热转电结构450。

在本实施例中，所述第一衬底400内还具有第一功能电路410，所述第一功能电路410和所述第一热转电结构450电互连，所述第一功能电路410还与所述第一电互连结构420电互连，所述第一面401暴露出所述第一电互连结构420表面，所述第一电互连结构420用于后续键合后使所述第一基底与所述第二基底的电路电互连。

由于所述第一功能电路410和所述第一热转电结构450电互连，因此，所述半导体结构内的热量经由所述第一散热层430传导至所述第一热转电结构450，并被所述第一热转电结构转换为电后，能够作为一部分电源被所述第一功能电路410所使用，从而以所述半导体结构形成的芯片在使用时不仅由于芯片内的热量较低，提高了芯片的性能和可靠性，同时也使芯片更为节能。

在本实施例中，所述第一电互连结构420包括导电插塞和电互连层中的一种或多种的组合。

在本实施例中，所述第一功能电路410包括晶体管，所述第一热转电结构450与所述晶体管的源极电互连，因此，相连的所述第一散热层430与第一热转电结构450能够为所述第一功能电路410供电。

在本实施例中，所述第一功能电路410为数据存储电路。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种。

在其他实施例中，所述第一功能电路为逻辑电路。

在本实施例中，所述第一散热层430的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

在本实施例中，所述第一散热层430的数量是1层，所述第一功能电路410至所述第一面401的距离大于所述第一散热层430至所述第一面401的距离。

由于所述第一功能电路410至所述第一面401的距离大于所述第一散热层430至所述第一面401的距离，后续第一基底和第二基底键合后，所述第一散热层430能够位于接近所述键合处的位置，因此所述第一散热层430能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。

在本实施例中，每个所述第一芯片区I中的所述第一热转电结构450的数量是一个。

在另一实施例中，每个所述第一芯片区I中的所述第一热转电结构的数量大于一个，由于有多个第一热转电结构，因此，能够增加热转电的效率。

请参考图8，提供第二基底，所述第二基底具有第二面501，所述第二基底包括第二衬底500，所述第二衬底500内具有1层以上第二散热层530，所述第二散热层530用于将后续形成的半导体结构内的热量传导至所述半导体结构外。

所述第二基底还包括若干相互分立的第二芯片区II，以及位于相邻的所述第二芯片区II之间的切割道B，至少部分所述第二散热层530位于所述第二芯片区II内。

在本实施例中，所述第二衬底500的材料包括硅。

在本实施例中，所述第二基底还包括位于所述第二衬底500表面的第二键合层540，所述第二键合层540的材料包括氧化硅或氮化硅，所述第二面501为所述第二键合层540的表面。

在本实施例中，所述切割道B内具有保护环结构550，所述第二散热层530与所述保护环结构550相连，所述切割道B和保护环结构550在后续以所述半导体结构形成芯片时，为切割工艺定位切割位置并提供切割空间，减少由于所述切割工艺对所述芯片形成的损伤。

由于所述第二散热层530与所述保护环结构550相连，因此后续以所述半导体结构形成芯片时，即后续沿所述切割道B切割所述半导体结构时，能够暴露出所述切割道内B的保护环结构550，从而所述半导体结构内的热量通过所述第二散热层530和所述保护环结构550能够传导至所述半导体结构外部，实现将对所述半导体结构散热的目的。

在本实施例中，所述第二芯片区II内还具有第二功能电路510和第二电互连结构520，所述第二电互连结构520与所述第二功能电路510电互连，所述第二面501暴露出所述第二电互连结构520表面，所述第二电互连结构520用于后续键合后使所述第一基底与所述第二基底的电路电互连。

在本实施例中，所述第二功能电路510为逻辑电路。

在本实施例中，所述第二电互连结构520包括导电插塞结构和电互连层结构中的一种或多种的组合。

在本实施例中，所述第二散热层530的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

在本实施例中，所述第二散热层530的数量是1层，所述第二功能电路510至所述第二面501的距离大于所述第二散热层530至所述第二面501的距离。

由于所述第二功能电路510至所述第二面501的距离大于所述第二散热层530至所述第二面501的距离，后续第一基底和第二基底键合后，所述第二散热层530能够位于接近所述键合处的位置，因此所述第二散热层530能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。

请参考图9，将所述第二基底第二面501朝向所述第一基底第一面401键合。

在本实施例中，将所述第二基底与所述第一基底键合的方法包括：将所述第二基底第二面501朝向所述第一基底第一面401压合；在对所述第一基底与所述第二基底压合后，对所述第一基底与所述第二基底退火。

由于键合后，所述半导体结构内具有2个散热层，即1层所述第一散热层430和1层所述第二散热层530，因此后续形成芯片时，能够更快地将所述半导体结构内的热量进行散热，增加散热效率。

在另一实施例中，所述半导体结构内具有多层散热层，即大于1层的所述第一散热层430和大于1层的所述第二散热层530，因此能够进一步增加对所述芯片的散热效率。

相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请参考图9，包括：第一基底，所述第一基底具有第一面401，所述第一基底内具有1层以上第一散热层430及1个以上第一热转电结构450，所述第一散热层430与所述第一热转电结构450相连；与所述第一基底键合的第二基底，所述第二基底具有第二面501，且所述第二面501朝向所述第一面401。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构，其特征在于，包括：

第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；

与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面，所述第二基底内具有1层以上的第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部，所述第二基底包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构，且所述第二散热层与所述保护环结构相连，以沿所述切割道切割所述半导体结构后暴露出所述保护环结构，使所述半导体结构内的热量通过所述第二散热层和所述保护环结构传导至所述半导体结构外。

2.如权利要求1所述的半导体结构，其特征在于，所述第一基底内还具有第一功能电路，所述第一热转电结构与所述第一功能电路电互连。

3.如权利要求2所述的半导体结构，其特征在于，所述第一功能电路包括晶体管，所述第一热转电结构与所述晶体管的源极电互连。

4.如权利要求1所述的半导体结构，其特征在于，在垂直于所述第一面的方向上，所述第一基底的电路至所述第一面的距离大于所述第一散热层至所述第一面的距离。

5.如权利要求1所述的半导体结构，其特征在于，所述第一热转电结构包括第一热转电层及第二热转电层，且所述第一热转电层与所述第二热转电层相连。

6.如权利要求5所述的半导体结构，其特征在于，所述第一热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。

7.如权利要求6所述的半导体结构，其特征在于，所述第二热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合。

8.如权利要求1所述的半导体结构，其特征在于，所述第一基底内还具有第一互连结构，所述第一互连结构用于将所述第一散热层与所述第一热转电结构相连。

9.如权利要求8所述的半导体结构，其特征在于，所述第一互连结构包括插塞结构和互连层结构中的一种或多种的组合。

10.如权利要求1所述的半导体结构，其特征在于，所述第一散热层的材料包括铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。

11.如权利要求1所述的半导体结构，其特征在于，所述第二基底内具有1层以上第二散热层和1个以上第二热转电结构，所述第二散热层和所述第二热转电结构相连。

12.如权利要求11所述的半导体结构，其特征在于，所述第二基底内还具有第二功能电路，所述第二热转电结构与所述第二功能电路电互连。

13.如权利要求1所述的半导体结构，其特征在于，所述第二基底具有与所述第二面相对的第三面，以及位于所述第二基底内的第三散热结构，所述第三面暴露出所述第三散热结构表面，且所述第二散热层与所述第三散热结构相连。

14.一种形成如上述权利要求1至13中任一所述半导体结构的形成方法，其特征在于，包括：

提供第一基底，所述第一基底具有第一面，所述第一基底内具有1层以上第一散热层及1个以上第一热转电结构，所述第一散热层与所述第一热转电结构相连；

提供第二基底，所述第二基底具有第二面，所述第二基底内具有1层以上的第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部，所述第二基底包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构，且所述第二散热层与所述保护环结构相连，以沿所述切割道切割所述半导体结构后暴露出所述保护环结构，使所述半导体结构内的热量通过所述第二散热层和所述保护环结构传导至所述半导体结构外；

将所述第二基底第二面朝向所述第一基底第一面键合。