CN110571206B - 半导体结构及其形成方法和芯片的形成方法 - Google Patents

半导体结构及其形成方法和芯片的形成方法 Download PDF

Info

Publication number
CN110571206B
CN110571206B CN201910865702.9A CN201910865702A CN110571206B CN 110571206 B CN110571206 B CN 110571206B CN 201910865702 A CN201910865702 A CN 201910865702A CN 110571206 B CN110571206 B CN 110571206B
Authority
CN
China
Prior art keywords
substrate
heat dissipation
layer
semiconductor structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910865702.9A
Other languages
English (en)
Other versions
CN110571206A (zh
Inventor
余兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN201910865702.9A priority Critical patent/CN110571206B/zh
Publication of CN110571206A publication Critical patent/CN110571206A/zh
Application granted granted Critical
Publication of CN110571206B publication Critical patent/CN110571206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

一种半导体结构及其形成方法和芯片及其形成方法，所述半导体结构包括：第一基底，所述第一基底具有第一面；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部。所述半导体结构能够提高芯片性能。

Description

半导体结构及其形成方法和芯片的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法和芯片的形成方法。
背景技术
随着电子产品向小型化、多功能等方向的发展，芯片需要满足越来越高的集成度要求，以及越来越多的功能要求，由此产生了许多新的技术和设计，三维堆叠结构正是这些技术的典型代表。三维堆叠结构是指直接将多个晶圆通过键合的方式堆叠起来，实现在三维方向上的金属互连结构，大大减小金属布线互连距离，提高数据传输速度。而晶圆键合技术正是制造三维堆叠结构的关键技术之一。利用晶圆键合工艺，多个半导体晶圆被键合到一起以形成三维堆叠结构路，可以提供在一个封装中具有多种功能的单个芯片。
然而，仍然需要提高芯片的性能。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高芯片的性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一基底，所述第一基底具有第一面；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部。
可选的，在垂直于所述第二面的方向上，所述第二基底内的电路至所述第二面的距离大于所述第二散热层至所述第二面的距离。
可选的，所述第二基底包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构。
可选的，所述第二散热层与所述保护环结构相连。
可选的，所述第二基底具有与所述第二面相对的第三面，以及位于所述第二基底内的1个以上的第三散热结构，所述第三面暴露出所述第三散热结构表面，且所述第二散热层与所述第三散热结构相连。
可选的，所述第三散热结构包括插塞结构和互连层结构中的一种或多种组合。
可选的，所述第二散热层的材料包括铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
可选的，所述第一基底内具有1层以上第一散热层，所述第一散热层用于将所述半导体结构内的热量传导至所述半导体结构外部。
可选的，所述第一基底内具有第一散热层和第一热转电结构，所述第一散热层和所述第一热转电结构相连。
可选的，所述第一热转电结构包括第一热转电层及第二热转电层，且所述第一热转电层与所述第二热转电层相连。
可选的，所述第一热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。
可选的，所述第二热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合。
相应的，本发明的技术方案还提供上述任一半导体结构的形成方法，包括：提供第一基底，所述第一基底具有第一面；提供第二基底，所述第二基底具有第二面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部；将所述第二基底第二面朝向所述第一基底第一面键合。
可选的，所述第二基底具有与所述第二面相对的第三面，所述第二基底内还具有1个以上的第三散热结构，所述第三面暴露出所述第三散热结构表面，且所述第二散热层与所述第三散热结构相连；所述半导体结构的形成方法还包括：提供散热翅片，在将所述第二基底第二面朝向所述第一基底第一面键合后，使所述第三散热结构与所述散热翅片相连。
相应的，本发明的技术方案还提供一种芯片的形成方法，包括：提供上述半导体结构；沿所述切割道切割所述半导体结构，以形成芯片，所述芯片包括所述第二芯片区和至少部分保护环结构，且所述芯片表面暴露出至少部分所述保护环结构。
相应的，本发明的技术方案还提供一种上述形成方法所形成的芯片，包括：第二芯片区和至少部分保护环结构，且所述芯片表面暴露出至少部分所述保护环结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构中，由于包括第一基底以及与所述第一基底键合的第二基底，所述第二基底内具有第二散热层，所述第二散热层用于将所述第一基底和所述第二基底内的热量传导至所述第一基底和所述第二基底外部，因此，通过所述第二散热层能够减少后续以所述半导体结构形成的芯片内的热量，从而降低所述芯片所受到的芯片内的热量的影响，提高所述芯片的性能。
进一步，由于所述第二基底内的电路至所述第二面的距离大于所述第二散热层至所述第二面的距离，即所述第二散热层能够位于接近所述第二基底与所述第一基底键合处的位置，从而能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。
进一步，由于所述第二散热层与所述保护环结构相连，因此，后续沿所述切割道切割半导体结构以形成芯片时，能够暴露出所述切割道内的保护环结构，从而所述半导体结构内的热量能够通过所述第二散热层和所述保护环结构传导至所述半导体结构外部。
进一步，由于所述第三面暴露出所述第三散热结构表面，即所述第二基底表面暴露出所述第三散热结构表面，并且，所述第二散热层与所述第三散热结构相连，因此实现了通过所述第二散热层将所述半导体结构内部的热量传导至所述半导体结构外部，从而提高了芯片的性能。
附图说明
图1是一种半导体结构的形成过程的剖面结构示意图；
图2至图4是本发明实施例的半导体结构的形成过程的剖面结构示意图；
图5是本发明实施例的芯片的剖面结构示意图；
图6至图8是本发明另一实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，仍然需要提高芯片的性能。
图1是一种半导体结构的形成方法步骤的剖面结构示意图。
请参考图1，所述半导体结构的形成方法包括：提供第一晶圆，所述第一晶圆包括第一介质层11和位于所述第一介质层11内的第一金属层12，所述第一介质层11表面暴露出所述第一金属层12表面，且所述第一金属层12的表面与所述第一介质层11的表面齐平；提供第二晶圆，所述第二晶圆包括第二介质层13和位于所述第二介质层13内的第二金属层14，所述第二介质层13表面暴露出所述第二金属层14表面，且所述第二金属层14的表面与所述第二介质层13的表面齐平；使所述第一介质层11表面与所述第二介质层13表面对准贴合，并且使所述第一金属层12表面与所述第二金属层14表面对准贴合后，对所述第一晶圆与所述第二晶圆高温退火。
在上述方法中，通过高温退火能让所述第一晶圆与所述第二晶圆之间键合。
然而，由于对所述第一晶圆与所述第二晶圆进行了高温退火，因此所述半导体结构内会产生大量的热量，并且难以散热，残留在所述半导体结构内的热量会对所述半导体结构的器件的电学性能产生不良影响，导致后续形成的芯片的性能下降。
为解决所述技术问题，本发明技术方案提供一种半导体结构及其形成方法，所述半导体结构包括：第一基底，所述第一基底具有第一面；与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述第一基底和所述第二基底内的热量传导至所述第一基底和所述第二基底外部。通过将所述半导体结构内的热量传导至所述半导体结构外，从而提高后续以所述半导体结构形成的芯片的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图4是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2，提供第一基底，所述第一基底具有第一面101，所述第一基底包括第一衬底100，所述第一衬底100内具有1层以上第一散热层130，所述第一散热层130用于将后续形成的半导体结构内的热量传导至所述半导体结构外。
所述第一基底还包括若干相互分立的第一芯片区I，以及位于相邻的所述第一芯片区I之间的切割道A，至少部分所述第一散热层130位于所述第一芯片区I内。在本实施例中，所述第一衬底100的材料包括硅。
在其他实施例中，所述第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第一基底还包括位于所述第一衬底100表面的第一键合层140，所述第一键合层140的材料包括氧化硅或氮化硅，所述第一面101为所述第一键合层140的表面。
在另一实施例中，第一基底包括第一衬底，但不包括第一键合层，所述第一面为所述第一衬底表面。
在本实施例中，所述切割道A内具有保护环结构150，所述第一散热层130与所述保护环结构150相连，所述切割道A和保护环结构150在后续以所述半导体结构形成芯片时，为切割工艺定位切割位置并提供切割空间，减少由于所述切割工艺对所述芯片形成的损伤。
由于所述第一散热层130与所述保护环结构150相连，因此后续以所述半导体结构形成芯片时，即后续沿所述切割道A切割所述半导体结构时，能够暴露出所述切割道A内的保护环结构150，从而所述半导体结构内的热量通过所述第一散热层130和所述保护环结构150能够传导至所述半导体结构外部，实现将对所述半导体结构散热的目的。
在本实施例中，所述第一散热层130的侧壁面与所述保护环结构150的侧壁面部分贴合，以使所述第一散热层130与所述保护环结构150相连。
在另一实施例中，所述第一散热层延伸至所述保护环结构内，以使所述第一散热层与所述保护环结构相连。
在其他实施例中，所述切割道内没有保护环结构，且所述第一散热层延伸至所述切割道内，因此后续沿所述切割道切割所述半导体结构时，能够暴露出所述切割道内的第一散热层，从而所述半导体结构内的热量通过所述第一散热层传导至所述半导体结构外部，实现将对所述半导体结构散热的目的。
在本实施例中，所述第一芯片区I内还具有第一功能电路110和第一电互连结构120，所述第一电互连结构120与所述第一功能电路110电互连，所述第一面101暴露出所述第一电互连结构120表面。
在本实施例中，所述第一功能电路110为数据存储电路。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种。
在另一实施例中，所述第一功能电路为传感器电路。所述传感器电路包括微机电系统传感器电路。
在其他实施例中，所述第一功能电路为逻辑电路。
在本实施例中，所述第一电互连结构120包括导电插塞结构和电互连层结构中的一种或多种的组合。
在本实施例中，所述第一散热层130的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
在本实施例中，所述第一散热层130的数量是1层，所述第一功能电路110至所述第一面101的距离大于所述第一散热层130至所述第一面101的距离。
由于所述第一功能电路110至所述第一面101的距离大于所述第一散热层130至所述第一面101的距离，后续第一基底和第二基底键合后，所述第一散热层130能够位于接近所述键合处的位置，因此所述第一散热层130能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。
在另一实施例中，所述第一散热层的数量大于1层，且部分或全部所述第一散热层至所述第一面的距离小于或等于所述第一功能电路至所述第一面的距离。
在另一实施例中，所述第一散热层的数量大于1层，且所述第一散热层至所述第一面的距离大于所述第一功能电路至所述第一面的距离。
请参考图3，提供第二基底，所述第二基底具有第二面201，所述第二基底包括第二衬底200，所述第二衬底200内具有1层以上第二散热层230，所述第二散热层230用于将后续形成的半导体结构内的热量传导至所述半导体结构外。
所述第二基底还包括若干相互分立的第二芯片区II，以及位于相邻的所述第二芯片区II之间的切割道B，至少部分所述第二散热层230位于所述第二芯片区II内。在本实施例中，所述第二衬底200的材料包括硅。
在其他实施例中，所述第二衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第二基底还包括位于所述第二衬底200表面的第二键合层240，所述第二键合层240的材料包括氧化硅或氮化硅，所述第二面201为所述第二键合层240的表面。
在另一实施例中，第二基底包括第二衬底，但不包括第二键合层，所述第二面为所述第二衬底表面。
在本实施例中，所述切割道B内具有保护环结构250，所述第二散热层230与所述保护环结构250相连，所述切割道B和保护环结构250在后续以所述半导体结构形成芯片时，为切割工艺定位切割位置并提供切割空间，减少由于所述切割工艺对所述芯片形成的损伤。
由于所述第二散热层230与所述保护环结构250相连，因此后续以所述半导体结构形成芯片时，即后续沿所述切割道B切割所述半导体结构时，能够暴露出所述切割道内B的保护环结构250，从而所述半导体结构内的热量通过所述第二散热层230和所述保护环结构250能够传导至所述半导体结构外部，实现将对所述半导体结构散热的目的。
在本实施例中，所述第二散热层230的侧壁面与所述保护环结构250的侧壁面部分贴合，以使所述第二散热层230与所述保护环结构250相连。
在另一实施例中，所述第二散热层延伸至所述保护环结构内，以使所述第二散热层与所述保护环结构相连。
在其他实施例中，所述切割道内没有保护环结构，且所述第二散热层延伸至所述切割道内，因此后续沿所述切割道切割所述半导体结构时，能够暴露出所述切割道内的第二散热层，从而所述半导体结构内的热量通过所述第二散热层传导至所述半导体结构外部，实现将对所述半导体结构散热的目的。
在本实施例中，所述第二芯片区II内还具有第二功能电路210和第二电互连结构220，所述第二电互连结构220与所述第二功能电路210电互连，所述第二面201暴露出所述第二电互连结构220表面，所述第二电互连结构220用于后续键合后使所述第一基底与所述第二基底的电路电互连。
在本实施例中，所述第二功能电路210为逻辑电路。
在另一实施例中，所述第二功能电路为数据存储电路或传感器电路中的一种或多种的组合。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种；所述传感器电路包括微机电系统传感器。
在本实施例中，所述第二电互连结构220包括导电插塞结构和电互连层结构中的一种或多种的组合。
在本实施例中，所述第二散热层230的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
在本实施例中，所述第二散热层230的数量是1层，所述第二功能电路210至所述第二面201的距离大于所述第二散热层230至所述第二面201的距离。
由于所述第二功能电路210至所述第二面201的距离大于所述第二散热层230至所述第二面201的距离，后续第一基底和第二基底键合后，所述第二散热层230能够位于接近所述键合处的位置，因此所述第二散热层230能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。
在另一实施例中，所述第二散热层的数量大于1层，且部分或全部所述第二散热层至所述第二面的距离小于或等于所述第二功能电路至所述第二面的距离。
在另一实施例中，所述第二散热层的数量大于1层，且所述第二散热层至所述第二面的距离大于所述第二功能电路至所述第二面的距离。
请参考图4，将所述第二基底第二面201朝向所述第一基底第一面101键合。
在本实施例中，将所述第二基底与所述第一基底键合的方法包括：将所述第一键合层140与所述第二键合层240对准，并且将所述第一电互连结构120表面与所述第二电互连结构220表面对准后，将所述第一基底与所述第二基底压合；在对所述第一基底与所述第二基底压合后，对所述第一基底与所述第二基底退火。
由于键合后，所述半导体结构内具有2个散热层，即1层所述第一散热层130和1层所述第二散热层230，因此后续形成芯片时，能够更快地将所述芯片内的热量传导至所述芯片外部，增加散热效率。
在另一实施例中，所述半导体结构内具有多层散热层，即大于1层的所述第一散热层130和大于1层的所述第二散热层230，因此能够进一步增加对所述芯片的散热效率。
在另一实施例中，所述第一基底内不具有第一散热层，因此能够在实现对后续形成的芯片散热的同时，节省制造所述芯片的成本和时间。
相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请参考图4，包括：第一基底，所述第一基底具有第一面101；与所述第一基底101键合的第二基底，所述第二基底具有第二面201，且所述第二面201朝向所述第一面101，所述第二基底内具有1层以上第二散热层230，所述第二散热层230用于将所述第一基底和所述第二基底内的热量传导至所述第一基底和所述第二基底外部。
相应的，本发明实施例还提供一种芯片的形成方法，图5是本发明实施例的芯片的剖面结构示意图。
请参考图4提供的半导体结构，所述半导体结构与图2至图4所述实施例中的半导体结构相同，在此不作赘述。
请参考图5，沿所述切割道A和所述切割道B切割所述半导体结构，以形成芯片，所述芯片包括所述第一芯片区I、所述第二芯片区II、部分保护环结构150和部分保护环结构250，且所述芯片表面暴露出所述部分保护环结构150的表面和所述部分保护环结构250的表面。
由于所述芯片暴露出所述部分保护环结构150的表面和所述部分保护环结构250的表面，因此，所述第一散热层130能够通过所述保护环结构150、所述第二散热层230能够通过所述保护环结构250，将所述芯片内的热量传导至所述芯片外部。在另一实施例中，将所芯片放置于低温的环境中，能够进一步加快将所述芯片内的热量传导至所述芯片外部的速度，提高对所述芯片的散热效率。在其他实施例中，通过将所述保护环结构150和所述保护环结构250中的至少一个与制冷装置连接，能够进一步加快将所述芯片内的热量传导至所述芯片外部的速度，提高对所述芯片的散热效率。
相应的，本发明实施例还提供一种上述方法所形成的芯片，请参考图5，包括：第二芯片区II和至少部分保护环结构250，且所述芯片表面暴露出至少部分所述保护环结构250。
图6至图8是本发明另一实施例的半导体结构的形成过程的剖面结构示意图。
请参考图6，提供第一基底，所述第一基底具有第一面301，所述第一基底包括第一衬底300，所述第一衬底300内具有第一散热层330以及第一热转电结构350，所述第一散热层330与所述第一热转电结构350相连。
在本实施例中，所述第一衬底300的材料包括硅。
在其他实施例中，所述第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第一基底还包括位于所述第一衬底300表面的第一键合层340，所述第一键合层340的材料包括氧化硅或氮化硅，所述第一面301为所述第一键合层340的表面。
在另一实施例中，第一基底包括第一衬底，但不包括第一键合层，所述第一面为所述第一衬底表面。
在本实施例中，所述第一热转电结构350包括第一热转电层351及第二热转电层352，且所述第一热转电层351与所述第二热转电层352相连。
在本实施例中，所述第一热转电层351的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合，所述第二热转电层352的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，因此，相连的所述第一热转电层351和第二热转电层352能够构成热电偶结构，从而实现热转电功能。
在另一实施例中，第一热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合，第二热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。
在本实施例中，所述第一衬底300内还具有第一互连结构(未图示)，所述第一互连结构用于将所述第一散热层330与所述第一热转电结构350相连。
需要说明的是，所述第一互连结构为导热结构，因此，通过所述第一互连结构能将热量自所述第一散热层330传导至所述第一热转电结构350。
在本实施例中，所述第一互连结构包括插塞结构和互连层结构中的一种或多种的组合。
在本实施例中，所述第一基底内还具有第一功能电路310和第一电互连结构320，所述第一功能电路310和所述第一热转电结构350电互连，所述第一电互连结构320与所述第一功能电路310电互连，所述第一面301暴露出所述第一电互连结构320表面。
由于所述第一功能电路310和所述第一热转电结构350电互连，因此，所述半导体结构内的热量经由所述第一散热层330传导至所述第一热转电结构350，并被所述第一热转电结构转换为电后，能够作为一部分电源被所述第一功能电路310所使用，从而以所述半导体结构形成的芯片在使用时，不仅由于芯片内的热量较低，提高了芯片的性能和可靠性，同时也使芯片更为节能。
在本实施例中，所述第一功能电路310包括晶体管，所述第一热转电结构350与所述晶体管的源极电互连，因此，相连的所述第一散热层330与第一热转电结构350能够为所述第一功能电路310供电。
在本实施例中，所述第一功能电路310为数据存储电路。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种。
在另一实施例中，所述第一功能电路为传感器电路。所述传感器电路包括微机电系统传感器电路。
在其他实施例中，所述第一功能电路为逻辑电路。
在本实施例中，所述第一电互连结构320包括导电插塞结构和电互连层结构中的一种或多种的组合。
在本实施例中，所述第一散热层330的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
在本实施例中，所述第一功能电路310至所述第一面301的距离大于所述第一散热层330至所述第一面301的距离。
由于所述第一功能电路310至所述第一面301的距离大于所述第一散热层330至所述第一面301的距离，后续第一基底和第二基底键合后，所述第一散热层330能够位于接近所述键合处的位置，因此所述第一散热层330能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。
请参考图7，提供第二基底，所述第二基底具有相对的第二面401和第三面402，所述第二基底包括第二衬底400，所述第二衬底400内具有1层以上第二散热层430和1个以上第三散热结构450，所述第二散热层430与所述第三散热结构450相连，所述第三面402暴露出所述第三散热结构450表面，所述第二散热层430用于将后续形成的半导体结构内的热量传导至所述半导体结构外。
由于所述第三面402暴露出所述第三散热结构450表面，且所述第二散热层430与所述第三散热结构450相连，因此，所述半导体结构内的热量能够经由所述第二散热层430传导至所述第三散热结构450，并且经由所述第三散热结构450传导至所述半导体结构外部，从而实现将所述半导体结构内部热量散热的目的。
在本实施例中，所述第二衬底400的材料包括硅。
在其他实施例中，所述第二衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二衬底内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第三散热结构450包括插塞结构或互连层结构中的一种或多种组合。
在本实施例中，所述第三散热结构450的数量是1个。
在其他实施例中，所述第三散热结构450的数量大于1个。
在本实施例中，所述第二基底还包括位于所述第二衬底400表面的第二键合层440，所述第二键合层440的材料包括氧化硅或氮化硅，所述第二面401为所述第二键合层440的表面。
在另一实施例中，第二基底包括第二衬底，但不包括第二键合层，所述第二面为所述第二衬底表面。
在本实施例中，所述第二基底内还具有第二功能电路410和第二电互连结构420，所述第二电互连结构420与所述第二功能电路410电互连，所述第二面401暴露出所述第二电互连结构420表面。
在本实施例中，所述第二功能电路410为逻辑电路。
在另一实施例中，所述第二功能电路为数据存储电路或传感器电路中的一种或多种的组合。所述数据存储电路包括动态随机存取存储电路、相变存取存储电路、磁性随机存取存储电路、阻变式存取存储电路、静态随机存取存储电路、或非门闪存电路、与非门闪存电路和铁电存取存储电路中的至少一种；所述传感器电路包括微机电系统传感器。
在本实施例中，所述第二电互连结构420包括导电插塞结构和电互连层结构中的一种或多种的组合。
在本实施例中，所述第二散热层430的材料包括：铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
在本实施例中，所述第二散热层430的数量是1层，所述第二功能电路410至所述第二面401的距离大于所述第二散热层430至所述第二面401的距离。
由于所述第二功能电路410至所述第二面401的距离大于所述第二散热层430至所述第二面401的距离，后续第一基底和第二基底键合后，所述第二散热层430能够位于接近所述键合处的位置，因此所述第二散热层430能够更快地将键合产生的热量传导至所述半导体结构外，从而提高后续形成的芯片的性能。
在另一实施例中，所述第二散热层的数量大于1层，且部分或全部所述第二散热层至所述第二面的距离小于或等于所述第二功能电路至所述第二面的距离。
在另一实施例中，所述第二散热层的数量大于1层，且所述第二散热层至所述第二面的距离大于所述第二功能电路至所述第二面的距离。
请参考图8，将所述第二基底第二面401朝向所述第一基底第一面301键合。
将所述第二基底与所述第一基底键合的方法包括：将所述第二基底第二面401朝向所述第一基底第一面301压合；在对所述第一基底与所述第二基底压合后，对所述第一基底与所述第二基底退火。
由于键合后，所述半导体结构内具有2个散热层，即1层所述第一散热层330和1层所述第二散热层430，因此后续形成芯片时，能够更快地将所述芯片内的热量传导至所述芯片外部，增加散热效率。
在另一实施例中，所述半导体结构内具有多层散热层，即大于1层的所述第一散热层130和大于1层的所述第二散热层230，因此能够进一步增加对所述芯片的散热效率。
在另一实施例中，所述半导体结构的形成方法还包括：提供散热翅片(未图示)，在将所述第二基底第二面401朝向所述第一基底第一面301键合后，使所述第三散热结构450与所述散热翅片相连。
由于散热翅片的散热面积更大，因此将所述第三散热结构450与所述散热翅片相连后，能够更快速的将所述半导体结构内的由于所述退火工艺形成的热量传导至所述半导体结构外部。
相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请参考图8，包括：第一基底，所述第一基底具有第一面301；与所述第一基底301键合的第二基底，所述第二基底具有第二面401，且所述第二面401朝向所述第一面301，所述第二基底内具有1层以上第二散热层430，所述第二散热层430用于将所述第一基底和所述第二基底内的热量传导至所述第一基底和所述第二基底外部。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构，其特征在于，包括：
第一基底，所述第一基底具有第一面；
与所述第一基底键合的第二基底，所述第二基底具有第二面，且所述第二面朝向所述第一面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部，所述第二基底还包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构，所述第二散热层与所述保护环结构相连，以沿所述切割道切割所述半导体结构后暴露出所述保护环结构，使所述半导体结构内的热量通过所述第二散热层和所述保护环结构传导至所述半导体结构外。
2.如权利要求1所述的半导体结构，其特征在于，在垂直于所述第二面的方向上，所述第二基底内的电路至所述第二面的距离大于所述第二散热层至所述第二面的距离。
3.如权利要求1所述的半导体结构，其特征在于，所述第二基底具有与所述第二面相对的第三面，以及位于所述第二基底内的1个以上的第三散热结构，所述第三面暴露出所述第三散热结构表面，且所述第二散热层与所述第三散热结构相连。
4.如权利要求3所述的半导体结构，其特征在于，所述第三散热结构包括插塞结构和互连层结构中的一种或多种组合。
5.如权利要求1所述的半导体结构，其特征在于，所述第二散热层的材料包括铜、铝、石墨烯、钛、氮化钛和钨中的一种或多种的组合。
6.如权利要求1所述的半导体结构，其特征在于，所述第一基底内具有1层以上第一散热层，所述第一散热层用于将所述半导体结构内的热量传导至所述半导体结构外部。
7.如权利要求1所述的半导体结构，其特征在于，所述第一基底内具有第一散热层和第一热转电结构，所述第一散热层和所述第一热转电结构相连。
8.如权利要求7所述的半导体结构，其特征在于，所述第一热转电结构包括第一热转电层及第二热转电层，且所述第一热转电层与所述第二热转电层相连。
9.如权利要求8所述的半导体结构，其特征在于，所述第一热转电层的材料包括铂铑、镍铬、铁和铜中的一种或多种的组合。
10.如权利要求9所述的半导体结构，其特征在于，所述第二热转电层的材料包括铂、镍硅、镍铝和康铜中的一种或多种的组合。
11.一种形成如上述权利要求1至10中任一半导体结构的形成方法，其特征在于，包括：
提供第一基底，所述第一基底具有第一面；
提供第二基底，所述第二基底具有第二面，所述第二基底内具有1层以上第二散热层，所述第二散热层用于将所述半导体结构内的热量传导至所述半导体结构外部，所述第二基底还包括若干相互分立的第二芯片区，以及位于相邻的所述第二芯片区之间的切割道，至少部分所述第二散热层位于所述第二芯片区内，所述切割道内具有保护环结构，所述第二散热层与所述保护环结构相连，以沿所述切割道切割所述半导体结构后暴露出所述保护环结构，使所述半导体结构内的热量通过所述第二散热层和所述保护环结构传导至所述半导体结构外；
将所述第二基底第二面朝向所述第一基底第一面键合。
12.一种芯片的形成方法，其特征在于，包括：
提供如上述权利要求1所述的半导体结构，至少部分所述第二散热层位于所述第二芯片区内，且所述第二散热层与所述保护环结构相连；
沿所述切割道切割所述半导体结构，以形成芯片，所述芯片包括所述第二芯片区和至少部分保护环结构，且所述芯片表面暴露出至少部分所述保护环结构。
CN201910865702.9A 2019-09-12 2019-09-12 半导体结构及其形成方法和芯片的形成方法 Active CN110571206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910865702.9A CN110571206B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法和芯片的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910865702.9A CN110571206B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法和芯片的形成方法

Publications (2)

Publication Number Publication Date
CN110571206A CN110571206A (zh) 2019-12-13
CN110571206B true CN110571206B (zh) 2022-05-27

Family

ID=68779762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910865702.9A Active CN110571206B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法和芯片的形成方法

Country Status (1)

Country Link
CN (1) CN110571206B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231729A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体装置
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN104201159A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 提高键合晶圆散热效果的方法
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN106486593A (zh) * 2015-08-26 2017-03-08 中国科学院上海微系统与信息技术研究所 双通孔结构的微型热电能量采集器及其制备方法
CN107395137A (zh) * 2017-07-10 2017-11-24 东南大学 面向物联网的具有自供电功能的mos管放大器
CN107591339A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 测试结构以及测试方法
CN209029355U (zh) * 2018-09-20 2019-06-25 长鑫存储技术有限公司 芯片密封环结构和半导体芯片
CN110047808A (zh) * 2019-04-30 2019-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
CN110164893A (zh) * 2019-05-24 2019-08-23 德淮半导体有限公司 3d堆叠式cmos图像传感器及其制备方法
CN209785939U (zh) * 2019-06-06 2019-12-13 长鑫存储技术有限公司 存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080229759A1 (en) * 2007-03-21 2008-09-25 Chien Ouyang Method and apparatus for cooling integrated circuit chips using recycled power
WO2009119175A1 (ja) * 2008-03-26 2009-10-01 日本電気株式会社 半導体装置
DE102014222706B4 (de) * 2014-11-06 2018-05-03 Dialog Semiconductor B.V. Thermoelektrische Vorrichtung auf einem Chip

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231729A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体装置
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN104201159A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 提高键合晶圆散热效果的方法
CN104201157A (zh) * 2014-08-08 2014-12-10 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN106486593A (zh) * 2015-08-26 2017-03-08 中国科学院上海微系统与信息技术研究所 双通孔结构的微型热电能量采集器及其制备方法
CN107591339A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 测试结构以及测试方法
CN107395137A (zh) * 2017-07-10 2017-11-24 东南大学 面向物联网的具有自供电功能的mos管放大器
CN209029355U (zh) * 2018-09-20 2019-06-25 长鑫存储技术有限公司 芯片密封环结构和半导体芯片
CN110047808A (zh) * 2019-04-30 2019-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
CN110164893A (zh) * 2019-05-24 2019-08-23 德淮半导体有限公司 3d堆叠式cmos图像传感器及其制备方法
CN209785939U (zh) * 2019-06-06 2019-12-13 长鑫存储技术有限公司 存储器

Also Published As

Publication number Publication date
CN110571206A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
EP3203507B1 (en) Semiconductor structure and fabrication method thereof
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
US10014279B2 (en) Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities
US8901613B2 (en) Semiconductor device and structure for heat removal
TWI528504B (zh) 晶圓層次堆疊晶粒封裝
US11114414B2 (en) Wafer structure with capacitive chip interconnection, method for manufacturing the same, and chip structure with capacitive chip interconnection
US20100019385A1 (en) Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
CN101292348B (zh) 具有增强的热和器件性能的可堆叠晶片或管芯封装
US11114401B2 (en) Bonding structure and method for manufacturing the same
KR20160021752A (ko) 집적된 열전 냉각
TW201222760A (en) Integrated circuit device and method of forming the same
US9099427B2 (en) Thermal energy dissipation using backside thermoelectric devices
CN111863783A (zh) 三维封装的半导体结构
CN102856278A (zh) 转接板结构及其制造方法
US9913405B2 (en) Glass interposer with embedded thermoelectric devices
US20230317656A1 (en) Semiconductor device
CN110571206B (zh) 半导体结构及其形成方法和芯片的形成方法
CN110571205B (zh) 半导体结构及其形成方法
US10644140B2 (en) Integrated circuit die having back-end-of-line transistors
US9478489B2 (en) Semiconductor dies with reduced area consumption
CN112670187A (zh) 芯片封装结构及其形成方法
CN113241335B (zh) 半导体结构及其制造方法、半导体器件
KR102642271B1 (ko) 집적 회로 패키지 및 방법
US20230170258A1 (en) Edge profile control of integrated circuit chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant