CN114975248A - 一种晶圆封装方法及管芯封装体 - Google Patents

一种晶圆封装方法及管芯封装体 Download PDF

Info

Publication number
CN114975248A
CN114975248A CN202210902105.0A CN202210902105A CN114975248A CN 114975248 A CN114975248 A CN 114975248A CN 202210902105 A CN202210902105 A CN 202210902105A CN 114975248 A CN114975248 A CN 114975248A
Authority
CN
China
Prior art keywords
die
wafer
packaging
dummy
thermal diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210902105.0A
Other languages
English (en)
Other versions
CN114975248B (zh
Inventor
陈国栋
姚军亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Zhongqing Intelligent Technology Co ltd
Original Assignee
Shandong Zhongqing Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Zhongqing Intelligent Technology Co ltd filed Critical Shandong Zhongqing Intelligent Technology Co ltd
Priority to CN202210902105.0A priority Critical patent/CN114975248B/zh
Publication of CN114975248A publication Critical patent/CN114975248A/zh
Application granted granted Critical
Publication of CN114975248B publication Critical patent/CN114975248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种晶圆封装方法及管芯封装体，涉及半导体封装技术领域。在本发明的晶圆封装方法中，每个所述管芯阵列包括功能管芯和伪管芯。上述结构的设置，由于仅在每个所述管芯阵列中的伪管芯上形成环形固定槽和热扩散孔，每个环形固定槽包括多个分离设置贯穿孔，所述环形固定槽围绕所述热扩散孔，进而可以避免在每个管芯上都要设置固定槽和热扩散槽，而在其它的制备工艺中，在功能管芯的表面形成固定槽和热扩散槽的过程中，容易导致芯片产生裂纹进而损坏，而本发明中仅在伪管芯中设置环形固定槽和热扩散孔，进而不对功能管芯进行任何刻蚀处理，进而可以提高晶圆封装的良率。

Description

一种晶圆封装方法及管芯封装体
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种晶圆封装方法及管芯封装体。
背景技术
在现有的晶圆封装工艺中，为了便于芯片的散热，通常需要在芯片的背面设置凹槽，进而在凹槽中设置导热结构。然而，在形成凹槽的过程中，容易导致芯片损坏，进而造成良率降低。且在后续封装的过程中，由于导热结构的热膨胀系数和芯片的热膨胀系数不同，在后续的使用过程中，容易导致芯片产生裂纹，进而造成芯片在使用过程中损坏，进而导致使用寿命减少。
发明内容
本发明的目的之一在于克服现有技术中所述的缺陷，从而提供一种晶圆封装方法及管芯封装体。
更具体的，本发明涉及一种晶圆封装方法，该晶圆封装方法包括以下步骤：
提供一载板，在所述载板上形成第一封装层，接着在所述第一封装层上设置一晶圆，所述晶圆包括多个管芯阵列，相邻管芯阵列之间设置切割区，每个所述管芯阵列包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯和伪管芯。
对所述晶圆进行第一切割处理，以在相邻两个所述管芯阵列之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列的连接部。
对所述晶圆进行第一刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一环形固定槽，每个环形固定槽包括多个分离设置贯穿孔。
对所述晶圆进行第二刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一热扩散孔，所述环形固定槽围绕所述热扩散孔。
对所述晶圆进行封装处理，以形成第二封装层。
去除所述热扩散孔中的封装材料以暴露所述伪管芯，接着在所述热扩散孔中形成导热柱。
接着去除所述载板，在所述晶圆上形成重新分布层。
再次沿着所述切割区对所述晶圆进行第二切割处理，以形成多个分离的管芯封装体。
根据本发明的实施例，在所述第一封装层上设置所述晶圆时，通过热压合工艺使得所述晶圆的一部分嵌入到所述第一封装层中。
根据本发明的实施例，所述伪管芯包括位于所述管芯阵列的中心区域的第一伪管芯和位于所述管芯阵列的四个角落处的第二伪管芯。
根据本发明的实施例，所述第一伪管芯和所述第二伪管芯的尺寸与所述功能管芯的尺寸相同。
根据本发明的实施例，相邻的两个所述贯穿孔的净距大于所述贯穿孔的孔径。
根据本发明的实施例，在每个所述管芯阵列中的伪管芯上形成一热扩散孔之后，进一步在所述第一封装层上形成与所述热扩散孔连通的第一通孔，所述第一通孔的孔径小于所述热扩散孔的孔径。
根据本发明的实施例，在所述热扩散孔中形成所述导热柱之前，对所述热扩散孔的侧壁进行粗糙化处理。
根据本发明的实施例，在所述热扩散孔中形成导热柱之后且去除所述载板之前，在所述第二封装层上形成第三封装层，并使得所述导热柱的一部分嵌入到所述第三封装层中。
本发明还涉及一种管芯封装体，所述管芯封装体采用上述的晶圆封装方法制备形成的。
与现有技术相比，本发明具有以下有益效果：
在本发明的晶圆封装方法中，所述晶圆包括多个管芯阵列，相邻管芯阵列之间设置切割区，每个所述管芯阵列包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯和伪管芯。上述结构的设置，由于每个所述管芯阵列的相邻管芯之间不设置切割区，可以节约晶圆的面积，进而可以设置更多的功能芯片，进一步的，仅在每个所述管芯阵列中的伪管芯上形成环形固定槽和热扩散孔，每个环形固定槽包括多个分离设置贯穿孔，所述环形固定槽围绕所述热扩散孔，进而可以避免在每个管芯上都要设置固定槽和热扩散槽，而在其它的制备工艺中，在功能管芯的表面形成固定槽和热扩散槽的过程中，容易导致芯片产生裂纹进而损坏，而本发明中仅在伪管芯中设置环形固定槽和热扩散孔，进而不对功能管芯进行任何刻蚀处理，进而可以提高晶圆封装的良率。
而对所述晶圆进行第一切割处理，以在相邻两个所述管芯阵列之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列的连接部，由于仅在相邻管芯阵列之间进行切割处理，减少切割的次数，进而减少切割时间，进而降低工艺制造成本，且通过在相邻的两个所述管芯阵列设置第一连接部，可以提高切割后的晶圆的整体稳固性。且通过设置导热柱与伪管芯直接接触，且导热柱的两端分别从第一封装层和第三封装层中露出，进而便于热量快速导出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明中对晶圆进行第一次切割处理的结构示意图，其中（a）为侧视图，（b）为俯视图；
图2为本发明中对晶圆进行第一刻蚀处理和第二刻蚀处理后的一个伪管芯的放大示意图；
图3为本发明中对晶圆进行封装处理后沿图1的（b）中的A-A的截面示意图；
图4为本发明中在所述热扩散孔中形成导热柱的结构示意图；
图5为本发明中在晶圆上形成重新分布层的结构示意图；
图6为本发明中对晶圆进行第二切割处理后的结构示意图。
附图标记说明：
100、载板；101、第一封装层；200、晶圆；201、管芯阵列；2011、功能管芯；2012、第一伪管芯；2013、第二伪管芯；2021、连接部；301、贯穿孔；302、热扩散孔；400、第二封装层；500、导热柱；600、第三封装层；700、重新分布层；800、管芯封装体。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明提出一种晶圆封装方法，该晶圆封装方法包括以下步骤：
提供一载板，在所述载板上形成第一封装层，接着在所述第一封装层上设置一晶圆，所述晶圆包括多个管芯阵列，相邻管芯阵列之间设置切割区，每个所述管芯阵列包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯和伪管芯。
对所述晶圆进行第一切割处理，以在相邻两个所述管芯阵列之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列的连接部。
对所述晶圆进行第一刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一环形固定槽，每个环形固定槽包括多个分离设置贯穿孔。
对所述晶圆进行第二刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一热扩散孔，所述环形固定槽围绕所述热扩散孔。
对所述晶圆进行封装处理，以形成第二封装层。
去除所述热扩散孔中的封装材料以暴露所述伪管芯，接着在所述热扩散孔中形成导热柱。
接着去除所述载板，在所述晶圆上形成重新分布层。
再次沿着所述切割区对所述晶圆进行第二切割处理，以形成多个分离的管芯封装体。
进一步的，在所述第一封装层上设置所述晶圆时，通过热压合工艺使得所述晶圆的一部分嵌入到所述第一封装层中。
进一步的，所述伪管芯包括位于所述管芯阵列的中心区域的第一伪管芯和位于所述管芯阵列的四个角落处的第二伪管芯。
进一步的，所述第一伪管芯和所述第二伪管芯的尺寸与所述功能管芯的尺寸相同。
进一步的，相邻的两个所述贯穿孔的净距大于所述贯穿孔的孔径。
进一步的，在每个所述管芯阵列中的伪管芯上形成一热扩散孔之后，进一步在所述第一封装层上形成与所述热扩散孔连通的第一通孔，所述第一通孔的孔径小于所述热扩散孔的孔径。
进一步的，在所述热扩散孔中形成所述导热柱之前，对所述热扩散孔的侧壁进行粗糙化处理。
进一步的，在所述热扩散孔中形成导热柱之后且去除所述载板之前，在所述第二封装层上形成第三封装层，并使得所述导热柱的一部分嵌入到所述第三封装层中。
本发明还提供一种管芯封装体，所述管芯封装体采用上述的晶圆封装方法制备形成的。
请参阅图1的（a）～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1的（a）～图6所示，本实施例提供一种晶圆封装方法，该晶圆封装方法包括以下步骤：
如图1的（a）和（b）所示，提供一载板100，在所述载板100上形成第一封装层101，接着在所述第一封装层101上设置一晶圆200，所述晶圆200包括多个管芯阵列201，相邻管芯阵列201之间设置切割区，每个所述管芯阵列201包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列201中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯2011和伪管芯，更具体的，如图1的（b）所示，伪管芯填充有花纹图案，而功能管芯不填充花纹图案，以区分功能管芯和伪管芯。
在具体的实施例中，在所述第一封装层101上设置所述晶圆200时，通过热压合工艺使得所述晶圆200的一部分嵌入到所述第一封装层101中。
在具体的实施例中，所述伪管芯包括位于所述管芯阵列的中心区域的第一伪管芯2012和位于所述管芯阵列201的四个角落处的第二伪管芯2013。
在具体的实施例中，所述第一伪管芯2012和所述第二伪管芯2013的尺寸与所述功能管芯2011的尺寸相同。
在具体的实施例中，所述第一封装层101具体为热塑材料，进而在热压合处理中所述第一封装层101软化，进而便于所述晶圆200的一部分嵌入到所述第一封装层101中。
在具体的实施中，所述载板100具体可以为铜基板、陶瓷基板、不锈钢基板、铝基板、硬质塑料基板中的一种，进而可以提供足够的强度。
如图1的（a）和（b）所示，对所述晶圆200进行第一切割处理，以在相邻两个所述管芯阵列201之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列201的连接部2021（图中仅示意了一个连接部2021）。
在具体的实施例中，第一次切割处理具体为利用刀具进行切割或者是利用激光照射刻蚀处理。
如图2所示，对所述晶圆200进行第一刻蚀处理，以在每个所述管芯阵列201中的伪管芯上形成一环形固定槽，每个环形固定槽包括多个分离设置贯穿孔301。
在具体的实施例中，通过湿法刻蚀处理或干法刻蚀处理进行所述第一刻蚀处理。
在具体的实施例中，相邻的两个所述贯穿孔301的净距大于所述贯穿孔301的孔径，以防止伪芯片破碎。
在具体的实施例中，在每个所述第一伪管芯2012和所述第二伪管芯2013上均形成一环形固定槽。
如图2所示，对所述晶圆200进行第二刻蚀处理，以在每个所述管芯阵列201中的伪管芯上形成一热扩散孔302，所述环形固定槽围绕所述热扩散孔302。
在具体的实施例中，在每个所述管芯阵列201中的伪管芯上形成一热扩散孔302之后，进一步在所述第一封装层101上形成与所述热扩散孔302连通的第一通孔，所述第一通孔的孔径小于所述热扩散孔302的孔径。
在具体的实施例中，通过湿法刻蚀处理或干法刻蚀处理进行所述第二刻蚀处理。
如图3所示，对所述晶圆200进行封装处理，以形成第二封装层400。
在具体的实施例中，通过压缩模塑、转移模塑、液体密封剂模塑或其他合适的模塑工艺形成所述第二封装层400，所述第二封装层400具体可以为环氧树脂等合适的树脂材料，所述第二封装层400填满所述镂空部。
如图4所示，去除所述热扩散孔中的封装材料以暴露所述伪管芯，接着在所述热扩散孔302中形成导热柱500。
在具体的实施例中，在所述热扩散孔302中形成所述导热柱500之前，对所述热扩散孔302的侧壁进行粗糙化处理，以增加导热柱与伪管芯的接触面积，进而提高导热柱500的接合稳固性，进而防止导热柱剥离。
在具体的实施例中，所述导热柱500具体为金属铜柱，进而通过电镀工艺形成。
在具体的实施例中，所述导热柱500突出于所述第二封装层400。
在具体的实施例中，在所述热扩散孔302中形成导热柱500之后，在所述第二封装层400上形成第三封装层600，并使得所述导热柱500的一部分嵌入到所述第三封装层600中，进而使得所述导热柱500从所述第三封装层600露出。
在具体的实施中，所述第三封装层600与第二封装层400的制备工艺和材料均相同。
如图5所示，接着去除所述载板100，在所述晶圆200上形成重新分布层700。
在具体的实施例中，所述重新分布层700与所述晶圆200电连接，进一步的，所述重新分布层700中具有与导热柱500接触的导热块（未图示），以便于散热。
如图6所示，再次沿着所述切割区对所述晶圆200进行第二切割处理，以形成多个分离的管芯封装体800。
在具体的实施例中，利用切割刀具对所述晶圆200进行第二切割处理，第二切割处理同时切割所述第一封装层101、所述第二封装层400、所述第三封装层600和所述连接部2021，进而使得每个所述管芯封装体800中的连接部2021露出。
如图6所示，本发明还提供一种管芯封装体，所述管芯封装体采用上述的晶圆封装方法制备形成的。
在本发明的晶圆封装方法中，所述晶圆包括多个管芯阵列，相邻管芯阵列之间设置切割区，每个所述管芯阵列包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯和伪管芯。上述结构的设置，由于每个所述管芯阵列的相邻管芯之间不设置切割区，可以节约晶圆的面积，进而可以设置更多的功能芯片，进一步的，仅在每个所述管芯阵列中的伪管芯上形成环形固定槽和热扩散孔，每个环形固定槽包括多个分离设置贯穿孔，所述环形固定槽围绕所述热扩散孔，进而可以避免在每个管芯上都要设置固定槽和热扩散槽，而在其它的制备工艺中，在功能管芯的表面形成固定槽和热扩散槽的过程中，容易导致芯片产生裂纹进而损坏，而本发明中仅在伪管芯中设置环形固定槽和热扩散孔，进而不对功能管芯进行任何刻蚀处理，进而可以提高晶圆封装的良率。
而对所述晶圆进行第一切割处理，以在相邻两个所述管芯阵列之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列的连接部，由于仅在相邻管芯阵列之间进行切割处理，减少切割的次数，进而减少切割时间，进而降低工艺制造成本，且通过在相邻的两个所述管芯阵列设置第一连接部，可以提高切割后的晶圆的整体稳固性。且通过设置导热柱与伪管芯直接接触，且导热柱的两端分别从第一封装层和第三封装层中露出，进而便于热量快速导出。
以上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种晶圆封装方法，其特征在于：该晶圆封装方法包括以下步骤：
提供一载板，在所述载板上形成第一封装层，接着在所述第一封装层上设置一晶圆，所述晶圆包括多个管芯阵列，相邻管芯阵列之间设置切割区，每个所述管芯阵列包括N*N个呈矩阵排列的管芯，其中，N不小于5，每个所述管芯阵列中的相邻管芯之间不设置切割区，每个所述管芯阵列包括功能管芯和伪管芯；
对所述晶圆进行第一切割处理，以在相邻两个所述管芯阵列之间的所述切割区中形成多个镂空部，且在相邻两个所述镂空部之间形成连接相邻两个管芯阵列的连接部；
对所述晶圆进行第一刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一环形固定槽，每个环形固定槽包括多个分离设置贯穿孔；
对所述晶圆进行第二刻蚀处理，以在每个所述管芯阵列中的伪管芯上形成一热扩散孔，所述环形固定槽围绕所述热扩散孔；
对所述晶圆进行封装处理，以形成第二封装层；
去除所述热扩散孔中的封装材料以暴露所述伪管芯，接着在所述热扩散孔中形成导热柱；
接着去除所述载板，在所述晶圆上形成重新分布层；以及
再次沿着所述切割区对所述晶圆进行第二切割处理，以形成多个分离的管芯封装体。
2.根据权利要求1所述的晶圆封装方法，其特征在于：在所述第一封装层上设置所述晶圆时，通过热压合工艺使得所述晶圆的一部分嵌入到所述第一封装层中。
3.根据权利要求1所述的晶圆封装方法，其特征在于：所述伪管芯包括位于所述管芯阵列的中心区域的第一伪管芯和位于所述管芯阵列的四个角落处的第二伪管芯。
4.根据权利要求3所述的晶圆封装方法，其特征在于：所述第一伪管芯和所述第二伪管芯的尺寸与所述功能管芯的尺寸相同。
5.根据权利要求1所述的晶圆封装方法，其特征在于：相邻的两个所述贯穿孔的净距大于所述贯穿孔的孔径。
6.根据权利要求1所述的晶圆封装方法，其特征在于：在每个所述管芯阵列中的伪管芯上形成一热扩散孔之后，进一步在所述第一封装层上形成与所述热扩散孔连通的第一通孔，所述第一通孔的孔径小于所述热扩散孔的孔径。
7.根据权利要求1所述的晶圆封装方法，其特征在于：在所述热扩散孔中形成所述导热柱之前，对所述热扩散孔的侧壁进行粗糙化处理。
8.根据权利要求1所述的晶圆封装方法，其特征在于：在所述热扩散孔中形成导热柱之后且去除所述载板之前，在所述第二封装层上形成第三封装层，并使得所述导热柱的一部分嵌入到所述第三封装层中。
9.一种管芯封装体，其特征在于，所述管芯封装体采用权利要求1-8任一项所述的晶圆封装方法制备形成的。
CN202210902105.0A 2022-07-29 2022-07-29 一种晶圆封装方法及管芯封装体 Active CN114975248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210902105.0A CN114975248B (zh) 2022-07-29 2022-07-29 一种晶圆封装方法及管芯封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210902105.0A CN114975248B (zh) 2022-07-29 2022-07-29 一种晶圆封装方法及管芯封装体

Publications (2)

Publication Number Publication Date
CN114975248A true CN114975248A (zh) 2022-08-30
CN114975248B CN114975248B (zh) 2022-10-25

Family

ID=82969917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210902105.0A Active CN114975248B (zh) 2022-07-29 2022-07-29 一种晶圆封装方法及管芯封装体

Country Status (1)

Country Link
CN (1) CN114975248B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308234A (ja) * 2000-04-24 2001-11-02 Nissan Motor Co Ltd 半導体装置の製造方法
JP2005038989A (ja) * 2003-07-18 2005-02-10 Seiko Epson Corp 半導体装置及びその製造方法
US7091621B1 (en) * 2004-02-02 2006-08-15 Advanced Micro Devices, Inc. Crack resistant scribe line monitor structure and method for making the same
CN106467289A (zh) * 2015-08-20 2017-03-01 北京卓锐微技术有限公司 晶圆结构及晶圆加工方法
US20180197825A1 (en) * 2017-01-10 2018-07-12 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor wafer
CN111162072A (zh) * 2018-11-07 2020-05-15 南亚科技股份有限公司 半导体元件及其制造方法
CN113097245A (zh) * 2021-03-11 2021-07-09 长江先进存储产业创新中心有限责任公司 一种半导体芯片的形成方法及半导体芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308234A (ja) * 2000-04-24 2001-11-02 Nissan Motor Co Ltd 半導体装置の製造方法
JP2005038989A (ja) * 2003-07-18 2005-02-10 Seiko Epson Corp 半導体装置及びその製造方法
US7091621B1 (en) * 2004-02-02 2006-08-15 Advanced Micro Devices, Inc. Crack resistant scribe line monitor structure and method for making the same
CN106467289A (zh) * 2015-08-20 2017-03-01 北京卓锐微技术有限公司 晶圆结构及晶圆加工方法
US20180197825A1 (en) * 2017-01-10 2018-07-12 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor wafer
CN111162072A (zh) * 2018-11-07 2020-05-15 南亚科技股份有限公司 半导体元件及其制造方法
CN113097245A (zh) * 2021-03-11 2021-07-09 长江先进存储产业创新中心有限责任公司 一种半导体芯片的形成方法及半导体芯片

Also Published As

Publication number Publication date
CN114975248B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
KR102239259B1 (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US8643161B2 (en) Semiconductor device having double side electrode structure
TWI730109B (zh) 晶片封裝結構及其形成方法
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8341828B2 (en) Thin foil semiconductor package
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
CN103413785B (zh) 芯片切割方法及芯片封装方法
US20090085224A1 (en) Stack-type semiconductor package
US20030164554A1 (en) Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same
KR20080051203A (ko) 칩 적층 패키지 및 그 제조 방법
CN109216207B (zh) 封装件及其形成方法
CN108346623B (zh) 晶片封装方法
US8691625B2 (en) Method for making a chip package
US7095096B1 (en) Microarray lead frame
CN112447534A (zh) 封装体及其制备方法
CN111508899B (zh) 一种半导体封装的制备方法
US7745260B2 (en) Method of forming semiconductor package
CN105720018A (zh) 在缓冲层中具有开口的集成扇出结构
CN213782012U (zh) 半导体封装结构
CN114975248B (zh) 一种晶圆封装方法及管芯封装体
JP5497030B2 (ja) 半導体装置および半導体装置の製造方法
KR101013556B1 (ko) 스택 패키지의 제조방법
CN115692222A (zh) 芯片封装结构及制备方法
JP2003258158A (ja) 半導体装置の製造方法
CN114937609B (zh) 一种2.5d/3d电子封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant