TWI717685B - 生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統 - Google Patents

生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統 Download PDF

Info

Publication number
TWI717685B
TWI717685B TW108103925A TW108103925A TWI717685B TW I717685 B TWI717685 B TW I717685B TW 108103925 A TW108103925 A TW 108103925A TW 108103925 A TW108103925 A TW 108103925A TW I717685 B TWI717685 B TW I717685B
Authority
TW
Taiwan
Prior art keywords
fuse
gate
region
conductive
area
Prior art date
Application number
TW108103925A
Other languages
English (en)
Other versions
TW201941089A (zh
Inventor
張盟昇
洪哲民
周紹禹
楊耀仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201941089A publication Critical patent/TW201941089A/zh
Application granted granted Critical
Publication of TWI717685B publication Critical patent/TWI717685B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種生成積體電路佈局圖的方法包含：使主動區域與第一閘極區域及第二閘極區域相交，以定義第一反熔絲結構及第二反熔絲結構的位置；用第一導電區域來覆蓋第一閘極區域，以定義第一導電區域與第一閘極區域之間的電性連接的位置；以及用第二導電區域來覆蓋第二閘極區域，以定義第二導電區域與第二閘極區域之間的電性連接的位置。第一導電區域及第二導電區域沿一方向對準，所述方向垂直於第一閘極區域及第二閘極區域沿其延伸的方向，且使主動區域與第一閘極區域相交、使主動區域與第二閘極區域相交、覆蓋第一閘極區域或覆蓋第二閘極區域中的至少一者藉由電腦的處理器執行。

Description

生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統
本發明的實施例是有關於一種積體電路元件，且特別是有關於一種生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統。
積體電路(integrated circuit；IC)有時包含一次性可程式化(one-time-programmable；OTP)記憶體元件，以提供當IC斷電時資料不會丟失的非揮發性記憶體(non-volatile memory；NVM)。一種類型的NVM包含藉由使用與其他電路元件連接的介電材料(氧化物等)層整合於IC中的反熔絲位元。為了程式化反熔絲位元，跨越介電材料層施加程式化電場以實質上改變(例如分解)介電材料，由此降低介電材料層的電阻。典型地，為了判定反熔絲位元的狀態，跨越介電材料層施加讀取電壓，且讀取所得電流。
本發明提供一種生成積體電路佈局圖的方法，包含：使IC佈局圖中的主動區域與第一閘極區域相交，藉此定義第一反熔絲結構在主動區域中的位置；使主動區域與第二閘極區域相交，藉此定義第二反熔絲結構在主動區域中的位置；用第一導電區域覆蓋第一閘極區域，藉此定義第一導電區域與所述第一閘極區域之間的電性連接的位置；以及用第二導電區域覆蓋所述第二閘極區域，藉此定義第二導電區域與第二閘極區域之間的電性連接的位置，其中第一導電區域及第二導電區域沿一方向對準，所述方向垂直於第一閘極區域及第二閘極區域沿其延伸的方向，以及使主動區域與第一閘極區域相交、使主動區域與第二閘極區域相交、覆蓋第一閘極區域或覆蓋第二閘極區域中的至少一者藉由電腦的處理器執行。
本發明提供一種積體電路元件，包含：第一反熔絲結構，包含第一閘極導體與第一主動區之間的第一介電層；第二反熔絲結構，包含第二閘極導體與第一主動區之間的第二介電層；第一通孔，在與第一主動區相隔第一距離的第一位置處電性連接至第一閘極導體；以及第二通孔，在與第一主動區相隔第二距離的第二位置處電性連接至第二閘極導體，其中所述第一距離約等於第二距離。在一些實施例中，所述IC元件包含：第三反熔絲結構，包含第一閘極導體與第二主動區之間的第三介電層；第四反熔絲 結構，包含第二閘極導體與第二主動區之間的第四介電層；第三通孔，在與第二主動區相隔第三距離的第三位置處電性連接至第一閘極導體；以及第四通孔，在與第二主動區相隔第四距離的第四位置處電性連接至第二閘極導體，其中所述第三距離約等於第四距離。
本發明提供一種電子設計自動化系統，包含：處理器；以及非暫時性電腦可讀儲存媒體，包含用於一或多個程式的電腦程式碼。所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統：接收多個反熔絲結構佈局的第一子組，所述第一子組在第一方向上延伸；接收多個反熔絲結構佈局的第二子組，所述第二子組在第一方向上延伸；藉由使第一子組與第二子組交疊沿垂直於第一方向的第二方向將第二子組與第一子組相鄰放置；以及基於多個反熔絲結構佈局的所述交疊的第一子組及第二子組來生成IC元件的佈局圖。
100:反熔絲單元陣列
200、400:方法
210、220、230、240、250、260、270、280、410、420、430、440、450、610、620、630、640:操作
300A、300B、300C、300D:反熔絲陣列
600:方法
700:EDA系統
702:處理器
704:電腦可讀取儲存媒體
706:電腦程式碼
708:匯流排
710:I/O介面
712:網路介面
714:網路
742:使用者介面
800:IC製造系統
820:設計室
822:IC設計佈局圖
830:罩幕室
832:罩幕資料準備
844:罩幕製造
845:罩幕
850:IC工廠
852:晶圓製造
853:半導體晶圓
860:IC元件
5A1:積體電路元件
5AA1:主動區
5BL、5C1、5MWLP0、5MWLP1、5Z0、5Z1:導電區段
5C4、5C5、5C6、5C7:閘極導體
5D4、5D5、5D6、5D7:介電層
5P4、5P5、5P6、5P7:閘極結構
5V0、5V1、5VWLP0、5VWLP1:通孔
A1、A2、A3、A4:反熔絲單元
AA0、AA1、AA2:主動區域
AAL、D1、D2:距離
B1、B2、B3、B4、B5、B6、B7、B8、B9、B10、B11、B12、B13、B14、B15、B16、Bn、5B1、5B5:反熔絲位元
B1P、B5P、5B1P、5B5P、5B5R:反熔絲結構
B1R、B5R、BnR、5B1R:電晶體
BL1、BL2、BL3、BL4、BLn:位元線
C1、MWLP0、MWLP1、MWLR0、MWLR1、VWLP0、VWLP1、VWLR0、VWLR1、V0、V1、V2、Z0、Z1、Z2:導電區域
COL1、COL2、COL3、COL4:行
IBL、IBLn:電流
L:長度
P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12、P13、P14、P15、P16、P17、P18:閘極區域
RB1、RB5、RBn、RBL1、RBL2、RBL3、RBL4、RBLn、RBn、RP0、RP1、RPn、RR0、RR1、RRn、RVZ、2RPO:電阻器
WLP0、WLP1、WLP2、WLP3、WLPn、WLR0、WLR1、WLR2、WLR3、WLRn:信號
X、Y:方向
ZZ:Z形圖案
結合隨附圖式閱讀以下詳細描述會最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見，而任意地增加或減小各種特徵的尺寸。
圖1A為根據一些實施例的反熔絲單元的圖式。
圖1B為根據一些實施例的部分的反熔絲單元的示意圖。
圖1C至圖1E為根據一些實施例的反熔絲單元陣列的圖式。
圖1F至圖1H為根據一些實施例的部分的反熔絲單元陣列的示意圖。
圖2為根據一些實施例的生成IC佈局圖的方法的流程圖。
圖3A至圖3D為根據一些實施例的反熔絲陣列的圖式。
圖4為根據一些實施例的生成IC佈局圖的方法的流程圖。
圖5A至圖5C為根據一些實施例的IC元件的圖式。
圖6為根據一些實施例的對反熔絲單元執行讀取操作的方法的流程圖。
圖7為根據一些實施例的電子設計自動化(electronic design automation；EDA)系統的方塊圖。
圖8為根據一些實施例的IC製造系統以及與其相關聯的IC製造流程的方塊圖。
以下揭露內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件、值、操作、材料、配置或類似者的特定實例以簡化本揭露。當然，這些組件及佈置僅為實例且不意欲為限制性的。涵蓋其他組件、值、操作、材料、配置或其類似者。舉例而言，在以下描述中，第一特徵形成於第二特徵上方或第二特徵上可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之 間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單性及清晰的目的且本身不指示所論述的各種實施例及/或設置之間的關係。
此外，可在本文中使用諸如「在...下面(beneath)」、「在...下方(below)」、「下部(lower)」、「在...上方(above)」、「上部(upper)」及類似者的空間相對術語，以便於描述如圖式中所示的一個元件或特徵相對於另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
在各種實施例中，IC佈局及由IC佈局製成的反熔絲結構及陣列包含每個反熔絲結構與最近的電性連接之間的閘極結構區段，所述閘極結構區段比含有反熔絲結構的相鄰主動區之間的距離更矩。與包含比相鄰主動區之間的距離更長的閘極結構區段的方法相比，基於與每個反熔絲結構連接的閘極結構區段的均一低阻值，讀取操作中的電流增加且更均一。
圖1A為根據一些實施例的反熔絲單元A1的圖式。圖1A描繪反熔絲單元A1、X方向、垂直於X方向的Y方向、在X方向上延伸的位元線BL1以及在Y方向上延伸的閘極區域P1至閘極區域P10的IC佈局圖的平面視圖。
在各種實施例中，反熔絲單元A1為獨立單元，例如儲存 於單元庫中的標準單元，或為更大IC佈局圖的一部分，例如標準單元或包含除圖1A中所描繪的特徵的另一電路。在一些實施例中，反熔絲單元A1包含於反熔絲單元陣列中，例如下文關於圖1C及圖1D描述的反熔絲單元陣列100。
在各種實施例中，覆蓋反熔絲單元A1的位元線BL1的部分包含或不包含於反熔絲單元A1的IC佈局圖中，且覆蓋反熔絲單元A1的閘極區域P1至閘極區域P10中的一些或全部的部分包含或不包含於反熔絲單元A1的IC佈局圖中。
反熔絲單元A1包含主動區域AA0、主動區域AA1以及主動區域AA2，以及導電區域Z0、導電區域Z1以及導電區域Z2。主動區域AA0、主動區域AA1以及主動區域AA2在X方向上延伸，且在Y方向上彼此對準。導電區域Z0及導電區域Z1在X方向上延伸，在X方向上彼此對準，且定位於相鄰主動區域AA0與主動區域AA1之間。導電區域Z2在X方向上延伸，且定位於相鄰主動區域AA1與主動區域AA2之間。
每個主動區域AA0、主動區域AA1以及主動區域AA2為在形成一或多個IC元件特徵(例如源極/汲極區域)的半導體基底中作為定義主動區的部分的製造製程(亦被稱作氧化擴散或定義(OD))中包含的IC佈局圖中的區域。在各種實施例中，主動區為平面電晶體或鰭式場效電晶體(fin,field-effect transistor；FinFET)的n型或p型主動區。在一些實施例中，主動區域AA1包含於作為定義下文關於圖5A論述的主動區5AA1的部分的製造 製程中。
每個閘極區域P1至閘極區域P10為作為定義包含導電材料或介電材料中的至少一者的IC元件中的閘極結構的部分的製造製程中包含的IC佈局圖中的區域。在各種實施例中，對應於閘極區域P1至閘極區域P10的一或多個閘極結構包含覆蓋至少一種介電材料的至少一種導電材料。在一些實施例中，閘極區域P4至閘極區域P7包含於作為定義下文關於圖5A至圖5C論述的個別閘極結構5P4至閘極結構5P7的部分的製造製程中。
在圖1A中所描繪的實施例中，每個閘極區域P4至閘極區域P7覆蓋每個主動區域AA0、主動區域AA1以及主動區域AA2。在各種實施例中，閘極區域P4至閘極區域P7中的一或多個不覆蓋主動區域AA0、主動區域AA1或主動區域AA2中的一或多個，或除閘極區域P4至閘極區域P7的一或多個閘極區域(未繪示)覆蓋主動區域AA0、主動區域AA1或主動區域AA2中的一或多個。
在圖1A中所描繪的實施例中，每個閘極區域P1至閘極區域P3以及閘極區域P8至閘極區域P10不覆蓋主動區域AA0、主動區域AA1或主動區域AA2中的任一者。在各種實施例中，閘極區域P1至閘極區域P3或閘極區域P8至閘極區域P10中的一或多個覆蓋主動區域AA0、主動區域AA1或主動區域AA2中的一或多個。在各種實施例中，反熔絲單元A1包含除閘極區域P1至閘極區域P10之外的一或多個閘極區域(未繪示)，及/或反熔絲 單元A1不包含閘極區域P1至閘極區域P3或閘極區域P8至閘極區域P10中的一或多個。
每個導電區域Z0、導電區域Z1、導電區域Z2以及位元線BL1為作為定義IC元件中的一或多個導電層的一或多個區段的部分的製造製程中包含的IC佈局圖中的區域。在各種實施例中，導電區域Z0、導電區域Z1或導電區域Z2中的一或多個或位元線BL1對應於IC元件中的相同或不同導電層的一或多個區段。在各種實施例中，導電區域Z0、導電區域Z1或導電區域Z2中的一或多個或位元線BL1對應於IC元件中的金屬零層、金屬一層或更高金屬層中的一或多個。在一些實施例中，導電區域Z0及導電區域Z1以及位元線BL1包含於作為分別定義下文關於圖5A至圖5C論述的導電區段5Z0及導電區段5Z1以及位元線5BL的部分的製造製程中。
導電區域Z0覆蓋每個閘極區域P2至閘極區域P4，且導電區域V0定位於導電區域Z0覆蓋閘極區域P4的位置處。導電區域Z1覆蓋每個閘極區域P7至閘極區域P9，且導電區域V1定位於導電區域Z1覆蓋閘極區域P7的位置處。導電區域Z2覆蓋每個閘極區域P4至閘極區域P7，且導電區域V2定位於導電區域Z2覆蓋閘極區域P6的位置處。
每個導電區域V0、導電區域V1以及導電區域V2為作為定義IC元件中的一或多個導電層的一或多個區段的部分的製造製程中包含的IC佈局圖中的區域，所述IC元件經設置以在對應於 個別導電區域Z0、導電區域Z1或導電區域Z2的一或多個導電層區段與對應於個別閘極區域P4、閘極區域P7或閘極區域P6的閘極結構之間形成電性連接。在各種實施例中，基於每個導電區域V0、導電區域V1以及導電區域V2形成的一或多個導電層區段包含IC元件的上覆金屬層(例如金屬零層)中的對應閘極結構與對應區段之間的通孔。在一些實施例中，導電區域V0及導電區域V1包含於作為定義下文關於圖5A及圖5C論述的個別通孔5V0及通孔5V1的部分的製造製程中。
導電區域Z0及導電區域Z1在X方向上間隔距離D1。基於包含導電區域Z0及導電區域Z1的導電層的一或多個設計規則，距離D1具有等於或大於預定距離的值。在各種實施例中，預定距離是基於金屬層(例如金屬零層)的最低間距規則或導電區域Z0與導電區域Z1之間的基於電路設計的電壓差的最低間距規則的組合。在非限制性實例中，基於電路設計的電壓差的最低間距規則為兩個導體之間的最小距離，所述導體經設置以使得兩個導體中的一個能夠攜載供電電壓位準，且兩個導體中的另一個能夠攜載參考或接地電壓位準。
位元線BL1覆蓋主動區域AA1，且導電區域C1定位於閘極區域P5與閘極區域P6之間的主動區域AA1上方。導電區域C1為作為定義IC元件中的一或多個導電層的一或多個區段的部分的製造製程中包含的IC佈局圖中的區域，所述IC元件經設置以在基於位元線BL1的一或多個區段與基於主動區域AA1的主動 區之間形成電性連接。在各種實施例中，基於導電區域C1形成的一或多個導電層區段包含IC元件的上覆金屬層(例如金屬零層)中的基於主動區域AA1的主動區與基於位元線BL1的一或多個區段之間的觸點。在一些實施例中，導電區域C1包含於作為定義下文關於圖5A及圖5B論述的導電區段5C1的部分的製造製程中。
藉由上述設置，基於反熔絲單元A1製造的IC元件包含基於主動區域AA1定位於主動區內的反熔絲位元B1及反熔絲位元B5。反熔絲位元B1包含反熔絲結構B1P及電晶體B1R，且反熔絲位元B5包含反熔絲結構B5P及電晶體B5R。
在各種實施例中，反熔絲單元A1經設置以使得主動區域AA0或主動區域AA2中的一者或兩者及與反熔絲單元A1相鄰的一或多個單元(例如下文關於圖1C論述的反熔絲單元A2)的一或多個主動區域包含除反熔絲位元B1及反熔絲位元B5之外的一或多個反熔絲位元(圖1A中未標記)。
反熔絲結構B1P形成於閘極區域P4與主動區域AA1相交的位置處，且是基於覆蓋主動區域AA1的閘極區域P4的部分、在負X方向上與閘極區域P4相鄰的主動區域AA1的第一部分以及在X方向上自閘極區域P4延伸至閘極區域P5的主動區域AA1的第二部分。在一些實施例中，閘極區域P4沿主動區域AA1的左邊緣覆蓋主動區域AA1，以使得反熔絲結構B1P不包含對應於在負X方向上與閘極區域P4相鄰的主動區域AA1的主動區部分。
對應於閘極區域P4且覆蓋對應於區域AA1的主動區的閘極結構的至少一部分包含一或多個介電材料層，所述介電材料層經設置以使得在操作中跨越介電層的足夠大的電場實質上改變介電材料，藉此自施加電場之前的位準顯著降低介電層的電阻。在一些實施例中，持續改變介電材料亦被稱作分解介電材料。
在反熔絲結構B1P包含對應於在負X方向上與閘極區域P4相鄰的主動區域AA1的主動區的一些實施例中，反熔絲結構B1P被稱為程式化電晶體。在一些實施例(例如反熔絲結構B1P不包含對應於在負X方向上與閘極區域P4相鄰的主動區域AA1的主動區部分的實施例)中，反熔絲結構B1P被稱為程式化電容器。
電晶體B1R形成於閘極區域P5與主動區域AA1相交的位置處，且是基於覆蓋主動區域AA1的閘極區域P5的部分、自閘極區域P4延伸至閘極區域P5的主動區域AA1的第二部分以及在X方向上自閘極區域P5延伸至閘極區域P6的主動區域AA1的第三部分。
電晶體B1R經由對應於閘極區域P4與閘極區域P5之間的主動區域AA1的主動區部分與反熔絲結構B1P電性連接，且經由對應於閘極區域P5與閘極區域P6之間的主動區域AA1的主動區部分與對應於位元線BL1的一或多個區段電性連接，其與對應於導電區域C1的一或多個導電區段相連。
對應於閘極區域P5的閘極結構藉此經設置為電晶體B1R 的閘極，且回應於信號WLR0。對應於閘極區域P4的閘極結構藉此經設置為反熔絲結構B1P的終端，且回應於信號WLP0。
反熔絲位元B5的反熔絲結構B5P及電晶體B5R形成於閘極區域P7及閘極區域P6與主動區域AA1相交的個別位置處，且以前述關於反熔絲位元B1的方式設置，以使得對應於閘極區域P6的閘極結構經設置為回應於信號WLR1的電晶體B5R的閘極，且對應於閘極區域P7的閘極結構經設置為回應於信號WLP1的反熔絲結構B5P的終端。
對應於導電區域V0與反熔絲位元B1之間的閘極區域P4的閘極結構部分及對應於導電區域V1與反熔絲位元B5之間的閘極區域P7的閘極結構部分中的每一者具有長度L。相鄰主動區域AA0及主動區域AA1間隔距離AAL。由於導電區域V0及導電區域V1定位於相鄰主動區域AA0與主動區域AA1之間，因此長度L比距離AAL更短。
圖1B為根據一些實施例的對應於反熔絲位元B1及反熔絲位元B5的反熔絲單元A1的部分的示意圖。如圖1B中所描繪，位元線BL1電性連接對應於閘極區域P5與閘極區域P6之間的主動區域AA1的主動區部分中的電晶體B1R及電晶體B5R中的每一者的第一源極/汲極端子。電晶體B1R的第二源極/汲極端子電性連接對應於閘極區域P4與閘極區域P5之間的主動區域AA1的主動區部分中的反熔絲結構B1P的源極/汲極端子，且電晶體B5R的第二源極/汲極端子電性連接對應於閘極區域P6與閘極區域P7 之間的主動區域AA1的主動區部分中的反熔絲結構B5P的源極/汲極端子。
對應於導電區域V0與反熔絲位元B1之間的閘極區域P4的閘極結構部分表示為電阻器RP0，且對應於導電區域V1與反熔絲位元B5之間的閘極區域P7的閘極結構表示為電阻器RP1。
在對反熔絲位元B1進行程式化及讀取操作時，經由電阻器RP0將信號WLP0施加至反熔絲結構B1P，回應於經由對應於閘極區域P5的閘極結構施加的信號WLR0打開電晶體B1R，且將參考電壓施加至位元線BL1。在對反熔絲位元B5進行程式化及讀取操作時，經由電阻器RP1將信號WLP1施加至反熔絲結構B5P，回應於經由對應於閘極區域P6的閘極結構施加的信號WLR1接通電晶體B5R，且將參考電壓位準施加至位元線BL1。
在對反熔絲位元B1或反熔絲位元B5進行程式化及讀取操作時，電流IBL流動至位元線BL1。電流IBL的量值及極性是基於相對於施加至位元線BL1的參考電壓的信號WLP0及信號WLP1的量值及極性，且基於藉由一連串的電阻器RP0、反熔絲結構B1P以及電晶體B1R或藉由一連串的電阻器RP1、反熔絲結構B5P以及電晶體B5R所表示的路徑電阻值。
在圖1B中所描繪的實施例中，反熔絲結構B1P及反熔絲結構B5P以及電晶體B1R及電晶體B5R為NMOS元件，電晶體B1R及電晶體B5R藉此經設置以回應於相對於參考電壓位準具有足夠大正值的個別信號WLR0或信號WLR1而接通。在一些實施 例中，反熔絲結構B1P及反熔絲結構B5P以及電晶體B1R及電晶體B5R為PMOS元件，電晶體B1R及電晶體B5R藉此經設置以回應於相對於參考電壓位準具有足夠大負值的個別信號WLR0或信號WLR1而接通。
在程式化操作中，信號WLP0或信號WLP1具有程式化電壓位準，以使得程式化電壓位準與參考電壓位準之間的差產生大到足以持續改變介電材料的跨越對應反熔絲結構B1P或反熔絲結構B5P的介電層的電場，所得到的降低電阻在圖1B中經表示為個別的電阻器RB1或電阻器RB5。
在讀取操作中，信號WLP0或信號WLP1具有讀取電壓位準，以使得讀取電壓位準與參考電壓位準之間的差產生一電場，所述電場足夠小以避免持續改變對應反熔絲結構B1P或反熔絲結構B5P的介電材料且足夠大以產生具有能夠被感測放大器(未繪示)感測的量值的電流IBL，且藉此用於判定對應反熔絲結構B1P或反熔絲結構B5P的程式化狀態。
在各種實施例中，程式化或讀取電壓位準中的一者或兩者相對於參考電壓位準為正或者相對於參考電壓位準為負。
藉由上述設置，在操作中，經由對應於導電區域Z2及導電區域V2的導電區段以及對應於閘極區域P6的閘極結構將信號WLR1提供至電晶體B5R，且經由對應於閘極區域P5的閘極結構及對應於相鄰單元(例如下文關於圖1C論述的反熔絲單元A2)的特徵的導電區段將信號WLR0提供至電晶體B1R。
在圖1A中所描繪的實施例中，反熔絲位元B1及反熔絲位元B5是基於如上文所述設置的主動區域AA1及反熔絲單元A1的其他特徵而形成。在各種實施例中，反熔絲單元A1包含反熔絲位元B1及反熔絲位元B5，反熔絲位元B1及反熔絲位元B5是基於另外經設置以能夠藉由上述程式化及讀取操作經程式化及讀取的主動區域AA1而形成。
在圖1A中所描繪的實施例中，反熔絲單元A1包含導電區域V2，導電區域V2定位於導電區域Z2覆蓋閘極區域P6的位置處。在一些實施例中，反熔絲單元A1包含導電區域V2，導電區域V2定位在導電區域Z2覆蓋閘極區域P5的位置處，反熔絲單元A1藉此具有對應於繞在Y方向上延伸的軸線旋轉180度的設置，且對應於下文關於圖1C所論述的反熔絲單元A2的設置。
在圖1A中所描繪的實施例中，反熔絲單元A1包含沿Y方向定位於主動區域AA2與主動區域AA1之間的導電區域Z2及導電區域V2，以及沿Y方向定位於主動區域AA1與主動區域AA0之間的導電區域Z0、導電區域V0、導電區域Z1以及導電區域V1。
在一些實施例中，反熔絲單元A1包含沿Y方向定位於主動區域AA2與主動區域AA1之間的導電區域Z0、導電區域V0、導電區域Z1以及導電區域V1，沿Y方向定位於主動區域AA1與主動區域AA0之間的導電區域Z2及導電區域V2，以及定位於導電區域Z2覆蓋閘極區域P6的位置處的導電區域V2，反熔絲單元A1藉此具有對應於繞在X方向上延伸的軸線旋轉180度的設置， 且對應於下文關於圖1C所論述的反熔絲單元A3的設置。
在一些實施例中，反熔絲單元A1包含沿Y方向定位於主動區域AA2與主動區域AA1之間的導電區域Z0、導電區域V0、導電區域Z1以及導電區域V1，沿Y方向定位於主動區域AA1與主動區域AA0之間的導電區域Z2及導電區域V2，以及定位於導電區域Z2覆蓋閘極區域P5的位置處的導電區域V2，反熔絲單元A1藉此具有對應於繞在X方向上延伸的軸線旋轉180度及繞在Y方向上延伸的軸線旋轉180度的設置，且對應於下文關於圖1C所論述的反熔絲單元A4的設置。
藉由上述設置中的每一者，反熔絲位元B1的程式化及讀取電流路徑包含對應於閘極區域P4的具有長度L的閘極結構的部分，且反熔絲位元B5的程式化及讀取電流路徑包含對應於閘極區域P7的具有長度L的閘極結構的部分。
導電區域V0及導電區域V1以及主動區域AA1藉此定義比相鄰主動區之間的距離更短的反熔絲位元B1及反熔絲位元B5的程式化及讀取電流路徑的閘極結構部分，且不覆蓋除對應於主動區域AA1的主動區之外的主動區。因此，反熔絲位元B1及反熔絲位元B5的程式化及讀取電流路徑比以至少一個閘極結構部分覆蓋除包含對應反熔絲位元的主動區之外的一或多個主動區的方式的程式化及讀取電流路徑更短且因此電阻更低。
藉由比以此其他方式的程式化及讀取電流路徑電阻更低，反熔絲位元B1及反熔絲位元B5的程式化及讀取電流路徑降低整 體附加路徑電阻，藉此相比其他方式提高程式化及讀取操作的可靠性。
此外，由於反熔絲位元B1及反熔絲位元B5的讀取電流路徑的閘極結構部分具有相同長度L，因此反熔絲位元B1及反熔絲位元B5的讀取電流路徑電阻值比以反熔絲位元的讀取電流路徑的閘極結構部分具有明顯不同長度的方式具有較小變化。因此，對於給定讀取電壓位準，對反熔絲位元B1及反熔絲位元B5的讀取操作的讀取電流值比以反熔絲位元的讀取電流路徑的閘極結構部分具有明顯不同長度的方式具有較小變化。
圖1C及圖1D為根據一些實施例的反熔絲單元陣列100的圖式。圖1C及圖1D描繪上文關於圖1A分別論述的基於反熔絲單元A1的反熔絲單元陣列100的IC佈局圖的不同部分以及X方向及Y方向的平面視圖。
除上文關於圖1A論述的反熔絲單元A1、閘極區域P1至閘極區域P10、位元線BL1以及X方向及Y方向之外，圖1C亦描繪反熔絲單元A2至反熔絲單元A4、平行於閘極區域P1至閘極區域P10的閘極區域P11至閘極區域P18以及平行於位元線BL1的位元線BL2至位元線BL4。
圖1D描繪出於清晰的目的簡化的反熔絲單元A1及反熔絲單元A2，閘極區域P4至閘極區域P7，以及導電區域MWLP0、導電區域MWLR0、導電區域MWLR1、導電區域MWLP1、導電區域VWLP0、導電區域VWLR0、導電區域VWLR1以及導電區 域VWLP1。
圖1C描繪具有平滑邊框的反熔絲單元A1及反熔絲單元A2以及具有圖案化邊框的反熔絲單元A3及反熔絲單元A4。反熔絲單元A2定位成在負Y方向上與反熔絲單元A1相鄰且對接。反熔絲單元A3定位成在正X方向上與反熔絲單元A1相鄰且交疊。反熔絲單元A4定位成在負Y方向上與反熔絲單元A3相鄰且對接，且在正X方向上與反熔絲單元A2相鄰且交疊。
反熔絲單元A1為具有圖1A中所描繪的設置的反熔絲單元A1的實施例，且反熔絲單元A2至反熔絲單元A4中的每一者為具有上文關於反熔絲單元A1所論述的其他設置中的一者的反熔絲單元A1的實施例。
反熔絲單元A2具有反熔絲單元A1的設置，其中導電區域Z0、導電區域V0、導電區域Z1以及導電區域V1沿Y方向定位於主動區域AA1與主動區域AA0之間，導電區域Z2及導電區域V2沿Y方向定位於主動區域AA2與主動區域AA1之間，且導電區域V2定位於導電區域Z2覆蓋閘極區域P5的位置處。
反熔絲單元A3具有反熔絲單元A1的設置，其中導電區域Z0、導電區域V0、導電區域Z1以及導電區域V1沿Y方向定位於主動區域AA2與主動區域AA1之間，導電區域Z2及導電區域V2沿Y方向定位於主動區域AA1與主動區域AA0之間，且導電區域V2定位於導電區域Z2覆蓋閘極區域P14的位置處。
反熔絲單元A4具有反熔絲單元A1的設置，其中導電區 域Z0、導電區域V0、導電區域Z1以及導電區域V1沿Y方向定位於主動區域AA2與主動區域AA1之間，導電區域Z2及導電區域V2沿Y方向定位於主動區域AA1與主動區域AA0之間，且導電區域V2定位於導電區域Z2覆蓋閘極區域P13的位置處。
每個位元線BL1及位元線BL2覆蓋反熔絲單元A1及反熔絲單元A3，且每個位元線BL2至位元線BL4覆蓋反熔絲單元A2及反熔絲單元A4，以使得位元線BL2覆蓋每個反熔絲單元A1至反熔絲單元A4。每個閘極區域P1至閘極區域P10覆蓋反熔絲單元A1及反熔絲單元A2，且每個閘極區域P9至閘極區域P18覆蓋反熔絲單元A3及反熔絲單元A4，以使得每個閘極區域P9及閘極區域P10覆蓋每個反熔絲單元A1至反熔絲單元A4。
在各種實施例中，覆蓋對應反熔絲單元A1至反熔絲單元A4的位元線BL1至位元線BL4的部分中的一些或全部包含或不包含於對應反熔絲單元A1至反熔絲單元A4的佈局圖中，且覆蓋對應反熔絲單元A1至反熔絲單元A4的閘極區域P1至閘極區域P18的部分中的一些或全部包含或不包含於對應反熔絲單元A1至反熔絲單元A4的佈局圖中。
在圖1C中所描繪的實施例中，與反熔絲單元A3及反熔絲單元A4的部分交疊的反熔絲單元A1及反熔絲單元A2的部分包含兩個閘極區域P9及閘極區域P10，且反熔絲單元A1及反熔絲單元A3以及反熔絲單元A2及反熔絲單元A4的每個組合包含18個閘極區域P1至閘極區域P18。在各種實施例中，與反熔絲單 元A3及反熔絲單元A4的部分交疊的反熔絲單元A1及反熔絲單元A2的部分包含少於兩個閘極區域或大於兩個閘極區域。在各種實施例中，反熔絲單元A1及反熔絲單元A3以及反熔絲單元A2及反熔絲單元A4的每個組合包含少於18個閘極區域或大於18個閘極區域。
在圖1C中所描繪的實施例中，反熔絲單元陣列100包含四個反熔絲單元A1至反熔絲單元A4。在各種實施例中，反熔絲單元陣列100包含少於四個反熔絲單元或大於四個反熔絲單元。
如上文關於圖1A所論述且亦如圖1C及圖1D中所描繪，基於反熔絲單元A1製造的IC元件包含定位於主動區域AA1內的反熔絲位元B1及反熔絲位元B5。出於清晰的目的，反熔絲位元B1及反熔絲位元B5的細節(例如圖1A中所描繪的實施例)不包含於圖1C及圖1D中。
除反熔絲位元B1及反熔絲位元B5之外，基於反熔絲單元陣列100製造的IC元件包含定位於對應反熔絲單元A1的主動區域AA2及反熔絲單元A2的主動區域AA0的主動區內的反熔絲位元B2及反熔絲位元B6、定位於對應反熔絲單元A2的主動區域AA1的主動區內的反熔絲位元B3及反熔絲位元B7，以及定位於對應於反熔絲單元A2的主動區域AA2及在負Y方向上與反熔絲單元A2相鄰的反熔絲單元(未繪示)的主動區域AA0的主動區內的反熔絲位元B4及反熔絲位元B8。
基於反熔絲單元陣列100製造的IC元件更包含定位於對 應反熔絲單元A3的主動區域AA1的主動區內的反熔絲位元B9及反熔絲位元B13、定位於對應反熔絲單元A3的主動區域AA2及反熔絲單元A4的主動區域AA0的主動區內的反熔絲位元B10及反熔絲位元B14、定位於對應反熔絲單元A4的主動區域AA1內的反熔絲位元B11及反熔絲位元B15，以及定位於對應反熔絲單元A4的主動區域AA2及在負Y方向上與反熔絲單元A4相鄰的反熔絲單元(未繪示)的主動區域AA0的主動區內的反熔絲位元B12及反熔絲位元B16。
基於反熔絲單元陣列100製造的IC元件藉此包含四個反熔絲位元B1至反熔絲位元B4的行、四個反熔絲位元B5至反熔絲位元B8的行、四個反熔絲位元B9至反熔絲位元B12的行以及四個反熔絲位元B13至反熔絲位元B16的行。在各種實施例中，基於反熔絲單元陣列100的反熔絲位元的一或多個行包含基於在Y方向上在反熔絲單元A1至反熔絲單元A4中的一或多個上方或下方的一或多個反熔絲單元(未繪示)的除反熔絲位元B1至反熔絲位元B16中的四個之外的一或多個反熔絲位元(未繪示)。
基於反熔絲單元陣列100製造的IC元件更包含關於圖1A所論述的經由對應於反熔絲單元A1的導電區域C1的一或多個導電層與反熔絲位元B1及反熔絲位元B5電性連接的對應於位元線BL1的一或多個導電層區段，以及經由對應於反熔絲單元A3的導電區域C1的一或多個導電層區段與反熔絲位元B9及反熔絲位元B13電性連接的對應於位元線BL1的一或多個導電層區段。
類似地，基於反熔絲單元陣列100製造的IC元件包含：經由對應於反熔絲單元A1及反熔絲單元A2的導電區域C1的一或多個導電層區段與反熔絲位元B2及反熔絲位元B6電性連接且經由對應於反熔絲單元A3及反熔絲單元A4的導電區域C1的一或多個導電層區段與反熔絲位元B10及反熔絲位元B14電性連接的對應於位元線BL2的一或多個導電層區段；經由對應於反熔絲單元A2的導電區域C1的一或多個導電層區段與反熔絲位元B3及反熔絲位元B7電性連接且經由對應於反熔絲單元A4的導電區域C1的一或多個導電層區段與反熔絲位元B11及反熔絲位元B15電性連接的對應於位元線BL3的一或多個導電層區段；以及經由對應於反熔絲單元A2的導電區域C1的一或多個導電層區段與反熔絲位元B4及反熔絲位元B8電性連接且經由對應於反熔絲單元A4的導電區域C1的一或多個導電層區段與反熔絲位元B12及反熔絲位元B16電性連接的對應於位元線BL4的一或多個導電層區段。
如上文關於圖1A所論述，每個反熔絲單元A1至反熔絲單元A4包含在X方向上間隔距離D1的導電區域Z0及導電區域Z1。在各種實施例中，距離D1的每個實例具有相同值，或距離D1的一或多個實例具有不同於距離D1的一或多種其他實例的值的一或多個值。
圖1E描繪圖1C的實施例，且亦包含藉由反熔絲單元陣列100內的反熔絲單元A1至反熔絲單元A4的設置形成的Z形圖 案ZZ。圖案ZZ追蹤在反熔絲單元A1至反熔絲單元A4內導電區域Z0與導電區域Z1間隔距離D1的位置。
反熔絲單元A1的導電區域Z0及導電區域Z1沿X方向與反熔絲單元A3的導電區域Z2對準，且間隔距離D2。如上文關於距離D1及圖1A所論述，基於包含導電區域Z0、導電區域Z1以及導電區域Z2的導電層的一或多個設計規則，距離D2的值等於或大於預定距離。
反熔絲單元A1的導電區域Z2沿X方向與反熔絲單元A3的導電區域Z0及導電區域Z1對準且間隔距離D2，反熔絲單元A2的導電區域Z0及導電區域Z1沿X方向與反熔絲單元A4的導電區域Z2對準且間隔距離D2，且反熔絲單元A2的導電區域Z2沿X方向與反熔絲單元A4的導電區域Z0及導電區域Z1對準且間隔距離D2。在各種實施例中，距離D2的每個實例具有相同值，或距離D2的一或多個實例具有不同於距離D2的一或多個其他實例的值的一或多個值。
如上文關於圖1A及圖1B所論述，對應於閘極區域P4及反熔絲位元B1且對應於閘極區域P7及反熔絲位元B5的閘極結構部分中的每一者具有長度L。藉由反熔絲單元陣列100中的反熔絲單元A1至反熔絲單元A4的佈置，每個反熔絲位元B2至反熔絲位元B4以及反熔絲位元B6至反熔絲位元B16類似地包含對應於主動區與相鄰導電區域V0或導電區域V1之間的閘極區域P4、閘極區域P7、閘極區域P12或閘極區域P15的閘極結構部分，每 個閘極結構部分藉此具有長度L(未針對反熔絲位元B4及反熔絲位元B8示出)。
在各種實施例中，基於主動區域與相鄰導電區域之間的均一間距，長度L的每個實例具有相同值，或基於一或多個主動區域與一或多個導電區域之間的可變間距，長度L的一或多個實例的值不同於長度L的一或多個其他實例。在一些實施例中，一或多個主動區域與一或多個導電區域之間的可變間距是基於差量或主動區域間距與導電區域間距之間的另一差值。
如關於圖A1所論述，反熔絲單元A1的相鄰主動區域AA0與主動區域AA1間隔距離AAL，所述距離AAL大於長度L。反熔絲單元陣列100包含間隔距離AAL的每一額外對相鄰主動區域(出於清晰的目的未標記)，所述距離AAL大於長度L。在各種實施例中，基於相鄰主動區域之間的均一間距，距離AAL的每個實例具有相同值，或基於一或多對相鄰主動區域之間的可變間距，距離AAL的一或多個實例的值不同於距離AAL的一或多個其他實例。
如圖1D中所描繪，每個導電區域MWLP0、導電區域MWLR0、導電區域MWLR1、導電區域MWLP1為作為定義IC元件中的一或多個導電層的一或多個區段的部分的製造製程中包含的IC佈局圖中的區域。在各種實施例中，導電區域MWLP0、導電區域MWLR0、導電區域MWLR1或導電區域MWLP1中的一或多者對應於IC元件中的相同或不同導電層的一或多個區段。在各 種實施例中，導電區域MWLP0、導電區域MWLR0、導電區域MWLR1或導電區域MWLP1中的一或多者對應於IC元件中的金屬一層或更高金屬層中的一或多者。在一些實施例中，導電區域MWLP0及導電區域MWLP1分別包含於作為定義下文關於圖5C論述的導電區段5MWLP0及導電區段5MWLP1的部分的製造製程中。
相對於反熔絲位元B1至反熔絲位元B8，導電區域MWLP0在Y方向上延伸且覆蓋每個導電區域Z0，導電區域MWLR0在Y方向上延伸且覆蓋一個導電區域Z2，導電區域MWLR1在Y方向上延伸且覆蓋另一導電區域Z2，且導電區域MWLP1在Y方向上延伸且覆蓋每個導電區域Z1。
每個導電區域VWLP0、導電區域VWLR0、導電區域VWLR1以及導電區域VWLP1為作為定義IC元件中的一或多個導電層的一或多個區段的部分的製造製程中包含的IC佈局圖中的區域，所述IC元件經設置以在對應於導電區域MWLP0、導電區域MWLR0、導電區域MWLR1或導電區域MWLP1中的一者以及導電區域Z0、導電區域Z1或導電區域Z2中的一者的一或多個導電層區段之間形成電性連接。在各種實施例中，對應於每個導電區域VWLP0、導電區域VWLR0、導電區域VWLR1以及導電區域VWLP1的一或多個導電層區段包含對應於導電區域Z0、導電區域Z1或導電區域Z2中的一者的一或多個金屬層區段與對應於導電區域MWLP0、導電區域MWLR0、導電區域MWLR1或導電區域 MWLP1中的一者的一或多個金屬層區段之間的通孔。在一些實施例中，導電區域VWLP0、導電區域VWLP1包含於作為定義下文關於圖5C論述的個別通孔5VWLP0及通孔5VWLP1的部分的製造製程中。
在反熔絲單元陣列100包含除反熔絲位元B1至反熔絲位元B8之外的反熔絲位元的一些實施例中，反熔絲單元陣列100包含除導電區域MWLP0、導電區域MWLR0、導電區域MWLR1、導電區域MWLP1、導電區域VWLP0、導電區域VWLR0、導電區域VWLR1以及導電區域VWLP1之外的導電區域(未繪示)，所述導電區域以上文關於反熔絲位元B1至反熔絲位元B8論述的方式關於另外反熔絲位元設置。
藉由上文所述的反熔絲單元陣列100的設置，反熔絲位元(例如反熔絲位元B1至反熔絲位元B4)的每一行經由多個導電區段(例如對應於導電區域V0、導電區域Z0以及導電區域VWLP0的區段)電性連接至對應導電區段(例如對應於導電區域MWLP0的區段)，其中總計兩個反熔絲位元定位於多個導電區段的相鄰導電區段之間。因此，對應於反熔絲位元的每個讀取電流路徑包含基於對應於反熔絲位元的主動區與多個導電區段中的一導電區段相鄰具有長度L的閘極結構部分。
在圖1C及圖1D中所描繪的實施例中，反熔絲單元陣列100的IC佈局圖具有基於上文關於圖1A所論述的反熔絲單元A1的實施例的IC佈局圖的上述設置。在各種實施例中，反熔絲單元 陣列100的IC佈局另外是基於一或多個反熔絲單元的一或多個IC佈局圖，以具有對應於反熔絲位元的每個讀取電流路徑包含閘極結構部分的設置，基於對應於反熔絲位元的主動區與多個導電區段中的一導電區段相鄰，所述閘極結構部分的長度L比距離AAL更短。
在程式化及讀取操作中，每個反熔絲位元B1至反熔絲位元B4回應於對應於個別閘極區域P4及閘極區域P5的閘極結構上的自對應於個別導電區域MWLP0及導電區域MWLR0的導電區段接收的信號WLP0及信號WLR0，且每個反熔絲位元B5至反熔絲位元B8回應於對應於個別閘極區域P6及閘極區域P7的閘極結構上的自對應於個別導電區域MWLR1及導電區域MWLP1的導電區段接收的信號WLR1及信號WLP1。
在程式化及讀取操作中，每個反熔絲位元B9至反熔絲位元B12回應於對應於個別閘極區域P12及閘極區域P13的閘極結構上的自對應於個別導電區域(未繪示)的導電區段接收的信號WLP2及信號WLR2，且每個反熔絲位元B13至反熔絲位元B16回應於對應於個別閘極區域P14及閘極區域P15的閘極結構上的自對應於個別導電區域(未繪示)的導電區段接收的信號WLR3及信號WLP3。信號WLP2、信號WLR2、信號WLP3以及信號WLR3經設置以通過關於信號WLP0、信號WLR0、信號WLP1以及信號WLR1以及圖1A及圖1B論述的方式來控制對應位元單元。
基於反熔絲單元陣列100製造的IC元件(例如下文關於圖5A至圖5C論述的IC元件5A1)藉此經設置以使得每個反熔絲位元B2至反熔絲位元B4以及反熔絲位元B6至反熔絲位元B16回應於一對對應信號WLP0及信號WLR0、信號WLP1及信號WLR1、信號WLP2及信號WLR2或信號WLP3及信號WLR3，且回應於在程式化及讀取操作中以上文關於反熔絲位元B1及反熔絲位元B5以及圖1A及圖1B論述的方式設置在基於對應位元線BL1至位元線BL4的位元線上的參考電壓位準。
基於上述設置，反熔絲位元B1至反熔絲位元B16的程式化及讀取電流路徑包含閘極結構部分，所述閘極結構部分相較基於閘極結構部分覆蓋除包含對應反熔絲位元的主動區域之外的一或多個主動區域的方式的陣列中的程式化及讀取電流路徑比相鄰主動區之間的距離更短且藉此電阻更低。反熔絲單元陣列100藉此實現上文關於反熔絲單元A1論述的益處。
由於反熔絲位元B1至反熔絲位元B16的程式化及讀取電流路徑的每個閘極結構部分基於與主動區相鄰的導電區域具有長度L，因此反熔絲單元陣列100內的程式化及讀取電流路徑電阻值比陣列中的程式化及讀取電流路徑電阻值更均一，在所述陣列中閘極結構部分的子組覆蓋除包含對應反熔絲位元的主動區域之外的一或多個主動區域。
如下文關於圖1F至圖1H所論述，相較閘極結構部分的子組覆蓋除包含對應反熔絲位元的主動區域之外的一或多個主動 區域的方式，增加的均一性導致讀取電流值的變化更小。
圖1F為根據一些實施例的對應於反熔絲位元B1至反熔絲位元B8的反熔絲單元陣列100的部分的示意圖。圖1F包含上文關於圖1A及圖1B分別論述的信號WLP0、信號WLR0、信號WLR1以及信號WLP1、電阻器RP0及電阻器RP1、位元線BL1、閘極區域P4至閘極區域P7以及反熔絲位元B1及反熔絲位元B5，以及上文關於圖1C至圖1E分別論述的位元線BL2至位元線BL4以及反熔絲位元B2至反熔絲位元B4以及反熔絲位元B6至反熔絲位元B8。
圖1F亦包含電阻器RR0、電阻器RR1以及電阻器RBL1至電阻器RBL4。電阻器RR0表示對應於反熔絲位元B1至反熔絲位元B4中的一給定反熔絲位元與最接近導電區域V2之間的閘極區域P5的閘極結構部分，電阻器RR1表示對應於反熔絲位元B5至反熔絲位元B8中的一給定反熔絲位元與最接近導電區域V2之間的閘極區域P6的閘極結構部分，且每個電阻器RBL1至電阻器RBL4表示對應於位元線BL1至位元線BL4中的一個別位元線的一或多個導電區段。
如上文關於圖1A及圖1B所論述，電阻器RP0表示對應於反熔絲位元B1與最接近導電區域V0之間的閘極區域P4的閘極結構部分的長度，且電阻器RP1表示對應於反熔絲位元B5與最接近導電區域V1之間的閘極區域P7的閘極結構部分的長度。在圖1F至圖1H中所描繪的實施例中，對應於反熔絲位元B1至反 熔絲位元B4與最接近導電區域V0之間的閘極區域P4的每個閘極結構部分具有相同長度，以使得電阻器RP0具有每個反熔絲位元B1至反熔絲位元B4的相同值，且對應於反熔絲位元B5至反熔絲位元B8與最接近導電區域V1之間的閘極區域P7的每個閘極結構部分具有相同長度，以使得電阻器RP1具有每個反熔絲位元B1至反熔絲位元B4的相同值。
基於反熔絲單元陣列100的佈局，在至少一些情況下，反熔絲位元B1至反熔絲位元B8中的一給定反熔絲位元與最接近導電區域V2之間的閘極結構部分的長度不同於反熔絲位元B1至反熔絲位元B8中的另外一或多者與最接近導電區域V2之間的結構部分的一或多個長度。在此類情況下，對應電阻器RR0及/或電阻器RR1具有基於不同長度為不同的標稱值。
在一些實施例中，在至少一些情況下，反熔絲位元B1至反熔絲位元B8中的給定一或多者與最接近導電區域V2之間的閘極結構部分的長度與反熔絲位元B1至反熔絲位元B8中的另外一或多者與最接近導電區域V2之間的一或多個閘極結構部分的長度相同。在此類情況下，對應電阻器RR0及/或電阻器RR1具有基於相同長度的相同標稱值。
電阻器RBL1至電阻器RBL4的值基於對應於個別位元線BL1至位元線BL4的一或多個導電區段的尺寸而變化，所述尺寸包含基於沿給定位元線的給定反熔絲位元的位置變化的位元線長度。在圖1F至圖1H中所描繪的實施例中，一或多個導電區段的 電阻率足夠小，以使得此變化不明顯，且每個電阻器RBL1至電阻器RBL4被視為具有相同標稱值。
圖1G為根據一些實施例的對應於反熔絲位元B1至反熔絲位元B4的反熔絲單元陣列100的部分的示意圖。除圖1F中所描繪的特徵的子組之外，圖1G亦包含電阻器RVZ及電阻器2RPO。
每個電阻器RVZ表示對應於導電區域VWLP0的實例、導電區域V0的實例以及對應於與導電區域VWLP0及導電區域V0的實例連接的導電區域Z0的導電區段的部分的導電路徑。基於具有類似佈局的導電區域VWLP0、導電區域V0以及導電區域Z0的實例，電阻器RVZ具有相同標稱值。
每個電阻器2RPO表示對應於相鄰反熔絲位元之間的閘極區域P4且無對應於導電區域V0的電性連接的閘極結構的部分。由於對應於閘極區域P4的閘極結構針對對應於電阻器2RP0的每一部分包含對應於電阻器RP0的兩個部分，因此電阻器2RP0的值顯著大於電阻器RP0的值。在一些實施例中，電阻器2RP0的標稱值約為電阻器RP0的兩倍。
如關於圖1A及圖1B所論述，在對反熔絲位元B1的讀取操作中，信號WLP0使得電流IBL流經由反熔絲位元B1及位元線BL1，且電流IBL的值用於判定反熔絲位元B1的程式化狀態。如圖1F及圖1G中所描繪，除反熔絲位元B1自身之外，反熔絲位元B1的讀取電流路徑包含電阻器RVZ、電阻器RP0以及電阻 器RBL1。
類似地，針對每個反熔絲位元B2至反熔絲位元B4，讀取電流路徑包含對應反熔絲位元，對應於個別位元線BL2至位元線BL4的電阻器RBL2至電阻器RBL4中的一者，以及電阻器RVZ及電阻器RP0。基於反熔絲單元陣列100的佈局，每個反熔絲位元B1至反熔絲位元B4的讀取電流路徑不包含電阻器2RP0。
如上文所論述，在圖1F至圖1H中所描繪的實施例中，電阻器RBL1至電阻器RBL4、電阻器RVZ以及電阻器RPO的個別標稱值與每個反熔絲位元B1至反熔絲位元B4的標稱值相同。因此，在對反熔絲位元B1至反熔絲位元B4的讀取操作中，讀取電流的值比其中電阻器RP0具有例如藉由包含諸如讀取電流路徑的子組中的電阻器2RP0的電阻器而在反熔絲位元當中變化的標稱值的方式更均一。
圖1H為根據一些實施例的對應於反熔絲位元Bn的通用表示的反熔絲單元陣列100的部分的示意圖。反熔絲位元Bn對應於上文關於圖1A至圖1E所論述的反熔絲位元B1至反熔絲位元B16中的一者，且包含電晶體BnR及電阻器RBn。電晶體BnR對應於電晶體B1R或電晶體B5R，且電阻器RBn表示上文關於圖1A及圖1B所論述的對應於電阻器RB1或電阻器RB5的反熔絲位元Bn的低阻值程式化狀態。
反熔絲位元Bn與對應於位元線BL1至位元線BL4的位元線BLn電性連接，且具有包含對應於電阻器RP0或電阻器RP1 的電阻器RVZ、電阻器RPn以及對應於個別電阻器RBL1至電阻器RBL4的電阻器RBLn的讀取電流路徑。
在對反熔絲位元Bn的讀取操作中，對應於信號WLP0或信號WLP1的信號WLPn使得讀取電流IBLn基於電阻RVZ、電阻RPn、電阻RBn以及電阻RBLn的值流動。在圖1F至圖1H中所描繪的實施例中，由於電阻RVZ、電阻RPn以及電阻RBLn的個別標稱值貫穿反熔絲單元陣列100為均一的，因此讀取電流值IBLn的分佈比其中電阻器RPn具有例如藉由包含諸如讀取電流路徑的子組中的電阻器2RP0的電阻器而在反熔絲位元Bn當中變化的標稱值的方式的讀取電流分佈具有更窄分組。
在對反熔絲位元Bn的讀取操作中，對應於信號WLR0或信號WLR1的信號WLRn經由對應於電阻器RR0或電阻器RR1的電阻器RRn由電晶體BnR接收，藉此使得電晶體BnR接通且使讀取電流IBLn流動。由於反熔絲位元Bn的讀取電流路徑不包含電阻器RRn，因此反熔絲單元陣列100中的反熔絲位元Bn的實例當中的電阻器RRn的值的變化不影響讀取電流IBLn值的均一性。
圖2為根據一些實施例的生成IC佈局圖的方法200的流程圖。在一些實施例中，生成IC佈局圖包含生成反熔絲單元(例如上文關於圖1A至圖1D所論述的反熔絲單元A1)的IC佈局圖。
方法200的操作能夠執行為形成基於所生成的IC佈局圖製造的包含一或多個反熔絲結構的一或多個IC元件(例如下文關 於圖5A至圖5C所論述的IC元件5A1)的方法的部分。IC元件的非限制性實例包含記憶體電路、邏輯元件、處理元件、信號處理電路及類似者。
在一些實施例中，方法200中的一些或全部藉由電腦的處理器執行。在一些實施例中，方法200中的一些或全部藉由下文關於圖7所論述的EDA系統700的處理器702執行。
方法200的操作中的一些或全部能夠執行為設計室中所執行的設計程序的部分，所述設計室例如下文關於圖8所論述的設計室820。
在一些實施例中，方法200的操作按圖2中所描繪的次序執行。在一些實施例中，方法200的操作按除圖2中所描繪的次序之外的次序執行。在一些實施例中，在方法200的一或多個操作之前、之間、期間及/或之後執行一或多個操作。
在操作210處，使主動區域與第一閘極區域及第二閘極區域相交，藉此定義第一反熔絲結構及第二反熔絲結構在主動區域中的位置。使主動區域與第一閘極區域及第二閘極區域相交包含沿與主動區域沿其延伸的方向垂直的一方向使第一閘極區域及第二閘極區域中的每一者延伸至主動區域外部的區域。
在一些實施例中，使主動區域與第一閘極區域及第二閘極區域相交為使主動區域與包含除第一閘極區域及第二閘極區域之外的一或多個閘極區域的多個閘極區域的一部分。在一些實施例中，一或多個額外閘極區域包含一或多個虛設閘極區域。
定義第一反熔絲結構及第二反熔絲結構在主動區域中的位置包含定義用於定位能夠藉由足夠強的電場持續改變的一或多個介電層的製造製程中可用的矩形或其他區域。
在一些實施例中，使主動區域與第一閘極區域及第二閘極區域相交包含使主動區域AA1與上文關於圖1A至圖1D所論述的閘極區域P4及閘極區域P7相交。
在操作220處，用在與第一閘極區域及第二閘極區域沿其延伸的方向垂直的方向上對準的個別第一導電區域及第二導電區域來覆蓋第一閘極區域及第二閘極區域。用第一導電區域來覆蓋第一閘極區域定義第一導電區域與第一閘極區域之間的電性連接的位置，且用第二導電區域來覆蓋第二閘極區域定義第二導電區域與第二閘極區域之間的電性連接的位置。
定義第一導電區域及第二導電區域與個別第一閘極區域及第二閘極區域之間的電性連接的位置中的每一者包含定義自主動區至電性連接的距離小於自主動區至相鄰主動區的距離。
定義電性連接的位置包含定義用於定位能夠形成自上覆導電區段至對應於下覆閘極區域的閘極結構的電性連接的一或多個導電區段的製造製程中可用的矩形或其他區域。在一些實施例中，覆蓋第一導電區域及第二導電區域定義上覆金屬層中的對應閘極結構及區段之間的通孔的位置。在一些實施例中，覆蓋第一導電區域及第二導電區域為定義金屬零層的區段的部分。
在一些實施例中，覆蓋第一導電區域及第二導電區域包 含使第一導電區域及第二導電區域間隔基於包含第一導電區域及第二導電區域的導電層的一或多個設計規則等於或大於預定距離的一空間。在一些實施例中，覆蓋第一導電區域及第二導電區域包含使第一導電區域及第二導電區域間隔等於或大於金屬零層的最小間距規則的一空間。
在一些實施例中，用個別第一導電區域及第二導電區域覆蓋第一閘極區域及第二閘極區域包含用上文關於圖1A至圖1D所論述的個別導電區域Z0及導電區域Z1來覆蓋閘極區域P4及閘極區域P7。
在操作230處，在一些實施例中，使主動區域與平行於第一閘極區域及第二閘極區域的第三閘極區域及第四閘極區域相交。使主動區域與第三閘極區域及第四閘極區域相交包含定義第一電晶體及第二電晶體在主動區域中的位置。
定義第一電晶體及第二電晶體在主動區域中的位置包含定義用於定位能夠控制對應於主動區域的主動區中的通道的一或多個介電層的製造製程中可用的矩形或其他區域。定義第一電晶體的位置包含第一電晶體與第一反熔絲結構相鄰，且定義第二電晶體的位置包含第二電晶體與第二反熔絲結構相鄰。
在各種實施例中，使主動區域與第三閘極區域及第四閘極區域相交包含定位第三閘極區域或第四閘極區域中的一者或兩者內部或外部的第一閘極區域或第二閘極區域中的一者或兩者。在一些實施例中，使主動區域與第三閘極區域及第四閘極區域相 交包含定位包含第三閘極區域及第四閘極區域的第一導電區域與第二導電區域之間的空間。
在一些實施例中，使主動區域與第三閘極區域及第四閘極區域相交包含使主動區域AA1與上文關於圖1A至圖1D所論述的閘極區域P5及閘極區域P6相交。
在操作240處，在一些實施例中，用第三導電區域來覆蓋主動區域以及第一閘極區域及第二閘極區域，所述第三導電區域沿主動區域沿其延伸的方向延伸。在一些實施例中，用第三導電區域來覆蓋主動區域以及第一閘極區域及第二閘極區域包含定義金屬零層中的一或多個導電區段。
在一些實施例中，用第三導電區域來覆蓋主動區域包含定義第三導電區域與主動區域之間的電性連接的位置。定義電性連接的位置包含定義用於定位能夠形成自上覆導電區段至對應於主動區域的主動區的電性連接的一或多個導電區段的製造製程中可用的矩形或其他區域。在一些實施例中，覆蓋主動區域定義主動區與上覆金屬層中的一或多個區段之間的接觸結構的位置。在一些實施例中，定義電性連接的位置包含定義第三閘極區域與第四閘極區域之間的位置。
在一些實施例中，用第三導電區域覆蓋主動區域以及第一閘極區域及第二閘極區域包含用上文關於圖1A至圖1C所論述的位元線BL1來覆蓋主動區域AA1以及閘極區域P4及閘極區域P7。在一些實施例中，用第三導電區域來覆蓋主動區域包含定義 對應於上文關於圖1A至圖1C所論述的導電區域C1的一或多個導電區段的位置。
在操作250處，在一些實施例中，將IC佈局圖儲存於儲存裝置中。在各種實施例中，將IC佈局圖儲存於儲存裝置中包含將IC佈局圖儲存於非揮發性電腦可讀記憶體或單元庫(例如資料庫)中，及/或包含經由網路來儲存IC佈局圖。在一些實施例中，將IC佈局圖儲存於儲存裝置中包含經由下文關於圖7所論述的EDA系統700的網路714來儲存IC佈局圖。
在操作260處，在一些實施例中，將IC佈局圖放置於反熔絲陣列的IC佈局圖中。在一些實施例中，將IC佈局圖放置於反熔絲陣列的IC佈局圖中包含繞一或多個軸線旋轉IC佈局圖或在一或多個方向上相對於一或多個額外IC佈局圖移位IC佈局圖。
在操作270處，在一些實施例中，基於IC佈局圖來製造一或多個半導體罩幕中的至少一者或半導體IC層中的至少一個組件。製造一或多個半導體罩幕或半導體IC層中的至少一個組件在下文關於圖8進行論述。
在操作280處，在一些實施例中，基於IC佈局圖來執行一或多個製造操作。在一些實施例中，執行一或多個執行操作包含基於IC佈局圖來執行一或多個微影曝光。基於IC佈局圖來執行一或多個製造操作(例如一或多個微影曝光)在下文關於圖8進行論述。
藉由執行方法200的操作中的一些或全部，生成其中上文關於反熔絲單元A1及反熔絲單元陣列100所論述的對應於讀取電流路徑的閘極區域具有特性及因此益處的IC佈局圖。
圖3A至圖3D為根據一些實施例的個別反熔絲陣列300A至反熔絲陣列300D的圖式。圖3A至圖3D中的每一者描繪出於清晰的目的且關於圖1A至圖1C所論述的反熔絲陣列單元A1的多個實施例的佈置的IC佈局圖的平面視圖。圖3A描繪包含反熔絲單元A1及反熔絲單元A2的反熔絲陣列300A，圖3B描繪包含反熔絲單元A1及反熔絲單元A2的反熔絲陣列300B，圖3C描繪包含反熔絲單元A1至反熔絲單元A4的反熔絲陣列300C，且圖3D描繪包含反熔絲單元A1至反熔絲單元A4的反熔絲陣列300D。
在圖3A至圖3D中所描繪的實施例中，每個個別反熔絲陣列300A至反熔絲陣列300D包含四個相鄰行COL1至行COL4，每一行包含四個反熔絲單元。在各種實施例中，反熔絲陣列300A至反熔絲陣列300D包含多於或少於四個相鄰行，及/或每一行包含多於或少於四個反熔絲單元。
在反熔絲陣列300A及反熔絲陣列300B中，每一行COL1至行COL4包含沿Y方向交錯的反熔絲單元A1及反熔絲單元A2。在反熔絲陣列300A中，行COL1及行COL3包含反熔絲單元A1及反熔絲單元A2的第一子組，且行COL2及行COL4包含反熔絲單元A1及反熔絲單元A2的第二子組。包含第二子組的行COL2 及行COL4相對於包含第一子組的行COL1及行COL3沿Y方向移位。
在反熔絲陣列300B中，行COL1及行COL2包含反熔絲單元A1及反熔絲單元A2的第一子組，且行COL3及行COL4包含反熔絲單元A1及反熔絲單元A2的第二子組。包含第二子組的行COL3及行COL4相對於包含第一子組的行COL1及行COL2沿Y方向移位。
第二子組相對於第一子組移位包含第一子組的反熔絲結構位置與第二子組的反熔絲結構位置對準，且第一子組的電性連接位置沿X方向與第二子組的兩個相鄰電性連接位置之間的中點對準。
在反熔絲陣列300A及反熔絲陣列300B中，行在包含第一子組的行與包含第二子組的行相鄰的位置處交疊。在交疊位置處，交疊行及第二子組的組合相對於第一子組移位導致反熔絲陣列300A及反熔絲陣列300B中的每一者包含上文關於圖1C所論述的反熔絲單元陣列100的佈局設置。
在各種實施例中，反熔絲陣列300A或反熔絲陣列300B中的一者或兩者為包含除圖3A及圖3B中所描繪的設置的較大陣列的一部分。非限制性實例包含一個或兩個子組包含超過兩個相鄰行及/或多個相鄰行的陣列。
反熔絲陣列300C及反熔絲陣列300D包含除按行佈置外的按列佈置的反熔絲單元A1至反熔絲單元A4。每一列包含沿X 方向交錯的反熔絲單元A1及反熔絲單元A3，或沿X方向交錯的反熔絲單元A2及反熔絲單元A4。
在反熔絲陣列300C中，行COL1及行COL3中的每一者包含沿Y方向交錯的反熔絲單元A1及反熔絲單元A2，且行COL2及行COL4中的每一者包含在Y方向上交錯的反熔絲單元A3及反熔絲單元A4。在反熔絲陣列300D中，行COL1及行COL3中的每一者包含沿負Y方向自A1至A4佈置的反熔絲單元A1至A4，且行COL2及COL4中的每一者包含沿Y方向藉由兩個單元移位的行COL1及行COL3的佈置。
在反熔絲陣列300C及反熔絲陣列300D中，每一行與每一相鄰行交疊。反熔絲單元A1至反熔絲單元A4的每一分組藉此包含上文關於圖1C所論述的反熔絲單元陣列100的佈局設置。
在各種實施例中，反熔絲陣列300C或反熔絲陣列300D中的一者或兩者為包含除圖3C及圖3D中所描繪的設置的較大陣列的一部分。非限制性實例包含其中圖3C及圖3D中所描繪的設置中的一者或兩者的部分或全部經組合的陣列。
藉由包含反熔絲單元陣列100的設置，反熔絲陣列300A至反熔絲陣列300D的IC佈局圖以及基於所述IC佈局圖製造的IC元件能夠實現上文關於反熔絲單元A1及反熔絲單元陣列100所論述的益處。
圖4為根據一些實施例的生成IC佈局圖的方法400的流程圖。在一些實施例中，生成IC佈局圖包含生成反熔絲單元陣列 (例如上文關於圖1C及圖1D所論述的反熔絲單元陣列100)的IC佈局圖。
方法400的操作能夠執行為形成基於所生成的IC佈局圖製造的包含一或多個反熔絲結構的一或多個IC元件(例如下文關於圖5A至圖5C所論述的IC元件5A1)的方法的部分。IC元件的非限制性實例包含記憶體電路、邏輯元件、處理元件、信號處理電路及類似者。
在一些實施例中，方法400中的一些或全部藉由電腦的處理器執行。在一些實施例中，方法400中的一些或全部藉由下文關於圖7所論述的EDA系統700的處理器702執行。
方法400的操作中的一些或全部能夠執行為設計室中所執行的設計程序的部分，所述設計室例如下文關於圖8所論述的設計室820。
在一些實施例中，方法400的操作按圖4中所描繪的次序執行。在一些實施例中，方法400的操作按除圖4中所描繪的次序之外的次序執行。在一些實施例中，在方法400的一或多個操作之前、之間、期間及/或之後執行一或多個操作。
在操作410處，接收多個反熔絲結構佈局的第一子組以及多個反熔絲結構佈局的第二子組，第一子組及第二子組中的每一者在第一方向上延伸。在各種實施例中，接收第一子組或第二子組中的一者或兩者包含接收一或多個反熔絲單元佈局圖。在各種實施例中，接收第一子組或第二子組中的一者或兩者包含接收 上文關於圖1A至圖1D所論述的反熔絲單元A1至反熔絲單元A4中的一或多個的一或多個IC佈局圖。
在一些實施例中，第一子組及第二子組中的每一者包含多個反熔絲結構佈局中的反熔絲結構佈局之間的多個佈局區域，所述多個佈局區域在第一佈局區域與第二佈局區域之間交錯。第一佈局區域中的每一者包含沿第二方向延伸的第一導電區域以及沿第二方向延伸且沿第二方向與第一導電區域對準的第二導電區域，且第二佈局區域中的每一者包含沿第二方向延伸的第三導電區域。在一些實施例中，關於圖1A至圖1D所論述，第一佈局區域包含導電區域Z0及導電區域Z1，且第二佈局區域包含導電區域Z2。
在一些實施例中，接收第二子組包含接收第二子組的設置，所述第二子組的設置對應於繞沿第一方向延伸的軸線旋轉180度的第一子組的設置。在一些實施例中，接收第二子組包含接收反熔絲單元A2或反熔絲單元A4中的一者或兩者的設置，所述設置對應於上文關於圖1A至圖1D所論述的繞沿Y方向延伸的軸線旋轉180度的反熔絲單元A1或反熔絲單元A3中的一者或兩者的設置。
在一些實施例中，接收第一子組及第二子組中的每一者包含第一子組及第二子組中的每一者，所述第一子組及第二子組包含位於在第一方向上延伸的閘極區域與多個主動區域的交叉點處的多個反熔絲結構位置，以及位於閘極區域與多個上覆導電區 域的交叉點處的多個電性連接位置。多個反熔絲結構位置中的總共兩個反熔絲結構位置定位於所述多個電性連接位置中的每一對相鄰電性連接位置之間。
在一些實施例中，接收第一子組包含接收對應於反熔絲位元B1至反熔絲位元B8的一或多個佈局，且接收第二子組包含接收對應於反熔絲位元B9至反熔絲位元B16的一或多個佈局，各自在上文關於圖1A至圖1D所論述。
在一些實施例中，第一子組為多個第一子組中的一個第一子組，且接收第一子組包含接收多個第一子組。在一些實施例中，第二子組為多個第二子組中的一個第二子組，且接收第二子組包含接收多個第二子組。在一些實施例中，接收多個第一子組包含接收行COL1及行COL3或行COL1及行COL2，且接收多個第二子組包含接收行COL2及行COL4或行COL3及行COL4，上文關於圖3A至圖3D所論述。
在操作420處，藉由使第一子組與第二子組交疊沿與第一方向垂直的第二方向將第二子組與第一子組相鄰放置。使第一子組與第二子組交疊包含使一或多個佈局特徵包含於第一子組及第二子組兩者中。
在一些實施例中，使第一子組與第二子組交疊包含第一子組及第二子組兩者共同地包含一或多個閘極區域及/或一或多個導電區域。在各種實施例中，使第一子組與第二子組交疊包含反熔絲單元A1至反熔絲單元A4中的每一者中的至少一者包含閘極 區域P9及閘極區域P10，反熔絲單元A1及反熔絲單元A3兩者包含導電區域Z0及導電區域Z1，或反熔絲單元A2及反熔絲單元A4兩者包含導電區域Z0及導電區域Z1，如上文關於圖1C及圖1D所論述。
在一些實施例中，將第二子組與第一子組相鄰放置包含沿第一方向相對於第一子組移位第二子組。在一些實施例中，相對於第一子組移位第二子組包含沿第二方向使第一子組的第一佈局區域與第二子組的第二佈局區域對準，以及沿第二方向使第一子組的第二佈局區域與第二子組的第一佈局區域對準。在一些實施例中，相對於第一子組移位第二子組包含使第一子組的導電區域Z0及導電區域Z1與第二子組的導電區域Z2對準。
在一些實施例中，相對於第一子組移位第二子組包含沿Y方向相對於行COL1至行COL4中的另外一或多者移位行COL1至行COL4中的一或多者，如上文關於圖3A及圖3B所論述。
在一些實施例中，將第二子組與第一子組相鄰放置包含繞沿第一方向延伸的軸線使第二子組旋轉180度。在一些實施例中，將第二子組與第一子組相鄰放置包含繞沿Y方向延伸的軸線使反熔絲單元A1或反熔絲單元A2旋轉180度，藉此獲得對應的反熔絲單元A3或反熔絲單元A4的一或兩者的設置。
在一些實施例中，將第二子組與第一子組相鄰放置包含放置其設置對應於第一子組的設置的第二子組，所述第一子組繞沿第一方向延伸的軸線旋轉180度。在一些實施例中，將第二子 組與第一子組相鄰放置包含將上文關於圖1C所論述的反熔絲單元A3及反熔絲單元A4與個別反熔絲單元A1及反熔絲單元A2相鄰放置。在一些實施例中，將第二子組與第一子組相鄰放置包含將上文關於圖3C及圖3D所論述的行COL1至行COL4中的一或多者與行COL1至行COL4中的另外一或多者相鄰放置。
在第一子組為多個第一子組中的一個第一子組且第二子組為多個第二子組中的一個第二子組的一些實施例中，沿第二方向將第二子組與第一子組相鄰放置包含沿第二方向將多個第二子組中的每個第二子組與第一子組相鄰放置且使多個第一子組中的對應第一子組交疊。在一些實施例中，將第二子組與第一子組相鄰放置包含將上文關於圖3A至圖3D所論述的行COL1至行COL4中的一或多者與行COL1至行COL4中的另外一或多者相鄰放置。
在操作430處，在一些實施例中，將IC佈局圖儲存於儲存裝置中。在各種實施例中，將IC佈局圖儲存於儲存裝置中包含將IC佈局圖儲存於非揮發性電腦可讀記憶體或單元庫(例如資料庫)中，及/或包含經由網路來儲存IC佈局圖。在一些實施例中，將IC佈局圖儲存於儲存裝置中包含經由下文關於圖7所論述的EDA系統700的網路714來儲存IC佈局圖。
在操作440處，在一些實施例中，基於IC佈局圖來製造一或多個半導體罩幕中的至少一者或半導體IC層中的至少一個組件。製造一或多個半導體罩幕或半導體IC層中的至少一個組件在 下文關於圖8進行論述。
在操作450處，在一些實施例中，基於IC佈局圖來執行一或多個製造操作。在一些實施例中，執行一或多個執行操作包含基於IC佈局圖來執行一或多個微影曝光。基於IC佈局圖來執行一或多個製造操作(例如一或多個微影曝光)在下文關於圖8進行論述。
藉由執行方法400的操作中的一些或全部，生成其中上文關於反熔絲單元A1及反熔絲單元陣列100所論述的對應於讀取電流路徑的閘極區域具有特性及因此益處的IC佈局圖。
圖5A至圖5C為根據一些實施例的IC元件5A1的圖式。IC元件5A1是藉由執行方法200及/或方法400的操作中的一些或全部來形成，且是基於上文關於圖1A至圖1D所論述的IC佈局圖A1及100來設置。在一些實施例中，IC元件5A1包含於下文關於圖8所論述的藉由IC製造商/製造器(「工廠」)850製造的IC元件860中。
出於清晰的目的簡化圖5A至圖5C中的IC元件5A1的描繪。圖5A描繪IC元件5A1的平面視圖，圖5B描繪沿平面A-A'的橫截面視圖，且圖5C描繪沿平面B-B'的橫截面視圖。圖5A進一步描繪上文關於圖1A所論述的X方向及Y方向。
IC元件5A1包含沿X方向延伸的基底500S中的主動區5AA1，以及閘極結構5P4至閘極結構5P7，其中每一者沿Y方向延伸且覆蓋主動區5AA1。主動區5AA1為根據主動區域AA1設 置的N型或P型主動區，且閘極結構5P4至閘極結構5P7為根據個別閘極區域P4至閘極區域P7設置的閘極結構，其中每一者於上文關於圖1A至圖1D進行論述。
閘極結構5P4包含覆蓋介電層5D4的閘極導體5C4，閘極結構5P5包含覆蓋介電層5D5的閘極導體5C5，閘極結構5P6包含覆蓋介電層5D6的閘極導體5C6，且閘極結構5P7包含覆蓋介電層5D7的閘極導體5C7。
反熔絲結構5B1P包含覆蓋主動區5AA1的閘極結構5P4的部分，以及與閘極結構5P4相鄰的主動區5AA1的部分。電晶體5B1R包含覆蓋主動區5AA1的閘極結構5P5的部分，以及與閘極結構5P5相鄰的主動區5AA1的部分。反熔絲位元5B1包含反熔絲結構5B1P及電晶體5B1R。
反熔絲結構5B5P包含覆蓋主動區5AA1的閘極結構5P7的部分，以及與閘極結構5P7相鄰的主動區5AA1的部分。電晶體5B5R包含覆蓋主動區5AA1的閘極結構5P6的部分，以及與閘極結構5P6相鄰的主動區5AA1的部分。反熔絲位元5B5包含反熔絲結構5B5P及電晶體5B5R。
接觸件5C1電性連接至閘極結構5P5與閘極結構5P6之間的主動區5AA1，且根據上文關於圖1A至圖1D所論述的導電區域C1設置。導電區段5BL電性連接至接觸件5C1，且根據上文關於圖1A至圖1D所論述的導電區域BL1設置。在一些實施例中，導電區段5BL包含金屬零層的區段。
通孔5V0電性連接至閘極導體5C4，且通孔5V1電性連接至閘極導體5C7。主動區5AA1與通孔5V0及通孔5V1中的每一者之間的距離對應於上文關於圖1A至圖1D所論述的長度L。通孔5V0是根據導電區域V0設置，且通孔5V1是根據導電區域V1設置，其中每一者於上文關於圖1A至圖1D進行論述。
導電區段5Z0覆蓋通孔5V0，電性連接至通孔5V0，且根據上文關於圖1A至圖1D所論述的導電區域Z0設置。導電區段5Z1覆蓋通孔5V1，電性連接至通孔5V1，且根據上文關於圖1A至圖1D所論述的導電區域Z1設置。
導電區段5Z0及導電區段5Z1彼此且沿X方向對準。在一些實施例中，導電區段5Z0及導電區段5Z1中的每一者包含金屬零層的區段。
通孔5VWLP0電性連接至導電區段5Z0，且通孔5VWLP1電性連接至閘極導體5Z1。通孔5VWLP0是根據導電區域VWLP0設置，且通孔5VWLP1是根據導電區域VWLP1設置，其中每一者於上文關於圖1D進行論述。
導電區段5MWLP0覆蓋通孔5VWLP0，電性連接至通孔5VWLP0，且根據上文關於圖1D所論述的導電區域MWLP0設置。導電區段5MWLP1覆蓋通孔5VWLP1，電性連接至通孔5VWLP1，且根據上文關於圖1D所論述的導電區域MWLP1設置。在一些實施例中，導電區段5MWLP0及導電區段5MWLP1中的每一者包含金屬一層的區段。
在圖5A至圖5C中所描繪的實施例中，IC元件5A1包含主動區5AA1及閘極結構5P4至閘極結構5P7。在一些實施例中，IC元件5A1包含除主動區5AA1之外的一或多個主動區(未繪示)。在各種實施例中，IC元件5A1不包含閘極結構5P4至閘極結構5P7中的一或多者，或包含除閘極結構5P4至閘極結構5P7之外的一或多個閘極結構(未繪示)。
在一些實施例中，IC元件5A1為反熔絲單元陣列的一部分，且包含根據上文關於圖1C及圖1D所論述的反熔絲單元陣列100或上文關於圖3A至圖3D所論述的反熔絲陣列300A至反熔絲陣列300D設置的額外反熔絲結構、閘極結構以及導電區段(未繪示)。
在各種實施例中，IC元件5A1包含適用於設置如上文所論述的主動區、閘極結構以及導電區段的一或多個組合的額外IC元件部件(未繪示)，例如摻雜及/或磊晶區域、井或隔離結構。
在各種實施例中，IC元件5A1包含經設置為與反熔絲位元5B1及反熔絲位元5B5的一或多個電性連接的一或多個額外導電部件(未繪示)，例如接觸件、通孔，或金屬擴散層、金屬零層、金屬一層或更高金屬層的區段。
藉由根據上文關於圖1A至圖1D以及圖3A至圖3D所論述且經由執行上文關於圖2及圖4所論述的方法200及方法400的操作中的一些或全部製造的IC佈局A1、IC佈局100以及IC佈局300A至IC佈局300B來設置，IC元件5A1使得實現上文關於 IC佈局A1及IC佈局100所論述的優勢。
圖6為根據一些實施例的對反熔絲單元執行讀取操作的方法600的流程圖。方法600的操作能夠執行為操作包含一或多個反熔絲結構的一或多個IC元件(例如上文關於圖5A至圖5C所論述的IC元件5A1)的方法的部分。
在一些實施例中，方法600的操作按圖6中所描繪的次序執行。在一些實施例中，方法600的操作按除圖6中所描繪的次序之外的次序執行。在一些實施例中，在方法600的一或多個操作之前、之間、期間及/或之後執行一或多個操作。
在操作610處，將讀取電壓施加至對應於反熔絲單元陣列的四個位元單元結構中的每一者的閘極結構。施加讀取電壓包含將參考電壓施加至與四個位元單元結構中的第一個位元單元結構電性連接的位元線。讀取電壓具有讀取電壓位準，參考電壓具有參考電壓位準，且讀取電壓位準與參考電壓位準之間的差產生電場，所述電場足夠小以避免持續改變第一位元單元結構的介電材料。
在一些實施例中，施加讀取電壓包含上文關於圖1A至圖1D所論述將信號WLP0施加至對應於閘極區域P4的閘極結構、將信號WLP1施加至對應於閘極區域P7的閘極結構、將信號WLP2施加至對應於閘極區域P12的閘極結構或將信號WLP3施加至對應於閘極區域P15的閘極結構中的一者。
在一些實施例中，施加讀取電壓包含在上文關於圖5C所 論述的導電區段5MWLP0或導電區段5MWLP1中的一者處施加讀取電壓。
在操作620處，使位元單元電流流經與第一位元單元結構電性連接的位元線。位元單元電流是基於第一位元單元結構與最接近通孔之間的閘極結構的部分的電阻，所述電阻的值實質上與四個位元單元結構內的第一位元單元結構的位置無關。使位元單元電流流動包含使位元單元電流具有使用感測放大器感測的足夠大的量值。
使位元單元電流流動包含打開第一位元單元結構中包含的開關元件。在一些實施例中，使位元單元電流流動包含使位元線電流IBL藉由上文關於圖1A及圖1B所論述的使用信號WLR0來打開反熔絲位元B1中的電晶體B1R或使用信號WLR1來打開反熔絲位元B5中的電晶體B5R中的對應一者而流經電阻器RP0或電阻器RP1中的一者。
在一些實施例中，使位元單元電流流動包含使用信號WLR0來使位元單元電流流入上文關於圖1C所論述的對應於與反熔絲位元B1至反熔絲位元B4中的一個相鄰且具有長度L的閘極區域P4的閘極結構的部分中。
在一些實施例中，使位元單元電流流動包含使用信號WLR1來使位元單元電流流入上文關於圖1C所論述的對應於與反熔絲位元B5至反熔絲位元B8中的一個相鄰且具有長度L的閘極區域P7的閘極結構的部分中。
在一些實施例中，使位元單元電流流動包含使用信號WLR2來使位元單元電流流入上文關於圖1C所論述的對應於與反熔絲位元B9至反熔絲位元B12中的一個相鄰且具有長度L的閘極區域P12的閘極結構的部分中。
在一些實施例中，使位元單元電流流動包含使用信號WLR3來使位元單元電流流入上文關於圖1C所論述的對應於與反熔絲位元B13至反熔絲位元B16中的一個相鄰且具有長度L的閘極區域P15的閘極結構的部分中。
在一些實施例中，使位元單元電流流動包含使位元單元電流流經上文關於圖5C所論述的閘極結構5P4或閘極結構5P7中的一者的部分。
在操作630處，在一些實施例中，使用感測放大器來感測單元電流。在一些實施例中，使用感測放大器感測單元電流包含判定對應反熔絲結構的程式化狀態。
在操作640處，在一些實施例中，針對至少一第二位元單元結構重複操作610至操作630中的一或多者，藉此使位元單元電流流入兩個或更多個位元單元結構中。在各種實施例中，重複操作610至操作630中的一或多者包含使位元單元電流流入四個位元單元結構中的第二位元單元結構中及/或使位元單元電流流入除四個位元單元結構之外的位元單元結構中。在一些實施例中，重複操作610至操作630中的一或多者包含重複對基於反熔絲單元陣列100製造的反熔絲單元陣列的操作610至操作630中的一 或多者。
藉由執行方法600的操作中的一些或全部，執行其中上文關於反熔絲單元A1及反熔絲單元陣列100所論述的讀取電流路徑的閘極結構部分具有特性及因此益處的讀取操作。
圖7為根據一些實施例的電子設計自動化(EDA)系統700的方塊圖。
在一些實施例中，EDA系統700包含APR系統。例如使用根據一些實施例的EDA系統700可實施根據一或多個實施例的本文所描述的設計表示佈線佈置的佈局圖的方法。
在一些實施例中，EDA系統700為包含硬體處理器702及非暫時性電腦可讀取儲存媒體704的通用計算元件。儲存媒體704尤其編碼有(亦即，儲存)電腦程式碼706，亦即可執行指令集。藉由硬體處理器702執行指令706(至少部分地)表示實施例如下文關於圖8所描述的方法800(下文為所提及的製程及/或方法)的部分或全部的EDA工具。
處理器702經由匯流排708電性耦接至電腦可讀取儲存媒體704。處理器702亦藉由匯流排708電性耦接至I/O介面710。網路介面712亦經由匯流排708電性連接至處理器702。網路介面712連接至網路714，以使處理器702及電腦可讀取儲存媒體704能夠經由網路714連接至外部部件。處理器702經設置以執行編碼於電腦可讀取儲存媒體704中的電腦程式碼706，以便使得系統700可用以執行所提及製程及/或方法中的一部分或全部。在一或 多個實施例中，處理器702為中央處理單元(central processing unit；CPU)、多重處理器、分佈式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)及/或合適的處理單元。
在一或多個實施例中，電腦可讀取儲存媒體704為電子系統、磁性系統、光學系統、電磁系統、紅外系統及/或半導體系統(或設備或元件)。舉例而言，電腦可讀取儲存媒體704包含半導體或固態記憶體、磁帶、可移式電腦磁片、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、硬磁碟及/或光碟。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體704包含緊密光碟唯讀記憶體(compact disk-read only memory；CD-ROM)、緊密光碟-讀取/寫入(compact disk-read/write；CD-R/W)及/或數位視訊光碟(digital video disc；DVD)。
在一或多個實施例中，儲存媒體704儲存電腦程式碼706，電腦程式碼706經設置以使得系統700(其中此類執行(至少部分)表示EDA工具)將可用以執行所提及的製程及/或方法中的一部分或所有。在一或多個實施例中，儲存媒體704亦儲存便於執行所提及的製程及/或方法的一部分或全部的資訊。在一或多個實施例中，儲存媒體704儲存標準單元庫707，所述標準單元包含本文所揭示的此類標準單元(例如上文關於圖1A至圖1D所論述的反熔絲單元A1)。
EDA系統700包含I/O介面710。I/O介面710耦接至外部電路。在一或多個實施例中，I/O介面710包含用以將資訊及命令傳達至處理器702的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡墊、觸控式螢幕及/或游標方向按鍵。
EDA系統700亦包含耦接至處理器702的網路介面712。網路介面712允許系統700與網路714通信，一或多個其他電腦系統連接至所述網路。網路介面712包含無線網路介面，諸如藍芽(BLUETOOTH)、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網、USB或IEEE-1364。在一或多個實施例中，所提及的製程及/或方法的一部分或全部實施於兩個或更多個系統700中。
系統700經設置以經由I/O介面710接收資訊。經由I/O介面710接收的資訊包含藉由處理器702處理的指令、資料、設計規則、標準單元庫及/或其他參數中的一或多者。資訊經由匯流排708傳送至處理器702。EDA系統700經設置以經由I/O介面710接收與UI相關的資訊。資訊作為使用者介面(user interface；UI)742而儲存於電腦可讀取媒體704中。
在一些實施例中，所提及的製程及/或方法的一部分或全部實施為供由處理器執行的獨立軟體應用程式。在一些實施例中，所提及製程及/或方法的一部分或全部實施為軟體應用程式，所述軟體應用程式為額外軟體應用程式的一部分。在一些實施例中，所提及的製程及/或方法的一部分或全部實施為軟體應用程式的插 件。在一些實施例中，所提及的製程及/或方法中的至少一者實施為軟體應用程式，所述軟體應用程式為EDA工具的一部分。在一些實施例中，所提及的製程及/或方法的一部分或全部實施為軟體應用程式，所述軟體應用程式由EDA系統700使用。在一些實施例中，使用工具來產生包含標準單元的佈局圖，所述工具諸如可購自益華電腦股份有限公司(CADENCE DESIGN SYSTEMS,Inc.)的VIRTUOSO®或另一合適的佈局產生工具。
在一些實施例中，製程實現為儲存於非暫時性電腦可讀記錄媒體中的程式的功能。非暫時性電腦可讀記錄媒體的實例包含(但不限於)外部/可移除式及/或內部/內置式儲存器或記憶體單元，例如光碟(諸如DVD)、磁碟(諸如硬碟)、半導體記憶體(諸如ROM、RAM)、記憶體卡及類似者中的一或多者。
圖8為根據一些實施例的IC製造系統800以及與其相關聯的IC製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統800製造(A)一或多個半導體罩幕或(B)半導體積體電路層中的至少一個組件中的至少一者。
在圖8中，IC製造系統800包含實體，諸如設計室820、罩幕室830以及IC製造商/IC製造器(「工廠」)850，所述實體在與製造IC元件860相關的設計、開發以及製造循環及/或服務中彼此相互作用。系統800中的實體藉由通信網路連接。在一些實施例中，通信網路為單個網路。在一些實施例中，通信網路為多種不同網路，諸如企業內部網路及網際網路。通信網路包含有線及/ 或無線通信通道。每一實體與其他實體中的一或多者相互作用且將服務提供至其他實體中的一或多者及/或自其他實體中的一或多者接收服務。在一些實施例中，單個更大公司擁有設計室820、罩幕室830以及IC工廠850中的兩個或更多個。在一些實施例中，設計室820、罩幕室830以及IC工廠850中的兩個或更多個共存於公共設施中且使用公共資源。
設計室(或設計組)820生成IC設計佈局圖822。IC設計佈局圖822包含各種幾何圖案，例如針對IC元件860(例如上文關於圖5A至圖5C所論述的IC元件5A1)設計的圖1A、圖1C、圖1D或圖3A至圖3D中所描繪的IC佈局圖。幾何圖案對應於組成將被製造的IC元件860的各種組件的金屬層、氧化物層或半導體層的圖案。各種層組合以形成各種IC特徵。舉例而言，IC設計佈局圖822的部分包含待形成於半導體基底(諸如矽晶圓)以及安置於所述半導體基底上的多個材料層中的多個IC特徵，諸如主動區域、閘電極、源極以及汲極、層間互連的金屬線或通孔，以及接合墊的開口。設計室820實施恰當設計程序以形成IC設計佈局圖822。設計程序包含邏輯設計、實體設計或佈局及佈線中的一或多者。IC設計佈局圖822呈現於具有幾何圖案的資訊的一或多個資料檔案中。舉例而言，IC設計佈局圖822可以GDSII檔案格式或DFII檔案格式表達。
罩幕室830包含資料準備832及罩幕製造844。罩幕室830使用IC設計佈局圖822來製造一或多個罩幕845，所述一或 多個罩幕845待用於根據IC設計佈局圖822製造IC元件860的多個層。罩幕室830執行罩幕資料準備832，其中IC設計佈局圖822被轉譯成代表性資料檔案(「representative data file；RDF」)。罩幕資料準備832將RDF提供至罩幕製造844。罩幕製造844包含罩幕寫入器。罩幕寫入器將RDF轉換為諸如罩幕(光罩)845或半導體晶圓853的基底上的影像。設計佈局圖圖822由罩幕資料準備832操縱以遵從罩幕寫入器的特定特性及/或IC工廠850的要求。在圖8中，將罩幕資料準備832及罩幕製造844例示為單獨的部件。在一些實施例中，罩幕資料準備832及罩幕製造844可統稱為罩幕資料準備。
在一些實施例中，罩幕資料準備832包含光學近接校正(optical proximity correction；OPC)，其使用微影增強技術來補償影像誤差，諸如可由繞射、干擾、其他製程效應及其類似者引起的彼等影像誤差。OPC調整IC設計佈局圖822。在一些實施例中，罩幕資料準備832包含其他解析度增強技術(resolution enhancement technique；RET)，諸如離軸照明、亞解析度輔助特徵、相移罩幕、其他合適的技術，及類似者或其組合。在一些實施例中，亦使用反向微影技術(inverse lithography technology；ILT)，其將OPC視為反向成像問題。
在一些實施例中，罩幕資料準備832包含罩幕規則檢查器(mask rule checker；MRC)，其檢查IC設計佈局圖822，所述IC設計佈局圖822在OPC中已藉由一組罩幕產生規則經受處理， 所述罩幕產生規則含有特定幾何及/或連接限制以確保充足裕度，從而考慮半導體製造製程的可變性及類似者。在一些實施例中，MRC在罩幕製造844期間修改IC設計佈局圖822以補償侷限性，其可復原由OPC執行的修改的部分以便符合罩幕創建規則。
在一些實施例中，罩幕資料準備832包含模擬將由IC工廠850實施以製造IC元件860的處理的微影製程檢查(lithography process checking；LPC)。LPC基於IC設計佈局圖822模擬此處理以創造模擬製造元件，諸如IC元件860。LPC模擬中的處理參數可包含與IC製造循環的各種製程相關聯的參數、與用以製造IC的工具相關聯的參數，及/或製造製程的其他態樣。LPC考慮各種因素，諸如空間影像對比度、聚焦深度(「depth of focus；DOF」)、罩幕誤差增強因子(「mask error enhancement factor；MEEF」)、其他適合的因素，以及類似因素或其組合。在一些實施例中，在模擬製造的元件已藉由LPC創造之後，若模擬元件在形狀上並不足夠緊密以滿足設計規則，則OPC及/或MRC重複以更優化IC設計佈局圖822。
應理解，罩幕資料準備832的上述描述已出於清晰目的而簡化。在一些實施例中，資料準備832包含諸如邏輯操作(logic operation；LOP)的額外特徵以根據製造規則修改IC設計佈局圖822。另外，在資料準備832期間應用於IC設計佈局圖822的製程可以各種不同次序執行。
在罩幕資料準備832之後及在罩幕製造844期間，基於 經修改IC設計佈局圖822製造罩幕845或罩幕845之群組。在一些實施例中，罩幕製造844包含基於IC設計佈局圖822進行一或多個微影曝光。在一些實施例中，使用電子束(e-beam)或多個電子束的機制以基於經修改IC設計佈局圖822在罩幕(光罩(photomask或reticle))845上形成圖案。罩幕845可以各種技術形成。在一些實施例中，罩幕845使用二進位技術形成。在一些實施例中，罩幕圖案包含不透明區域及透明區域。用於曝光已塗佈在晶圓上的影像敏感材料層(例如光阻)的輻射束(諸如紫外輻射(ultraviolet；UV)束)被不透明區域阻擋且傳輸通過透明區域。在一個實例中，罩幕845的二進位罩幕版本包含透明基底(例如，熔融石英)及塗佈於二進位罩幕的不透明區域中的不透明材料(例如，鉻)。在另一實例中，罩幕845使用相移技術形成。在罩幕845的相移罩幕(phase shift mask；PSM)版本中，形成於相移罩幕上的圖案中的各種特徵經組態以具設置有恰當相位差，從而提高解析度及成像品質。在各種實例中，相移罩幕可為衰減PSM或交錯PSM。藉由罩幕製造844生成的罩幕用於多種製程。舉例而言，此罩幕用於在半導體晶圓853中形成各種摻雜區域的離子植入製程，用於在半導體晶圓853中形成各種蝕刻區域的蝕刻製程，及/或用於其他合適製程。
IC工廠850包含晶圓製造852。IC工廠850為IC製造企業，其包含用以製造多種不同IC產物的一或多個製造設施。在一些實施例中，IC工廠850為半導體鑄造廠。舉例而言，可能存在 用於多種IC產物的前端製造(前段製程(front-end-of-line；FEOL)製造)的製造設施，而第二製造設施可為IC產物的互連及封裝提供後端製造(後段製程(back-end-of-line；BEOL)製造)，且第三製造設施可為鑄造廠企業提供其他服務。
IC工廠850使用藉由罩幕室830製造的罩幕845以製造IC元件860。因此，IC工廠850至少間接地使用IC設計佈局圖822以製造IC元件860。在一些實施例中，半導體晶圓853藉由IC工廠850使用罩幕845製造以形成IC元件860。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖822執行一或多個微影曝露。半導體晶圓853包含矽基底或上面形成有材料層的其他恰當基底。半導體晶圓853更包含各種摻雜區、介電特徵、多層級內連線及類似者(形成於後續製造步驟處)中的一或多者。
關於積體電路(IC)製造系統(例如圖8的系統800)及與其相關聯的IC製造流程的細節見於例如2016年2月9日授予的美國專利第9,256,709號、2015年10月1日公佈的美國核准前公開案第20150278429號、2014年2月6日公佈的美國核准前公開案第20140040838號以及2007年8月21日授予的美國專利第7,260,442號，所述專利中的每一者的全部內容特此以引用的方式併入。
在一些實施例中，生成IC佈局圖的方法包含：使IC佈局圖中的主動區域與第一閘極區域相交，藉此定義第一反熔絲結構在主動區域中的位置；使主動區域與第二閘極區域相交，藉此 定義第二反熔絲結構在主動區域中的位置；用第一導電區域覆蓋第一閘極區域，藉此定義第一導電區域與所述第一閘極區域之間的電性連接的位置；以及用第二導電區域覆蓋所述第二閘極區域，藉此定義第二導電區域與第二閘極區域之間的電性連接的位置，其中第一導電區域及第二導電區域沿一方向對準，所述方向垂直於第一閘極區域及第二閘極區域沿其延伸的方向，以及使主動區域與第一閘極區域相交、使主動區域與第二閘極區域相交、覆蓋第一閘極區域或覆蓋第二閘極區域中的至少一者藉由電腦的處理器執行。在一些實施例中，所述方法包含基於IC佈局圖來製造以下中的至少一者：一或多個半導體罩幕；或半導體IC層中的至少一個組件。在一些實施例中，所述方法包含：使主動區域與第三閘極區域相交，藉此定義第一電晶體在第一反熔絲結構與第二反熔絲結構之間的主動區域中的位置；以及使主動區域與第四閘極區域相交，藉此定義第二電晶體在第一電晶體與第二反熔絲結構之間的主動區域中的位置。在一些實施例中，覆蓋第一導電區域及第二導電區域包含藉由包含所述第三閘極區域及所述第四閘極區域的一空間分隔第一導電區域及第二導電區域。在一些實施例中，覆蓋第一導電區域及覆蓋第二導電區域中的每一者定義在上覆金屬層上對應閘極結構與對應區段之間的通孔的位置。在一些實施例中，覆蓋第一導電區域及覆蓋第二導電區域中的每一者為定義金屬零層的區段的一部分。在一些實施例中，所述方法包含用第三導電區域覆蓋主動區域以及第一閘極區域及第二閘極區域， 藉此定義第三導電區域與主動區域之間的電性連接的位置。
在一些實施例中，一種IC元件包含：第一反熔絲結構，包含第一閘極導體與第一主動區之間的第一介電層；第二反熔絲結構，包含第二閘極導體與第一主動區之間的第二介電層；第一通孔，在與第一主動區相隔第一距離的第一位置處電性連接至第一閘極導體；以及第二通孔，在與第一主動區相隔第二距離的第二位置處電性連接至第二閘極導體，其中所述第一距離約等於第二距離。在一些實施例中，所述IC元件包含：第三反熔絲結構，包含第一閘極導體與第二主動區之間的第三介電層；第四反熔絲結構，包含第二閘極導體與第二主動區之間的第四介電層；第三通孔，在與第二主動區相隔第三距離的第三位置處電性連接至第一閘極導體；以及第四通孔，在與第二主動區相隔第四距離的第四位置處電性連接至第二閘極導體，其中所述第三距離約等於第四距離。在一些實施例中，所述IC元件包含：第一導電區段，電性連接至第一通孔及第三通孔；以及第二導電區段，電性連接至第二通孔及第四通孔。在一些實施例中，第一主動區及第二主動區定位於第一位置與第三位置之間以及第二位置與第四位置之間，以及第一主動區及第二主動區為多個主動區中的相鄰主動區。在一些實施例中，所述IC元件包含：第一電晶體，包含第三閘極導體與第一主動區之間的第五介電層；第二電晶體，包含第四閘極導體與第一主動區之間的第六介電層；第三電晶體，包含第三閘極導體與第二主動區之間的第七介電層；第四電晶體，包含第四 閘極導體與第二主動區之間的第八介電層；以及第五通孔，在第一主動區與第二主動區之間的第五位置處電性連接至第三閘極導體或第四閘極導體。在一些實施例中，所述IC元件包含：第五反熔絲結構，包含第五閘極導體與第三主動區之間的第九介電層；第六反熔絲結構，包含第六閘極導體與第三主動區之間的第十介電層；第六通孔，在第六位置處電性連接至第五閘極導體；以及第七通孔，在第七位置處電性連接至第六閘極導體，其中第五通孔、第六通孔以及第七通孔在直線上對準。
在一些實施例中，一種EDA系統包含：處理器；以及非暫時性電腦可讀儲存媒體，包含用於一或多個程式的電腦程式碼。所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統：接收多個反熔絲結構佈局的第一子組，所述第一子組在第一方向上延伸；接收多個反熔絲結構佈局的第二子組，所述第二子組在第一方向上延伸；藉由使第一子組與第二子組交疊沿垂直於第一方向的第二方向將第二子組與第一子組相鄰放置；以及基於多個反熔絲結構佈局的所述交疊的第一子組及第二子組來生成IC元件的佈局圖。在一些實施例中，第一子組及第二子組中的每一者包含：閘極區域及多個主動區域的交叉點處的多個反熔絲結構位置，所述閘極區域在第一方向上延伸；以及閘極區域與多個上覆導電區域的交叉點處的多個電性連接位置，其中所述多個反熔絲結構位置中的總共兩個反熔絲結構位置定位於所述多個電性連接位置中的每一對相鄰電性連接位置之間。在 一些實施例中，所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統藉由沿第一方向相對於第一子組移位第二子組來使第二子組與第一子組相鄰放置。在一些實施例中，第一子組及第二子組中的每一者包含所述多個反熔絲結構佈局中的所述反熔絲結構佈局之間的多個佈局區域，所述多個佈局區域在第一佈局區域與第二佈局區域之間交錯，所述第一佈局區域中的每一者包括沿所述第二方向延伸的第一導電區域，以及沿所述第二方向延伸且沿所述第二方向與所述第一導電區域對準的第二導電區域，所述第二佈局區域中的每一者包括沿所述第二方向延伸的第三導電區域，以及所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統藉由以下操作相對於第一子組移位第二子組：沿第二方向使第一子組的第一佈局區域與第二子組的第二佈局區域對準；以及沿第二方向使第一子組的第二佈局區域與第二子組的第一佈局區域對準。在一些實施例中，所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統：藉由接收對應於繞沿所述第一方向延伸的軸線旋轉180度的第一子組的設置的第二子組的設置來接收所述多個反熔絲結構佈局的所述第二子組，或藉由繞沿第一方向延伸的軸線使第二子組旋轉180度來將第二子組與第一子組相鄰放置。在一些實施例中，所述第一子組為多個第一子組中的一個第一子組，所述第二子組為多個第二子組中的一個第二子組，以及所述非暫時性電腦可讀儲存媒體及所述電腦 程式碼經設置以利用所述處理器使得所述系統藉由沿第二方向將所述多個第二子組中的每個第二子組與第一子組相鄰放置及使所述多個第一子組中的對應第一子組交疊來沿所述第二方向將第二子組與第一子組相鄰放置。在一些實施例中，所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統藉由在第一子組及第二子組兩者中包含閘極區域來使第一子組與第二子組交疊。
前文概述若干實施例的特徵，從而使得所屬領域中具通常知識者可較好地理解本揭露的態樣。所屬領域中具通常知識者應理解，其可易於使用本發明作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
200‧‧‧方法
210、220、230、240、250、260、270、280‧‧‧操作

Claims (9)

  1. 一種生成積體電路(IC)佈局圖的方法，所述方法包括：使所述積體電路佈局圖中的主動區域與第一閘極區域相交，藉此定義第一反熔絲結構在所述主動區域中的位置；使所述主動區域與第二閘極區域相交，藉此定義第二反熔絲結構在所述主動區域中的位置；用第一導電區域覆蓋所述第一閘極區域，藉此定義所述第一導電區域與所述第一閘極區域之間的電性連接的位置；以及用第二導電區域覆蓋所述第二閘極區域，藉此定義所述第二導電區域與所述第二閘極區域之間的電性連接的位置，其中所述第一導電區域及所述第二導電區域沿一方向對準，所述方向垂直於所述第一閘極區域及所述第二閘極區域沿其延伸的方向，以及所述使所述主動區域與所述第一閘極區域相交、所述使所述主動區域與所述第二閘極區域相交、所述覆蓋所述第一閘極區域或所述覆蓋所述第二閘極區域中的至少一者藉由電腦的處理器執行。
  2. 如申請專利範圍第1項所述的生成積體電路佈局圖的方法，更包括基於所述積體電路佈局圖來製造以下中的至少一者：一或多個半導體罩幕，或半導體積體電路層中的至少一個組件。
  3. 如申請專利範圍第1項所述的生成積體電路佈局圖的方法，更包括：使所述主動區域與第三閘極區域相交，藉此定義第一電晶體在所述第一反熔絲結構與所述第二反熔絲結構之間的所述主動區域中的位置；以及使所述主動區域與第四閘極區域相交，藉此定義第二電晶體在所述第一電晶體與所述第二反熔絲結構之間的所述主動區域中的位置。
  4. 如申請專利範圍第1項所述的生成積體電路佈局圖的方法，其中所述覆蓋所述第一導電區域及所述覆蓋所述第二導電區域中的每一者定義在上覆金屬層上對應閘極結構與對應區段之間的通孔的位置。
  5. 一種積體電路(IC)元件，包括：第一反熔絲結構，包括第一閘極導體與第一主動區之間的第一介電層；第二反熔絲結構，包括第二閘極導體與所述第一主動區之間的第二介電層；第一通孔，在與所述第一主動區相隔第一距離的第一位置處電性連接至所述第一閘極導體；第二通孔，在與所述第一主動區相隔第二距離的第二位置處電性連接至所述第二閘極導體，其中所述第一距離約等於所述第二距離， 第三反熔絲結構，包括所述第一閘極導體與第二主動區之間的第三介電層；第四反熔絲結構，包括所述第二閘極導體與所述第二主動區之間的第四介電層；第三通孔，在與所述第二主動區相隔第三距離的第三位置處電性連接至所述第一閘極導體；以及第四通孔，在與所述第二主動區相隔第四距離的第四位置處電性連接至所述第二閘極導體，其中所述第三距離約等於所述第四距離。
  6. 一種電子設計自動化(EDA)系統，包括：處理器；以及非暫時性電腦可讀儲存媒體，包含用於一或多個程式的電腦程式碼，所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統：接收多個反熔絲結構佈局的第一子組，所述第一子組在第一方向上延伸；接收所述多個反熔絲結構佈局的第二子組，所述第二子組在所述第一方向上延伸；藉由使所述第一子組與所述第二子組交疊沿垂直於所述第一方向的第二方向將所述第二子組與所述第一子組相鄰放置；以及基於所述多個反熔絲結構佈局的所述交疊的第一子組 及第二子組來生成積體電路(IC)元件的佈局圖。
  7. 如申請專利範圍第6項所述的電子設計自動化系統，其中所述第一子組及所述第二子組中的每一者包括：閘極區域及多個主動區域的交叉點處的多個反熔絲結構位置，所述閘極區域在所述第一方向上延伸；以及所述閘極區域與多個上覆導電區域的交叉點處的多個電性連接位置，其中所述多個反熔絲結構位置中的總共兩個反熔絲結構位置定位於所述多個電性連接位置中的每一對相鄰電性連接位置之間。
  8. 如申請專利範圍第6項所述的電子設計自動化系統，其中所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統藉由沿所述第一方向相對於所述第一子組移位所述第二子組來將所述第二子組與所述第一子組相鄰放置。
  9. 如申請專利範圍第6項所述的電子設計自動化系統，其中所述非暫時性電腦可讀儲存媒體及所述電腦程式碼經設置以利用所述處理器使得所述系統藉由接收對應於繞沿所述第一方向延伸的軸線旋轉180度的所述第一子組的設置的所述第二子組的設置來接收所述多個反熔絲結構佈局的所述第二子組，或藉由繞沿所述第一方向延伸的軸線使所述第二子組旋轉180 度來將所述第二子組與所述第一子組相鄰放置。
TW108103925A 2018-02-13 2019-01-31 生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統 TWI717685B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862630160P 2018-02-13 2018-02-13
US62/630,160 2018-02-13
US16/252,291 US10929588B2 (en) 2018-02-13 2019-01-18 Integrated circuit layout, structure, system, and methods
US16/252,291 2019-01-18

Publications (2)

Publication Number Publication Date
TW201941089A TW201941089A (zh) 2019-10-16
TWI717685B true TWI717685B (zh) 2021-02-01

Family

ID=67399783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103925A TWI717685B (zh) 2018-02-13 2019-01-31 生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統

Country Status (5)

Country Link
US (3) US10929588B2 (zh)
KR (1) KR102254358B1 (zh)
CN (1) CN110147564B (zh)
DE (1) DE102019101570B4 (zh)
TW (1) TWI717685B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817349B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 熔絲構件和半導體元件
US12002752B2 (en) 2021-12-03 2024-06-04 Nanya Technology Corporation Method for manufacturing a fuse component

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US11354481B2 (en) * 2018-06-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Phase shifter circuit, phase shifter layout and method of forming the same
DE102019121157B4 (de) 2018-09-06 2024-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transfer-gate-struktur, layout, verfahren und system
US10867113B2 (en) * 2018-09-06 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Transmission gate structure, layout, methods, and system
US11600626B2 (en) * 2019-12-13 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including anti-fuse cell
US11527541B2 (en) 2019-12-31 2022-12-13 Taiwan Semiconductoh Manufactuhing Company Limited System and method for reducing resistance in anti-fuse cell
US11342341B2 (en) 2019-12-31 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, method, structure, and system
TWI764371B (zh) * 2019-12-31 2022-05-11 台灣積體電路製造股份有限公司 積體電路元件、生成積體電路佈局圖的方法以及電子設計自動化系統
US11437386B2 (en) 2020-02-10 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited System and method for reducing cell area and current leakage in anti-fuse cell array
KR102453509B1 (ko) * 2020-03-31 2022-10-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 판독 회로 및 방법
US11270780B2 (en) 2020-03-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory readout circuit and method
US11893333B2 (en) 2020-05-12 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid sheet layout, method, system, and structure
DE102020132752A1 (de) * 2020-06-04 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung mit verbessertem antifuse-lesestrom
US11569246B2 (en) 2020-06-29 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Four CPP wide memory cell with buried power grid, and method of fabricating same
US11244950B1 (en) * 2020-08-10 2022-02-08 Nanya Technology Corporation Method for preparing a memory device
CN112597734B (zh) * 2020-12-31 2023-09-19 杭州广立微电子股份有限公司 计算跨层链式连接结构通孔数及电阻值的方法
US20230064518A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Novel metal fuse structure by via landing
TWI769095B (zh) * 2021-10-08 2022-06-21 億而得微電子股份有限公司 高寫入效率的反熔絲陣列
CN117174685A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 反熔丝结构、反熔丝阵列及存储器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US20010055839A1 (en) * 2000-06-22 2001-12-27 Matthias Lehr Method of fabricating a dielectric antifuse structure
US20040214389A1 (en) * 2002-07-08 2004-10-28 Madurawe Raminda Udaya Semiconductor latches and SRAM devices
WO2004097939A1 (ja) * 2003-04-25 2004-11-11 Matsushita Electric Industrial Co., Ltd. 強誘電体メモリ装置
US20100308407A1 (en) * 2004-09-02 2010-12-09 Dwayne Kreipl Recessed Gate Dielectric Antifuse
TW201232548A (en) * 2011-01-19 2012-08-01 Macronix Int Co Ltd Memory architecture of 3D array with improved uniformity of bit line capacitances
TW201312704A (zh) * 2011-09-14 2013-03-16 Semiconductor Components Ind 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
US20150077159A1 (en) * 2003-12-04 2015-03-19 Yakimishu Co. Ltd. L.L.C. Programmable structured arrays
TW201601160A (zh) * 2014-06-26 2016-01-01 三星電子股份有限公司 記憶體裝置
US20170140835A1 (en) * 2010-08-20 2017-05-18 Attopsemi Technology Co., Ltd Method and Structure for Reliable Electrical Fuse Programming

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
KR101193348B1 (ko) 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처
US8471355B2 (en) * 2009-10-30 2013-06-25 Sidense Corp. AND-type one time programmable memory cell
US8769446B2 (en) * 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US10586832B2 (en) * 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8473888B2 (en) * 2011-03-14 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of designing integrated circuits
US8692306B2 (en) * 2012-01-05 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and method of making same
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
KR101731129B1 (ko) 2012-08-02 2017-04-28 매그나칩 반도체 유한회사 Ｏｔｐ 메모리 셀 및 그 제조 방법
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US9336348B2 (en) 2014-09-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming layout design
US9991158B2 (en) * 2014-09-12 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, layout of semiconductor device, and method of manufacturing semiconductor device
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
US9780082B2 (en) 2015-03-12 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device, layout system, and standard cell library
US9406397B1 (en) * 2015-03-20 2016-08-02 Donghyuk Ju Anti-fuse non-volatile semiconductor memory
KR102369926B1 (ko) * 2015-04-10 2022-03-04 에스케이하이닉스 주식회사 안티 퓨즈 소자, 안티 퓨즈 어레이 및 그 동작 방법
US9673145B2 (en) * 2015-05-07 2017-06-06 United Microelectronics Corp. Semiconductor integrated circuit layout structure
US9559107B2 (en) 2015-05-20 2017-01-31 International Businesss Machines Corporation Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US10262981B2 (en) * 2016-04-29 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10224278B2 (en) * 2016-09-01 2019-03-05 Kabushiki Kaisha Toshiba Semiconductor device with anti-fuse component including electrode over corner of insulating member

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US20010055839A1 (en) * 2000-06-22 2001-12-27 Matthias Lehr Method of fabricating a dielectric antifuse structure
US20040214389A1 (en) * 2002-07-08 2004-10-28 Madurawe Raminda Udaya Semiconductor latches and SRAM devices
WO2004097939A1 (ja) * 2003-04-25 2004-11-11 Matsushita Electric Industrial Co., Ltd. 強誘電体メモリ装置
US20150077159A1 (en) * 2003-12-04 2015-03-19 Yakimishu Co. Ltd. L.L.C. Programmable structured arrays
US20100308407A1 (en) * 2004-09-02 2010-12-09 Dwayne Kreipl Recessed Gate Dielectric Antifuse
US8076673B2 (en) * 2004-09-02 2011-12-13 Micron Technology, Inc. Recessed gate dielectric antifuse
US20170140835A1 (en) * 2010-08-20 2017-05-18 Attopsemi Technology Co., Ltd Method and Structure for Reliable Electrical Fuse Programming
TW201232548A (en) * 2011-01-19 2012-08-01 Macronix Int Co Ltd Memory architecture of 3D array with improved uniformity of bit line capacitances
TW201312704A (zh) * 2011-09-14 2013-03-16 Semiconductor Components Ind 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
TW201601160A (zh) * 2014-06-26 2016-01-01 三星電子股份有限公司 記憶體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817349B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 熔絲構件和半導體元件
US12002752B2 (en) 2021-12-03 2024-06-04 Nanya Technology Corporation Method for manufacturing a fuse component

Also Published As

Publication number Publication date
US20210173995A1 (en) 2021-06-10
CN110147564B (zh) 2022-11-01
US10929588B2 (en) 2021-02-23
US11783107B2 (en) 2023-10-10
US20190251223A1 (en) 2019-08-15
KR20190098078A (ko) 2019-08-21
DE102019101570B4 (de) 2022-09-01
TW201941089A (zh) 2019-10-16
KR102254358B1 (ko) 2021-05-25
US20230385510A1 (en) 2023-11-30
DE102019101570A1 (de) 2019-08-14
CN110147564A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
TWI717685B (zh) 生成積體電路佈局圖的方法、積體電路元件以及電子設計自動化系統
US11922108B2 (en) Method of forming a memory cell array circuit
US11176969B2 (en) Memory circuit including a first program device
US20230189513A1 (en) Semiconductor device
US20220157834A1 (en) Layout structure including anti-fuse cell
US20240047348A1 (en) Electrical fuse bit cell in integrated circuit having backside conducting lines
US20230157010A1 (en) Integrated circuit including efuse cell
KR102316576B1 (ko) 이퓨즈 회로, 방법, 레이아웃, 및 구조물
US11696437B2 (en) Integrated circuit device
KR102482203B1 (ko) 개선된 안티-퓨즈 판독 전류를 갖는 메모리 디바이스
US11621046B2 (en) EFuse circuit, method, layout, and structure
US20210384203A1 (en) Memory device with improved anti-fuse read current