TWI717194B - 時脈故障偵測器 - Google Patents

時脈故障偵測器 Download PDF

Info

Publication number
TWI717194B
TWI717194B TW109101621A TW109101621A TWI717194B TW I717194 B TWI717194 B TW I717194B TW 109101621 A TW109101621 A TW 109101621A TW 109101621 A TW109101621 A TW 109101621A TW I717194 B TWI717194 B TW I717194B
Authority
TW
Taiwan
Prior art keywords
clock
signal
control signals
ping
coupled
Prior art date
Application number
TW109101621A
Other languages
English (en)
Other versions
TW202119762A (zh
Inventor
郝報田
王維鐵
李超
Original Assignee
大陸商雅特力科技（重慶）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商雅特力科技（重慶）有限公司 filed Critical 大陸商雅特力科技（重慶）有限公司
Application granted granted Critical
Publication of TWI717194B publication Critical patent/TWI717194B/zh
Publication of TW202119762A publication Critical patent/TW202119762A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明提供時脈故障偵測器，包含：時序控制訊號產生器以及時脈故障偵測模組，其可分別依據時脈訊號產生控制訊號以及依據控制訊號進行時脈故障偵測。時脈故障偵測模組可包含第一積分器、取樣保持電路、第二積分器以及比較器。第一積分器可分別依據控制訊號中的乒乓模式控制訊號將時脈訊號的先前時脈週期轉換為參考電壓；取樣保持電路可分別依據乒乓模式控制訊號取樣及保持參考電壓；第二積分器可將時脈訊號的目前時脈週期轉換為斜坡訊號；以及比較器可將斜坡訊號和至少一參考電壓進行比較，以產生比較結果訊號，以供指出時脈訊號是否正常。

Description

時脈故障偵測器
本發明有關於電子電路，尤其關於一種時脈故障偵測器（clock fail detector）。
時脈故障偵測器是電子裝置中的重要的基本電路。傳統的時脈故障偵測器有某些問題，尤其，其回應時間（例如代表時脈故障的脈衝相對於時脈故障發生的時間點的延遲時間）典型地等於恒定值，且與輸入時脈週期無關，這可為電子裝置的錯誤處置帶來不便。例如，上述回應時間無法隨著輸入時脈變快而變短。又例如，上述回應時間無法隨著輸入時脈變慢而變長。此外，上述回應時間典型地對製程變化敏感，這可造成電子裝置的操作的不準確，使整體效能變差。因此，需要一種新穎的架構，以提升電子系統的整體效能。
本發明的一目的在於提供一種時脈故障偵測器，以解決上述問題。
本發明的另一目的在於提供一種時脈故障偵測器，以達到電子裝置的優化（optimal）效能。
本發明的又一目的在於提供一種時脈故障偵測器，以達到於製程上的更高精度的目標。
本發明的至少一實施例提供一種時脈故障偵測器。該時脈故障偵測器可包含一時序控制訊號產生器以及耦接至該時序控制訊號產生器的至少一時脈故障偵測模組。該時序控制訊號產生器可用來接收一時脈訊號，且依據該時脈訊號產生多個控制訊號，以供為該時脈故障偵測器進行時序控制，且所述至少一時脈故障偵測模組可用來依據該多個控制訊號進行時脈故障偵測。尤其，所述至少一時脈故障偵測模組可包含於一乒乓模式中操作的多個第一積分器與多個取樣保持（sample and hold）電路，其分別耦接至該時序控制訊號產生器與該多個第一積分器，且可包含耦接至該時序控制訊號產生器的至少一第二積分器以及耦接至該多個取樣保持電路以及所述至少一第二積分器的至少一比較器。例如，該多個第一積分器可用來分別依據該多個控制訊號中的多個乒乓模式控制訊號將該時脈訊號的多個先前時脈週期轉換為多個參考電壓；該多個取樣保持電路可用來分別依據該多個乒乓模式控制訊號取樣及保持該多個參考電壓，以供比較；所述至少一第二積分器可用來將該時脈訊號的至少一目前時脈週期轉換為至少一斜坡訊號，以供比較；以及所述至少一比較器可用來將所述至少一斜坡訊號和該多個參考電壓中的至少一參考電壓進行比較，以產生至少一比較結果訊號，以供指出該時脈訊號是否正常。
相較於傳統的時脈故障偵測器，本發明的時脈故障偵測器具有於製程上的更高精度（例如其故障偵測的回應時間對製程變化不敏感），且能使電子裝置達到優化效能。
第1圖為依據本發明一實施例的一種時脈故障偵測器100的示意圖。時脈故障偵測器100可包含一時序控制訊號產生器110，以及耦接至時序控制訊號產生器110的至少一時脈故障偵測模組，諸如時脈故障偵測模組120A與120B。時序控制訊號產生器110可用來接收一時脈訊號CLK，且依據時脈訊號CLK產生多個控制訊號，以供為時脈故障偵測器100進行時序控制，且上述至少一時脈故障偵測模組諸如時脈故障偵測模組120A與120B可用來依據該多個控制訊號進行時脈故障偵測。尤其，上述至少一時脈故障偵測模組諸如時脈故障偵測模組120A與120B可包含於一乒乓模式中操作的多個第一積分器與多個取樣保持電路，諸如耦接至時序控制訊號產生器110的第一積分器INT1A與INT1B以及分別耦接至第一積分器INT1A與INT1B的取樣保持電路SH_A與SH_B，且可包含耦接至時序控制訊號產生器110的至少一第二積分器，諸如第二積分器INT2A與INT2B，並且可另包含耦接至該多個取樣保持電路以及上述至少一第二積分器的至少一比較器，諸如分別耦接至取樣保持電路SH_A與SH_B以及第二積分器INT2A與INT2B的比較器CMP_A與CMP_B。
依據本實施例，第一積分器INT1A與INT1B可分別依據該多個控制訊號中的多個乒乓模式控制訊號將時脈訊號CLK的多個先前時脈週期轉換為多個參考電壓諸如參考電壓VRef_A與VRef_B，且取樣保持電路SH_A與SH_B可分別依據該多個乒乓模式控制訊號取樣及保持參考電壓VRef_A與VRef_B，以供比較。另外，上述至少一第二積分器諸如第二積分器INT2A與INT2B可將時脈訊號CLK的至少一目前時脈週期（例如一或多個目前時脈週期，諸如不同時間點的各自的最新時脈週期）轉換為至少一斜坡訊號諸如斜坡訊號VRamp_A與VRamp_B，以供比較。此外，上述至少一比較器諸如比較器CMP_A與CMP_B可將上述至少一斜坡訊號諸如斜坡訊號VRamp_A與VRamp_B和參考電壓VRef_A與VRef_B中的至少一參考電壓進行比較以產生至少一比較結果訊號，尤其，可將斜坡訊號VRamp_A與VRamp_B分別和參考電壓VRef_A與VRef_B進行比較以產生比較結果訊號CLK_OK_A與CLK_OK_B，以供指出時脈訊號CLK是否正常。如第1圖所示，時脈故障偵測器100可另包含一多工器（multiplexer）130（於第1圖中標示「MUX」以求簡明）。基於該乒乓模式，多工器130可選擇比較器CMP_A與CMP_B所分別產生的比較結果訊號CLK_OK_A與CLK_OK_B中的一個作為用來輸出的比較結果訊號CLK_OK，尤其，輪流選擇比較結果訊號CLK_OK_A與CLK_OK_B作為比較結果訊號CLK_OK，以供指出時脈訊號CLK是否正常。為了便於理解，當時脈訊號CLK處於正常狀態（例如時脈訊號CLK的時脈週期沒有變化），時脈故障偵測器100可控制比較結果訊號CLK_OK維持於一預定電壓位準，以指出時脈訊號CLK正常；否則，在時脈訊號CLK處於異常狀態的情況下（例如時脈訊號CLK的時脈週期有變化），時脈故障偵測器100可控制比較結果訊號CLK_OK切換至另一預定電壓位準以形成代表時脈故障的脈衝，以指出時脈訊號CLK異常；但本發明不限於此。
依據某些實施例，第1圖所示架構中的切換元件（例如開關）可採用某些類型的金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，可簡稱為「MOSFET」）諸如P型（P-type）與N型（N-type）MOSFET來實施，但本發明不限於此。
第2圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器100的實施細節，其中取樣保持電路SH_A與SH_B可分別被整合到（integrated into）第一積分器INT1A與INT1B中，但本發明不限於此。於時脈故障偵測模組120A中，第一積分器INT1A可包含耦接至一電源電壓VDD的一電流源IB1(1)、耦接至電流源IB1(1)的一開關SW_S(1)、以及耦接於開關SW_S(1)與一接地電壓（以接地符號表示）之間的一電容器CS(1)與一電晶體MN_S(1)，取樣保持電路SH_A可包含開關SW_S(1)、電容器CS(1)與電晶體MN_S(1)，並且第二積分器INT2A可包含耦接至電源電壓VDD的一電流源IB2(1)、耦接至電流源IB2(1)的一開關SW_R(1)、以及耦接於開關SW_R(1)與該接地電壓之間的一電容器CR(1)與一電晶體MN_R(1)。相仿地，於時脈故障偵測模組120B中，第一積分器INT1B可包含耦接至電源電壓VDD的一電流源IB1(2)、耦接至電流源IB1(2)的一開關SW_S(2)、以及耦接於開關SW_S(2)與該接地電壓之間的一電容器CS(2)與一電晶體MN_S(2)，取樣保持電路SH_B可包含開關SW_S(2)、電容器CS(2)與電晶體MN_S(2)，並且第二積分器INT2B可包含耦接至電源電壓VDD的一電流源IB2(2)、耦接至電流源IB2(2)的一開關SW_R(2)、以及耦接於開關SW_R(2)與該接地電壓之間的一電容器CR(2)與一電晶體MN_R(2)。
如第2圖所示，該多個控制訊號可包含乒乓模式控制訊號P1與P2以及重設訊號RST_S1與RST_S2，其中乒乓模式控制訊號P1與P2可作為上述多個乒乓模式控制訊號的例子。時脈故障偵測模組120A與120B可依據乒乓模式控制訊號P1與P2以及重設訊號RST_S1與RST_S2進行關於該乒乓模式的操作以產生比較結果訊號CLK_OK_A與CLK_OK_B，且輸出比較結果訊號CLK_OK_A與CLK_OK_B至多工器130，以供輪流選擇作為比較結果訊號CLK_OK。此外，多工器130可包含分別接收乒乓模式控制訊號P1與P2的一組開關，且這組開關可依據乒乓模式控制訊號P1與P2輪流選擇比較結果訊號CLK_OK_A與CLK_OK_B作為上述用來輸出的比較結果訊號CLK_OK。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
第3圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器100的相關訊號。乒乓模式控制訊號P1與P2的週期可以是時脈訊號CLK的週期的兩倍，且乒乓模式控制訊號P1與P2可輪流處於其各自的開啟狀態（於第3圖中分別標示「P1 ON」與「P2 ON」以求簡明），以分別交替地（alternately）開啟或關閉時脈故障偵測器100中的對應的開關。
針對於時脈故障偵測模組120A，依據乒乓模式控制訊號P2，開關SW_S(1)可於時脈訊號CLK的一週期（例如該多個先前時脈週期中的一個，諸如於第3圖中的第1個「P2 ON」週期）控制電流源IB1(1)對電容器CS(1)充電以產生參考電壓VRef_A，且於時脈訊號CLK的另一週期（例如多個目前時脈週期中的一個，諸如所述不同時間點的所述各自的最新時脈週期中的一個；以第3圖為例，第2個「P1 ON」週期）控制電容器CS(1)保持參考電壓VRef_A，尤其，保持參考電壓VRef_A於其充電後的電壓位準，以供比較。另外，依據乒乓模式控制訊號P1，開關SW_R(1)可於時脈訊號CLK的一週期（例如該多個目前時脈週期中的所述一個，諸如所述不同時間點的所述各自的最新時脈週期中的所述一個；以第3圖為例，第2個「P1 ON」週期）控制電流源IB2(1)對電容器CR(1)充電以產生斜坡訊號VRamp_A，且於時脈訊號CLK的另一週期（例如該多個目前時脈週期中的所述一個的下一個週期，諸如於第3圖中的第2個「P2 ON」週期）控制電容器CR(1)保持斜坡訊號VRamp_A於其重設後的電壓位準，以供後續監控的使用。
針對於時脈故障偵測模組120B，依據乒乓模式控制訊號P1，開關SW_S(2)可於時脈訊號CLK的一週期（例如該多個先前時脈週期中的另一個，諸如於第3圖中的第1個「P1 ON」週期）控制電流源IB1(2)對電容器CS(2)充電以產生參考電壓VRef_B，且於時脈訊號CLK的另一週期（例如該多個目前時脈週期中的另一個，諸如所述不同時間點的所述各自的最新時脈週期中的另一個；以第3圖為例，第1個「P2 ON」週期）控制電容器CS(2)保持參考電壓VRef_B，尤其，保持參考電壓VRef_B於其充電後的電壓位準，以供比較。另外，依據乒乓模式控制訊號P2，開關SW_R(2)可於時脈訊號CLK的一週期（例如該多個目前時脈週期中的所述另一個，諸如所述不同時間點的所述各自的最新時脈週期中的所述另一個；以第3圖為例，第1個「P2 ON」週期）控制電流源IB2(2)對電容器CR(2)充電以產生斜坡訊號VRamp_B，且於時脈訊號CLK的另一週期（例如該多個目前時脈週期中的所述另一個的下一個週期，諸如於第3圖中的第2個「P1 ON」週期）控制電容器CR(2)保持斜坡訊號VRamp_B於其重設後的電壓位準，以供後續監控的使用。
依據本實施例，上述至少一第二積分器諸如第二積分器INT2A與INT2B可包含接收該多個控制訊號中的至少一重設訊號的至少一開關，諸如電晶體MN_R(1)與MN_R(2)，尤其，電晶體MN_R(1)與MN_R(2)可分別依據上述至少一重設訊號諸如重設訊號RST_S2與RST_S1重設第二積分器INT2A與INT2B，以容許時脈故障偵測器100通過上述至少一第二積分器諸如第二積分器INT2A與INT2B監控上述至少一斜坡訊號所指出的上述至少一目前時脈週期。另外，取樣保持電路SH_A與SH_B中的一取樣保持電路可包含接收該多個控制訊號中的一重設訊號的一開關，諸如電晶體MN_S(1)與MN_S(2)中的任何一個，尤其，電晶體MN_S(1)與MN_S(2)可分別依據重設訊號RST_S2與RST_S1重設取樣保持電路SH_A與SH_B，以容許時脈故障偵測器100通過取樣保持電路SH_A與SH_B監控參考電壓VRef_A與VRef_B所指出的該多個先前時脈週期。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
第4圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器100中的時序控制訊號產生器110的實施細節。時序控制訊號產生器110可包含接收時脈訊號CLK的一正反器（flip-flop），諸如D型正反器（D-type flip-flop），且包含分別耦接至該正反器的多個輸出端子（例如D型正反器的端子Q與QN）的兩組反相器（inverter）以及分別耦接至這兩組反相器的兩個反或閘（NOR gate），其中D型正反器的端子QN也可以標示為「
Figure 02_image001
」，就是「Q」上面加橫線（Q-bar）。該正反器的輸入端子與時脈端子（例如D型正反器的端子D與時脈端子）分別耦接至該多個輸出端子中的一個（例如D型正反器的端子QN）與時脈訊號CLK。如第4圖所示，乒乓模式控制訊號P1與P2可分別從D型正反器的端子Q與QN取得，且重設訊號RST_S1與RST_S2可分別從這兩個反或閘的各自的輸出端子取得。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
第5圖為依據本發明一實施例的一種時脈故障偵測器200的示意圖。時脈故障偵測器200可包含一時序控制訊號產生器210，以及耦接至時序控制訊號產生器210的至少一時脈故障偵測模組，諸如時脈故障偵測模組220。相較於第1圖所示架構，上述至少一時脈故障偵測模組可被實施成一整合的時脈故障偵測模組諸如時脈故障偵測模組220，尤其，時脈故障偵測模組120A與120B，較佳連同多工器130，可被整合到這個整合的時脈故障偵測模組，且時序控制訊號產生器110可被對應地修改成時序控制訊號產生器210。例如，該多個第一積分器諸如第一積分器INT1A與INT1B可共用至少一元件以形成一整合的第一積分器諸如第一積分器INT1，且上述至少一時脈故障偵測模組中的相關電路可被對應地修改，其中該多個取樣保持電路可被實施成取樣保持電路SH，上述至少一第二積分器可包含一單一第二積分器諸如第二積分器INT2，以及上述至少一比較器可包含一單一比較器諸如比較器CMP，但本發明不限於此。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，取樣保持電路SH_A與SH_B可分別被整合到第一積分器INT1A與INT1B中，尤其，分別包含第一積分器INT1A與INT1B的時脈故障偵測模組120A與120B，較佳連同多工器130，可被整合到上述整合的時脈故障偵測模組諸如時脈故障偵測模組220，但本發明不限於此。
第6圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器200的實施細節，其中取樣保持電路SH可被整合到第一積分器INT1中，但本發明不限於此。相較於第2圖所示架構，時脈故障偵測模組120A與120B，較佳連同多工器130，可被整合到上述整合的時脈故障偵測模組諸如時脈故障偵測模組220。尤其，在這個整合的架構當中，於第一積分器INT1中的對應於第一積分器INT1A的子電路可包含耦接至電源電壓VDD的一電流源IB1、耦接至電流源IB1的一開關SW12、以及耦接於開關SW12與該接地電壓（以接地符號表示）之間的一電容器CS2與一電晶體MN_S2（其接收重設訊號RST_S2），且這個子電路可取代第一積分器INT1A；以及於取樣保持電路SH中的對應於取樣保持電路SH_A的子電路可包含開關SW12、電容器CS2與接收重設訊號RST_S2的這個電晶體MN_S2，且這個子電路可取代取樣保持電路SH_A。相仿地，在這個整合的架構當中，於第一積分器INT1中的對應於第一積分器INT1B的子電路可包含耦接至電源電壓VDD的電流源IB1、耦接至電流源IB1的一開關SW11、以及耦接於開關SW11與該接地電壓之間的一電容器CS1與一電晶體MN_S1（其接收重設訊號RST_S1），且這個子電路可取代第一積分器INT1B；以及於取樣保持電路SH中的對應於取樣保持電路SH_B的子電路可包含開關SW11、電容器CS1與接收重設訊號RST_S1的這個電晶體MN_S1，且這個子電路可取代取樣保持電路SH_B。於是，參考電壓VS2與VS1可分別取代參考電壓VRef_A與VRef_B。
另外，針對多工器130被整合到上述整合的時脈故障偵測模組諸如時脈故障偵測模組220，時脈故障偵測器220可包含一多工器諸如多工器130。尤其，這個多工器可包含分別接收乒乓模式控制訊號P1與P2的一組開關SW21與SW22，且可基於該乒乓模式選擇該多個參考電壓中的一個，諸如參考電壓VS2與VS1中的一個，作為用來比較的參考電壓VRef，以供輸出至該單一比較器諸如比較器CMP，其中這組開關SW21與SW2可依據乒乓模式控制訊號P1與P2輪流選擇參考電壓VS2與VS1作為上述用來比較的參考電壓VRef。此外，在這個整合的架構中，於第二積分器INT2中的對應於第二積分器INT2A與INT2B的子電路可包含耦接至電源電壓VDD的一電流源IB2、以及耦接於電流源IB2與該接地電壓之間的一電容器CR與一電晶體MN_R（其接收重設訊號RST_R），且這個子電路可取代第二積分器INT2A與INT2B。於是，斜坡訊號VRamp可取代斜坡訊號VRamp_A與VRamp_B。
如第6圖所示，該多個控制訊號可包含乒乓模式控制訊號P1與P2以及重設訊號RST_S1、RST_S2與RST_R。時脈故障偵測模組220可依據乒乓模式控制訊號P1與P2以及重設訊號RST_S1、RST_S2與RST_R進行關於該乒乓模式的操作以產生比較結果訊號CLK_OK。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
第7圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器200的相關訊號。相較於第3圖所示實施例，該多個控制訊號可包含乒乓模式控制訊號P1與P2以及重設訊號RST_S1、RST_S2與RST_R。另外，參考電壓VS2與VS1可分別取代參考電壓VRef_A與VRef_B，且斜坡訊號VRamp可取代斜坡訊號VRamp_A與VRamp_B，其中開關SW21與SW2可依據乒乓模式控制訊號P1與P2輪流選擇參考電壓VS2與VS1作為上述用來比較的參考電壓VRef。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
第8圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器200中的時序控制訊號產生器210的實施細節。相較於第4圖所示架構，時序控制訊號產生器210可包含時序控制訊號產生器110，尤其，其內的元件（例如該正反器諸如該D型正反器、該兩組反相器以及該兩個反或閘），且包含耦接至時序控制訊號產生器110的或閘（OR gate），其中這個或閘的多個輸入端子分別耦接至上述這兩個反或閘的所述各自的輸出端子，且重設訊號RST_R可從這個或閘的輸出端子取得。為了簡明起見，本實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，當時脈訊號CLK的該多個先前時脈週期代表時脈訊號CLK的一正常週期（例如固定的時間長度），基於該乒乓模式，本發明的時脈故障偵測器（例如時脈故障偵測器100與200）針對時脈訊號CLK失去該正常週期的回應時間可小於或等於該正常週期。為了簡明起見，這些實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，該多個第一積分器中的任何第一積分器是以由一第一電流源所充電的一第一電容器（例如由電流源IB1(1)所充電的電容器CS(1)、由電流源IB1(2)所充電的電容器CS(2)、由電流源IB1所充電的電容器CS1、以及由電流源IB1所充電的電容器CS2）來實施，以及所述至少一第二積分器中的任何第二積分器是以由一第二電流源所充電的一第二電容器（例如由電流源IB2(1)所充電的電容器CR(1)、由電流源IB2(2)所充電的電容器CR(2)、以及由電流源IB2所充電的電容器CR）來實施，其中該第一電流源與該第二電流源的各自的電流分別等於第一電流值與第二電流值，以及該第一電容器與該第二電容器的各自的電容分別等於第一電容值與第二電容值。尤其，本發明的時脈故障偵測器（例如時脈故障偵測器100與200）針對時脈訊號CLK失去該正常週期（例如固定的時間長度）的該回應時間是關於該第一電流值對該第二電流值的比值以及該第一電容值對該第二電容值的比值。例如，在該第一電流值、該第二電流值、該第一電容值以及該第二電容值已決定的狀況下，該回應時間對製程變化不敏感。為了簡明起見，這些實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，該第一電流值、該第二電流值、該第一電容值以及該第二電容值可被預先配置以決定該回應時間，但本發明不限於此。為了簡明起見，這些實施例與前述實施例相仿的內容在此不重複贅述。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,200:時脈故障偵測器 110,210:時序控制訊號產生器 120A,120B,220:時脈故障偵測模組 130:多工器 INT1A,INT1B,INT1:第一積分器 INT2A,INT2B,INT2:第二積分器 SH_A,SH_B,SH:取樣保持電路 CMP_A,CMP_B,CMP:比較器 IB1(1),IB1(2),IB2(1),IB2(2),IB1,IB2:電流源 SW_S(1),SW_S(2),SW_R(1),SW_R(2),SW11,SW12,SW21,SW22:開關 CS(1),CS(2),CR(1),CR(2),CS1,CS2,CR:電容器 MN_S(1),MN_S(2),MN_R(1),MN_R(2),MN_S1,MN_S2,MN_R:電晶體 VDD:電源電壓 CLK:時脈訊號 P1,P2:乒乓模式控制訊號 RST_S1,RST_S2,RST_R:重設訊號 VRef_A,VRef_B,VS1,VS2,VRef:參考電壓 VRamp_A,VRamp_B,VRamp:斜坡訊號 CLK_OK_A,CLK_OK_B,CLK_OK:比較結果訊號 D,Q,QN:端子
第1圖為依據本發明一實施例的一種時脈故障偵測器的示意圖。 第2圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器的實施細節。 第3圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器的相關訊號。 第4圖繪示依據本發明一實施例的於第1圖所示的時脈故障偵測器中的時序控制訊號產生器的實施細節。 第5圖為依據本發明一實施例的一種時脈故障偵測器的示意圖。 第6圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器的實施細節。 第7圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器的相關訊號。 第8圖繪示依據本發明一實施例的於第5圖所示的時脈故障偵測器中的時序控制訊號產生器的實施細節。
200:時脈故障偵測器
210:時序控制訊號產生器
220:時脈故障偵測模組
INT1:第一積分器
INT2:第二積分器
SH:取樣保持電路
CMP:比較器
CLK:時脈訊號
VRef:參考電壓
VRamp:斜坡訊號
CLK_OK:比較結果訊號

Claims (15)

  1. 一種時脈故障偵測器，包含：一時序控制訊號產生器，用來接收一時脈訊號，且依據該時脈訊號產生多個控制訊號，以供為該時脈故障偵測器進行時序控制；以及至少一時脈故障偵測模組，耦接至該時序控制訊號產生器，用來依據該多個控制訊號進行時脈故障偵測，其中所述至少一時脈故障偵測模組包含：於一乒乓模式中操作的多個第一積分器，耦接至該時序控制訊號產生器，用來分別依據該多個控制訊號中的多個乒乓模式控制訊號將該時脈訊號的多個先前時脈週期轉換為多個參考電壓；於該乒乓模式中操作的多個取樣保持電路，耦接至該多個第一積分器，用來分別依據該多個乒乓模式控制訊號取樣及保持該多個參考電壓，以供比較；至少一第二積分器，耦接至該時序控制訊號產生器，用來將該時脈訊號的至少一目前時脈週期轉換為至少一斜坡訊號，以供比較；以及至少一比較器，耦接至該多個取樣保持電路以及所述至少一第二積分器，用來將所述至少一斜坡訊號和該多個參考電壓中的至少一參考電壓進行比較，以產生至少一比較結果訊號，以供指出該時脈訊號是否正常；其中當該時脈訊號的該多個先前時脈週期代表該時脈訊號的一正常週期，基於該乒乓模式，該時脈故障偵測器針對該時脈訊號失去 該正常週期的回應時間小於或等於該正常週期。
  2. 如申請專利範圍第1項所述之時脈故障偵測器，其中該多個取樣保持電路分別被整合到該多個第一積分器中。
  3. 如申請專利範圍第1項所述之時脈故障偵測器，其中所述至少一第二積分器包含多個第二積分器，以及所述至少一比較器包含多個比較器；所述至少一時脈故障偵測模組包含多個時脈故障偵測模組，其中該多個時脈故障偵測模組中的任何一個時脈故障偵測模組包含該多個第一積分器中的一個、該多個取樣保持電路中的一個、該多個第二積分器中的一個以及該多個比較器中的一個；以及該時脈故障偵測器另包含：一多工器，用來基於該乒乓模式選擇該多個比較器所分別產生的多個比較結果訊號中的一個作為用來輸出的比較結果訊號，以供指出該時脈訊號是否正常。
  4. 如申請專利範圍第3項所述之時脈故障偵測器，其中該多工器包含：分別接收該多個乒乓模式控制訊號的一組開關，用來依據該多個乒乓模式控制訊號輪流選擇該多個比較結果訊號作為所述用來輸出的比較結果訊號。
  5. 如申請專利範圍第3項所述之時脈故障偵測器，其中該多個取樣 保持電路分別被整合到該多個第一積分器中，其中：該多個第一積分器中的所述一個包含：一電流源，耦接至一電源電壓；一開關，耦接至該電流源；以及一電容器，耦接於該開關與一接地電壓之間；以及該多個取樣保持電路中的所述一個包含：該開關；以及該電容器。
  6. 如申請專利範圍第5項所述之時脈故障偵測器，其中依據該多個乒乓模式控制訊號中的一個，該開關於該時脈訊號的一週期中控制該電流源對該電容器充電以產生該多個參考電壓中的一個，且於該時脈訊號的另一週期中控制該電容器保持該多個參考電壓中的所述一個。
  7. 如申請專利範圍第1項所述之時脈故障偵測器，其中所述至少一第二積分器包含一單一第二積分器，以及所述至少一比較器包含一單一比較器；所述至少一時脈故障偵測模組被實施成一整合的時脈故障偵測模組，其中該多個第一積分器共用至少一元件；以及所述整合的時脈故障偵測模組另包含：一多工器，用來基於該乒乓模式選擇該多個參考電壓中的一個作為用來比較的參考電壓，以供輸出至該單一比較器。
  8. 如申請專利範圍第7項所述之時脈故障偵測器，其中該多工器包含：分別接收該多個乒乓模式控制訊號的一組開關，用來依據該多個乒乓模式控制訊號輪流選擇該多個參考電壓作為所述用來比較的參考電壓。
  9. 如申請專利範圍第7項所述之時脈故障偵測器，其中該多個取樣保持電路分別被整合到該多個第一積分器中，其中：該多個第一積分器中的一個包含：一電流源，耦接至一電源電壓，其中該多個第一積分器所共用的所述至少一元件包含該電流源；一開關，耦接至該電流源；以及一電容器，耦接於該開關與一接地電壓之間；以及該多個取樣保持電路中的一個包含：該開關；以及該電容器。
  10. 如申請專利範圍第9項所述之時脈故障偵測器，其中依據該多個乒乓模式控制訊號中的一個，該開關於該時脈訊號的一週期中控制該電流源對該電容器充電以產生該多個參考電壓中的一個，且於該時脈訊號的另一週期中控制該電容器保持該多個參考電壓中的所述一個。
  11. 一種時脈故障偵測器，包含： 一時序控制訊號產生器，用來接收一時脈訊號，且依據該時脈訊號產生多個控制訊號，以供為該時脈故障偵測器進行時序控制；以及至少一時脈故障偵測模組，耦接至該時序控制訊號產生器，用來依據該多個控制訊號進行時脈故障偵測，其中所述至少一時脈故障偵測模組包含：於一乒乓模式中操作的多個第一積分器，耦接至該時序控制訊號產生器，用來分別依據該多個控制訊號中的多個乒乓模式控制訊號將該時脈訊號的多個先前時脈週期轉換為多個參考電壓；於該乒乓模式中操作的多個取樣保持電路，耦接至該多個第一積分器，用來分別依據該多個乒乓模式控制訊號取樣及保持該多個參考電壓，以供比較；至少一第二積分器，耦接至該時序控制訊號產生器，用來將該時脈訊號的至少一目前時脈週期轉換為至少一斜坡訊號，以供比較；以及至少一比較器，耦接至該多個取樣保持電路以及所述至少一第二積分器，用來將所述至少一斜坡訊號和該多個參考電壓中的至少一參考電壓進行比較，以產生至少一比較結果訊號，以供指出該時脈訊號是否正常；其中所述至少一第二積分器包含：接收該多個控制訊號中的至少一重設訊號的至少一開關，用來依據所述至少一重設訊號重設所述至少一第二積分器，以容許該時脈故障偵測器通過所述至少一第二積分器監控所述至少一斜坡訊號所指出的所述至少一目前時脈週期。
  12. 一種時脈故障偵測器，包含：一時序控制訊號產生器，用來接收一時脈訊號，且依據該時脈訊號產生多個控制訊號，以供為該時脈故障偵測器進行時序控制；以及至少一時脈故障偵測模組，耦接至該時序控制訊號產生器，用來依據該多個控制訊號進行時脈故障偵測，其中所述至少一時脈故障偵測模組包含：於一乒乓模式中操作的多個第一積分器，耦接至該時序控制訊號產生器，用來分別依據該多個控制訊號中的多個乒乓模式控制訊號將該時脈訊號的多個先前時脈週期轉換為多個參考電壓；於該乒乓模式中操作的多個取樣保持電路，耦接至該多個第一積分器，用來分別依據該多個乒乓模式控制訊號取樣及保持該多個參考電壓，以供比較：至少一第二積分器，耦接至該時序控制訊號產生器，用來將該時脈訊號的至少一目前時脈週期轉換為至少一斜坡訊號，以供比較；以及至少一比較器，耦接至該多個取樣保持電路以及所述至少一第二積分器，用來將所述至少一斜坡訊號和該多個參考電壓中的至少一參考電壓進行比較，以產生至少一比較結果訊號，以供指出該時脈訊號是否正常；其中該多個取樣保持電路中的一取樣保持電路包含：接收該多個控制訊號中的一重設訊號的一開關，用來依據該重 設訊號重設該取樣保持電路，以容許該時脈故障偵測器通過該多個取樣保持電路監控該多個參考電壓所指出的該多個先前時脈週期。
  13. 一種時脈故障偵測器，包含：一時序控制訊號產生器，用來接收一時脈訊號，且依據該時脈訊號產生多個控制訊號，以供為該時脈故障偵測器進行時序控制；以及至少一時脈故障偵測模組，耦接至該時序控制訊號產生器，用來依據該多個控制訊號進行時脈故障偵測，其中所述至少一時脈故障偵測模組包含：於一乒乓模式中操作的多個第一積分器，耦接至該時序控制訊號產生器，用來分別依據該多個控制訊號中的多個乒乓模式控制訊號將該時脈訊號的多個先前時脈週期轉換為多個參考電壓；於該乒乓模式中操作的多個取樣保持電路，耦接至該多個第一積分器，用來分別依據該多個乒乓模式控制訊號取樣及保持該多個參考電壓，以供比較；至少一第二積分器，耦接至該時序控制訊號產生器，用來將該時脈訊號的至少一目前時脈週期轉換為至少一斜坡訊號，以供比較；以及至少一比較器，耦接至該多個取樣保持電路以及所述至少一第二積分器，用來將所述至少一斜坡訊號和該多個參考電壓中的至少一參考電壓進行比較，以產生至少一比較結果訊號，以供指出 該時脈訊號是否正常；其中該多個第一積分器中的任何第一積分器是以由一第一電流源所充電的一第一電容器來實施，以及所述至少一第二積分器中的任何第二積分器是以由一第二電流源所充電的一第二電容器來實施，其中該第一電流源與該第二電流源的各自的電流分別等於第一電流值與第二電流值，以及該第一電容器與該第二電容器的各自的電容分別等於第一電容值與第二電容值；以及該時脈故障偵測器針對該時脈訊號失去一正常週期的回應時間是關於該第一電流值對該第二電流值的比值以及該第一電容值對該第二電容值的比值。
  14. 如申請專利範圍第13項所述之時脈故障偵測器，其中在該第一電流值、該第二電流值、該第一電容值以及該第二電容值已決定的狀況下，該回應時間對製程變化不敏感。
  15. 如申請專利範圍第13項所述之時脈故障偵測器，其中該第一電流值、該第二電流值、該第一電容值以及該第二電容值被預先配置以決定該回應時間。
TW109101621A 2019-11-01 2020-01-17 時脈故障偵測器 TWI717194B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911060317.3A CN112769417B (zh) 2019-11-01 2019-11-01 时钟故障检测器
CN201911060317.3 2019-11-01

Publications (2)

Publication Number Publication Date
TWI717194B true TWI717194B (zh) 2021-01-21
TW202119762A TW202119762A (zh) 2021-05-16

Family

ID=72241649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101621A TWI717194B (zh) 2019-11-01 2020-01-17 時脈故障偵測器

Country Status (3)

Country Link
US (1) US10761558B1 (zh)
CN (1) CN112769417B (zh)
TW (1) TWI717194B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
US20060038712A1 (en) * 2004-08-12 2006-02-23 Harrison Daniel D Very linear wide-range pipelined charge-to-digital converter
US20120001615A1 (en) * 2010-06-30 2012-01-05 Life Technologies Corporation Array column integrator
TWI640165B (zh) * 2016-09-26 2018-11-01 聯發科技股份有限公司 感測器時鐘估計方法及其裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440617A (en) * 1967-03-31 1969-04-22 Andromeda Inc Signal responsive systems
US8327179B2 (en) * 2008-06-05 2012-12-04 Realtek Semiconductor Corp. Asynchronous counter based timing error detection
WO2010020911A1 (en) * 2008-08-21 2010-02-25 Nxp B.V. Frequency synthesizer and configuration for an enhanced frequency-hopping rate
EP2378727A1 (en) * 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
CN102223143A (zh) * 2010-04-16 2011-10-19 电信科学技术研究院 时钟信号保护的装置、方法及时钟检测补偿电路
JP2013110635A (ja) * 2011-11-22 2013-06-06 Kddi Corp ハンドオーバパラメータ調整装置、ハンドオーバパラメータ調整方法およびコンピュータプログラム
US8754690B2 (en) * 2012-10-26 2014-06-17 International Business Machines Corporation Programmable duty cycle setter employing time to voltage domain referenced pulse creation
CN202870294U (zh) * 2012-10-31 2013-04-10 南京长峰航天电子科技有限公司 电磁环境模拟密集脉冲流产生系统
CN203057093U (zh) * 2012-12-26 2013-07-10 南京长峰航天电子科技有限公司 多通道时差脉冲信号产生系统
US10317252B2 (en) * 2015-04-20 2019-06-11 Infineon Technologies Ag System and method for a capacitive sensor
CN109286397B (zh) * 2018-11-15 2024-01-19 北京兆芯电子科技有限公司 延迟锁定回路以及时钟产生方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
US20060038712A1 (en) * 2004-08-12 2006-02-23 Harrison Daniel D Very linear wide-range pipelined charge-to-digital converter
US20120001615A1 (en) * 2010-06-30 2012-01-05 Life Technologies Corporation Array column integrator
TWI640165B (zh) * 2016-09-26 2018-11-01 聯發科技股份有限公司 感測器時鐘估計方法及其裝置

Also Published As

Publication number Publication date
CN112769417A (zh) 2021-05-07
TW202119762A (zh) 2021-05-16
CN112769417B (zh) 2022-05-20
US10761558B1 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
US9774318B2 (en) Ramp voltage generator and image sensing device including the same
TWI488442B (zh) 共用電容的積分電路與類比轉數位電路及其操作方法
US9270258B2 (en) Lamp signal generation circuit and CMOS image sensor
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
US20110215956A1 (en) Analog-to-digital converter and correction method thereof
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
CN102832937B (zh) 模数转换器
US10778242B2 (en) Analog-to-digital converter device
KR102549745B1 (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
US10291250B2 (en) Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
US9070608B2 (en) Image sensor
US7969204B1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
US11159171B1 (en) Digital slope analog to digital converter device and signal conversion method
WO2020124469A1 (zh) 模数转换电路、图像传感器和模数转换方法
TWI717194B (zh) 時脈故障偵測器
WO2008065771A1 (fr) Commutateur d'échantillonnage et convertisseur a/n de type pipeline
US20140252207A1 (en) Analog-to-digital converter and solid-state imaging device
JP2011114577A (ja) 逐次比較型ａ／ｄ変換器
JPS6011491B2 (ja) Ａｄ変換回路
US9660659B2 (en) Apparatus for correcting gain error of analog-to-digital converter
TWI441456B (zh) Can reduce the energy consumption of the successive approximation of the temporary analog-to-digital converter
KR20210004183A (ko) 병렬 카운팅 구조를 갖는 듀얼 슬로프 아날로그-디지털 변환기
JP2009229165A (ja) クーロンカウンタ、その内部電源制御方法