TWI716215B - 近記憶體計算系統及非揮發性記憶體單元 - Google Patents

近記憶體計算系統及非揮發性記憶體單元 Download PDF

Info

Publication number
TWI716215B
TWI716215B TW108144597A TW108144597A TWI716215B TW I716215 B TWI716215 B TW I716215B TW 108144597 A TW108144597 A TW 108144597A TW 108144597 A TW108144597 A TW 108144597A TW I716215 B TWI716215 B TW I716215B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
transistor
coupled
volatile memory
Prior art date
Application number
TW108144597A
Other languages
English (en)
Other versions
TW202036568A (zh
Inventor
賴宗沐
陳志欣
林春甫
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202036568A publication Critical patent/TW202036568A/zh
Application granted granted Critical
Publication of TWI716215B publication Critical patent/TWI716215B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

近記憶體計算系統包含複數個計算節點，每一計算節點包含複數個非揮發性記憶體單元及處理單元。每一非揮發性記憶體單元包含存儲電晶體。處理單元耦接於非揮發性記憶體單元中存儲電晶體的第二端，及用以對自複數個非揮發性記憶體單元中平行輸出的複數個權重電壓所代表的資料進行運算。在寫入操作期間，存儲電晶體的第一端根據欲儲存至非揮發性記憶體單元的權重接收對應的資料電壓，存儲電晶體的第二端處於浮接狀態，存儲電晶體的閘極端接收寫入電壓。寫入電壓大於資料電壓。

Description

近記憶體計算系統及非揮發性記憶體單元
本發明是有關於一種非揮發性記憶體單元，特別是指一種應用於近記憶體計算系統中的非揮發性記憶體單元。
由於人工智慧科技應用在越來越多的領域上，且人工智慧的演算法常需要大量特定的運算，因此市場上對於其運算所需的硬體需求也隨之成長。一般來說，人工智慧系統需要在短時間內處理大量的資料以準確地做出預測或判斷，且資料的運算通常會平行處理。
神經網路是人工智慧系統常使用的一種架構。神經系統包含了許多的節點。每一個節點可以自其他節點接收資料以執行運算，並且可將運算結果提供給其他節點進行下一步的運算。由於人工智慧的運算需要十分大量的資料，因此資料常常被儲存在外部記憶體中，而只要在需要時才被移入內部記憶體中。在此情況下，存取資料的頻寬就會影響到人工智慧系統的運算速度，而存取資料時所消耗的電能也成為人工智慧系統的一大負擔。
本發明的一實施例提供一種非揮發性記憶體單元，非揮發性記憶體 單元包含存儲電晶體。
存儲電晶體具有第一端，第二端，及閘極端。在寫入操作期間，存儲電晶體的第一端接收對應於欲儲存至非揮發性記憶體單元的權重值的資料電壓，存儲電晶體的第二端處於浮接狀態，而存儲電晶體的閘極耦合至寫入電壓。寫入電壓大於資料電壓。
本發明的另一實施例提供一種近記憶體計算(near-memory computation)系統，近記憶體計算系統包含複數個計算節點及處理單元。
每一計算節點包含複數個非揮發性記憶體單元，每一非揮發性記憶體單元包含存儲電晶體，存儲電晶體具有第一端，第二端，及閘極端。處理單元耦接於複數個非揮發性記憶體單元中複數個存儲電晶體的複數個第二端，並對自複數個非揮發性記憶體單元中平行輸出的複數個權重電壓所代表的資料進行運算。
在寫入操作期間，複數個存儲電晶體的複數個第一端接收對應於欲儲存至複數個非揮發性記憶體單元的複數個權重值的複數個資料電壓，複數個存儲電晶體的複數個第二端處於浮接狀態，而複數個存儲電晶體的複數個閘極端耦合至寫入電壓。寫入電壓大於資料電壓。
10:近記憶體計算系統
CN1至CNK:計算節點
1001至100N、200、300、400:非揮發性記憶體單元
110、210、310、410:存儲電晶體
PE1:處理單元
WC1至WCN:權重電路
BL1至BLN:位元線
CL:控制線
VW1至VWN:權重電壓
SIGCTRL1至SIGCTRLN:控制訊號
SIG1至SIGN:輸入訊號
VPP:寫入電壓
VD1:資料電壓
VRD:讀取電壓
VB:偏壓
SIGRST:重置電壓
V1:系統電壓
VR:參考電壓
T1:控制電晶體
T2:權重電晶體
T3:重置電晶體
C1:電容
ID:電流
VC1:計算電壓
VE1:第一清除電壓
VE2:第二清除電壓
VE3:第三清除電壓
220、320、420:第一選擇電晶體
WL:字元線
330、430:第二選擇電晶體
SGL:閘極選擇線
440:控制元件
450:清除元件
VDD:操作電壓
EL:清除線
第1圖是本發明一實施例的近記憶體計算系統的示意圖。
第2圖是第1圖的非揮發性記憶體單元的存儲電晶體在寫入操作期間所接收到的電壓示意圖。
第3圖是第1圖的非揮發性記憶體單元的存儲電晶體及權重電路的示意圖。
第4圖是本發明另一實施例的非揮發性記憶體單元的示意圖。
第5圖是本發明另一實施例的非揮發性記憶體單元的示意圖。
第6圖是利用分離閘極結構實作第5圖的非揮發性記憶體的示意圖。
第7圖是本發明另一實施例的非揮發性記憶體單元的示意圖。
第8圖是第7圖的非揮發性記憶體單元在清除操作期間所接收到的電壓示意圖。
第1圖是本發明一實施例的近記憶體計算系統10的示意圖。近記憶體計算系統10包含複數個計算節點CN1至CNK，其中K是大於1的整數。每一個計算節點CN1至CNK可具有相同的結構。舉例來說。計算節點CN1可包含複數個非揮發性記憶體單元1001至100N及處理單元PE1，其中N是大於1的整數。
在有些實施例中，每一個計算節點CN1至CNK可以視為是神經網路中的一個節點。舉例來說，在第1圖中，計算節點CN1中的處理單元PE1可接收到複數個輸入訊號SIG1至SIGN。處理單元PE1可以對每一個輸入訊號SIG1至SIGN及其所對應的權重值來進行計算，並將加權後的計算結果輸出至另一個計算節點以作為其運算所需的輸入訊號。
在此情況下，每一個非揮發性記憶體單元1001至100N可以儲存一個類比權重值，並且可以根據其所儲存的權重值輸出對應的類比權重電壓VW1至VWN。由於非揮發性記憶體單元1001至100N所輸出的權重電壓VW1至VWN是類比訊號，因此可以直接地作為權重值的參考，進而減少處理單元PE1在執行運算時的負擔。
在第1圖中，非揮發性記憶體單元1001至100N可具有相同的結構。舉例來說，非揮發性記憶體單元1001可包含存儲電晶體110。存儲電晶體110具有第一端、第二端及閘極端。在有些實施例中，存儲電晶體110可以具有堆疊式的閘極結構。存儲電晶體110的閘極可例如但不限於包含高介電常數層。此外，非 揮發性記憶體單元1001至100N中的存儲電晶體110的第一端可耦接至位元線BL1至BLN中對應的位元線，而非揮發性記憶體單元1001至100N中的存儲電晶體110的閘極端可耦接至相同的控制線CL。
處理單元PE1可耦接於非揮發性記憶體單元1001至100N中的存儲電晶體110的第二端，並且可以對非揮發性記憶體單元1001至100N所平行輸出的權重電壓VW1至VWN所對應的權重值進行運算。
在有些實施例中，非揮發性記憶體單元1001至100N可以透過福勒穿隧(Fowler-Nordheim tunneling)效應來進行寫入操作。舉例來說，在寫入操作期間，非揮發性記憶體單元1001至100N的存儲電晶體110的第一端會根據欲儲存至非揮發性記憶體單元1001至100N的權重值而經由位元線BL1至BLN接收到對應的資料電壓，而非揮發性記憶體單元1001至100N的存儲電晶體110的第二端則可處在浮接狀態。此外，非揮發性記憶體單元1001至100N的存儲電晶體110的閘極端則會透過控制線CL而被耦合至寫入電壓VPP。在有些實施例中，寫入電壓VPP可以大於資料電壓。舉例來說，寫入電壓VPP可以是10V，而資料電壓可以是0V至3V。
舉例來說，第2圖是非揮發性記憶體單元1001的存儲電晶體110在寫入操作期間所接收到的電壓示意圖。在第2圖中，控制線CL可以在寫入電壓VPP，而位元線BL1可以在資料電壓VD1。在此情況下，如果資料電壓VD1較低，則存儲電晶體110的閘極端及第一端的電壓差就會較為大，使得存儲電晶體110的閘極結構能夠捕捉較多的電子。然而，如果資料電壓VD1較高，則存儲電晶體110的閘極端及第一端的電壓差就會較小，使得存儲電晶體110的閘極結構所能夠捕捉到的電子較少。這些被存儲電晶體110的浮接閘極所捕獲的電子會造成非揮發性的浮接閘極電勢，進而有效地改變存儲電晶體110的閘極電壓。
如此一來，在寫入操作之後，根據非揮發性記憶體單元1001至100N 的存儲電晶體110所接收到的資料電壓，非揮發性記憶體單元1001至100N的存儲電晶體110的閘極結構就會捕捉到不同數量的電子。也就是說，非揮發性記憶體單元1001至100N會引發程度不同的福勒穿隧，導致非揮發性記憶體單元1001至100N的存儲電晶體110具有不同的浮接閘極電勢。因此，非揮發性記憶體單元1001至100N的存儲電晶體110會具有不同的寫入狀態，而這些寫入狀態則可以用來表示非揮發性記憶體單元1001至100N所儲存的權重值。
在有些實施例中，在寫入操作中透過位元線BL1至BLN提供適當的資料電壓至非揮發性記憶體單元1001至100N的存儲電晶體110的第一端，就可以讓非揮發性記憶體單元1001至100N的存儲電晶體110達到目標的浮接閘極電勢。如此一來，在讀取操作時，存儲電晶體110的浮接閘極電勢就可以用來表示非揮發性記憶體單元1001至100N中所儲存的權重值。在有些實施例中，非揮發性記憶體單元1001至100N的存儲電晶體110的目標浮接閘極電勢可以根據所欲儲存的權重值而設定在0V到3V之間。舉例來說，若欲表示共3位元(即8個)的權重值，則目標浮接閘極電勢可以包含0.3V、0.6V、0.9V、1.2V、1.5V、1.8V、2.1V及2.4V。
第3圖是非揮發性記憶體單元1001的存儲電晶體110及權重電路WC1的示意圖，同時也標示了非揮發性記憶體單元1001在讀取操作期間接收到的電壓。在讀取操作期間，非揮發性記憶體單元1001的存儲電晶體110的第一端可接收讀取電壓VRD，而非揮發性記憶體單元1001的存儲電晶體110的閘極端可以耦接至偏壓VB。在有些實施例中，寫入電壓VPP可以大於讀取電壓VRD，而讀取電壓VRD可以大於最大的浮接閘極電勢。舉例來說，在此實施例中，讀取電壓VRD可以是3V。
由於讀取電壓VRD會大於非揮發性記憶體單元1001的存儲電晶體110的浮接閘極電勢，因此在讀取操作期間，非揮發性記憶體單元1001的存儲電晶體110的第二端會處在比存儲電晶體110的浮接閘極電勢還低一個閾電壓的電 壓。
舉例來說，如果非揮發性記憶體單元1001的存儲電晶體110的浮接閘極電勢為2V，而非揮發性記憶體單元1001的存儲電晶體110的閾電壓為0.3V，則非揮發性記憶體單元1001的存儲電晶體110的第二端就會處於1.7V。此外，如果非揮發性記憶體單元1001的存儲電晶體110的浮接閘極電勢為1V，而非揮發性記憶體單元1001的存儲電晶體110的閾電壓為0.3V，則非揮發性記憶體單元1001的存儲電晶體110的第二端就會處於0.7V。也就是說，權重電壓VW1是根據寫入操作所設定的浮接閘極電勢產生。
再者，在有些實施例中，如果非揮發性記憶體單元1001至100N的存儲電晶體110可以同步接收相同的電壓來執行讀取操作。在此情況下，非揮發性記憶體單元1001至100N的存儲電晶體110的第二端會根據非揮發性記憶體單元1001至100N的存儲電晶體110的浮接閘極電勢平行地輸出權重電壓VW1至VWN。
此外，在有些實施例中，偏壓VB可以是0V。然而，為了與處理單元PE相容，也可以透過調整偏壓VB來調整非揮發性記憶體單元1001至100N所輸出權重電壓VW1至VWN的基準電壓。舉例來說，若偏壓VB設定為1V且偏壓VB耦合至浮接閘極的比例為90%，則非揮發性記憶體單元1001至100N所輸出的權重電壓VW1至VWN將提升0.9V。在有些實施例中，讀取電壓VRD可以大於偏壓VB，使得非揮發性記憶體單元1001至100N可以根據浮接閘極電勢適當地輸出權重電壓VW1至VWN。
在有些實施例中，處理單元PE1可包含複數個權重電路WC1至WCN，權重電路WC1至WCN可分別耦接至非揮發性記憶體單元1001至100N中對應的非揮發性記憶體單元。每一個權重電路WC1至WCN可接收控制訊號，並自對應的非揮發性記憶體單元接收權重電壓。權重電路WC1至WCN可以根據控 制訊號SIGCTRL1至SIGCTRLN及權重電壓VW1至VWN來執行運算。在有些實施例中，權重電路WC1至WCN所執行的運算可以是乘法運算。
在第3圖中，權重電路WC1包含控制電晶體T1、權重電晶體T2、重置電晶體T3及電容C1。控制電晶體T1具有第一端、第二端及控制端，控制電晶體T1的第一端可耦接於系統電壓端以接收系統電壓V1，而控制電晶體T1的控制端可接收控制訊號SIGCTRL1。權重電晶體T2具有第一端、第二端及控制端，權重電晶體T2的第一端耦接於控制電晶體T1的第二端，而權重電晶體T2的控制端耦接於非揮發性記憶體單元1001的存儲電晶體110的第二端以接收對應的權重電壓VW1。重置電晶體T3具有第一端、第二端及控制端，重置電晶體T3的第一端耦接於權重電晶體T2的控制端，重置電晶體T3的第二端耦接於參考電壓端以接收參考電壓VR，而重置電晶體T3的控制端可接收重置訊號SIGRST。電容C1具有第一端及第二端，電容C1的第一端可耦接於權重電晶體T2的第二端以輸出計算電壓VC1，而電容C1的第二端可耦接至參考電壓端以接收參考電壓VR。
在有些實施例中。在權重電路WC1開始執行運算之前，重置訊號SIGRST可以先將重置電晶體T3導通一段時間，以對存儲電晶體110的第二端進行放電。接著，重置訊號SIGRST可以將重置電晶體T3截止，此時存儲電晶體110將被根據其浮接閘極電勢所引致的電流充電。在權重電路WC1進行運算時，控制電晶體T1的控制端可接收控制訊號SIGCTRL1，權重電晶體T2的控制端則可接收權重電壓VW1，而控制電晶體T1及權重電晶體T2所產生的電壓ID則會對電容C1充電。
在有些實施例中，控制訊號SIGCTRL1可以是具有固定電壓的脈衝訊號，且其脈衝長度是由輸入訊號SIG1所決定。舉例來說，如果輸入訊號SIG1所代表的值較大，則控制訊號SIGCTRL1的脈衝長度就會較長，而若輸入訊號SIG1所代表的值較大，小，則控制訊號SIGCTRL1的脈衝長度就會較短。也就是說，控制訊 號SIGCTRL1可以用來控制控制電晶體T1導通的時間長度。
此外，權重電壓VW1可以控制權重電晶體T2所產生的電流ID的大小。舉例來說，如果權重電壓VW1較大，權重電晶體T2所產生的電流ID就較大，而權重電壓VW1較小，權重電晶體T2所產生的電流ID就較小。因此，電容C1的第一端的電壓會與非揮發性記憶體單元1001所儲存的權重值以及輸入訊號SIG1所代表的數值的乘積相關。
由於非揮發性記憶體單元1001至100N可以輸出類比的權重電壓VW1至VWN來表示權重值，且處理單元PE1可以直接使用類比的權重電壓VW1至VWN進行運算，因此處理單元PE1處理運算所需的負擔就可以顯著地減輕。此外，在有些實施例中，雖然非揮發性記憶體單元1001至100N會形成於同一晶片，而處理單元PE1則形成於另一晶片，然而處理單元PE1還是可以直接耦接至非揮發性記憶體單元1001至100N，以大大降低存取記憶體的時間。
在第1圖中，每一個非揮發性記憶體單元1001至100N可以利用一個存儲電晶體110來實作。然而，在有些實施例中，非揮發性記憶體單元1001至100N也可以用更多的電晶體來實作。
第4圖是本發明一實施例的非揮發性記憶體單元200的示意圖。非揮發性記憶體單元200與非揮發性記憶體單元1001具有相同的結構，並且可以根據相似的原理操作。在有些實施例中，近記憶體計算系統10可以利用非揮發性記憶體單元200來取代非揮發性記憶體單元1001至100N。非揮發性記憶體單元200包含存儲電晶體210及選擇電晶體220。
選擇電晶體220具有第一端、第二端及控制端，選擇電晶體220的第一端耦接於存儲電晶體210的第二端，而選擇電晶體220的控制端耦接於字元線WL。此外，存儲電晶體210的第一端可耦接於位元線BL。在有些實施例中，字元線WL可以控制選擇電晶體220的導通與截止，而非揮發性記憶體單元200可以 經由選擇電晶體220的第二端輸出權重電壓。在此情況下，耦接至不同處理單元的非揮發性記憶體單元200可以在不同的時段輸出權重電壓，使得耦接至不同處理單元的非揮發性記憶體單元能夠設置在相同的記憶體陣列中，並且使用相同的位元線，進而增進設計上的彈性。
然而，在有些實施例中，非揮發性記憶體單元200還可以經由存儲電晶體210的第二端來輸出權重電壓。也就是說，非揮發性記憶體單元200可以根據系統的需求而經由存儲電晶體210的第二端或選擇電晶體220的第二端來耦接至處理單元。
此外，非揮發性記憶體單元200的寫入操作可以利用第2圖所示的電壓來執行。然而，字元線WL可以設定在比寫入電壓VPP小的參考電壓VR，使得選擇電晶體220可以被截止，並使存儲電晶體210的第二端保持在浮接狀態。
在有些實施例中，非揮發性記憶體單元200可以被清除以便後續儲存新的的權重值。第4圖進一步標示了在清除操作期間，非揮發性記憶體單元200所接收到的電壓。在清除操作期間，字元線WL及位元線BL可以在第一清除電壓VE1，而控制線CL可以在第二清除電壓VE2。此外，在有些實施例中，存儲電晶體210及選擇電晶體220可以設於N型深井中的P型井中。在此情況下，在清除操作中，N型深井及P型井都可以在第一清除電壓VE1。
在有些實施例中，寫入電壓VPP可以大於第一清除電壓VE1，第一清除電壓VE1可以大於參考電壓VR，而參考電壓VR可以大於第二清除電壓VE2。舉例來說，寫入電壓VPP可以是10V，第一清除電壓VE1可以是5V，參考電壓VR可以是0V，而第二清除電壓VE2可以是-5V。在此情況下，在清除操作期間，存儲電晶體210所捕獲的電子會自閘極結構中彈射出，而存儲電晶體210就可以回復到未被寫入的狀態。
第5圖是本發明一實施例的非揮發性記憶體單元300的示意圖。非揮 發性記憶體單元300與非揮發性記憶體單元200具有相同的結構，並且可以根據相似的原理操作。在有些實施例中，近記憶體計算系統10可以利用非揮發性記憶體單元300來取代非揮發性記憶體單元1001至100N。非揮發性記憶體單元300包含存儲電晶體310、第一選擇電晶體320及第二選擇電晶體330。第二選擇電晶體330具有第一端、第二端及控制端，第二選擇電晶體330的第一端耦接於存儲電晶體310的第一端，第二選擇電晶體330的第二端耦接於位元線BL，而第二選擇電晶體330的控制端耦接於選擇閘極線SGL。
在有些實施例中，非揮發性記憶體單元300可以利用第2圖所示的電壓來執行寫入操作，且字元線WL可以設定在比寫入電壓VPP小的參考電壓VR。也就是說，第一選擇電晶體320會被截止，而存儲電晶體210的第二端會處於浮接狀態。此外，選擇閘極線SGL可以設定在操作電壓，且操作電壓可大於位元線BL上的資料電壓，使得第二選擇電晶體330會在寫入操作期間被導通。
第5圖進一步標示出非揮發性記憶體單元300在清除操作期間所接收到的電壓。在清除操作中，選擇閘極線SGL及字元線WL可以在第一清除電壓VE1，而控制線CL可以在參考電壓VR。此外，第一選擇電晶體320的第二端、存儲電晶體310所設置的N型深井及P型井可接處於第三清除電壓VE3，而位元線BL則可處在浮接狀態。在此情況下，第三清除電壓VE3可以大於第一清除電壓VE1，而第一清除電壓VE1可以大於參考電壓VR。舉例來說，第三清除電壓VE3可以是10V，第一清除電壓VE1可以是5V，而參考電壓VR可以是0V。在此情況下，施加在存儲電晶體310的基體端的高電壓會將存儲電晶體310的閘極結構所捕獲的電子引出，使得存儲電晶體310回復到未被寫入的狀態。
在有些實施例中，由於非揮發性記憶體單元300的結構具有對稱性，因此第一選擇電晶體320、存儲電晶體310及第二選擇電晶體330可以利用分離閘極(split gate)的結構形成，以減少電路面積。第6圖是利用分離閘極結構實作非揮 發性記憶體300的示意圖。在第6圖中，第一選擇電晶體320及第二選擇電晶體330可以利用存儲電晶體310的堆疊閘極的兩側側壁(sidewall)來實作。因此，非揮發性記憶體300的面積可以顯著的減少。
第7圖是本發明一實施例的非揮發性記憶體單元400的示意圖。非揮發性記憶體單元300及400具有相似的結構，並且可以根據相似的原理操作。然而，非揮發性記憶體單元400包含存儲電晶體410、第一選擇電晶體420及第二選擇電晶體430。
在第7圖中，存儲電晶體410具有浮接閘極的結構。在此情況下，非揮發性記憶體單元400還可包含控制元件440及清除元件450以控制存儲電晶體410的閘極端。控制元件440具有第一端及第二端，控制元件440的第一端耦接於存儲電晶體410的閘極端，而控制元件440的第二端可耦接於控制線CL。清除元件450具有第一端及第二端，清除元件450的第一端可耦接於存儲電晶體410的閘極端，而清除元件450的第二端可耦接於清除線EL。
在第7圖中，控制元件440及清除元件450可以是利用電晶體實作的電容。在此情況下，控制元件440的第一端及清除元件450的第一端可以是由存儲電晶體410的閘極端所延伸出的多晶矽層。也就是說，存儲電晶體410的閘極端、控制元件440的第一端及清除元件450的第一端可以經由相同的多晶矽層耦接。此外，控制元件440的第二端及清除元件450的第二端可以是電晶體的源極/汲極端。
在有些實施例中，控制元件440的耦合面積可以設計成甚大於存儲電晶體410的浮接閘極的耦合面積。因此，在控制線CL上施加目標電壓時，存儲電晶體410的閘極端也會被耦合至接近該目標電壓的電壓。如此一來，控制元件440就可以用來在存儲電晶體410的浮接閘極上引致福勒穿隧以執行寫入操作。
然而，清除元件450的耦合面積可以設計成甚小於存儲電晶體410的 浮接閘極的耦合面積。在此情況下，施加至清除線EL的電壓不會耦合至存儲電晶體410的閘極端，因此清除線EL可以用來執行清除操作。
第7圖標示了非揮發性記憶體單元400在寫入操作期間所接收的電壓示意圖。在第7圖中，在寫入操作期間，字元線WL可以在參考電壓VR，而第一選擇電晶體420會被截止。選擇閘極線SGL可以在操作電壓VDD，而第二選擇電晶體430會被導通。控制線CL及清除線EL可皆為寫入電壓VPP，而位元線BL可以在資料電壓VD1。在有些實施例中，寫入電壓VPP可以大於操作電壓VDD，而操作電壓VDD可以大於參考電壓VR。舉例來說，寫入電壓VPP可以是10V，操作電壓VDD可以是3V，而參考電壓VR可以是0V。
在此情況下，存儲電晶體410的閘極端可以經由控制元件440而耦合至寫入電壓VPP，而存儲電晶體410的第一端則可經由第二選擇電晶體430接收到資料電壓VD1。如此一來，施加在存儲電晶體410上的電壓就足以產生福勒穿隧效應，並可改變存儲電晶體410的寫入狀態。
第8圖是非揮發性記憶體單元400在清除操作期間所接收到的電壓示意圖。在第8圖中，在清除操作期間，字元線WL、選擇閘極線SGL及位元線BL可以在參考電壓VR，使得第一選擇電晶體420及第二選擇電晶體430會被截止。控制線CL也可以在參考電壓VR，而清除線EL則可在第三清除電壓VE3。在此情況下，存儲電晶體410的浮接閘極中所捕獲的電子就會被甚高的清除電壓VE3吸引而經由清除元件450射出。
如此一來，在有些實施例中，近記憶體計算系統10就可以利用非揮發性記憶體單元400來寫入並記錄不同的權重值，並且可以輸出對應的類比權重電壓。
綜上所述，本發明的實施例所提供的非揮發性記憶體單元及近記憶體計算系統可以輸出類比的權重電壓以表示權重值，而近記憶體計算系統中的 處理單元則可以直接使用類比權重電壓來進行運算。因此，近記憶體計算系統執行運算的負擔以及存取記憶體所需花費的時間都可以顯著的降低。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:近記憶體計算系統
CN1至CNK:計算節點
1001至100N:非揮發性記憶體單元
110:存儲電晶體
PE1:處理單元
WC1至WCN:權重電路
BL1至BLN:位元線
CL:控制線
VW1至VWN:權重電壓
SIGCTRL1至SIGCTRLN:控制訊號
SIG1至SIGN:輸入訊號

Claims (18)

  1. 一種非揮發性記憶體單元，包含：一存儲電晶體，具有一第一端，一第二端，及一閘極端；其中在一寫入操作期間：該存儲電晶體的該第一端接收對應於欲儲存至該非揮發性記憶體單元的一權重值的一資料電壓；該存儲電晶體的該第二端處於浮接狀態；該存儲電晶體的該閘極耦合至一寫入電壓；及該寫入電壓大於該資料電壓；其中在一讀取操作期間：該存儲電晶體的該第一端接收一讀取電壓；該存儲電晶體的該閘極端耦合至一偏壓；及該存儲電晶體的該第二端輸出一權重電壓；其中該寫入電壓大於該讀取電壓，且該讀取電壓大於該偏壓。
  2. 如請求項1所述的非揮發性記憶體單元，其中：該存儲電晶體具有一堆疊式閘極結構，且該存儲電晶體的該閘極端耦接至一控制線。
  3. 如請求項2所述的非揮發性記憶體單元，另包含：一第一選擇電晶體，具有一第一端耦接於該存儲電晶體的該第二端，一第二端，及一控制端耦接於一字元線；其中在該寫入操作期間，該字元線是在小於該寫入電壓的一參考電壓，且 該第一選擇電晶體被截止。
  4. 如請求項3所述的非揮發性記憶體單元，其中該存儲電晶體的該第一端耦接於一位元線。
  5. 如請求項4所述的非揮發性記憶體單元，其中：該存儲電晶體及該第一選擇電晶體是設置在一N型深井中的一P型井中；在一清除操作期間：該字元線、該位元線、該N型深井及該P型井是在一第一清除電壓；及該控制線是在一第二清除電壓；其中該寫入電壓大於該第一清除電壓，該第一清除電壓大於該參考電壓，且該參考電壓大於該第二清除電壓。
  6. 一種近記憶體計算(near-memory computation)系統，包含：複數個計算節點，每一計算節點包含：複數個非揮發性記憶體單元，每一非揮發性記憶體單元包含一存儲電晶體，具有一第一端，一第二端，及一閘極端；及一處理單元，耦接於該些非揮發性記憶體單元中複數個存儲電晶體的複數個第二端，及用以對自該些非揮發性記憶體單元中平行輸出的複數個權重電壓所代表的資料進行運算；其中在一寫入操作期間：該些存儲電晶體的複數個第一端接收對應於欲儲存至該些非揮發性記憶體單元的複數個權重值的複數個資料電壓；該些存儲電晶體的該些第二端處於浮接狀態； 該些存儲電晶體的複數個閘極端耦合至一寫入電壓；及該寫入電壓大於該資料電壓。
  7. 如請求項6所述的近記憶體計算系統，其中在一讀取操作期間：該些存儲電晶體的該些第一端接收一讀取電壓；該些存儲電晶體的該些閘極端耦合至一偏壓；及該些存儲電晶體的該些第二端輸出該些權重電壓；其中該寫入電壓大於該讀取電壓，且該讀取電壓大於該偏壓。
  8. 如請求項6所述的近記憶體計算系統，其中：該些存儲電晶體中的每一存儲電晶體具有一堆疊式閘極結構，且該些存儲電晶體的該些閘極端耦接至一控制線。
  9. 如請求項8所述的近記憶體計算系統，其中每一非揮發性記憶體單元還包含：一第一選擇電晶體，具有一第一端耦接於該存儲電晶體的該第二端，一第二端，及一控制端耦接於一字元線；其中在該寫入操作期間，該字元線是在小於該寫入電壓的一參考電壓，且該第一選擇電晶體被截止。
  10. 如請求項9所述的近記憶體計算系統，其中每一存儲電晶體的該第一端耦接於一位元線。
  11. 如請求項10所述的近記憶體計算系統，其中： 該存儲電晶體及該第一選擇電晶體是設置在一N型深井中的一P型井中；在一清除操作期間：該字元線、該位元線、該N型深井及該P型井是在一第一清除電壓；及該控制線是在一第二清除電壓；其中該寫入電壓大於該第一清除電壓，該第一清除電壓大於該參考電壓，且該參考電壓大於該第二清除電壓。
  12. 如請求項9所述的近記憶體計算系統，其中每一非揮發性記憶體單元還包含：一第二選擇電晶體，具有一第一端耦接於該存儲電晶體的該第一端，一第二端耦接於一位元線，及一控制端耦接於一選擇閘極線；其中在該寫入操作期間，該選擇閘極線是在大於該資料電壓的一操作電壓，且該第二選擇電晶體被導通。
  13. 如請求項12所述的近記憶體計算系統，其中：該存儲電晶體、該第一選擇電晶體及該第二選擇電晶體是設置在一N型深井中的一P型井中；在一清除操作期間：該字元線及該選擇閘極線是在一第一清除電壓；該控制線是在該參考電壓；該第一選擇電晶體的該第二端、該N型深井及該P型井是在一第三清除電壓；及該位元線是在處於浮接狀態；其中該第三清除電壓大於該第一清除電壓，且該第一清除電壓大於該參考 電壓。
  14. 如請求項12所述的近記憶體計算系統，其中每一非揮發性記憶體單元中的該第一選擇電晶體、該存儲電晶體及該第二選擇電晶體是由一分離閘極(split gate)的結構形成。
  15. 如請求項6所述的近記憶體計算系統，其中：該存儲電晶體具有一浮接閘極結構；每一非揮發性記憶體另包含：一控制元件，具有一第一端耦接於該存儲電晶體的該閘極端，一第二端耦接於一控制線；及一清除元件，具有一第一端耦接於該存儲電晶體的該閘極端，一第二端耦接於一清除線。
  16. 如請求項15所述的近記憶體計算系統，其中每一非揮發性記憶體單元另包含：一第一選擇電晶體，具有一第一端耦接於該存儲電晶體的該第二端，一第二端，及一控制端耦接於一字元線；及一第二選擇電晶體，具有一第一端耦接於該存儲電晶體的該第一端，一第二端耦接於一位元線，及一控制端耦接於一選擇閘極線；其中在該寫入操作期間：該字元線是在一參考電壓，且該第一選擇電晶體被截止；該選擇閘極線是在一操作電壓，且該第二選擇電晶體被導通；該控制線及該清除線是在該寫入電壓；及 該位元線是在該資料電壓；其中該寫入電壓大於該操作電壓，且該操作電壓大於該參考電壓。
  17. 如請求項16所述的近記憶體計算系統，其中在一清除操作期間：該字元線、該選擇閘極線、該位元線及該控制線是在該參考電壓；該第一選擇電晶體及該第二選擇電晶體被截止；及該清除線是在一第三清除電壓；其中該第三清除電壓大於該操作電壓。
  18. 如請求項6所述的近記憶體計算系統，其中該處理單元包含耦接於該些非揮發性記憶體單元的複數個權重電路，每一權重電路包含：一控制電晶體，具有一第一端耦接於一系統電壓端，一第二端，及一控制端用以接收一控制訊號；一權重電晶體，具有一第一端耦接於該控制電晶體的該第二端，一第二端，及一控制端耦接於對應的一非揮發性記憶體單元的一存儲電晶體的一第二端以接收對應的一權重電壓；一重置電晶體，具有一第一端耦接於該權重電晶體的該控制端，一第二端耦接於一參考電壓端，及一控制端用以接收一重置訊號；及一電容，具有一第一端耦接於該權重電晶體的該第二端以輸出一計算電壓，及一第二端耦接於該參考電壓端。
TW108144597A 2018-12-19 2019-12-06 近記憶體計算系統及非揮發性記憶體單元 TWI716215B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862781605P 2018-12-19 2018-12-19
US62/781,605 2018-12-19
US201962872715P 2019-07-11 2019-07-11
US62/872,715 2019-07-11
US16/669,480 US10991430B2 (en) 2018-12-19 2019-10-30 Non-volatile memory cell compliant to a near memory computation system
US16/669,480 2019-10-30

Publications (2)

Publication Number Publication Date
TW202036568A TW202036568A (zh) 2020-10-01
TWI716215B true TWI716215B (zh) 2021-01-11

Family

ID=71096936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144597A TWI716215B (zh) 2018-12-19 2019-12-06 近記憶體計算系統及非揮發性記憶體單元

Country Status (3)

Country Link
US (1) US10991430B2 (zh)
CN (1) CN111462797B (zh)
TW (1) TWI716215B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11062773B2 (en) * 2019-05-13 2021-07-13 Ememory Technology Inc. Near-memory computation system for analog computing
US11449741B2 (en) * 2019-07-19 2022-09-20 Silicon Storage Technology, Inc. Testing circuitry and methods for analog neural memory in artificial neural network
US11393546B2 (en) * 2019-07-19 2022-07-19 Silicon Storage Technology, Inc. Testing circuitry and methods for analog neural memory in artificial neural network
US20220319620A1 (en) * 2019-09-12 2022-10-06 Silicon Storage Technology, Inc. Testing of analog neural memory cells in an artificial neural network
CN111951848B (zh) * 2020-08-18 2023-09-01 上海交通大学 一种嵌入式动态随机存储器增益单元及其操作方法
US11935603B2 (en) * 2021-11-04 2024-03-19 Infineon Technologies LLC Erase power loss indicator (EPLI) implementation in flash memory device
CN114913895B (zh) * 2022-07-19 2022-11-01 中科南京智能技术研究院 一种实现两比特输入单比特权重的存内计算宏单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818761A (en) * 1996-09-10 1998-10-06 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device capable of high speed programming/erasure
US6249802B1 (en) * 1997-09-19 2001-06-19 Silicon Graphics, Inc. Method, system, and computer program product for allocating physical memory in a distributed shared memory network
US20050289292A1 (en) * 2004-06-29 2005-12-29 Morrow Warren R System and method for thermal throttling of memory modules
US20120257467A1 (en) * 2011-04-06 2012-10-11 Advantest Corporation Memory repair analysis apparatus, memory repair analysis method, and test apparatus
US20140192588A1 (en) * 2013-01-10 2014-07-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Device and Read Method Thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69927967T2 (de) 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6522584B1 (en) 2001-08-02 2003-02-18 Micron Technology, Inc. Programming methods for multi-level flash EEPROMs
US7088623B2 (en) * 2003-10-16 2006-08-08 United Microelectronics Corp. Non-volatile memory technology suitable for flash and byte operation application
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US8462553B2 (en) * 2009-12-29 2013-06-11 Aplus Flash Technology, Inc. Cell array for highly-scalable, byte-alterable, two-transistor FLOTOX EEPROM non-volatile memory
KR102022502B1 (ko) * 2012-08-30 2019-09-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 프로그램 방법
KR20160029506A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 삼차원 메모리 셀 어레이를 포함하는 반도체 메모리 장치 및 그것의 동작 방법
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9502426B1 (en) * 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818761A (en) * 1996-09-10 1998-10-06 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device capable of high speed programming/erasure
US6249802B1 (en) * 1997-09-19 2001-06-19 Silicon Graphics, Inc. Method, system, and computer program product for allocating physical memory in a distributed shared memory network
US20050289292A1 (en) * 2004-06-29 2005-12-29 Morrow Warren R System and method for thermal throttling of memory modules
US20120257467A1 (en) * 2011-04-06 2012-10-11 Advantest Corporation Memory repair analysis apparatus, memory repair analysis method, and test apparatus
US20140192588A1 (en) * 2013-01-10 2014-07-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Device and Read Method Thereof

Also Published As

Publication number Publication date
CN111462797A (zh) 2020-07-28
US10991430B2 (en) 2021-04-27
CN111462797B (zh) 2022-03-08
TW202036568A (zh) 2020-10-01
US20200202941A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
TWI716215B (zh) 近記憶體計算系統及非揮發性記憶體單元
US11663457B2 (en) Neural network circuits having non-volatile synapse arrays
US11355166B2 (en) Sequential memory operation without deactivating access line signals
US10741259B2 (en) Apparatuses and methods using dummy cells programmed to different states
US7668014B2 (en) Non-volatile memory device and program method
JP4751039B2 (ja) 不揮発性半導体記憶装置
CN102568554B (zh) 数据读取装置、非易失性存储器装置及其读取方法
JPH08315586A (ja) 不揮発性半導体記憶装置
KR20110086339A (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법
US20090129154A1 (en) Semiconductor memory device
TWI536388B (zh) Semiconductor memory circuits and devices
US20130187707A1 (en) Charge Pump Systems and Methods
US8477532B2 (en) Flash memory device configured to switch wordline and initialization voltages
JP2008269727A (ja) 昇圧回路、半導体記憶装置およびその駆動方法
US11100989B2 (en) Multiplier-accumulator
US10354725B2 (en) Method for rewriting semiconductor storage device and the semiconductor storage device
JP2001085633A (ja) 容量構造を有する半導体装置、およびこの容量構造を用いたチャージポンプ回路、ならびにチャージポンプ回路を用いた半導体装置
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
CN111931923B (zh) 近存储器运算系统
US20150262687A1 (en) Semiconductor memory device
CN111243648A (zh) 闪存单元、闪存模块以及闪存芯片
JPH09326197A (ja) 不揮発性半導体記憶装置及びビット線充電方法
US20240013835A1 (en) Semiconductor memory device performing a multiplication and accumulation operation
US20230147403A1 (en) Hardware-based artificial neural network device
JPH04192196A (ja) 不揮発性半導体記憶装置