TWI713639B - 記憶體裝置及其形成方法 - Google Patents

記憶體裝置及其形成方法 Download PDF

Info

Publication number
TWI713639B
TWI713639B TW105139150A TW105139150A TWI713639B TW I713639 B TWI713639 B TW I713639B TW 105139150 A TW105139150 A TW 105139150A TW 105139150 A TW105139150 A TW 105139150A TW I713639 B TWI713639 B TW I713639B
Authority
TW
Taiwan
Prior art keywords
layer
getter
forming
conductive
substrate
Prior art date
Application number
TW105139150A
Other languages
English (en)
Other versions
TW201729351A (zh
Inventor
張耀文
蔡正原
鄭凱文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201729351A publication Critical patent/TW201729351A/zh
Application granted granted Critical
Publication of TWI713639B publication Critical patent/TWI713639B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之一實施例揭露一記憶體裝置。該記憶體裝置包含：一多堆疊介電層，其位於一基板上方；一第一導電層，其位於該多堆疊介電層上方；一第二導電層，其位於該第一導電層上方；一吸氣劑層，其位於該第二導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及一互連層，其位於該吸氣劑層上方，使得該互連層電耦合至該第一導電層。

Description

記憶體裝置及其形成方法
本發明實施例係有關半導體裝置及其製造方法，特別是有關記憶體裝置及其製造方法。
半導體積體電路產業在過去幾十年已經歷快速成長。半導體材料及設計之技術進步已產生越來越小且越來越複雜之電路。由於與處理及製造相關之技術亦已經歷技術進步，所以此等材料及設計進步已成為可能。在半導體演進之過程中，每單位面積之互連裝置之數目已隨著可被可靠產生之最小組件之大小減小而增加。
半導體之諸多技術進步已發生於記憶體裝置，尤其是非揮發性記憶體裝置，之領域中。已開發各種結構及組態來按比例增大非揮發性記憶體裝置(諸如(例如)可程式化唯讀記憶體(PROM)、可擦除可程式化唯讀記憶體(EPROM)及電可擦除可程式化唯讀記憶體(EEPROM))之一記憶密度。用於製造一EEPROM裝置之介電結構之一者指稱氧化物-氮化物-氧化物(ONO)結構。ONO結構之品質對判定一記憶體裝置之效能起決定性作用。因此，需要一種已改良一ONO結構(例如無污染ONO結構)之品質之記憶體裝置。
本發明實施例揭露製造一記憶體裝置之一方法。在一實施例中，該方法包含：提供放置於一基板上之一半導體裝置，其中該半導體裝置包含一半導體裝置構件；使一導電層形成於該基板上方，使得該導電層電耦合至該半導體裝置構件；使一吸氣劑層形成於該導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及使一互連層形成於該吸氣劑層上方，使得該互連層電耦合至該半導體裝置構件。
在另一實施例中，揭露一記憶體裝置之一實施例。該記憶體裝置包含：一多堆疊介電層，其位於一基板上方；一第一導電層，其位於該多堆疊介電層上方；一第二導電層，其位於該第一導電層上方；一吸氣劑層，其位於該第二導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及一互連層，其位於該吸氣劑層上方，使得該互連層電耦合至該第一導電層。
在又一實施例中，揭露一記憶體裝置之一實施例。該記憶體裝置包含一半導體基板；一多堆疊介電層，其位於該半導體基板上；一閘極，其位於該多堆疊介電層上；一導電層，其形成於該閘極上方；一吸氣劑層，其覆於該導電層上，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及一接墊層，其形成於該吸氣劑層上方，藉此該接墊層電耦合至該閘極。
100:方法
102:步驟
104:步驟
106:步驟
108:步驟
110:步驟
112:步驟
114:步驟
116:步驟
118:步驟
200:記憶體裝置
202:基板
204:穿隧層
206:多晶矽層
207:控制閘極
208:氧化物層
210:氮化物層
212:氧化物層
214:記憶體閘極層/記憶體閘極
216:源極
218:汲極
220:介電層
221:溝槽
222:閘極電極
223:吸氣劑層
224:第一層
226:第二層
228:互連層
230:頂部導電層
240:互連構件
241:吸氣劑層
250:互連構件
251:吸氣劑層
260:互連構件
261:吸氣劑層
自結合附圖來閱讀之以下詳細描述最佳理解本揭露之態樣。應強調的是，根據產業標準實踐，圖中之各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1描繪根據各種實施例之製造一記憶體裝置之一方法。
圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I、圖2J及圖2K描繪根據各種實施例之由圖1之方法製造之一記憶體裝置之剖面圖。
熟習技術者將在閱讀以下詳細描述之後更加明白以上簡要描述之圖式中所揭露之各種構件。由於各種圖中所描繪之構件共用於兩個或兩個以上圖之間，所以為使描述清楚，已使用相同識別元件符號。
應瞭解，以下揭露提供用於實施本發明之不同構件之諸多不同實施例及實例。下文將描述組件及配置之特定實例來簡化本揭露。當然，此等僅為實例且不意在限制。而且，在以下描述中，使一第一構件形成於一第二構件上方或形成於一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中可形成介入該第一構件與該第二構件之間的額外構件使得該第一構件及該第二構件可不直接接觸之實施例。為簡單及清楚起見，圖中之各種構件可依不同比例任意繪製。
半導體之諸多技術進步已發生於記憶體裝置，尤其是非揮發性記憶體裝置，之領域中。已開發各種結構及組態來按比例增大非揮發性記憶體裝置(諸如(例如)可程式化唯讀記憶體(PROM)、可擦除可程式化唯讀記憶體(EPROM)及電可擦除可程式化唯讀記憶體(EEPROM))之一記憶密度。用於製造一EEPROM裝置之介電結構之一者指稱氧化物-氮化物-氧化物(ONO)結構。顧名思義，一ONO結構包含一介電層堆疊，其包括一底部氧化物材料層、放置於該底部氧化物材料層上方之氮化物層及放置於該氮化物層上方之一頂部氧化物層。在一EEPROM裝置之程式化期間，將一 電荷自一基板轉移至該ONO結構之該氮化物層。將電壓施加至一閘極及一汲極以產生使電子沿一通道加速之一垂直電場及一橫向電場。隨著電子沿該通道移動，一些電子得到足夠能量來跳過該ONO結構之該底部氧化物材料層且變成受困於該氮化物層中。因而，該ONO結構之品質對判定包含此一ONO結構之一記憶體裝置之效能起決定性作用。如下文將討論，本揭露描述用於製造具有一ONO結構(例如無污染ONO結構)之一改良品質之一記憶體裝置之方法。
圖1係一或多個實施例中之製造根據本揭露之各種態樣所建構之一記憶體裝置(或半導體裝置)200之一方法100之一流程圖。參考圖1且結合圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I、圖2J及圖2K來描述方法100。圖2A至圖2K係根據一些實施例之由方法100形成記憶體裝置200之剖面圖。在一些實施例中，根據揭露方法100所製造之記憶體裝置200可部分為一非揮發性記憶體裝置之一記憶體元件，且此一記憶體元件係一分閘薄膜儲存裝置，但該記憶體元件可為各種適合儲存/記憶體裝置之一者。應瞭解，可在方法100之前、在方法100期間及/或在方法100之後提供額外步驟，且方法100之額外實施例可替換、消除及/或移動所描述之一些步驟。
參考圖1及圖2A，方法100開始於步驟102：形成一控制閘極207，如圖2A中所展示。步驟102包含：接收一基板202；將一穿隧層204沉積於基板202上方；將一多晶矽層206沉積於穿隧層204上方；及使控制閘極形成於基板202上方，如圖2A中所展示。在一些實施例中，步驟102亦包含一微影製程(其用以形成一光阻圖案)、一蝕刻製程及一清潔製程來形成圖案化多晶矽堆疊。
在一些實施例中，基板202係一半導體基板且包含矽。替代地，基板包含鍺、矽鍺或其他適當半導體材料，諸如III/V族材料。在另一實施例中，基板202可包含由一適當技術(諸如指稱植氧分離(SIMOX)之一技術)形成之用於隔離之一埋藏介電材料層。在一些實施例中，基板202可為一絕緣體上覆半導體，諸如絕緣體上覆矽(SOI)。在一些實施例中，穿隧層204可由介電材料或高介電係數材料形成。
雖然在圖2A之所繪示實施例中，層206由多晶矽形成，但層206可由各種導電材料(諸如(例如)一金屬、一金屬合金、一金屬化合物、一摻雜半導體材料(例如一多晶矽材料)或其等之任何組合)之任何者形成。
返回參考圖1，方法100前進至步驟104：將氧化物-氮化物-氧化物(ONO)層沉積於控制閘極207上方，如圖2B中所展示。步驟104包含：將氧化物層208(例如氧化矽)沉積於控制閘極207及基板202上方；將氮化物層210(例如氮化矽)沉積於氧化物層208上方；及將另一氧化物層212(例如氧化矽)沉積於氮化物層210上方。在一些實施例中，步驟104亦指稱沉積一ONO(氧化物-氮化物-氧化物)層。
方法100繼續至步驟106：形成一記憶體閘極，如圖2C中所展示。步驟106包含：將一記憶體閘極層214沉積於氧化物層212上方。步驟106亦包含：施加一微影製程、一蝕刻製程及一清潔製程來形成記憶體閘極214，如圖2C中所展示。在一些實施例中，記憶體閘極層214亦指稱記憶體閘極214或一主閘極。
接著，參考圖2D，方法100前進至步驟108：進一步蝕刻記憶體閘極214。步驟108包含：藉由蝕刻製程而移除控制閘極207之頂部上之記憶體閘極層214、氧化物層212、氮化物層210及氧化物208之部分，如圖2D中 所展示。在步驟108中之蝕刻製程之後，暴露控制閘極207。在一些實施例中，蝕刻製程可包含一沉積製程(例如一光阻劑沉積)、一光微影製程、一濕式/乾式蝕刻製程或其等之一組合。
接著，參考圖2E，方法100前進行至步驟110：自控制閘極207之一側移除記憶體閘極214。在所繪示之實施例中，右側處之記憶體閘極經移除以形成為圖2E中所展示。如圖中所展示，移除記憶體閘極214亦包含：移除記憶體閘極層214、氧化物層212、氮化物層210及與基板202接觸之氧化物208之各者之一部分。
參考圖2F，方法100前進至步驟112：使一源極216及一汲極218形成於基板202中。源極216及汲極218可經由磊晶生長及/或各種適合製程(諸如一CVD製程)之一者而形成。步驟112可包含一光微影製程來定義一離子植入區域。經由磊晶生長而形成源極216及汲極218之實例中可包含一凹陷(recessing)製程來形成一溝槽/凹槽、接著一磊晶生長製程及接著一平坦化製程。此外，所形成之源極216及汲極218可由類似於及/或不同於基板202之材料形成。
方法100前進至步驟114：形成各個裝置構件(例如控制閘極207、記憶體閘極214、源極216及汲極218)之一電極。在形成記憶體閘極214之電極222使得電極222電耦合至記憶體閘極214之一實例中，步驟114包含：使一介電層220(例如一IMD層)形成於基板202上方，如圖2G中所展示。在一些特定實施例中，介電層220可由不同於ONO層之一材料(諸如(例如)適合於使下文將描述之一互連線絕緣之各種材料之任何者)形成。
如圖2H中所展示，介電層220經圖案化以便暴露記憶體閘極214之頂面之一部分。即，介電層220經圖案化以形成暴露記憶體閘極214之一溝 槽221。圖案化製程可包含一沉積製程(例如一光阻劑沉積)、一光微影製程、一濕式/乾式蝕刻製程或其等之一組合。接著，使電極222形成於溝槽221內，如圖2H中所繪示。使電極222形成於溝槽221內可透過將一導電材料沉積於溝槽221內而發生。形成閘極電極222之該導電材料可包含諸如金屬材料(例如銅、鋁等等)及/或多晶半導體材料(例如多晶矽)之一材料。圖2H中所繪示之電極222之形成僅為一實例，可在本揭露之範疇內使用適合於形成一電極之各種方法之一者。
如圖2I中所繪示，方法100前進至步驟116：使一吸氣劑層223形成於電極222上方。在本實施例中，吸氣劑層223係包含一第一層224及一第二層226之一多層堆疊。此處，第一層224及第二層226由不同材料形成。例如，第一層224包含一金屬材料且第二層226包含一金屬氮化物材料。就此而言，第一層224由鈦(Ti)、鋯(Zr)及/或鉿(Hf)形成且第二層226由氮化鉭(TaN)形成。此外，第一層224可具有約500埃之一厚度且第二層226可具有約1,500埃之一厚度。即，在一些實施例中，第二層226係第一層224之厚度之三倍。雖然在本實施例中可藉由使用一物理氣相沉積(PVD)製程而實施形成吸氣劑層223，但可在本揭露之範疇內使用各種沉積製程(ALD、CVD等等)之任何者。
在一些實施例中，吸氣劑層223可經組態以收集(或固定)各種化學物種。該等化學物種可包含氫氣、水及/或其他化學物種。固定此等化學物種可有利地降低或消除對記憶體裝置200之各種負面效應。此外，吸氣劑層223可經組態以阻擋可在後一製造/測試製程期間進入裝置記憶體200之此等化學物種。在一實例中，在對一製造記憶體裝置之一高溫可靠性測試期間，氫原子可進入/流入至一記憶體裝置之ONO層中。氫原子之此「侵 入」會不利地影響記憶體裝置之效能，諸如(例如)降級保存能力、不穩定臨限電壓等等。因此，本揭露有利地提供吸氣劑層223之形成以便阻止氫原子侵入至記憶體裝置200及/或記憶體裝置200之一元件(ONO層)中。
參考圖1及圖2J，方法100前進至步驟118：使一互連層228及頂部導電層230形成於吸氣劑層223上方。在一些實施例中，互連層228電耦合電極222及頂部導電層230。在本實施例中，互連層228可為一接墊層。互連層228大體上由諸如(例如)鋁、銅或其等之任何組合之導電材料形成。在一些實施例中，頂部導電層230可由氮化鈦形成。
方法100可包含額外步驟。例如，如圖2K中所繪示，互連構件240、250及260可各經形成以電耦合至以下裝置構件：控制閘極207、源極216及汲極218。類似地，互連構件240、250及260之各者可包含經組態以阻止氫原子侵入之一吸氣劑層(例如241、251及261)。
本發明實施例揭露製造一記憶體裝置之一方法。在一實施例中，該方法包含：提供放置於一基板上之一半導體裝置，其中該半導體裝置包含一半導體裝置構件；使一導電層形成於該基板上方，使得該導電層電耦合至該半導體裝置構件；使一吸氣劑層形成於該導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及使一互連層形成於該吸氣劑層上方，使得該互連層電耦合至該半導體裝置構件。
在另一實施例中，揭露一記憶體裝置之一實施例。該記憶體裝置包含：一多堆疊介電層，其位於一基板上方；一第一導電層，其位於該多堆疊介電層上方；一第二導電層，其位於該第一導電層上方；一吸氣劑層，其位於該第二導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由 氮化鉭形成之一第二層，該第二層覆於該第一層上；及一互連層，其位於該吸氣劑層上方，使得該互連層電耦合至該第一導電層。
在又一實施例中，揭露一記憶體裝置之一實施例。該記憶體裝置包含一半導體基板；一多堆疊介電層，其位於該半導體基板上；一閘極，其位於該多堆疊介電層上；一導電層，其形成於該閘極上方；一吸氣劑層，其覆於該導電層上，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及一接墊層，其形成於該吸氣劑層上方，藉此該接墊層電耦合至該閘極。
以上內容已概述若干實施例之特徵，使得熟習技術者可較佳理解[實施方式]。熟習技術者應瞭解，其可容易地使用本揭露作為設計或修改其他製程及結構之一基礎以實施相同目的或達成本文中所引入之實施例之相同優點。熟習技術者亦應認識到，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、代替及更改。
200:記憶體裝置
202:基板
204:穿隧層
206:多晶矽層
208:氧化物層
210:氮化物層
212:氧化物層
214:記憶體閘極層/記憶體閘極
216:源極
218:汲極
220:介電層
222:閘極電極
223:吸氣劑層
224:第一層
226:第二層
228:互連層
230:頂部導電層
240:互連構件
241:吸氣劑層
250:互連構件
251:吸氣劑層
260:互連構件
261:吸氣劑層

Claims (10)

  1. 一種半導體裝置，其包括：一半導體基板；一多堆疊介電層，其位於該半導體基板上；一閘極，其位於該多堆疊介電層上；一導電層，其形成於該閘極上方；一吸氣劑層，其覆於該導電層上，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及一接墊層，其形成於該吸氣劑層上方，藉此該接墊層電耦合至該閘極。
  2. 如請求項1之裝置，其進一步包括位於該半導體基板中且各橫向相鄰於該閘極之一源極及一汲極。
  3. 一種記憶體裝置，其包括：一多堆疊介電層，其位於一基板上方；一第一導電層，其位於該多堆疊介電層上方；一第二導電層，其位於該第一導電層上方；一吸氣劑層，其位於該第二導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及 一互連層，其位於該吸氣劑層上方，使得該互連層電耦合至該第一導電層。
  4. 如請求項3之裝置，其中該多堆疊介電層包含由氧化物形成之一第一層、由氮化物形成之一第二層及由氧化物形成之一第三層，該第二層覆於該第一層上，該第三層覆於該第二層上。
  5. 一種半導體裝置，其包括：一基板；一半導體裝置構件，其放置於該基板上；一導電層，其放置於該基板上，使得該導電層電耦合至該半導體裝置構件；一吸氣劑層，其放置於該導電層上方，其中該吸氣劑層包含：一第一層，其包括鈦；及一第二層，其覆於該第一層上，該第二層包括氮化鉭；及一互連層，其放置於該吸氣劑層上方，使得該互連層電耦合至該半導體裝置構件。
  6. 如請求項5之半導體裝置，其中該吸氣劑層之該第一層包括鋯。
  7. 一種形成半導體裝置的方法，其包括：提供放置於一基板上之一半導體裝置，其中該半導體裝置包含一半導體裝置構件； 使一導電層形成於該基板上方，使得該導電層電耦合至該半導體裝置構件；使一吸氣劑層形成於該導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及使一互連層形成於該吸氣劑層上方，使得該互連層電耦合至該半導體裝置構件。
  8. 如請求項7之方法，其中形成該吸氣劑層包含一物理氣相沉積(PVD)製程。
  9. 一種用於形成一半導體裝置之方法，該方法包括：使一多堆疊介電層形成於一半導體基板上；使一閘極形成於該多堆疊介電層上；使一導電層形成於該閘極上方；形成覆於該導電層上之一吸氣劑層，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及使一接墊層形成於該吸氣劑層上方，藉此該接墊層電耦合至該閘極。
  10. 一種用於形成一記憶體裝置之方法，該方法包括：使一多堆疊介電層形成於一基板上方； 使一第一導電層形成於該多堆疊介電層上方；使一第二導電層形成於該第一導電層上方；使一吸氣劑層形成於該第二導電層上方，其中該吸氣劑層包含由鈦形成之一第一層及由氮化鉭形成之一第二層，該第二層覆於該第一層上；及使一互連層形成於該吸氣劑層上方，使得該互連層電耦合至該第一導電層。
TW105139150A 2016-02-03 2016-11-28 記憶體裝置及其形成方法 TWI713639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/014,209 2016-02-03
US15/014,209 US9685389B1 (en) 2016-02-03 2016-02-03 Formation of getter layer for memory device

Publications (2)

Publication Number Publication Date
TW201729351A TW201729351A (zh) 2017-08-16
TWI713639B true TWI713639B (zh) 2020-12-21

Family

ID=59034108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139150A TWI713639B (zh) 2016-02-03 2016-11-28 記憶體裝置及其形成方法

Country Status (3)

Country Link
US (2) US9685389B1 (zh)
CN (1) CN107046038B (zh)
TW (1) TWI713639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685389B1 (en) 2016-02-03 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of getter layer for memory device
US10903366B1 (en) * 2019-09-17 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming fin-FET semiconductor structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140166961A1 (en) * 2012-12-14 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (rram) and method of making
US20140175365A1 (en) * 2012-12-20 2014-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (rram) structure and method of making the rram structure
US20140203236A1 (en) * 2013-01-21 2014-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (rram) structure with spacer
US20140264233A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357289B2 (ja) * 2003-12-26 2009-11-04 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
KR100603588B1 (ko) * 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
CN101496173B (zh) * 2006-07-27 2010-12-22 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
KR100853098B1 (ko) * 2006-12-27 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 이의 제조 방법
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US9465755B2 (en) 2011-07-18 2016-10-11 Hewlett Packard Enterprise Development Lp Security parameter zeroization
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US9847478B2 (en) 2012-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for resistive random access memory (RRAM)
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
KR101928435B1 (ko) 2012-06-19 2018-12-12 삼성전자주식회사 전력 변환 장치 및 이의 제어 방법
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9478638B2 (en) 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9685389B1 (en) 2016-02-03 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of getter layer for memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140166961A1 (en) * 2012-12-14 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (rram) and method of making
US20140175365A1 (en) * 2012-12-20 2014-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (rram) structure and method of making the rram structure
US20140203236A1 (en) * 2013-01-21 2014-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (rram) structure with spacer
US20140264233A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same

Also Published As

Publication number Publication date
CN107046038B (zh) 2021-05-11
US9685389B1 (en) 2017-06-20
CN107046038A (zh) 2017-08-15
TW201729351A (zh) 2017-08-16
US20170294363A1 (en) 2017-10-12
US10103078B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
CN110140211B (zh) 三维存储器件及其制作方法
CN111180449B (zh) 形成三维存储设备的栅极结构的方法
US7439134B1 (en) Method for process integration of non-volatile memory cell transistors with transistors of another type
CN113889480A (zh) 三维存储器器件及其制造方法
US9041145B2 (en) Semiconductor device
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
CN102315224B (zh) 使用FinFET的非易失性存储器件及其制造方法
US9633859B2 (en) Semiconductor device and a manufacturing method thereof
KR20200001436A (ko) 내장 메모리에 대하여 충진 윈도우를 개선하기 위한 방법
KR102618907B1 (ko) 3차원 메모리 디바이스 및 그 제조 방법
KR102611730B1 (ko) 3차원 메모리 디바이스 및 그 제조 방법
TWI782238B (zh) 新穎的3d nand記憶體裝置及其形成方法
TWI721468B (zh) 積體電路與用於形成積體電路的方法
JP2004015047A (ja) 強誘電体メモリトランジスタおよびその製造方法
TWI713639B (zh) 記憶體裝置及其形成方法
CN110649035B (zh) 沟槽栅极高压晶体管、集成电路及其形成方法
US9589977B1 (en) Non-volatile memory and fabricating method thereof
US8377793B2 (en) Method for manufacturing a non-volatile memory, non-volatile memory device, and an integrated circuit
TWI755063B (zh) 半導體結構、積體電路以及形成半導體結構的方法
JP7439135B2 (ja) ３次元メモリデバイスおよびその製造方法
US11362185B2 (en) Memory device and method for manufacturing the same
US20230371266A1 (en) Memory device and method for manufacturing therefor
KR20200034569A (ko) 개선된 게이트 구조물을 갖는 플래시 메모리 및 그 생성 방법
KR20090044411A (ko) 전하트랩소자의 제조방법