TWI711180B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI711180B
TWI711180B TW106135554A TW106135554A TWI711180B TW I711180 B TWI711180 B TW I711180B TW 106135554 A TW106135554 A TW 106135554A TW 106135554 A TW106135554 A TW 106135554A TW I711180 B TWI711180 B TW I711180B
Authority
TW
Taiwan
Prior art keywords
active semiconductor
semiconductor region
region
conductive structure
horizontal plane
Prior art date
Application number
TW106135554A
Other languages
English (en)
Other versions
TW201820619A (zh
Inventor
范妮婉
楊榮展
曾祥仁
胡運祥
盧麒友
張瑋玲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201820619A publication Critical patent/TW201820619A/zh
Application granted granted Critical
Publication of TWI711180B publication Critical patent/TWI711180B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明實施例提供半導體結構及形成半導體結構的方 法。第一主動半導體區安置於所述半導體結構的第一垂直水平面中。第二主動半導體區安置於所述第一垂直水平面中，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離。第一導電結構安置於與所述第一垂直水平面相鄰的第二垂直水平面中。所述第一導電結構沿所述第一方向延伸且將所述第一主動半導體區電性耦接至所述第二主動半導體區。

Description

半導體結構及其形成方法
本發明是有關於一種半導體結構。
積體電路(Integrated circuit，IC)經常與被例如金屬線及多晶矽線等導線連接的裝置(例如，電晶體、電阻器、電容器等)一起進行設計，以形成電路。積體電路中的裝置通過微影製程而形成，所述微影製程包括使用光阻、微影遮罩、專業光源、以及各種蝕刻劑。
本發明實施例的半導體結構包括安置於所述半導體結構的第一垂直水平面中的第一主動半導體區。所述半導體結構也包括安置於所述第一垂直水平面中的第二主動半導體區，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離。所述半導體結構還包括安置於與所述第一垂直水平面相鄰的第二垂直水平面中的第一導電結構。所述第一導電結構沿所 述第一方向延伸且將所述第一主動半導體區電性耦接至所述第二主動半導體區。
102:第一主動半導體區
104:第一垂直水平面
108:第一導電結構
109、213:距離
110:第二垂直水平面
112:第一介層窗
114:第三垂直水平面
116:第二導電結構
118:第四垂直水平面
120:第二主動半導體區
121:第二介層窗
122:第三導電結構
124:基底
150、334、336:介層窗
152、216、242、280、304、328、330、332:導電結構
202、220、250、300、302、320、324、326:細胞元件
204、244、282:層
206A、206B、206C、222A、222B、222C、224A、224B、224C、250A、250B、250C、252A、252B、252C、254A、254B、254C:閘極
208:第一主動半導體區
212:第二主動半導體區
226、230、234、238、256、260、264、268、272、276:主動半導體區
402、404、406:操作
圖1A說明根據一些實施例的半導體結構的俯視圖。
圖1B說明根據一些實施例的圖1A所示的半導體結構的剖視圖。
圖1C及圖1D說明根據一些實施例的圖1A及圖1B所示的半導體結構的訊號傳輸路徑。
圖1E、圖1F、及圖1G說明根據一些實施例的半導體結構的俯視圖。
圖2A至圖2E說明根據一些實施例的其中導電結構用以在各電晶體之間提供電性耦接的例子。
圖3A及圖3B說明根據一些實施例的在各標準細胞元件之間形成電連接中使用的導電結構。
圖4是繪示根據一些實施例的形成半導體結構的示例性方法的操作的流程圖。
以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或例子。以下闡述組件及排列的具體例子以簡化 本公開內容。當然，這些僅為例子且不旨在進行限制。舉例來說，以下說明中將第一特徵形成於第二特徵“之上”或第二特徵“上”可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中所述第一特徵與所述第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可能在各種例子中重複參考編號及/或字母。這種重複是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個細胞元件或特徵與另一(其他)細胞元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。結構可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。
本發明實施例有關於半導體結構以及形成半導體結構的方法。在本文中所闡述的一些實施例中，利用導電結構(例如，金屬線等)在半導體結構的各主動半導體區之間形成電連接。舉例來說，在一些實施例中，使用導電結構在形成於基底中的第一主動半導體區(例如，第一電晶體的源極區或汲極區)與形成於所述基底中的第二主動半導體區(例如，第二電晶體的源極區或 汲極區)之間形成電連接。在該些實施例中，所述導電結構直接形成於第一主動半導體區及第二主動半導體區之上(例如，與第一主動半導體區及第二主動半導體區直接接觸)，從而使得這些主動區能夠通過最小數量的垂直佈線(routing)而電連接。
如以下進一步詳細地所闡述，本發明實施例的技術與需要較大程度的垂直佈線以實現相同的電連接的其他技術形成對比。與其他技術相比，本發明實施例的技術因此利用較少的佈線空間及較少的佈線材料(例如，金屬材料等)與較少的寄生電容。以下詳細地闡述本發明實施例的這些優點及其他優點。
圖1A說明半導體結構的俯視圖，且圖1B說明所述半導體結構的沿圖1A中所示的切線A-A’的剖視圖。所述半導體結構包括安置於第一垂直水平面104中的第一主動半導體區102。在一些實施例中，第一主動半導體區102(也可被稱作氧化物定義(oxide definition，OD)區或主動裝置區)包括電晶體的源極區或汲極區(例如，源極擴散區或汲極擴散區)。在一些實施例中，第一主動半導體區102形成於基底124(例如，矽基底或其它半導體基底等)中。此外，在一些實施例中，第一主動半導體區102包括經摻雜半導體區，例如的已摻雜p型或n型的一部分。
圖1A及圖1B所示的半導體結構還包括安置於第一垂直水平面104中的第二主動半導體區120。第二主動半導體區120與第一主動半導體區102在y方向上間隔開距離109。在一些實施例中，與第一主動半導體區102類似，第二主動半導體區120包 括電晶體的源極區或汲極區。具體來說，在一些實施例中，第一主動半導體區102包括第一電晶體的源極區或汲極區，且第二主動半導體區120包括第二電晶體的源極區或汲極區。在一些實施例中，第二主動半導體區120包括經摻雜半導體區，例如已摻雜p型或n型的一部分。
在圖1A及圖1B所示的例子中，第一主動半導體區102與第二主動半導體區120彼此不接觸(例如，直接接觸)。因此，為了使第一主動半導體區102與第二主動半導體區120能夠進行訊號連結(例如，在第一主動半導體區102與第二主動半導體區120之間通過訊號、電壓、或電流等)，在第一主動半導體區102與第二主動半導體區120之間作出電連接。在一些實施例中，利用第一導電結構108來形成這種電連接。如圖1A及圖1B中所示，第一導電結構108在第一主動半導體區102與第二主動半導體區120之間在y方向上延伸，從而在第一主動半導體區102與第二主動半導體區120之間形成電連接。
在一些實施例中，第一主動半導體區102及第二主動半導體區120作為前段(front-end-of-line，FEOL)製程的一部分而形成，且第一導電結構108是作為中段(middle-end-of-line，MEOL)製程的一部分而形成的金屬線。半導體製作製程經常視為包括前段部分、中段部分、以及後段(back-end-of-line，BEOL)部分。舉例來說，前段是半導體製作製程(例如，積體電路製作製程)的第一部分，由此在半導體晶圓上將單獨的主動裝置圖案化。在 實施例中，前段製程包括選擇將使用的半導體晶圓的類型、對所述晶圓進行化學-機械平坦化及清潔、淺溝渠隔離(shallow trench isolation，STI)、井形成、閘極模組形成、以及源極及汲極生成等。在實施例中，前段製程不包括金屬互連層的沉積。在實施例中，中段製程發生在前段製程之後且包括閘極接點形成以及部份的金屬導線連接層(金屬“MD,M0”層)。舉例來說，後段是半導體製作製程的最後部分，由此單獨的裝置(例如，電晶體、電容器、電阻器等)與介層窗以及導線互連。
在一些實施例中，第一導電結構108形成於直接安置於第一主動半導體區102及第二主動半導體區120上方(例如，直接位於氧化物定義區上方、直接位於主動裝置區上方等)的金屬層中。直接安置於第一主動半導體區102及第二主動半導體區120上方的金屬層有時被稱作金屬“MD”層。在實施例中，金屬MD層是作為中段製程的一部分而形成的層。
第一導電結構108形成於與第一垂直水平面104相鄰的第二垂直水平面110中，在第一垂直水平面104中形成有第一主動半導體區102及第二主動半導體區120。在圖1B所示的實施例中，第一導電結構108形成於第一主動半導體區102及第二主動半導體區120上方。然而，在其他實施例中，第一導電結構108形成於與第一垂直水平面104相鄰且位於第一垂直水平面104下方的垂直水平面中。在一些實施例中，第一導電結構108接觸(例如，直接接觸)第一主動半導體區102及第二主動半導體區120。
圖1A及圖1B所示的半導體結構還包括第一介層窗112，第一介層窗112接觸安置於第一主動半導體區102上方的第一導電結構108的一部分。如圖1B中所示，第一介層窗112安置於位於第二垂直水平面110上方的第三垂直水平面114中。第二導電結構116接觸第一介層窗112並安置於位於第三垂直水平面114上方的第四垂直水平面118中。第二介層窗121接觸安置於第二主動半導體區120上方的第一導電結構108的一部分。如圖1B中所示，第二介層窗121安置於第三垂直水平面114中。第三導電結構122接觸第二介層窗121並安置於第四垂直水平面118中。
在圖1A及圖1B所示的實施例中，第二導電結構116及第三導電結構122在x方向上延伸。第二導電結構116及第三導電結構122延伸的方向垂直於第一導電結構108延伸的方向。因此，在圖1A至圖1E所示的實施例中，第一導電結構108在y方向上延伸，且第二導電結構116及第三導電結構122在x方向上延伸。在其他實施例中，第一導電結構108在x方向上延伸，且第二導電結構116及第三導電結構122在y方向上延伸。
在一些實施例中，第二導電結構116及第三導電結構122作為中段製程或後段製程的部分而形成。在一些實施例中，第二導電結構116及第三導電結構122形成於安置於第一介層窗112及第二介層窗121上方的第0金屬層(M0)內。如上所述，在一些實施例中，第一導電結構108形成於安置於第一主動半導體區102及第二主動半導體區120上方的金屬“MD”層內。在一些實 施例中，MD層及M0層中的每一者可包括在一個方向上延伸的金屬線。此外，在這些實施例下，形成於MD層中的金屬線的方向垂直於形成於M0層中的金屬線的方向。因此，如上所述，在圖1A及圖1B所示的實施例中，形成於MD層內的第一導電結構108在y方向上延伸，且形成於M0層內的第二導電結構116及第三導電結構122在x方向上延伸。
在一些實施例中，第二導電結構116及第三導電結構122包括用於向半導體結構提供訊號(例如，電壓訊號、電流訊號、另一種類型的訊號等)並自所述半導體結構接收訊號的金屬接點。為了說明第二導電結構116及第三導電結構122的這種使用，請參照圖1C及圖1D。這些圖繪示通過第三導電結構122輸入至半導體結構的訊號。如圖中所示，所述訊號通過第二介層窗121、第一導電結構108、及第一介層窗112傳播。所述訊號在第二導電結構116處被接收。在一些實施例中，由於第一導電結構108電性耦接至第一主動半導體區102及第二主動半導體區120(如上所述)，因此所述訊號也傳播至半導體結構的第一主動半導體區102及第二主動半導體區120。
使用第一導電結構108在第一主動半導體區102與第二主動半導體區120之間提供電連接與其他技術不同。在其他技術中，利用具有較大數量的垂直佈線的結構在第一主動半導體區102與第二主動半導體區120之間提供電連接。具體來說，在其他技術中，在直接位於第一主動半導體區102與第二主動半導體區120 上方的層(例如，MD層)中形成的金屬線並不自第一主動半導體區102延伸至第二主動半導體區120，且因此並不在第一主動半導體區102與第二主動半導體區120之間提供電性耦接。在其他技術中的一些技術中，在直接位於第一主動半導體區102與第二主動半導體區120上方的層中形成的金屬線被“切斷(cut)”。因此，所述金屬線的第一部分接觸第一主動半導體區102，且所述金屬線的第二部分接觸第二主動半導體區120，但由於所述切斷，所述金屬線的這些部分並不直接電連接且因此並不在第一主動半導體區102與第二主動半導體區120之間提供電連接。因此，在其他技術中，為了在第一主動半導體區102與第二主動半導體區120之間提供電連接，要利用垂直佈線。
在其他技術的一些實施例中，在第1金屬層(M1)中形成的金屬線在第一主動半導體區102與第二主動半導體區120之間延伸。M1金屬層在以上提及的M0金屬層上方相對於基底而形成。M1金屬層不與包括第一主動半導體區102與第二主動半導體區120的第一垂直水平面104相鄰，而是與第一垂直水平面104間隔開若干層(例如，在一些實施例中，上述的MD金屬層及M0金屬層間隔開M1金屬層與第一垂直水平面104)。因此，為了使在M1層中形成的金屬線能夠將第一主動半導體區102與第二主動半導體區120電性耦接至一起，利用垂直佈線結構將第一主動半導體區102與第二主動半導體區120連接至在M1層中形成的金屬線。在一些實施例中，所述垂直佈線結構包括多個介層窗及/或多 個導電結構。這些技術可利用相對大量的佈線材料(例如，金屬材料等)及相對大量的佈線空間。所述相對大量的佈線材料可產生不需要的寄生電容。
與上述其他技術相比，本發明的實施例利用不會被切斷的第一導電結構108，因此使得第一導電結構108能夠在第一主動半導體區102與第二主動半導體區120之間延伸並在第一主動半導體區102與第二主動半導體區120之間提供電連接。在本發明的實施例中，第一導電結構108直接形成於主動半導體第一主動半導體區102與第二主動半導體區120之上(例如，與主動半導體第一主動半導體區102與第二主動半導體區120直接接觸)，從而使得第一主動半導體區102與第二主動半導體區120能夠通過最小數量的垂直佈線而電連接。與其他技術相比，本發明的實施例因此利用較少量的佈線空間及較少量的佈線材料以產生較少的寄生電容。以下闡釋由本發明的實施例提供的其他優點。
如上所述，在本發明的一些實施例中，第一導電結構108形成於直接安置於主動半導體第一主動半導體區102與第二主動半導體區120上方的金屬“MD”層內。在一些實施例中，MD層作為中段製程的一部分而形成，且不是作為後段製程的一部分而形成。相比之下，在上述其他技術中，第一主動半導體區102與第二主動半導體區120之間的電性耦接是使用作為後段製程的一部分而形成的M1層中的金屬線而實現。因此應注意，本發明的實施例不同於這些其他實施例，這是因為本發明的實施例在(i)不 使用M1金屬層，且(ii)不使用後段製程的條件下實現第一主動半導體區102與第二主動半導體區120之間的電性耦接。
儘管圖1A至圖1D所示的實施例包括安置於基底124內(例如，安置於矽基底內)的第一主動半導體區102與第二主動半導體區120，但在本發明的其他實施例中，第一主動半導體區102與第二主動半導體區120形成於位於基底124上方的半導體層中。此外，應注意，本發明實施例的技術並不僅限於圖1A至圖1D中所示的特定結構，且本文中所闡述的技術可在各種各樣的其他結構中得以利用。在圖1E至圖1G中示出該種其他結構的例子。
圖1E所示的實施例與圖1A至圖1D所示的實施例相似，但不包括第二介層窗121。同樣地，圖1F所示的實施例與圖1A至圖1D所示的實施例相似，但不包括第一介層窗112。圖1E及圖1F所示的實施例反映了在一些實例中，可省略第一介層窗112或第二介層窗121以進一步減少佈線材料的數量這一事實。應注意，第一介層窗112或第二介層窗121的移除並不影響第一主動半導體區102與第二主動半導體區120之間的電連接，這是因為第一主動半導體區102與第二主動半導體區120通過第一導電結構108而電連接。在圖1G所示的實施例中，第一導電結構108比在圖1A至圖1F所示的實施例中的第一導電結構108長。此外，在圖1G所示的實施例中，利用不包括在圖1A至圖1F所示的實施例中的介層窗150以及導電結構152。介層窗150安置於第三垂直水平面114中，且導電結構152安置於第四垂直水平面118中。 圖1G所示的實施例提供接點(例如，通過介層窗150以及導電結構152而形成)，所述接點不直接安置於第一主動半導體區102或第二主動半導體區120的上方。另外，可以看出，圖1G所示的實施例既不包括圖1A至圖1D所示的第一介層窗112也不包括圖1A至圖1D所示的第二介層窗121。
在一些實施例中，本發明實施例的技術用以在電晶體之間提供電性耦接。為了說明該種實施例，請參照圖2A。此圖繪示在層204中形成的第一主動半導體區208及第二主動半導體區212。在實施例中，第一主動半導體區208與圖1A至圖1G所示的第一主動半導體區102相似或相同，且第二主動半導體區212與圖1A至圖1G所示的第二主動半導體區120相似或相同。在實施例中，層204包括基底或基底的一部分。在圖2A所示的實施例中，如圖中所示，第一主動半導體區208及第二主動半導體區212是在x方向上延伸的平行主動半導體區。
如圖2B中所示，多個閘極206A、206B、206C形成於層204之上，從而覆蓋第一主動半導體區208的一部分及第二主動半導體區212的一部分。在一些實施例中，閘極206A、206B、206C中的每一者包括閘極介電(例如，包括例如高K材料等絕緣材料的閘極介電)以及形成於所述閘極介電之上的多晶矽或金屬結構。在一些實施例中，第一電晶體的第一源極區及第一汲極區在閘極206B的相對兩側上安置於第一主動半導體區208中。第一電晶體的通道區安置於位於閘極206B之下的第一主動半導體區208 中。相似地，在一些實施例中，第二電晶體的第二源極區及第二汲極區在閘極206B的相對兩側上安置於第二主動半導體區212中。第二電晶體的通道區安置於位於閘極206B之下的第二主動半導體區212中。
在圖2A及圖2B所示的例子中，第一主動半導體區208與第二主動半導體區212在y方向上彼此間隔開距離213。在一些實施例中，為了將第一主動半導體區208電性耦接至第二主動半導體區212，而利用圖2C中所示的導電結構216。導電結構216與以上參照圖1A至圖1G所闡述的第一導電結構108相同或相似。因此，在一些實施例中，導電結構216在y方向上延伸且直接形成於第一主動半導體區208與第二主動半導體區212之上(例如，與第一主動半導體區208及第二主動半導體區212直接接觸)。導電結構216安置於與其中安置有第一主動半導體區208與第二主動半導體區212的垂直水平面相鄰的垂直水平面中，從而通過最小數量的垂直佈線在第一主動半導體區208與第二主動半導體區212之間提供電連接。
在一些實施例中，通過將第一主動半導體區208電性耦接至第二主動半導體區212，導電結構216將第一電晶體的汲極區或源極區電性耦接至第二電晶體的汲極區或源極區。具體來說，如上所述，第一電晶體的第一汲極區及第一源極區在閘極206B的相對兩側上形成於第一主動半導體區208中，且第二電晶體的第二汲極區及第二源極區在閘極206B的相對兩側上形成於第二主 動半導體區212中。因此，通過形成如圖2C中所示的導電結構216，在一些實施例中，導電結構216在第一電晶體的源極區或汲極區與第二電晶體的源極區或汲極區之間提供電性耦接。
在一些實施例中，如圖2C中所示，圖2A至圖2C所示的結構形成細胞元件202(例如，標準細胞元件)。因此，在圖2C中，導電結構216於在第一主動半導體區208與第二主動半導體區212之間提供電連接時提供細胞元件內連接(intra-cell connection)。圖2D及圖2E說明用於形成細胞元件內連接的其他導電結構的使用。圖2D繪示包括形成於層244中的主動半導體區226、230、234、238的細胞元件220。在實施例中，主動半導體區226、230、234、238與圖1A至圖1G所示的第一主動半導體區102與第二主動半導體區120相似或相同。在實施例中，層244包括基底或基底的一部分。如圖中所示，閘極222A、222B、222C、224A、224B、224C形成於層244之上。與以上參照圖1A至圖1G所闡述的第一導電結構108相似的導電結構242在主動半導體區230、234、238之間形成電連接。與圖2C中繪示的“單高度”細胞元件202相比，圖2D所示的細胞元件220可被稱作“雙倍高度”細胞元件。
圖2E繪示包括形成於層282中的主動半導體區256、260、264、268、272、276的細胞元件250。在實施例中，主動半導體區256、260、264、268、272、276與圖1A至圖1G所示的第一主動半導體區102與第二主動半導體區120相似或相同。如 圖中所示，閘極250A、250B、250C、252A、252B、252C、254A、254B、254C形成於層282之上。與以上參照圖1A至圖1G所闡述的第一導電結構108相似的導電結構280在主動半導體區260、264、268、272之間形成電連接。圖2E所示的細胞元件250可被稱作“三倍高度”細胞元件。儘管在圖中示出並在本文中闡述了單高度細胞元件、雙倍高度細胞元件、及三倍高度細胞元件，但應注意，本發明實施例的導電結構(例如，與圖1A至圖1G所示的第一導電結構108相似的導電結構等)可用以在具有各種其他高度的細胞元件(例如，四倍高度細胞元件等)中形成電連接。
如上所述，在圖2C至圖2E所示的實施例中，導電結構電連接單個細胞元件的主動半導體區且因此提供細胞元件內連接。相比之下，在圖3A及圖3B所示的實施例中，相似的導電結構用以電連接多個不同細胞元件的主動半導體區且因此提供細胞元件間連接。圖3A繪示細胞元件300、302，細胞元件300、302中的每一者與圖2B所示的細胞元件相同或相似。導電結構304在相應的細胞元件300、302的主動半導體區之間形成電連接。導電結構304與以上參照圖1A至圖1G所闡述的第一導電結構108相同或相似。
圖3B繪示細胞元件320、324、326，細胞元件320、324、326中的每一者與圖2B所示的細胞元件相同或相似。導電結構328在相應的細胞元件320、326的主動半導體區之間形成電連接。導電結構330電性耦接至細胞元件324的主動半導體區。導電結構 328、330與以上參照圖1A至圖1G所闡述的第一導電結構108相同或相似。在一些實施例中，導電結構328、330形成於安置於圖1B中所繪示的第二垂直水平面110中的金屬“MD”層內。此外，在圖3B所示的實施例中，導電結構332形成於安置於圖1B中所繪示的第四垂直水平面118中的M0層內。形成於圖1B中所繪示的第三垂直水平面114中的介層窗334、336將導電結構332分別電連接至導電結構328、330。如圖中所示，通過這些連接，細胞元件324的主動半導體區電性耦接至相應的細胞元件320、326的主動半導體區。
如上所述，在一些製程技術下，MD層及M0層中的每一者可包括在一個方向上延伸的金屬線。此外，在一些製程技術下，在MD層中形成的金屬線的方向垂直於在M0層中形成的金屬線的方向。因此，在圖3B所示的實施例中，在x方向上延伸的導電結構332(例如，M0金屬線)以及在y方向上延伸的導電結構328、330(例如，MD金屬線)二者均用以將細胞元件324電性耦接至其他細胞元件320、326。
圖4是繪示根據一些實施例的形成半導體結構的示例性方法的操作的流程圖。為易於理解，參照以上圖1A及圖1B來闡述圖4。但圖4所示的製程也適用於其他結構。在操作402處，在半導體結構的第一垂直水平面(例如，第一垂直水平面104)中形成第一主動半導體區(例如，第一主動半導體區102)。在操作404處，在所述第一垂直水平面中形成第二主動半導體區(例如，第 二主動半導體區120)。第二主動半導體區與第一主動半導體區在第一方向上間隔開一距離(例如，圖1A及圖1B中的y方向上的距離109)。在操作406處，在與第一垂直水平面相鄰的第二垂直水平面(例如，第二垂直水平面110)中形成第一導電結構(例如，第一導電結構108)。第一導電結構沿第一方向延伸且接觸第一主動半導體區及第二主動半導體區。應注意，在實施例中，圖4所示的操作402至操作406中的一些操作是同時地執行且不必依序地執行，且在實施例中，操作402至操作406的次序與圖中所繪示的不同。
各種實施例中的本發明有關於半導體結構以及形成半導體結構的方法。一種示例性半導體結構包括安置於所述半導體結構的第一垂直水平面中的第一主動半導體區。所述半導體結構也包括安置於所述第一垂直水平面中的第二主動半導體區，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離。所述半導體結構還包括安置於與所述第一垂直水平面相鄰的第二垂直水平面中的第一導電結構。所述第一導電結構沿所述第一方向延伸且將所述第一主動半導體區電性耦接至所述第二主動半導體區。
在形成半導體結構的示例性方法中，在半導體結構的第一垂直水平面中形成第一主動半導體區。在所述第一垂直水平面中形成第二主動半導體區。所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離。在與所述第一垂直水平 面相鄰的第二垂直水平面中形成第一導電結構。所述第一導電結構沿所述第一方向延伸並接觸所述第一主動半導體區及所述第二主動半導體區。
一種示例性半導體結構包括安置於基底中的第一主動半導體區。所述半導體結構]也包括安置於所述基底中的第二主動半導體區，其中所述第二主動半導體區與所述第一主動半導體區在一方向上間隔開一距離。所述半導體結構也包括導電結構，所述導電結構沿所述方向延伸且將所述第一主動半導體區電性耦接至所述第二主動半導體區。所述導電結構接觸所述第一主動半導體區及所述第二主動半導體區。
根據本發明的一些實施例，所述第一導電結構接觸所述第一主動半導體區及所述第二主動半導體區。
根據本發明的一些實施例，所述第二垂直水平面位於所述第一垂直水平面上方。
根據本發明的一些實施例，所述第一主動半導體區與所述第二主動半導體區是在與所述第一方向垂直的第二方向上延伸的平行主動半導體區。
根據本發明的一些實施例，進一步包括：第一介層窗，接觸安置於所述第一主動半導體區上方的所述第一導電結構的第一部分，所述第一介層窗安置於位於所述第二垂直水平面上方的第三垂直水平面中；以及第二導電結構，接觸所述第一介層窗，所述第二導電結構安置於位於所述第三垂直水平面上方的第四垂 直水平面中。
根據本發明的一些實施例，進一步包括：第二介層窗，接觸安置於所述第二主動半導體區上方的所述第一導電結構的第二部分，所述第二介層窗安置於所述第三垂直水平面中；以及第三導電結構，接觸所述第二介層窗，所述第三導電結構安置於所述第四垂直水平面中。
根據本發明的一些實施例，所述第一主動半導體區及所述第二主動半導體區安置於基底中，所述半導體結構進一步包括：閘極，形成於所述基底之上；第一電晶體的第一源極區與第一汲極區，在所述閘極的相對兩側上形成於所述第一主動半導體區中；以及第二電晶體的第二源極區與第二汲極區，在所述閘極的相對兩側上形成於所述第二主動半導體區中，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電性耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
根據本發明的一些實施例，所述第一導電結構具有比所述距離長或與所述距離相等的長度。
根據本發明的一些實施例，所述第一導電結構包括金屬線。
根據本發明的一些實施例，所述第一導電結構將所述第一主動半導體區電性耦接至所述第二主動半導體區。
根據本發明的一些實施例，所述第二垂直水平面位於所述第一垂直水平面上方。
根據本發明的一些實施例，進一步包括：形成第一介層窗，所述第一介層窗接觸安置於所述第一主動半導體區上方的所述第一導電結構的第一部分，所述第一介層窗形成於位於所述第二垂直水平面上方的第三垂直水平面中；以及形成接觸所述第一介層窗的第二導電結構，所述第二導電結構形成於位於所述第三垂直水平面上方的第四垂直水平面中。
根據本發明的一些實施例，進一步包括：形成第二介層窗，所述第二介層窗接觸安置於所述第二主動半導體區上方的所述第一導電結構的第二部分，所述第二介層窗形成於所述第三垂直水平面中；以及形成接觸所述第二介層窗的第三導電結構，所述第三導電結構形成於所述第四垂直水平面中。
根據本發明的一些實施例，所述第一主動半導體區及所述第二主動半導體區形成於基底中，所述方法進一步包括：在所述基底之上形成閘極；在所述閘極的相對兩側上在所述第一主動半導體區中形成第一電晶體的第一源極區及第一汲極區；以及在所述閘極的相對兩側上在所述第二主動半導體區中形成第二電晶體的第二源極區及第二汲極區，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電性耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
根據本發明的一些實施例，所述第一主動半導體區及所述第二主動半導體區是通過一個或多個前段(FEOL)製程形成，且所述第一導電結構是通過一個或多個中段(MEOL)製程形成。
根據本發明的一些實施例，所述第一導電結構不是通過後段(BEOL)製程形成。
根據本發明的一些實施例，所述第一主動半導體區與所述第二主動半導體區是在與所述第一方向垂直的第二方向上延伸的平行主動半導體區。
根据本發明的一些實施例，進一步包括：閘極，形成於所述基底之上；第一電晶體的第一源極區與第一汲極區，在所述閘極的相對兩側上形成於所述第一主動半導體區中；以及第二電晶體的第二源極區與第二汲極區，在所述閘極的相對兩側上形成於所述第二主動半導體區中，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電性耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，他們可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種變化、代替、及變更。
102:第一主動半導體區
104:第一垂直水平面
108:第一導電結構
109:距離
110:第二垂直水平面
112:第一介層窗
114:第三垂直水平面
116:第二導電結構
118:第四垂直水平面
120:第二主動半導體區
121:第二介層窗
122:第三導電結構
124:基底

Claims (9)

  1. 一種半導體結構，包括：基底；第一主動半導體區，安置於所述基底中的半導體結構的第一垂直水平面中；第二主動半導體區，安置於所述基底中的所述第一垂直水平面中，所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；閘極，形成在所述基底之上；以及第一導電結構，整個安置於與所述第一垂直水平面相鄰的第二垂直水平面中，其中所述第二垂直水平面為所述半導體結構的一單層，所述第一導電結構沿所述第一方向延伸且直接接觸所述第一主動半導體區與所述第二主動半導體區；第一電晶體的第一源極區與第一汲極區，形成於在所述閘極的相對兩側上的所述第一主動半導體區中；以及第二電晶體的第二源極區與第二汲極區，形成於在所述閘極的相對兩側上所述第二主動半導體區中，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
  2. 如申請專利範圍第1項所述的半導體結構，其中所述第二垂直水平面位於所述第一垂直水平面上方。
  3. 如申請專利範圍第1項所述的半導體結構，其中所述第一主動半導體區與所述第二主動半導體區是在與所述第一方向垂直的第二方向上延伸的平行主動半導體區。
  4. 一種形成半導體結構的方法，所述方法包括以下步驟：在半導體結構的第一垂直水平面中形成第一主動半導體區；在所述第一垂直水平面中形成第二主動半導體區，所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；以及在與所述第一垂直水平面相鄰的第二垂直水平面中形成第一導電結構，所述第一導電結構沿所述第一方向延伸並接觸所述第一主動半導體區及所述第二主動半導體區。
  5. 一種半導體結構，包括：安置於基底中的第一主動半導體區；安置於所述基底中的第二主動半導體區，所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；閘極，形成在所述基底之上；導電結構，所述導電結構沿所述第一方向延伸且將所述第一主動半導體區電耦接至所述第二主動半導體區，所述導電結構直接接觸所述第一主動半導體區及所述第二主動半導體區，其中所述導電結構整個安置於半導體結構的一單層中；第一電晶體的第一源極區與第一汲極區，形成於在所述閘極的相對兩側上的所述第一主動半導體區中；以及 第二電晶體的第二源極區與第二汲極區，形成於在所述閘極的相對兩側上所述第二主動半導體區中，其中所述導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
  6. 一種半導體結構，包括：第一主動半導體區，位於基底中的第一垂直水平面中；第二主動半導體區，位於所述基底中的所述第一垂直水平面中，所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；閘極，位於所述基底之上；第一導電結構，整個位於與所述第一垂直水平面相鄰的第二垂直水平面中，所述第一導電結構沿所述第一方向延伸並直接接觸所述第一主動半導體區及所述第二主動半導體區，其中所述第二垂直水平面為所述半導體結構的一單層；第一電晶體的第一源極區與第一汲極區，位於在所述閘極的相對兩側上的所述第一主動半導體區中；以及第二電晶體的第二源極區與第二汲極區，位於在所述閘極的相對兩側上所述第二主動半導體區中，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
  7. 一種形成半導體結構的方法，所述方法包括以下步驟：形成基底； 形成第一主動半導體區，所述第一主動半導體區安置於所述基底中的半導體結構的第一垂直水平面中；形成第二主動半導體區，所述第二主動半導體區安置於所述基底中的所述第一垂直水平面中，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；在所述基底之上形成閘極；形成第一導電結構，所述第一導電結構整個安置於與所述第一垂直水平面相鄰的第二垂直水平面中，其中所述第二垂直水平面為所述半導體結構的一單層，所述第一導電結構沿所述第一方向延伸且將所述第一主動半導體區電耦接至所述第二主動半導體區；於在所述閘極的相對兩側上的所述第一主動半導體區中形成第一電晶體的第一源極區與第一汲極區；以及於在所述閘極的相對兩側上所述第二主動半導體區中形成第二電晶體的第二源極區與第二汲極區，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
  8. 一種形成半導體結構的方法，所述方法包括以下步驟：形成安置於基底中的第一主動半導體區；形成安置於所述基底中的第二主動半導體區，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離； 在所述基底之上形成閘極；形成導電結構，其中所述導電結構沿所述第一方向延伸且將所述第一主動半導體區電耦接至所述第二主動半導體區，所述導電結構接觸所述第一主動半導體區及所述第二主動半導體區，其中所述導電結構整個安置於半導體結構的一單層中；於在所述閘極的相對兩側上的所述第一主動半導體區中形成第一電晶體的第一源極區與第一汲極區；以及於在所述閘極的相對兩側上所述第二主動半導體區中形成第二電晶體的第二源極區與第二汲極區，其中所述導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
  9. 一種形成半導體結構的方法，所述方法包括以下步驟：於基底中的第一垂直水平面中形成第一主動半導體區；於所述基底中的所述第一垂直水平面中形成第二主動半導體區，其中所述第二主動半導體區與所述第一主動半導體區在第一方向上間隔開一距離；於所述基底之上形成閘極；形成第一導電結構，所述第一導電結構整個位於與所述第一垂直水平面相鄰的第二垂直水平面中，所述第一導電結構沿所述第一方向延伸並接觸所述第一主動半導體區及所述第二主動半導體區，其中所述第二垂直水平面為所述半導體結構的一單層； 於在所述閘極的相對兩側上的所述第一主動半導體區中形成第一電晶體的第一源極區與第一汲極區；以及於在所述閘極的相對兩側上所述第二主動半導體區中形成第二電晶體的第二源極區與第二汲極區，其中所述第一導電結構將所述第一電晶體的所述第一源極區或所述第一汲極區電耦接至所述第二電晶體的所述第二源極區或所述第二汲極區。
TW106135554A 2016-11-17 2017-10-17 半導體結構及其形成方法 TWI711180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/353,817 2016-11-17
US15/353,817 US10446546B2 (en) 2016-11-17 2016-11-17 Semiconductor structures and methods of forming the same

Publications (2)

Publication Number Publication Date
TW201820619A TW201820619A (zh) 2018-06-01
TWI711180B true TWI711180B (zh) 2020-11-21

Family

ID=62108701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135554A TWI711180B (zh) 2016-11-17 2017-10-17 半導體結構及其形成方法

Country Status (3)

Country Link
US (4) US10446546B2 (zh)
CN (1) CN108074926B (zh)
TW (1) TWI711180B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329276A1 (en) * 2015-05-07 2016-11-10 United Microelectronics Corp. Semiconductor integrated circuit layout structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
US7701059B1 (en) * 1997-08-21 2010-04-20 Micron Technology, Inc. Low resistance metal silicide local interconnects and a method of making
US6411545B1 (en) * 1999-11-19 2002-06-25 John Millard And Pamela Ann Caywood 1989 Revokable Living Trust Non-volatile latch
US7719058B2 (en) * 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
KR20090120689A (ko) * 2008-05-20 2009-11-25 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의제조 방법
US8394700B2 (en) * 2010-04-22 2013-03-12 Semiconductor Components Industries, Llc Device including memory array and method thereof
US8871573B2 (en) * 2011-04-18 2014-10-28 Infineon Technologies Austria Ag Method for forming a semiconductor device
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
DE102013107380B4 (de) * 2012-07-12 2016-07-21 Infineon Technologies Austria Ag Ein Verfahren zum Ausbilden eines Halbleiterbauelements
US9818867B2 (en) * 2013-06-27 2017-11-14 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
KR102233211B1 (ko) * 2013-10-11 2021-03-29 삼성전자주식회사 반도체 소자
US20160095221A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Integration of electronic elements on the backside of a semiconductor die
US9620594B2 (en) * 2014-09-29 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, memory cell and memory cell layout
US20160204158A1 (en) * 2015-01-12 2016-07-14 United Microelectronics Corp. Complementary metal oxide semiconductor image sensor device and method of forming the same
US9673275B2 (en) * 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
DE102019119121B3 (de) * 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329276A1 (en) * 2015-05-07 2016-11-10 United Microelectronics Corp. Semiconductor integrated circuit layout structure

Also Published As

Publication number Publication date
US10446546B2 (en) 2019-10-15
US20210225838A1 (en) 2021-07-22
US10985160B2 (en) 2021-04-20
US11705450B2 (en) 2023-07-18
US20230317723A1 (en) 2023-10-05
TW201820619A (zh) 2018-06-01
US20180138171A1 (en) 2018-05-17
US20190393219A1 (en) 2019-12-26
CN108074926A (zh) 2018-05-25
CN108074926B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US20220352072A1 (en) Standard-cell layout structure with horn power and smart metal cut
US11024579B2 (en) Dual power structure with connection pins
TWI677986B (zh) 半導體裝置
TWI396254B (zh) 具有區域性內連線的半導體裝置
CN103972227A (zh) 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置
US8981576B2 (en) Structure and method for bump to landing trace ratio
TW201724454A (zh) 包括分接頭單元的電路
US7112855B2 (en) Low ohmic layout technique for MOS transistors
JP7185149B2 (ja) 半導体装置
TWI711180B (zh) 半導體結構及其形成方法
US7723801B2 (en) Semiconductor device and method of fabricating the same, and nor gate circuit using the semiconductor device
US8648425B2 (en) Resistors formed based on metal-oxide-semiconductor structures
US11705456B2 (en) Semiconductor device having active fin pattern at cell boundary
WO2017077578A1 (ja) 半導体装置
KR20060110551A (ko) 가변 용량 캐패시터 제조 방법
CN114725061A (zh) 半导体器件及其制备方法
CN105280607A (zh) 集成电容
TW202109760A (zh) 半導體元件及其製造方法
JP2009071007A (ja) 集積回路のレイアウト方法