TWI710075B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI710075B
TWI710075B TW108128900A TW108128900A TWI710075B TW I710075 B TWI710075 B TW I710075B TW 108128900 A TW108128900 A TW 108128900A TW 108128900 A TW108128900 A TW 108128900A TW I710075 B TWI710075 B TW I710075B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
adhesive layer
chip
semiconductor package
Prior art date
Application number
TW108128900A
Other languages
English (en)
Other versions
TW202107648A (zh
Inventor
陳宇泰
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108128900A priority Critical patent/TWI710075B/zh
Application granted granted Critical
Publication of TWI710075B publication Critical patent/TWI710075B/zh
Publication of TW202107648A publication Critical patent/TW202107648A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝結構，其包括晶片、線路層、黏著層、緩衝層以及線路結構。晶片具有主動面以及相對於主動面的背面。主動面上包括感測區。線路層位於背面上且電性連接至晶片。黏著層位於背面上。黏著層包括多個第一開口，且多個第一開口暴露出線路層的電性連接部分。緩衝層位於黏著層上。緩衝層包括第二開口，且第二開口對應於電性連接部分。線路結構位於緩衝層上且電性連接至線路層。另提供一種半導體封裝結構的製造方法。

Description

半導體封裝結構及其製造方法
本發明是有關於一種半導體封裝結構及其製造方法，且特別是有關於一種具有感測區的晶片的半導體封裝結構及其製造方法。
近年來，電子設備對於人類的生活越來越重要，在現今的電子設備中常使用指紋辨識。此外，為了使電子產品設計實現輕、薄、短且小，半導體封裝技術正持續進步，以嘗試開發出體積較小、重量較輕、整合度較高且更具市場競爭力的產品。因此，如何在封裝結構微型化的同時還能夠提升半導體封裝結構的機械剛性，已成為本領域的技術人員的一大挑戰。
本發明提供一種半導體封裝結構及其製造方法，其可以在封裝結構微型化的同時還能夠有效提升功能效率及提高半導體封裝結構的機械剛性。
本發明的提供一種半導體封裝結構，其包括晶片、線路層、黏著層、緩衝層以及線路結構。晶片具有主動面以及相對於主動面的背面。主動面上包括感測區。線路層位於背面上且電性連接至晶片。黏著層位於背面上。黏著層包括多個第一開口，且多個第一開口暴露出線路層的電性連接部分。緩衝層位於黏著層上。緩衝層包括第二開口，且第二開口對應於電性連接部分。線路結構位於緩衝層上且電性連接至線路層。
本發明提供一種半導體封裝結構的製造方法，其至少包括以下步驟。提供晶片。晶片具有主動面以及相對於主動面的背面。主動面上包括感測區。形成線路層於背面上且電性連接至晶片。形成黏著層於背面上。黏著層包括多個第一開口，且多個第一開口暴露出線路層的電性連接部分。接合緩衝層於黏著層上。緩衝層包括第二開口，且第二開口對應於電性連接部分。形成線路結構於緩衝層上且電性連接至線路層。
基於上述，本發明的半導體封裝結構，使位於晶片背面的線路層電性連接至晶片，且線路層電性連接至線路結構，可使封裝結構微型化且可以較有效提升功能效率。接著，緩衝層具有第二開口，且第二開口對應於線路層的電性連接部分，可以降低緩衝層與電性連接部分對準失誤的機率且進一步簡化製程。再者，藉由黏著層接合於晶片的背面上的緩衝層可以用於支撐晶片，進而提高半導體封裝結構的機械剛性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1G是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。
在本實施例中，半導體封裝結構100的製造方法可以包括以下步驟。
可提供一個晶圓包括多個排列成陣列的晶片110。應當注意的是，在圖1A至圖1G中，晶片110的數量僅用於示例性的繪示，於本發明中對於晶片110的數量並不加以限制。
請參照圖1A，晶片110具有主動面110a、相對於主動面110a的背面110b以及多個導電接墊111。主動面110a上可以包括感測區112，且感測區112用於容納感測器。舉例而言，晶片110例如可以包括設置於感測區112中的指紋識別感測器、壓力感測元件或其他生物識別感測器。在一實施例中，感測區112的頂面112a與主動面110a基本上共面（coplanar）。
請繼續參照圖1A，可以於晶片110中形成多個通孔118。在一實施例中，晶片110的通孔118例如是藉由蝕刻、鑽孔或其他適宜的製程，以於晶片110上形成多個從背面110b朝向主動面110a且暴露出導電接墊111的通孔118。
請繼續參照圖1A，接著，可以於背面110b上形成絕緣層120，並形成於通孔118中。在一實施例中，絕緣層120可以是藉由共形（conformal）的方式形成，以使絕緣層120延伸進通孔118中以覆蓋通孔118的側表面。
然後，移除通孔118底部的部分絕緣層120，以暴露出導電接墊111。在一實施例中，絕緣層120可以藉由乾蝕刻或濕蝕刻移除。絕緣層120可以包括環氧樹脂、無機材料、有機高分子材料或其他適合的絕緣材料。
請參照圖1B，形成絕緣層120後，於背面110b上形成線路層130，且線路層130電性連接至晶片110。線路層130可以用於後續與外部線路的電性連接。
在本實施例中，部分線路層130可以是填滿通孔118。換句話說，線路層130可以貫穿晶片110，由主動面110a延伸至背面110b。
在本實施例中，線路層130可以是電性連接至導電接墊111，並透過絕緣層120與晶片110的基底電性隔離，因此，通孔118內的線路層130可以稱為矽穿孔(through silicon via, TSV)。在一實施例中，線路層130可以暴露出部分絕緣層120。
在一實施例中，線路層130與絕緣層120之間可以更包括晶種層131（seed layer）。晶種層131可以被稱為UBM（Under Bump Metallurgy）。換句話說，相較於線路層130，晶種層131與絕緣層120之間的黏著力可以較佳。晶種層131的材料可以包括鈦、銅、鎳、鋁、鎢、鈷或其他適宜的導電材料，而線路層130可以包括鈦、銅、鎳、金或其他適宜的導電材料。
在一實施例中，晶種層131與線路層130的形成步驟可以如下。首先，可以藉由電鍍製程（plating）於背面110b上共形地形成晶種材料層與全面性地形成導電材料層（未繪示），接著，對導電材料層與晶種材料層進行圖案化製程，但本發明不限於此。圖案化製程例如是微影與蝕刻製程。
應說明的是，在本實施例中，線路層130為單層結構，但本發明不限於此。在未繪示的實施例中，線路層130可以是多層結構。舉例而言，線路層130可以包括介電層以及圖案化導電層，其中圖案化導電層可以對用於晶片封裝的信號傳輸的導線進行重新配置，因此多層結構的線路層130也可以被稱為重佈線路層（redistribution layer, RDL）。
請參照圖1C，形成線路層130後，於晶片110的背面110b上形成黏著層140，其中黏著層140具有多個第一開口O1，以暴露出部分線路層130。換句話說，黏著層140可以是局部覆蓋線路層130。在一實施例中，第一開口O1可以暴露出線路層130的電性連接部分P。在一實施例中，部分黏著層140可以與絕緣層120直接接觸。在此，本發明不限制黏著層140的類型，黏著層140可以視需求而使用適宜的黏著層140。
在一實施例中，黏著層140的形成步驟可以如下。首先，於線路層130上形成黏著材料層（未繪示）。接著，對黏著材料層進行圖案化製程，但本發明不限於此。在其他實施例中，也可使用適宜的製程，以形成黏著層140。
請同時參照圖1D與圖1E，形成黏著層140後，於黏著層140上接合緩衝層150。黏著層140可以是與緩衝層150直接接觸，因此，緩衝層150可以藉由黏著層140直接接合於晶片110的背面110b上。緩衝層150可以由玻璃、晶圓基板或其他適宜的材料所製成，只要前述的材料能夠對其上的結構提供機械支撐。
在本實施例中，緩衝層150具有第二開口O2，如圖1D所示，第二開口O2可以是將緩衝層150接合於黏著層140之前所形成，且第二開口O2對應於線路層130的電性連接部分P。第二開口O2例如是藉由蝕刻、鑽孔或其他適宜的製程所形成。
在本實施例中，由於接合緩衝層150之前，預先形成對應電性連接部分P的第二開口O2，再藉由黏著層140直接接合於晶片110的背面110b上，使第二開口O2於接合後可以直接暴露出線路層130上電性連接部分P，以用於後續對外部的電性連接，因此，可以降低緩衝層150與電性連接部分P對準失誤的機率且進一步簡化製程。舉例而言，不用再進行額外的圖案化製程，以使緩衝層150暴露出線路層130的電性連接部分P。
在本實施例中，藉由黏著層140接合於背面110b上的緩衝層150可以用於支撐晶片110，進而提高半導體封裝結構的機械剛性，且可以支撐線路層130打線時或產品封裝時產生的機械應力。此外，以在晶片110的感測區112中設置指紋識別感測器為例，當將手指（未繪示）放置於對應於感測區112上時，由於緩衝層150可以對晶片110提供機械支撐，因此可以緩衝手指對晶片110所施加的應力。
在一實施例中，感測區112投影於黏著層140上的投影範圍位於第二開口O2投影於黏著層140上的投影範圍內。然而，應說明的是，本發明不限制感測區112投影於黏著層140上的投影範圍，在其他實施例中，感測區112投影於黏著層140上的投影範圍可以是不位於第二開口O2投影於黏著層140上的投影範圍內。
請參照圖1F，形成緩衝層150後，於緩衝層150上形成線路結構160。線路結構160可以是印刷電路板或是具有多重佈線層的板狀體，但本發明不限於此。
接著，於線路層130上可以經由打線接合（wire bonding）製程形成多條導線170。線路層130可以經由多條導線170電性連接至線路結構160上的導電接點。在本實施例中，線路層130可以經由多個第一開口O1與第二開口O2以打線接合的方式與線路結構160電性連接。
請參照圖1G，在形成多條導線170後，進行切割（singulation）製程，以獲得半導體封裝結構100。切割製程包括，舉例而言，以旋切刀（rotating blade）或雷射光束切割。
應說明的是，本發明不限制線路層130與線路結構160電性連接的方式，可視實際設計需求而定。
在本實施例中，半導體封裝結構100包括晶片110、線路層130、黏著層140、緩衝層150以及線路結構160。晶片具有主動面110a以及相對於主動面110a的背面110b。主動面110a上包括感測區112。線路層130位於背面110b上且電性連接至晶片110。黏著層140位於背面110b上。黏著層包括多個第一開口O1，且多個第一開口O1暴露出線路層130的電性連接部分P。緩衝層150位於黏著層140上。緩衝層包括第二開口O2，且第二開口O2對應於電性連接部分P。線路結構位於緩衝層150上且電性連接至線路層130。
綜上所述，本發明的半導體封裝結構，使位於晶片背面的線路層電性連接至晶片，且線路層電性連接至線路結構，可使封裝結構微型化且可以較有效提升功能效率。接著，緩衝層具有第二開口，且第二開口對應於線路層的電性連接部分，可以降低緩衝層與電性連接部分對準失誤的機率且進一步簡化製程。再者，藉由黏著層接合於晶片的背面上的緩衝層可以用於支撐晶片，進而提高半導體封裝結構的機械剛性。此外，藉由於晶片的背面上形成線路層，線路層電性連接至晶片，且線路層電性連接至線路結構，因此，可以將晶片對外連接的線路整合於晶片的背面，使感測區的頂面與主動面基本上共面，提升指紋辨識的感測能力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:半導體封裝結構 110:晶片 110a:主動面 110b:背面 111:導電接墊 112:感測區 112a:感測區的頂面 118:通孔 120:絕緣層 130:線路層 131:晶種層 140:黏著層 150:緩衝層 160:線路結構 170:導線 O1、O2:開口 P:電性連接部分
圖1A至圖1G是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。
100:半導體封裝結構
110:晶片
110a:主動面
110b:背面
112:感測區
112a:感測區的頂面
120:絕緣層
130:線路層
131:晶種層
140:黏著層
150:緩衝層
160:線路結構
170:導線

Claims (10)

  1. 一種半導體封裝結構，包括： 晶片，具有主動面以及相對於所述主動面的背面，其中所述主動面上包括感測區； 線路層，位於所述背面上且電性連接至所述晶片； 黏著層，位於所述背面上，其中所述黏著層包括多個第一開口，且所述多個第一開口暴露出所述線路層的電性連接部分； 緩衝層，位於所述黏著層上，其中所述緩衝層包括第二開口，且所述第二開口對應於所述電性連接部分；以及 線路結構，位於所述緩衝層上且電性連接至所述線路層。
  2. 如申請專利範圍第1項所述的半導體封裝結構，其中所述感測區的頂面與所述主動面基本上共面。
  3. 如申請專利範圍第1項所述的半導體封裝結構，其中所述線路層貫穿所述晶片，由所述主動面延伸至所述背面。
  4. 如申請專利範圍第1項所述的半導體封裝結構，其中所述黏著層與所述緩衝層直接接觸。
  5. 如申請專利範圍第1項所述的半導體封裝結構，其中所述感測區投影於所述黏著層上的投影範圍位於所述第二開口投影於所述黏著層上的投影範圍內。
  6. 一種半導體封裝結構的製造方法，包括： 提供晶片，其中： 所述晶片具有所述主動面以及相對於所述主動面的背面；且 所述主動面上包括感測區； 形成線路層於所述背面上且電性連接至所述晶片； 形成黏著層於所述背面上，其中所述黏著層包括多個第一開口，且所述多個第一開口暴露出所述線路層的電性連接部分； 接合緩衝層於所述黏著層上，其中所述緩衝層包括第二開口，且所述第二開口對應於所述電性連接部分；以及 形成線路結構於所述緩衝層上且電性連接至所述線路層。
  7. 如申請專利範圍第6項所述的半導體封裝結構的製造方法，其中所述第二開口形成於將所述緩衝層接合於所述黏著層上之前。
  8. 如申請專利範圍第6項所述的半導體封裝結構的製造方法，更包括： 形成多個通孔於所述晶片中，其中所述多個通孔從所述背面朝向所述主動面。
  9. 如申請專利範圍第8項所述的半導體封裝結構的製造方法，其中部分所述線路層填滿所述多個通孔。
  10. 如申請專利範圍第6項所述的半導體封裝結構的製造方法，其中所述線路層經由所述多個第一開口以及所述第二開口以打線接合的方式與所述線路結構電性連接。
TW108128900A 2019-08-14 2019-08-14 半導體封裝結構及其製造方法 TWI710075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108128900A TWI710075B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108128900A TWI710075B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI710075B true TWI710075B (zh) 2020-11-11
TW202107648A TW202107648A (zh) 2021-02-16

Family

ID=74202353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128900A TWI710075B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI710075B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096321A1 (en) * 2006-10-18 2008-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor chip package manufacturing method and structure thereof
TW201248809A (en) * 2011-04-21 2012-12-01 Tessera Inc Flip-chip, face-up and face-down wirebond combination package
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096321A1 (en) * 2006-10-18 2008-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor chip package manufacturing method and structure thereof
TW201248809A (en) * 2011-04-21 2012-12-01 Tessera Inc Flip-chip, face-up and face-down wirebond combination package
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
TW202107648A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI718606B (zh) 半導體元件及其形成方法
US8174109B2 (en) Electronic device and method of manufacturing same
TWI688069B (zh) 半導體封裝
TWI649845B (zh) 半導體封裝結構及其製造方法
TWI541968B (zh) 晶片封裝體
US7847416B2 (en) Wafer level package and method of fabricating the same
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US9761510B2 (en) Chip package and method for forming the same
TWI459485B (zh) 晶片封裝體的形成方法
JP2016054289A (ja) ワイヤボンドセンサパッケージ及び方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
US8114772B2 (en) Method of manufacturing the semiconductor device
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
JP3660918B2 (ja) 半導体装置及びその製造方法
KR20090047776A (ko) 반도체 소자 및 그 형성 방법
TWI489605B (zh) 晶片封裝體及其形成方法
TW201535551A (zh) 晶片封裝體及其製造方法
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
KR102484495B1 (ko) 디바이스, 패키지 및 방법
TW201644016A (zh) 晶片封裝體與其製備方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
TWI593069B (zh) 晶片封裝體及其製造方法
JP2002093942A (ja) 半導体装置およびその製造方法
TWI710075B (zh) 半導體封裝結構及其製造方法