TWI706576B - 形成半導體結構之方法及半導體結構 - Google Patents

形成半導體結構之方法及半導體結構 Download PDF

Info

Publication number
TWI706576B
TWI706576B TW108131428A TW108131428A TWI706576B TW I706576 B TWI706576 B TW I706576B TW 108131428 A TW108131428 A TW 108131428A TW 108131428 A TW108131428 A TW 108131428A TW I706576 B TWI706576 B TW I706576B
Authority
TW
Taiwan
Prior art keywords
passivation layer
radio frequency
semiconductor substrate
frequency plasma
plasma equipment
Prior art date
Application number
TW108131428A
Other languages
English (en)
Other versions
TW202109909A (zh
Inventor
洪政源
田偉辰
黃俊凱
葉昌鑫
吳以德
Original Assignee
財團法人金屬工業研究發展中心
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人金屬工業研究發展中心 filed Critical 財團法人金屬工業研究發展中心
Priority to TW108131428A priority Critical patent/TWI706576B/zh
Application granted granted Critical
Publication of TWI706576B publication Critical patent/TWI706576B/zh
Publication of TW202109909A publication Critical patent/TW202109909A/zh

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種形成半導體結構之方法及半導體結構，此方法包含提供半導體基板以及使用射頻電漿設備對半導體基板進行表面處理，以在半導體基板的一側形成鈍化層。射頻電漿設備對半導體基板進行表面處理時使用的電漿源包含氧元素氣體，且在射頻電漿設備所形成的電漿中，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.5倍至2倍。

Description

形成半導體結構之方法及半導體結構
本發明是有關於一種形成半導體結構之方法，且特別是一種形成具有低厚度和高均勻度的鈍化層的半導體結構之方法及半導體結構。
在半導體相關產業中，鈍化結構與製程是不可或缺的重要結構與製程。以太陽能電池產業為例，傳統背電場(back surface field；BSF)太陽能電池，射極與背電極鈍化(Passivated emitter and rear cell；PERC)太陽能電池、異質接面薄本質層(heterojunction with intrinsic thin layer；HIT)太陽能電池、或是穿隧氧化物鈍化接觸(tunnel oxide passivated contact；TOPcon)太陽能電池等均具有鈍化層。舉例而言，高效矽基太陽能電池結構所採用的穿隧鈍化層薄膜是以化學濕製程或高溫氧化製程來製作，但穿隧鈍化層薄膜之厚度與均勻度的控制均受到考驗，在大量生產過程中易導致良率不佳的問題產生。
本發明之目的是在於提供一種形成半導體結構之方法及半導體結構，其藉由使用射頻電漿設備對半導體基板進行表面處理，並控制對應特定波長之光譜強度的比例，可使得形成的鈍化層至少具有低厚度和高均勻度等特性，進而提升製作良率。
根據上述目的，本發明提出一種形成半導體結構之方法，其包含提供半導體基板以及使用射頻電漿設備對半導體基板進行表面處理，以在半導體基板的第一側形成鈍化層。射頻電漿設備對半導體基板進行表面處理時使用的電漿源包含氧元素氣體，且在射頻電漿設備所形成的電漿中，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.5倍至2倍。
依據本發明之一實施例，在上述射頻電漿設備所形成的電漿中，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.67倍至1.5倍。
依據本發明之又一實施例，上述氧元素氣體為氧氣或臭氧。
依據本發明之又一實施例，上述氧元素氣體之純度至少為99.99%。
依據本發明之又一實施例，上述形成半導體結構之方法更包含：在對上述半導體基板進行表面處理時，另將不與氧或矽產生沉積物質的氣體通入至上述射頻電漿設備中。
依據本發明之又一實施例，上述不與氧或矽產生沉積物質的氣體包含氦、氖、氬、氪、氙、氡、氫或上述組合。
依據本發明之又一實施例，上述射頻電漿設備對上述半導體基板進行表面處理使用的微波頻率約為13.56MHz、27.12MHz或40.68MHz。
依據本發明之又一實施例，上述半導體基板為摻雜結晶矽基板，且上述鈍化層為氧化矽薄膜。
依據本發明之又一實施例，上述半導體基板為P型、N型或本質型半導體基板。
根據上述目的，本發明另提出一種半導體結構，其包含半導體結構和鈍化層。半導體基板包含一側。鈍化層透過射頻電漿設備形成在此側之上，其厚度均勻度在90%以上，且其缺陷密度低於1011個/平方公分。此射頻電漿設備包含一電漿源，且此電漿源包含氧元素氣體。
100、400‧‧‧半導體結構
102、402、S‧‧‧半導體基板
104、404、508、510‧‧‧鈍化層
200‧‧‧射頻電漿設備
202‧‧‧靜電夾盤
204‧‧‧射頻訊號源
206‧‧‧電極
208‧‧‧反應腔室
210‧‧‧真空系統
212‧‧‧光窗
214‧‧‧電漿區
500‧‧‧太陽能電池結構
502‧‧‧摻雜結晶矽基板
502A‧‧‧第一側
502B‧‧‧第二側
504‧‧‧穿隧氧化矽薄膜
506‧‧‧摻雜結晶矽薄膜
512‧‧‧抗反射層
514、516‧‧‧電極層
為了更完整了解實施例及其優點，現參照結合所附圖式所做之下列描述，其中：〔圖1〕為本發明實施例之太陽能電池結構的示意圖；〔圖2〕為依據本發明實施例之對半導體基板進行表面處理之射頻電漿設備的示例；〔圖3〕為使用射頻電漿設備對半導體基板進行表面處理時，光學感測光譜儀顯示的光譜圖； 〔圖4〕為依據本發明另一實施例形成之另一半導體結構的示意圖；以及〔圖5〕為依據本發明實施例形成之太陽能電池結構的剖面視圖。
以下仔細討論本發明的實施例。然而，可以理解的是，實施例提供許多可應用的發明概念，其可實施於各式各樣的特定內容中。所討論之特定實施例僅供說明，並非用以限定本發明之範圍。
可被理解的是，雖然在本文可使用「第一」、「第二」等用語來描述各種元件、零件、區域和/或部分，但此些用語不應限制此些元件、零件、區域和/或部分。此些用語僅用以區別一元件、零件、區域和/或部分與另一元件、零件、區域和/或部分。
在本文中所使用的用語僅是為了描述特定實施例，非用以限制申請專利範圍。除非另有限制，否則單數形式的「一」或「該」用語也可用來表示複數形式。此外，空間相對性用語的使用是為了說明元件在使用或操作時的不同方位，而不只限於圖式所繪示的方向。元件也可以其他方式定向(旋轉90度或在其他方向)，而在此使用的空間相對性描述也可以相同方式解讀。
請參照圖1，圖1為依據本發明實施例之半導體結構100的示意圖。半導體結構100包含半導體基板102和 鈍化層104，其中鈍化層104是在半導體基板102的一側形成。在本實施例中，鈍化層104是使用射頻電漿設備對半導體基板102進行表面處理，而在半導體基板102的一側形成。
若是半導體基板102為矽基板，且射頻電漿設備所通入的電漿源為氧氣、臭氧或其他由氧元素組成的氣體，則電漿態的氧離子將與半導體基板102的表面上斷鍵的矽原子結合為氧化矽，藉以形成氧化矽薄膜，也就是圖1所示的鈍化層104。半導體基板102可以是P型、N型或本質型半導體基板，而由射頻電漿設備所形成的氧化矽薄膜，其平均厚度可在3奈米以下，例如0.5奈米至2奈米，其均勻度可在90%以上，且其缺陷密度可低於1011個/平方公分。通入至射頻電漿設備的氧元素氣體的純度至少為99.99%，以確保鈍化層104的均勻度。
圖2為本發明實施例對半導體基板S進行表面處理之射頻電漿設備200的一示例。射頻電漿設備係利用電漿技術進行沉積製程，其可以是例如電子迴旋共振化學氣相沉積(electron cyclotron resonant chemical vapor deposition；ECR-CVD)設備、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)設備、電感應耦合型電漿化學氣相沉積(inductively coupled plasma chemical vapor deposition；ICP-CVD)設備、常壓化學氣相沉積(atmospheric pressure chemical vapor deposition；APCVD)設備或其他合適的設備。在圖2所示之射頻電漿 設備200中，靜電夾盤202用以固定並承載半導體基板S，射頻訊號源204電性連接靜電夾盤202(包含電極)和位於靜電夾盤202之對側的電極206，其用以提供射頻電壓，以在靜電夾盤202與電極206之間形成交流電場，使得通入至反應腔室208中的電漿源受到交流電場的作用而產生離子化碰撞反應，進而形成電漿。通入至射頻電漿設備200的電漿源可以是氧氣、臭氧或其他由氧元素組成的氣體。通入至射頻電漿設備的氧元素氣體的純度至少為99.99%，以確保在半導體基板S上產生的鈍化層的均勻度。在一些實施例中，在對半導體基板S進行表面處理時，可另將不與氧或矽產生沉積物質的氣體通入至射頻電漿設備200中，包含氦氣、氖、氬、氪、氙、氡、氫、上述組合和/或其他合適的氣體。此外，射頻電漿設備200還包含真空系統210，其可將在反應腔室208內產生的副產品抽出。
再參見圖2，射頻電漿設備200對半導體基板102進行處理以形成鈍化層104。於一實施例中，半導體基板102和欲形成的鈍化層104分別為矽基板和氧化矽薄膜，射頻電漿設備200使用的頻率可以是約為13.56MHz或是其整數倍，例如約為27.12MHz或是約為40.68MHz，或者可以是60MHz以上的甚高頻率(Very High Frequency；VHF)。於一實施例中，射頻電漿設備200的反應腔室208的內部壓力可以是約為100托(torr)至1000托，反應腔室208的內部溫度可以是室溫至攝氏300度。於一實施例中，射頻電漿設備200的射頻訊號源204產生之功率密度可以是 約為1毫瓦/平方公分至50毫瓦/平方公分，且半導體基板102(對應圖2之半導體基板S)與電極206之間的距離D可以是大約為5毫米至30毫米。
此外，圖2之射頻電漿設備200更具有光窗212，其可供光學發射光譜儀(optical emission spectroscopy；OES)或是其他設備採集電漿區214所放出的電漿光的光譜訊號並即時顯示出數據。在射頻電漿設備200所形成的電漿中，O+離子放射出光波長約為777奈米的光線，O2分子放射出光波長約為844奈米和518奈米的光線，而O2 +離子放射出光波長約為525.7奈米和559.1奈米的光線。在本發明實施例中，在半導體基板S上形成鈍化層時，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.5倍至2倍，且如此一來，可提升鈍化層的厚度均勻度以及降低鈍化層的缺陷密度。在一實施例中，鈍化層的平均厚度可在3奈米以下，其厚度均勻度可在90%以上，且其缺陷密度可低於1011個/平方公分。於本文，厚度均勻度是指100%-(|實際厚度-平均厚度|/平均厚度)。在一些實施例中，在半導體基板S上形成鈍化層時，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.67倍至1.5倍，以精準控制形成的鈍化層的厚度。
應注意的是，圖2所示之射頻電漿設備200僅為示例。在其他實施例中，對半導體基板102進行表面處理以形成鈍化層104的實施方式亦可藉由其他適用的射頻電漿設備依據上述環境設定進行。
圖3為使用射頻電漿設備200對半導體基板S進行表面處理(即在半導體基板S上形成鈍化層)時，光學感測光譜儀顯示的光譜圖。如圖3所示，在第0秒時，鈍化層開始形成，且此時對應777奈米的O+離子的光譜強度(其為任意單位)略高於為對應844奈米的O2分子的光譜強度，且在鈍化層的形成步驟完成前，例如在第0秒至第120秒的期間，對應777奈米的O+離子的光譜強度與對應844奈米的O2分子的光譜強度的比值均大致維持在0.5倍至2倍。在對半導體基板S進行表面處理的製程完成後，產生的鈍化層的平均厚度和均勻度分別約為1.8奈米和90%，即鈍化層的厚度為1.8奈米±10%。
圖4為依據本發明另一實施例形成之半導體結構400的示意圖。半導體結構400包含半導體基板402和鈍化層404，其中半導體基板402的一側為鋸齒狀，且鈍化層404是在半導體基板402之具有鋸齒狀的一側形成。在形成鈍化層404之前，先對半導體基板402進行蝕刻製程，以在半導體基板402的一側形成鋸齒狀結構。經由蝕刻製程所形成的鋸齒狀結構的高度和底部寬度可以是約為2微米至8微米。此外，圖4之鈍化層404是藉由使用射頻電漿設備對半導體基板402進行表面處理而在半導體基板402之具有鋸齒狀結構的一側形成。在半導體基板402為矽基板且射頻電漿設備所通入的電漿源為氧氣或臭氧下，形成的鈍化層404為氧化矽薄膜，其平均厚度可在3奈米以下，例如0.5奈米至2 奈米，其均勻度可在90%以上，且其缺陷密度可低於1011個/平方公分。
藉由本發明實施例形成的半導體結構100、400可進一步用於許多類型的產品。以下說明以基於半導體結構400形成太陽能電池結構為例。請參照圖5，圖5為依據本發明實施例形成之太陽能電池結構500的剖面視圖。如圖5所示，太陽能電池結構500為穿隧氧化物鈍化接觸(tunnel oxide passivated contact；TOPcon)太陽能電池結構。除了分別對應圖4之半導體基板402和鈍化層404的摻雜結晶矽基板502和穿隧氧化矽薄膜504外，太陽能電池結構500還包含摻雜結晶矽薄膜506、鈍化層508、510、抗反射層512和電極層514、516。
摻雜結晶矽基板502可以是P型摻雜結晶矽基板、N型摻雜結晶矽基板或本質型摻雜結晶矽基板。穿隧氧化矽薄膜504是藉由射頻電漿設備對摻雜結晶矽基板502的第一側502A進行表面處理，在摻雜結晶矽基板502的第一側502A形成。穿隧氧化矽薄膜504的厚度可在3奈米以下，例如約為0.5奈米至2奈米，其均勻度可在90%以上，且其缺陷密度可低於1011個/平方公分。摻雜結晶矽薄膜506可經由進行化學氣相沉積製程在穿隧氧化矽薄膜504上形成，其厚度大約為50奈米，且其結晶度可大約為50%至90%。在進行形成摻雜結晶矽薄膜506的化學氣相沉積製程中，製程壓力可以是大約為400托、射頻功率約為30毫瓦/平方公分、基板溫度約為300℃。摻雜結晶矽薄膜506可包 含單晶晶體材料或多晶晶體材料。此外，對應摻雜結晶矽基板502的類型，摻雜結晶矽薄膜506可以是N型摻雜結晶矽薄膜或P型摻雜結晶矽薄膜。
鈍化層508、510和抗反射層512是依序在摻雜結晶矽基板502的第二側502B上形成，且與摻雜結晶矽基板502的鋸齒狀結構共形。每一鈍化層508、510可以是氮化矽薄膜、氧化矽薄膜、氧化鋁薄膜或氧化鉿薄膜。舉例而言，鈍化層508、510可以分別是氧化鋁薄膜和氧化矽薄膜。此外，每一鈍化層508、510可以是藉由進行化學氣相沉積製程、物理氣相沉積(physical vapor deposition；PVD)製程或原子層沉積(atomic layer deposition；ALD)製程所形成。抗反射層512位於鈍化層510上，其可藉由進行沉積製程或塗佈製程形成，但不限於此。
電極層514、516分別位於摻雜結晶矽薄膜506上和摻雜結晶矽基板502的第二側502B上，其中電極層516向上延伸且貫穿鈍化層508、510和抗反射層512。每一電極層514、516可藉由蒸鍍、濺鍍或電鍍方式，或是藉由網印方式形成，但不限於此。
應注意的是，本發明實施例可應用至許多類型的半導體結構的生產上，其不以上述穿隧氧化物鈍化接觸太陽能電池結構為限。換言之，本發明實施例亦可應用在其他類型的太陽能電池結構的製作上，例如背電場(back surface field；BSF)太陽能電池，射極與背電極鈍化(Passivated emitter and rear cell；PERC)太陽能電 池、異質接面薄本質層(heterojunction with intrinsic thin layer；HIT)太陽能電池等，或是應用在其他半導體結構的製作上，例如浮動閘極記憶體元件結構或是其他合適的半導體結構。
由上述說明可知，本發明實施例是藉由使用射頻電漿設備對半導體基板進行表面處理並控制對應特定波長之光譜強度的比例，且如此一來，可使得形成的鈍化層至少具有低厚度和高均勻度等特性，進而提升製作良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體結構
102‧‧‧半導體基板
104‧‧‧鈍化層

Claims (10)

  1. 一種形成半導體結構之方法，包含：提供一半導體基板；以及使用一射頻電漿設備對該半導體基板進行表面處理，以在該半導體基板之一第一側形成平均厚度小於3奈米且厚度均勻度在90%以上之一鈍化層，該射頻電漿設備之一射頻訊號源在該鈍化層形成期間產生之功率密度約為1毫瓦/平方公分至50毫瓦/平方公分，且該鈍化層的厚度均勻度定義為100%-(|該鈍化層的實際厚度-該鈍化層的平均厚度|/該鈍化層的平均厚度)；其中，該射頻電漿設備對該半導體基板進行表面處理時使用的電漿源包含氧元素氣體，且在該射頻電漿設備所形成的電漿中，對應777奈米的光譜強度為對應844奈米的光譜強度的0.5倍至2倍。
  2. 如申請專利範圍第1項所述之方法，其中，在該射頻電漿設備所形成的電漿中，對應777奈米的光譜強度約為對應844奈米的光譜強度的0.67倍至1.5倍。
  3. 如申請專利範圍第1項所述之方法，其中該射頻電漿設備之一反應腔室在該鈍化層形成期間的內部溫度約為室溫至攝氏300度。
  4. 如申請專利範圍第1項所述之方法，其中該氧元素氣體之純度至少為99.99%。
  5. 如申請專利範圍第1項所述之方法，更包含：在對該半導體基板進行表面處理時，另將不與氧或矽產生沉積物質的氣體通入至該射頻電漿設備中。
  6. 如申請專利範圍第5項所述之方法，其中該不與氧或矽產生沉積物質的氣體包含氦氣、氖、氬、氪、氙、氡、氫或上述組合。
  7. 如申請專利範圍第1項所述之方法，其中該射頻電漿設備對該半導體基板進行表面處理使用的微波頻率約為13.56MHz、27.12MHz或40.68MHz。
  8. 如申請專利範圍第1項所述之方法，其中該半導體基板為摻雜結晶矽基板，且該鈍化層為氧化矽薄膜。
  9. 如申請專利範圍第1項所述之方法，其中該射頻電漿設備之一反應腔室在該鈍化層形成期間的內部壓力約為100托(torr)至1000托。
  10. 一種半導體結構，包含：一半導體基板，包含一側；以及 一鈍化層，透過一射頻電漿設備形成在該側之上，其中，該鈍化層的平均厚度小於3奈米，該鈍化層的厚度均勻度在90%以上，且該鈍化層的缺陷密度低於1011個/平方公分，該射頻電漿設備之一射頻訊號源在該鈍化層形成期間產生之功率密度約為1毫瓦/平方公分至50毫瓦/平方公分；其中，該射頻電漿設備包含一電漿源，該電漿源包含氧元素氣體，且該鈍化層的厚度均勻度定義為100%-(|該鈍化層的實際厚度-該鈍化層的平均厚度|/該鈍化層的平均厚度)。
TW108131428A 2019-08-30 2019-08-30 形成半導體結構之方法及半導體結構 TWI706576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108131428A TWI706576B (zh) 2019-08-30 2019-08-30 形成半導體結構之方法及半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108131428A TWI706576B (zh) 2019-08-30 2019-08-30 形成半導體結構之方法及半導體結構

Publications (2)

Publication Number Publication Date
TWI706576B true TWI706576B (zh) 2020-10-01
TW202109909A TW202109909A (zh) 2021-03-01

Family

ID=74091387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131428A TWI706576B (zh) 2019-08-30 2019-08-30 形成半導體結構之方法及半導體結構

Country Status (1)

Country Link
TW (1) TWI706576B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201825873A (zh) * 2016-09-28 2018-07-16 美商蘭姆研究公司 在基板處理系統的基板區域中原位偵測氧的系統和方法
TW201839846A (zh) * 2016-12-20 2018-11-01 美商蘭姆研究公司 用於使用雙充氣部噴淋頭之亞穩態活化自由基選擇性剝離與蝕刻之系統及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201825873A (zh) * 2016-09-28 2018-07-16 美商蘭姆研究公司 在基板處理系統的基板區域中原位偵測氧的系統和方法
TW201839846A (zh) * 2016-12-20 2018-11-01 美商蘭姆研究公司 用於使用雙充氣部噴淋頭之亞穩態活化自由基選擇性剝離與蝕刻之系統及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SANDEEP S. S.,Novel plasma processes for surface passivation and light trapping in crystalline silicon solar cells, Department of Electrical Engineering INDIAN INSTITUTE OF TECHNOLOGY BOMBAY, 2016.
SANDEEP S. S.,Novel plasma processes for surface passivation and light trapping in crystalline silicon solar cells, Department of Electrical Engineering INDIAN INSTITUTE OF TECHNOLOGY BOMBAY, 2016. Y. Saito; K. Sekine; N. Ueda; M. Hirayama; S. Sugawa;T. Ohmi, Advantage of radical oxidation for improving reliability of ultra-thin gate oxide,2000 Symposium on VLSI Technology. Digest of Technical Papers. *
Y. Saito; K. Sekine; N. Ueda; M. Hirayama; S. Sugawa;T. Ohmi, Advantage of radical oxidation for improving reliability of ultra-thin gate oxide,2000 Symposium on VLSI Technology. Digest of Technical Papers.

Also Published As

Publication number Publication date
TW202109909A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
CN105679665B (zh) 用于提高氮化硅批间均匀度的非晶硅陈化作用
JP4553891B2 (ja) 半導体層製造方法
JP3812232B2 (ja) 多結晶シリコン薄膜形成方法及び薄膜形成装置
JP4557400B2 (ja) 堆積膜形成方法
US20090291232A1 (en) Method and apparatus for growing plasma atomic layer
CN108389779B (zh) 一种基于温和氢气等离子体的半金属相碲化钼的制备方法
JP2012149278A (ja) シリコン含有膜の製造方法
US20170345667A1 (en) Method of silicon extraction using a hydrogen plasma
TW202102066A (zh) 接地帶組件
TWI706576B (zh) 形成半導體結構之方法及半導體結構
CN112582252A (zh) 形成半导体结构的方法及半导体结构
TWI698029B (zh) 形成半導體結構之方法
JPH1081968A (ja) 非晶質シリコン膜の作製法
Sumiya et al. Plasma diagnostics and low-temperature deposition of microcrystalline silicon films in ultrahigh-frequency silane plasma
JP4178202B2 (ja) 薄膜製造方法
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
TWI733229B (zh) 形成半導體結構之方法及半導體結構
JP3478561B2 (ja) スパッタ成膜方法
JP4515440B2 (ja) 薄膜トランジスタの作製方法
JP4470227B2 (ja) 成膜方法及び薄膜トランジスタの作製方法
JP2008004815A (ja) プラズマ処理方法およびその方法を用いて製造された光電変換素子
JP2654433B2 (ja) 珪素半導体作製方法
Maezono et al. Silicon nitride film deposition by photochemical vapor deposition using an argon excimer lamp
CN112908846B (zh) 形成半导体结构的方法及半导体结构
JP2001291882A (ja) 薄膜の製造方法