JP4515440B2 - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP4515440B2
JP4515440B2 JP2006332727A JP2006332727A JP4515440B2 JP 4515440 B2 JP4515440 B2 JP 4515440B2 JP 2006332727 A JP2006332727 A JP 2006332727A JP 2006332727 A JP2006332727 A JP 2006332727A JP 4515440 B2 JP4515440 B2 JP 4515440B2
Authority
JP
Japan
Prior art keywords
film
gas
discharge
supply
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006332727A
Other languages
English (en)
Other versions
JP2007077513A (ja
Inventor
光範 坂間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006332727A priority Critical patent/JP4515440B2/ja
Publication of JP2007077513A publication Critical patent/JP2007077513A/ja
Application granted granted Critical
Publication of JP4515440B2 publication Critical patent/JP4515440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本明細書で開示する発明は、プラズマCVD法を用いた成膜方法、及び該成膜方法を実施できる成膜装置に関する。
非晶質珪素膜や酸化珪素膜の成膜方法として、プラズマCVD法が知られている。
プラズマCVD法による各種薄膜の成膜においては、成膜時に発生するパーティクルやフレークといった微粒子が問題となる。
この微粒子は、
(1)成膜を重ねて毎に反応チャンバーの内壁や電極に成膜された反応生成物が、放電の最中に何らかのエネルギーを得て剥がれ落ちたもの。
(2)気相中で生成され、薄膜の形成に寄与しなかったもの。
でもって主に構成されている。いずれにせよ上記微粒子は成膜に用いられる原料ガスによる反応生成物である。
この微粒子は、成膜される膜に付着し、膜質を著しく低下させる要因となる。
この問題を解決するためには、チャンバー内のクリーニング回数を増やすことが有効である。
しかし、たとえ1回の成膜毎にクリーニングを行っても、上記(1)に起因して発生する微粒子の数を減らせるだけで根本的な解決にはならない。
しかも、チャンバーのクリーニング回数を増やすことは、生産性を低下させ、また作業を複雑化することになるので、産業上好ましくない。
本明細書で開示する発明は、プラズマCVD法により成膜時に発生する微粒子の存在が、成膜される薄膜の膜質に悪影響を与えることを抑制する技術を提供することを課題とする。
〔発明に到る過程〕
上述したような反応生成物でなる微粒子が成膜される膜にどの時点で付着するのかを鋭意追求した結果、微粒子が成膜の終了前後に膜に付着し、膜質に悪影響を与えることが判明した。
以下に上記知見を得た過程を示す。一般にプラズマCVD法は、図1に示すような平行平板型の構造を有し、接地電位に保持された一方の電極12上に試料(基板)11が配置され、対向する他方の電極15に高周波電源16が接続された構造を有している。
図7に一般的な成膜を行う場合の原料ガスの供給と高周波放電(RF放電)とのタイミング関係を示す。
一般に高周波放電によりプラズマが生成されている状態において、図8に示すようなバイアス電圧が電極間に加わる。
このバイアス電圧は、給電電極15側で大きな負の電圧となり、接地電極12側で比較的小さな負の電圧となる。
一般にチャンバー11内に浮遊する微粒子は、負に帯電する。従って、放電中においては、電極12から微粒子は反発された状態であり、電極12上に置かれた基板上に微粒子が付着することは少ない。
即ち、図7の成膜が行われている最中においては、微粒子が膜に付着するとは少ない。
しかし、放電が終了すると、図8に示すような自己バイアスの印加状態は消滅し、それ従い微粒子は基板上に舞い下りて来て、被形成面上に付着する。また、静電気により、基板の表面(被形成面の表面)に微粒子が付着する。
本明細書で開示する発明は、上述した放電の終了時点で基板が置かれた電極に加わる自己バイアスが消滅し、そのことに起因して基板の表面に微粒子が付着するという現象に着目したものである。
そこで、本明細書で開示する発明では、成膜の終了後も放電が持続するような状態とする。
そして、雰囲気中に存在する微粒子が全て排気されてしまった後に放電を停止させることにより、膜の表面に微粒子が付着することを抑制する。
即ち、成膜の終了後に微粒子が排気されてしまうまで、図8に示すような自己バイアスが形成された状態を維持するようにする。
上記の状態を実現するために本明細書で開示する発明では、高周波放電を持続させた状態において、雰囲気を成膜ガスから放電ガスに切り換える。
こうすることで、成膜ガスの供給が終了し、成膜が終了しても放電は持続させ、その間、図8に示すバイアス状態は維持された状態とすることができる。
そのしてこの状態をしばらく維持することで、雰囲気中の負に帯電した微粒子は、基板に付着できない状態で外部に排気させる。
そして、微粒子が外部に排気された状態で、即ち雰囲気が入れ代わった状態で高周波放電を停止させ、さらに放電用のガスの供給を停止する。
こうすることで、成膜される膜の表面に微粒子が付着することを防ぐことができる。
なお、成膜ガスとは成膜される膜の成分を含み、かつ微粒子を構成する成分を含むガスのこという。
成膜ガスの種類としては、珪素膜を成膜するのであれば、シランやジシラン、硬質炭素被膜を成膜するのであれば、メタンを挙げることをできる。
放電ガスとは、それ単体では成膜や微粒子の形成に寄与せず、ただ単に放電が起こりプラズマの形成に寄与するガスのことをいう。放電ガスとしては、水素ガスやヘリウムガスの例を挙げることができる。
成膜される膜の種類としては、特に限定されるものでなく、一般的な半導体膜や絶縁膜を挙げることができる。また成膜される膜としては、化合物の膜であってもよい。
本明細書で開示する発明の一つは、
成膜ガスを供給した状態で高周波放電を行わせてプラズマを形成し成膜を行わす第1の段階と、
成膜ガスから放電ガスに切り換えて引き続いて高周波放電を行わせて成膜を従わないプラズマ形成を行う第2の段階と、
を有することを特徴とする。
上記構成において、
第1の段階と第2の段階とで雰囲気中の圧力を一定に保つことは重要である。これは、プラズマが形成される条件を変化させないようにするためである。
例えば、雰囲気の圧力が急激に変化すると、アーク放電のような突発的な放電が発生し、成膜される膜質が大きく損なわれることがある。そのようなことを防ぐために上述したように第1の段階と第2の段階とで雰囲気中の圧力を一定に保つようにする。
他の発明の構成は、
成膜ガスを供給した状態で高周波放電を行わせてプラズマを形成して成膜を行う第1の段階と、
成膜ガスから放電ガスに切り換えて引き続いて高周波放電を行わせて成膜を従わないプラズマ形成を行う第2の段階と、
を行う機能を有する成膜装置であることを特徴とする。
この構成において、第1の段階と第2の段階とで雰囲気中の圧力を一定に保つ機能を有することは重要である。
また、他の発明の構成は、
平行平板型の電極間に高周波放電を起こしてプラズマ気相反応により成膜を行う方法であって、
被形成面に自己バイアスが加わった状態で成膜用のガスの供給を停止し、同時に放電用のガスを供給することで、成膜の終了後も被形成面に自己バイアスが加わった状態を維持することを特徴とする気相反応方法であることを特徴とする。
また、他の発明の構成は、
平行平板型の電極間に高周波放電を起こしてプラズマ気相反応により成膜を行う装置であって、
被形成面に自己バイアスが加わった状態で成膜用のガスの供給を停止し、同時に放電用のガスを供給することで、成膜の終了後も被形成面に自己バイアスが加わった状態を維持する機能を有することを特徴とする成膜装置であることを特徴とする。
本明細書で開示する発明を利用することで、プラズマCVD法において成膜時に発生する反応生成物でなる微粒子の存在が成膜される薄膜の膜質に悪影響を与えることを抑制することができる。
シランを成膜ガスとしてプラズマCVD法による非晶質珪素膜の成膜において、成膜の終了時にシランガスと水素ガスとを入れ換える。この際、高周波放電は持続した状態とする。
こうすると、被形成面に負の自己バイアスが加わった状態を成膜が終了した後も維持することができる。そして、負に帯電している反応生成物である微粒子が雰囲気外に排気されるまで水素ガスによる放電をしばらく続けることで、微粒子が被形成面に付着することを防ぐことができる。
(成膜装置の説明)
まず、本実施例で利用する成膜装置の概要を説明する。図1に非晶質珪素膜を成膜するためのプラズマCVD装置の概略を示す。
この装置は、ステンレスで構成された減圧チャンバー10の内部に一対の平行平板電極12と15が備えられている。
接地電位に接続されている一方の電極12上には基板(試料)11が配置される。また、他方の電極15には、高周波電源16が接続されている。また、図では省略されているが、電極15と高周波電源16との間には、マッチング回路が配置されている。
高周波電源は、必要とする出力の高周波電力を出力する機能を有している。高周波電力の周波数としては、一般に13.56 MHzが利用される。勿論他の周波数を利用するのでもよい。ただし、図8に示すような自己バイアスが形成される周波数であることが必要である。
減圧チャンバー10には、その内部にガスを供給するためのガス供給系17、18が配置されている。
ここで、17がシランガスを供給するためのガスラインであり、18が水素ガスを供給するためのガスラインである。
減圧チャンバー10には、内部を必要とする減圧状態とするための排気ポンプ14を備えた排気系13が備えられている。
また、図示しないが、減圧チャンバー10には、外部から装置内に基板を搬入するための扉を備えている。
本実施例では、電極として面積が490cm2の矩形状のものが配置されている。また、高周波電源16からは、周波数13.56 MHz、出力20Wの高周波電力が図示しないマッチング回路を介して電極15に供給される。
(非晶質珪素膜の成膜方法)
ここでは、本明細書で開示する方法を利用して非晶質珪素膜を成膜する場合の例を示す。
まず減圧チャンバーに備えられた図示しない扉を開放し、チャンバー10内に基板11を搬入する。基板11は、接地電位に接続された電極12上に配置される。
次に図示しない扉を閉鎖し、減圧チャンバー10を密閉状態とする。そして、排気ポンプ14を動作させて、減圧チャンバー10内を減圧状態とする。
ここで、チャンバー内の不純物を排除するために図示しないガス供給系から窒素ガスを供給し、一旦チャンバー内を窒素ガスで充填して、しかる後に減圧チャンバー10内を減圧状態とすることが好ましい。
この段階では、チャンバー10内を極力高真空状態とすることが好ましい。
次に図2に示すタイミングチャートに従って基板11上に非晶質珪素膜の成膜を行う。
まず、減圧チャンバー10内を超高真空状態(極力排気をした状態)にする。そして、ガス供給系17からシランガス(SiH4 ガス)を100sccmの流量で供給する。本実施例では、この条件で減圧チャンバー10内の圧力は0.5 Torrとなる。(流量と圧力との関係は、チャンバーの容積や排気ポンプの能力によって異なる)
そして、チャンバー10内が所定の圧力になった状態で高周波電源16からの高周波電力(RF電力)(出力20W)を供給する。
高周波電力の供給を開始する時点を成膜の開始点と見ることができる。
成膜の終了は、シランガスの供給を停止させることで行う。ここでは、シランガスの供給を停止させるのと同時に水素ガスの供給をガス系18から行う。
水素ガスの供給は、100sccmとする。これは、ガスの切替えに従うチャンバー内の圧力変化を極力小さくするためである。
こうすることで放電を持続させた状態(プラズマを生成させた状態)で成膜を停止させることができる。
本実施例では、ガスの切替えに従う圧力変化が極力ないように切替えタイミングの設定を行う。
ここでは、シンガスの停止に従う過渡状態の時間と水素ガスの供給開始に従う過渡状態の時間とを同じに設定し、さらに両過渡状態が重なるように設定する。なお、過渡状態に時間は2秒間である。
シランガスの供給停止が行われることで成膜は終了する。そして水素ガスによいる放電を所定時間t持続させる。
このtの値は、チャンバーの容積やガス供給能力、さらに排気系の能力等によって異なる。
大事なことは、チャンバー内のガスが入れ代わる時間(これをt’とする)よりもtの値を大きくすることである。即ち、t>t’とすることである。
こうすることで、放電を停止させた状態において、雰囲気中に微粒子が存在することがないものとすることができ、成膜された膜の表面に微粒子が付着することを防ぐことができる。
上記t>t’で示される関係を守らないと、放電を停止させた後に雰囲気中に微粒子が浮遊した状態が実現され、膜の表面に微粒子が付着することになる。この場合、発明の効果を得ることができなくなる。
放電を停止させた後、水素ガスの供給を停止する。こうして成膜の工程が終了する。
図2に示す成膜方法は、成膜停止のタイミングと放電停止のタイミングとをずらしたことに特徴がある。即ち、成膜が終了した後も成膜に影響のないプラズマの形成が持続するように放電を持続させ、図8に示すような自己バイアスが形成されるようにする。
こうすることで、成膜の終了後に微粒子が膜に付着することを防止することができる。
本実施例では、実施例1に示した非晶質珪素膜の成膜方法を利用して薄膜トランジスタを作製する工程を示す。
図3に本実施例の作製工程を示す。まず図3(A)に示すようにガラス基板101上に下地膜として酸化珪素膜102をプラズマCVD法により300nmの厚さに成膜する。
次に実施例1に示した方法により非晶質珪素膜103を50nmの厚さに成膜する。こうして図3(A)に示す状態を得る。
次にレーザー光の照射を行い非晶質珪素膜103を結晶化させる。非晶質珪素膜の結晶化の方法としては、加熱、加熱と強光照射の組み合わせ、加熱とレーザー光照射の組み合わせ、等の方法を利用することができる。
次に得られた結晶性珪素膜をパターニングして図3(B)の104で示すパターンを得る。
さらにゲイト絶縁膜として機能する酸化珪素膜105をプラズマCVD法により100nmの厚さに成膜する。
さらにアルミニウムでなる膜を400nmの厚さにスパッタ法で成膜する。そしてこのアルミニウム膜をレジストマスク107を利用してパターニングする。こうして、106で示すパターンを得る。このパターン106は、後にゲイト電極を形成する基となる。
こうして図3(B)に示す状態を得る。次にレジストマスク107を残存させた状態でアルミニウムパターン106を陽極とした陽極酸化を行う。ここでは、電解溶液として3体積%の蓚酸を含んだ水溶液を用い、パターン106を陽極、白金を陰極として陽極酸化を行う。
この工程では、レジストマスク107が存在する関係上アルミウムパターン106の側面に陽極酸化膜108が図3(C)に示すような状態で形成される。
この陽極酸化膜108の膜厚は400nmとする。この工程で形成される陽極酸化膜108は、多孔質状(ポーラス状)を有したものとして得られる。
図3(C)に示す状態を得たら、レジストマスク107を除去する。そして、再度の陽極酸化を行う。ここでは、電解溶液として、3体積%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。
この工程では、電解溶液が多孔質状の陽極酸化膜108の内部に侵入する関係から、図3(D)の109で示されるように陽極酸化膜が形成される。陽極酸化膜109の膜厚は70nmとする。ここで、110で示されるパターンがゲイト電極となる。
この工程で形成される陽極酸化膜109は緻密な膜質を有したものとなる。
こうして図3(D)に示す状態を得る。次に図4(A)に示す状態で不純物元素のドーピングを行う。ここでは、Nチャネル型のTFTを作製するためにプラズマドーピング法でもって燐のドーピングを行う。
ここでは、燐イオンを含んだプラズマから燐イオンを電界でもって引出し、さらにそれを電気的に加速してドーピングを行うプラズマドーピング法を用いる。しかし、質量分離を行った後に燐イオンを電気的に加速注入するイオン注入法をドーピング手段として用いてもよい。
このドーピングは、通常のソース及びドレイン領域を形成する条件でもって行う。こうして、図4(A)に示すように111、115の領域に自己整合的に燐のドーピングが行われる。ここで111がソース領域、115がドレイン領域となる。
次に多孔質状の陽極酸化膜108を除去し、図4(B)を状態を得る。そして、再度燐のドーピングをプラズマドーピング法でもって行う。
このドーピングは、先の図4(A)の状態で行ったドーピングに比較してライトドーピングの条件で行う。
この工程において、低濃度不純物濃度領域112、114が自己整合的に形成される。また113の領域がチャネル形成領域として画定する。(図4(B))
ここで低濃度不純物濃度というのは、ソース領域111、ドレイン領域115に比較して、ドーパント(この場合は燐)の濃度が低いという意味である。
ドーピングが終了したら、レーザー光の照射を行うことにより、ドーピングが行われた領域の結晶性の改善とドーピントの活性化とを行う。
ここでは、レーザー光の照射を行う例を示すが、強光の照射による方法を用いてもよい。
次に図4(C)に示すように窒化珪素膜116をプラズマCVD法により150nmの厚さに成膜し、さらに酸化珪素膜117をプラズマCVD法により400nmの厚さに成膜する。
さらにアクリル樹脂を塗布し、樹脂膜118を成膜する。樹脂膜を利用するとその表面を平坦にできる。アクリル樹脂以外には、ポリイミド、ポリイミドアミド、ポリアミド、エポキシ等の樹脂材料を利用することができる。
次にコンタクトホールの形成を行い、ソース電極119、ドレイン電極120を形成する。こうしてTFTが完成する。
本実施例では、基板としてガラス基板を用いた例を示した。しかし、他に石英基板や絶縁膜を成膜した半導体基板や金属基板を用いてもよい。(これらを総称して絶縁表面を有する基板という)
また、本実施例では、TFTの活性層を構成する半導体膜が結晶性珪素膜である場合の例を示したが、活性層を非晶質珪素膜でもって構成する場合でもあってもよい。
また、本実施例では、ゲイト電極にアルミニウムを用いる場合の例を示したが、他の珪素材料やシリサイド材料、さらには適当な金属材料を用いたものとしてもよい。
また、本実施例では、ゲイト電極が活性層より上部にあるトップゲイト型のTFTの例を示したが、ゲイト電極が活性層の下側(基板側)にあるボトムゲイト型のTFTとしてもよい。
本実施例は、実施例1に示す構成をさらに改良した場合の例である。
本実施例では、図5に示すタイミングチャートに従って成膜を行う。図5のタイミングチャートにおいて重要なのは、成膜終了後(即ちシランガスの供給停止後)の放電において、放電電力を段階的に小さくしていくことになる。
こうすることで、チャンバーの内壁に付着した微粒子が雰囲気中に放出されることを抑制することができる。また、成膜された膜にプラズマダメージが及ぶことを抑制することができる。
ここでは、20Wの放電電力を成膜終了後(シランガスの供給停止後)に5Wに低下させる例を示した。
放電電力の変化の仕方は、さらに段階的に行ってもよい。また連続的に変化させるのでもよい。また、段階的な変化と連続的な変化とを組み合わせたものとしてもよい。
本実施例は、実施例1に示す構成において、放電の開始に配慮した構成に関する。
実施例1で示した図2のようなタイミングで成膜を行った場合、放電の開始と成膜の開始とは一致している。即ち、この場合、放電を開始することにより成膜を開始している。換言すれば、プラズマの生成の開始と同時に成膜が開始されている。
しかし、電極の構造等に違いによっては、放電の開始時に放電状態が安定しない期間が数秒間続く場合がある。
この問題を抑制するために本実施例では、まず雰囲気を放電用のガスとし、その状態で放電を行わせる。次にガスを成膜用のガスに切替え、放電を持続させた状態で成膜を行わせる。
非晶質珪素膜を成膜するのでれば、放電用のガスとして、水素を用い、成膜用のガスとしてはシランを用いる。
図6に本実施例の成膜を行う場合のタイミングチャートを示す。本実施例においてもガスの切替えに従う雰囲気の圧力変化は、極力小さい方が好ましい。
図6に示すようなタイミングで成膜を行うことで、放電開始時のtで示す期間における放電の不安定性が成膜に影響を与えることを防ぐことができる。
図6に示すように本実施例では、成膜の開始直前と成膜の開始直後において、放電を行わすためだけに(プラズマを生成させるためだけに)放電ガスである水素ガスの導入を行う。
こうすることで、放電の開始時における不安定性が成膜に影響を与えることを防ぎ、かつ成膜後の微粒子が膜の表面に付着することを防ぐことができる。
本実施例は、DLC膜(ダイヤモンドライクカーボン膜)に代表されるような硬質炭素膜を成膜する場合の例である。
硬質炭素膜の種類としては、DLC膜以外にも多様な種類があり、その分類方法や評価は定まったものがない。そこで、ここでは保護膜や耐摩耗性を有した被膜として利用される炭素膜を総称して硬質炭素膜ということとする。
硬質炭素膜を成膜する場合は、強い自己バイアスを利用して炭素のイオンを被形成面に叩きつけるようにして成膜を行う方法が利用される。
この様な成膜方法では、図1に示すようなプラズマCVD装置の高周波電源16に接続された電極15側に被形成面が配置される。
即ち、基板11(またはそれに代わる基体)は、電極15側に配置される。
このような構成においても本明細書で開示する発明は有用である。即ち、図2に示すようなタイミングチャートに従って成膜を行うことで、成膜された膜の表面に微粒子が付着することを防ぐことができる。
この場合も成膜が終了した後にプラズマの形成に従う自己バイアスが被形成面に加わった状態とし、さらに、チャンバー内の雰囲気が入れ代わった状態で放電を停止させることで、微粒子が被形成面に付着することを防ぐことができる。
本実施例は、本明細書で開示する発明を連続成膜を行う場合に利用した場合の例である。
多数の成膜チャンバーを直列あるいは並列に連結したマルチチャンバー方式の成膜装置において、異なる膜を多層に積層する場合には、下地となる膜上に残存する微粒子の存在が特に問題となる。
そこで、例えば実施例1に示したような方法を各成膜において実行する。こうすることで、上記問題を解決することができる。
以上の説明においては、実施例1を基本にそのバリエーションを説明した。しかし、各実施例は必要に応じて組み合わすことができる。
プラズマCVD装置の概略の構成を示す図。 ガスの供給と高周波電力(RF)の供給とのタイミングを示す図。 薄膜トランジスタの作製工程を示す図。 薄膜トランジスタの作製工程を示す図。 ガスの供給と高周波電力(RF)の供給とのタイミングを示す図。 ガスの供給と高周波電力(RF)の供給とのタイミングを示す図。 従来におけるガスの供給と高周波電力(RF)の供給とのタイミングを示す図。 高周波放電中における自己バイアスの状態を示す図。
符号の説明
10 チャンバー
11 基板(試料)
12 電極
13 排気系
14 排気ポンプ
15 電極
16 高周波電源
17 シランガス供給系
18 水素ガス供給系
101 ガラス基板
102 下地膜(酸化珪素膜)
103 非晶質珪素膜
104 活性層(結晶性珪素膜)
105 ゲイト絶縁膜
106 アルミニウムパターン
107 レジストマスク
108 多孔質状の陽極酸化膜
109 緻密な膜質を有する陽極酸化膜
110 ゲイト電極
111 ソース領域
115 ドレイン領域
112 低濃度不純物領域
114 低濃度不純物領域
113 チャネル形成領域
116 窒化珪素膜
117 酸化珪素膜
118 アクリル樹脂膜
119 ソース電極
120 ドレイン電極

Claims (3)

  1. 半導体膜と、ゲイト電極と、前記半導体膜と前記ゲイト電極との間に挟まれたゲイト絶縁膜とを有する薄膜トランジスタの作製方法であって、
    前記半導体膜の形成は、
    成膜ガスをチャンバーに供給して高周波放電により成膜し、
    前記高周波放電を持続させた状態で、前記チャンバー内の圧力を一定に保ちながら前記成膜ガスの供給を停止すると同時に放電ガスの供給を開始して前記チャンバー内のガスを入れかえ、
    前記成膜ガスの供給を停止した後、前記放電ガスを供給し続けて前記高周波放電を維持し、
    前記高周波放電を停止した後、前記放電ガスの供給を停止することによって行われ
    前記放電ガスを供給し続けて前記高周波放電を維持する時間を、前記チャンバー内のガスを入れかえる時間よりも長くすることを特徴とする薄膜トランジスタの作製方法。
  2. 前記成膜ガスは、シランであることを特徴とする請求項に記載の薄膜トランジスタの作製方法。
  3. 前記放電ガスは、水素ガスまたはヘリウムガスであることを特徴とする請求項1または請求項2に記載の薄膜トランジスタの作製方法。
JP2006332727A 2006-12-11 2006-12-11 薄膜トランジスタの作製方法 Expired - Fee Related JP4515440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006332727A JP4515440B2 (ja) 2006-12-11 2006-12-11 薄膜トランジスタの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332727A JP4515440B2 (ja) 2006-12-11 2006-12-11 薄膜トランジスタの作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14091797A Division JP4470227B2 (ja) 1997-05-10 1997-05-15 成膜方法及び薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2007077513A JP2007077513A (ja) 2007-03-29
JP4515440B2 true JP4515440B2 (ja) 2010-07-28

Family

ID=37938109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332727A Expired - Fee Related JP4515440B2 (ja) 2006-12-11 2006-12-11 薄膜トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP4515440B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070233A (ja) * 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法
JP6301866B2 (ja) * 2015-03-17 2018-03-28 東芝メモリ株式会社 半導体製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344472A (ja) * 1989-07-11 1991-02-26 Seiko Epson Corp プラズマ薄膜の製造方法
JPH0684888A (ja) * 1992-02-27 1994-03-25 G T C:Kk 絶縁膜の形成方法
JPH06291062A (ja) * 1993-03-30 1994-10-18 Nissin Electric Co Ltd 薄膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344472A (ja) * 1989-07-11 1991-02-26 Seiko Epson Corp プラズマ薄膜の製造方法
JPH0684888A (ja) * 1992-02-27 1994-03-25 G T C:Kk 絶縁膜の形成方法
JPH06291062A (ja) * 1993-03-30 1994-10-18 Nissin Electric Co Ltd 薄膜形成方法

Also Published As

Publication number Publication date
JP2007077513A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100536534B1 (ko) 박막 장치 제작방법
JP4714166B2 (ja) 基板のプラズマ処理装置及びプラズマ処理方法
JP4660498B2 (ja) 基板のプラズマ処理装置
US7589002B2 (en) Method of forming an oxygen- or nitrogen-terminated silicon nanocrystalline structure and an oxygen- or nitrogen-terminated silicon nanocrystalline structure formed by the method
US20100210093A1 (en) Method for forming silicon-based thin film by plasma cvd method
JP4557400B2 (ja) 堆積膜形成方法
WO2008026712A1 (fr) procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration
WO2007148569A1 (ja) プラズマ処理装置、プラズマ処理方法、および光電変換素子
JPWO2007040183A1 (ja) シリコン系薄膜光電変換装置、その製造方法およびその製造装置
JP2008004814A (ja) プラズマ処理装置
JP2021523558A (ja) パターニングのための高品質c膜のパルスプラズマ(dc/rf)蒸着
JP4515440B2 (ja) 薄膜トランジスタの作製方法
JP4470227B2 (ja) 成膜方法及び薄膜トランジスタの作製方法
TWI593012B (zh) Plasma processing method and plasma processing device
JP2000068227A (ja) 表面処理方法および装置
JP5053595B2 (ja) Dlc膜の形成方法及びdlc膜の製造装置
KR20010050758A (ko) 플라즈마 화학증기증착 장치 및 플라즈마 화학증기증착막형성방법
US20220139719A1 (en) Etching method and plasma processing apparatus
JP4133490B2 (ja) 成膜方法
JP2008004815A (ja) プラズマ処理方法およびその方法を用いて製造された光電変換素子
JP4471887B2 (ja) プラズマプロセス装置
JP3420960B2 (ja) 電子デバイス製造装置および電子デバイス製造方法
US20020056415A1 (en) Apparatus and method for production of solar cells
JPH09263948A (ja) プラズマを用いた薄膜形成方法、薄膜製造装置、エッチング方法、及びエッチング装置
JP3779428B2 (ja) 成膜方法および薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees