TWI705487B - 具有增加接觸面積的半導體裝置及其形成方法 - Google Patents

具有增加接觸面積的半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI705487B
TWI705487B TW105126786A TW105126786A TWI705487B TW I705487 B TWI705487 B TW I705487B TW 105126786 A TW105126786 A TW 105126786A TW 105126786 A TW105126786 A TW 105126786A TW I705487 B TWI705487 B TW I705487B
Authority
TW
Taiwan
Prior art keywords
source
spacer layer
trench
gate
contact
Prior art date
Application number
TW105126786A
Other languages
English (en)
Other versions
TW201724213A (zh
Inventor
里沙 梅安卓
塔何 甘尼
廖思雅
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201724213A publication Critical patent/TW201724213A/zh
Application granted granted Critical
Publication of TWI705487B publication Critical patent/TWI705487B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本案提供半導體接觸架構，其中接觸金屬延伸入將被作成接觸的半導體層，藉以增加接觸面積。一補償間隔層允許完成進入半導體材料的相當深蝕刻。因此，不是只有半導體的平坦水平表面被曝露作為接觸區，同時，相當長的垂直溝渠側壁與底壁也曝露以用作為接觸區。溝渠然後可以被填入以想要的接觸金屬。將形成接觸的半導體層的摻雜可以以促成有效接觸溝渠蝕刻製程的方式執行，例如，利用後溝渠蝕刻摻雜或具有上未摻雜區及下摻雜S/D區的半導體層，接觸溝渠蝕刻會通過該上未摻雜區。該補償間隔層可以自最終結構移除。

Description

具有增加接觸面積的半導體裝置及其形成方法
本發明關係於具有增加接觸面積的半導體裝置接觸。
增加形成在半導體基板上的包含電晶體、二極體、電阻、電容及其他被動與主動電子裝置的電路裝置的效能典型為在這些裝置的設計、製造及操作期間所考量的主要因素。例如，金屬氧化物半導體(MOS)電晶體半導體裝置的設計及製造期間，如用在互補金屬氧化物半導體(CMOS)製程中者，經常想要最小化與接觸有關的寄生電阻，或稱為外部電阻Rext。降低Rext完成來自等效電晶體設計的較高驅動電流。
100‧‧‧基板
101‧‧‧鰭
101a、101b‧‧‧鰭
102‧‧‧線/帶
103‧‧‧隔離層
105‧‧‧源極/汲極區
107‧‧‧接觸金屬
109‧‧‧閘極結構
109a‧‧‧閘極間隔層
109b‧‧‧閘極電極
109c‧‧‧閘極介電質
111‧‧‧補償間隔層
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1a及1b例示具有依據本案實施例組態的接觸架構的非平坦半導體裝置的剖面圖。
圖2a及2b例示具有依據本案另一實施例組 態的接觸架構的非平坦半導體裝置的剖面圖。
圖3a至3d各個例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。
圖4a及4b各個例示依據本案實施例之具有接觸架構及選擇摻雜源極/汲極區的非平坦半導體裝置的剖面圖。
圖5a至5g一起例示依據本案實施例之用以製造半導體接觸架構的方法。
圖6a及6b例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。
圖6c顯示示於圖6a及6b的例示實施例的透視圖。
圖6d例示出依據此等實施例的示於圖6a至6c的補償間隔層及接觸金屬可能有的例子形狀的各種俯視圖。
圖7a及7b例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。
圖7c顯示於圖7a及7b中之例示實施例之透視圖。
圖7d例示依據一些此等實施例之示於圖7a至7c之補償間隔層及接觸金屬可能有的例示形狀的各種俯視圖。
圖8a及8b例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。
圖8c顯示於圖8a及8b所示之例示實施例的透視圖。
圖8d例示具有依據一些此等實施例之圖8a至8c所示之接觸金屬的例示形狀的各種俯視圖。
圖9例示以依據本案實施組態的一或更多積體電路結構實施的計算系統。
將了解，這些圖並不必然依比例描繪，或想要限制本案至所示特定組態。例如，雖然一些圖通常表示直線、直角及平滑面，但給定有所使用處理設備與技術的真實世界的限制結構下，實際實施可能具有不完美的直線、直角及一些特性可能具有表面拓樸或非平滑。簡言之，圖式只提供作顯示例示結構。
【發明內容及實施方式】
半導體接觸架構係被揭示，其相對於標準接觸，具有相當大接觸面積與低電阻。在MOS電晶體中的標準接觸典型利用曝露摻雜半導體區，以完成一接觸，其中總接觸面積為水平並為俯視曝露半導體面積所界定。相形之下，依據本案實施例組態之接觸架構提供加強之接觸面積，使得接觸延伸入將被作成接觸的半導體層內。依據例示實施例，補償間隔層係在接觸形成期間被使用，這具有允許選擇性蝕刻被執行的功效。更明確地說，下層半導體層以較補償間隔層材料為快的速率蝕刻，藉以允許進入半導體材料的相當深入蝕刻被完成，而不會蝕去電晶體結 構的其他部份。因此，相較於只有半導體的單一平坦水平表面被曝露用作接觸區域，將會有相當長垂直溝渠側壁及底壁被曝露並作用為接觸區域。該溝渠然後可以被填充以想要接觸金屬。對將要形成接觸的半導體層的摻雜可以以促成接觸溝渠蝕刻製程的方式加以執行。例如，在一例示情況中，在接觸溝渠被形成之後，但在接觸金屬被沈積入該溝渠之前，半導體層被摻雜，同時，在另一例示情況中，該半導體層被組態以未摻雜部份與一摻雜較低部份，該接觸溝渠蝕刻會通過該未摻雜部份，並且，該摻雜較低部份接近該接觸溝渠延伸之處。在一些實施例中，接觸架構係被形成源極/汲極(S/D)區上，其中於相鄰閘極結構間的整個空間界定臨界水平距離(CD)，及總接觸面積超出該CD有4倍(4x)或更多。注意，在一些實施例中，補償間隔層可以存在最終電晶體結構中，但在其他實施例中，則可以在溝渠蝕刻製程期間或在溝渠蝕刻完成後被移除。
一般概要
如前所解釋，在電晶體中的增加驅動電流可以藉由降低裝置電阻加以完成。接觸電阻已經變成裝置的整個電阻的很大的一部份。典型電晶體接觸堆疊包含例如矽或矽鍺(SiGe)源極/汲極層、矽化鎳層、氮化鈦黏著層、及鎢接觸/墊。在任何此架構中，接觸面積通常被限制為在接觸溝渠蝕刻製程期間，半導體材料被曝露的平坦 區域。將依據本案所了解，在其上可以形成接觸的區域有限。例如，在相鄰閘極結構間的整個區域可以為由一閘極間隔層至相鄰電晶體的閘極間隔層的第一距離(於此被稱為CD)乘以定義源極/汲極區的寬度的第二距離(於此稱為W1)加以定義。因此，取決於俯視源-汲極開口的一般接觸具有約CD×W1的接觸面積。
因此，依據本案的實施例，接觸形成技術係被提供，其使用補償(offset)間隔層，以增加接觸面積，使得接觸延伸入將要作成接觸的半導體層內。依據一例示實施例，補償間隔層有效地作為在接觸溝渠的開口處的材料軸環或遮罩。用以執行接觸溝渠蝕刻進入半導體層的蝕刻化學品可以對補償間隔層材料與其他非目標材料(包圍源極/汲極區的絕緣體材料)有選擇性，或者以其他方式組態以較目標半導體材料為慢的速率蝕刻該補償間隔層材料與任何其他非目標材料。依據本案，各種選擇性蝕刻方案係明顯的。補償間隔層允許相當深蝕刻進入半導體材料被完成，而不必蝕刻去除電晶體結構的其他部份。因此，不同於只有半導體的單一平坦水平表面被曝露作為接觸面積，相當長的垂直溝渠側壁與底壁被曝露並可用以作為接觸面積。一旦半導體層被摻雜，溝渠可以被填入想要的接觸金屬。補償間隔層不需在最終結構中被保留。
進入將要形成接觸的半導體層之摻雜可以以促成接觸溝渠蝕刻製程的方式加以進行。例如，在一例示情況下，半導體層在接觸溝渠被形成後但在接觸金屬被沈 積入溝渠之前被摻雜，例如，藉由佈植物摻雜及退火製程。在另一例示情況中，半導體層係被形成或以另一方式被組態有未摻雜頂部及已摻雜下部，接觸溝渠蝕刻將通過該未摻雜頂部及接觸溝渠將延伸至該摻雜下部。在另一實施例中，半導體層係被組態以漸變摻雜物濃度，範圍由在溝渠頂部的零或輕摻雜到在溝渠的底部的目標摻雜位準。依據本案將了解，在半導體層中之免除或降低摻雜可以更容易蝕刻該接觸溝渠(蝕刻已經摻雜的半導體材料可以較蝕刻未摻雜的相同半導體材料困難)。在另一實施例中，也可以使用對任何摻雜位準為未知的蝕刻設計。
接觸溝渠蝕刻的深度可以取決於目標的接觸面積，一實施例到另一實施例而加以改變。該接觸面積可以為溝渠深度的函數並依據例示實施例，可以大致依據公式1加以計算：接觸面積=[(2×HC)+(CD-(2×W2))]×W1 (公式1)其中HC為接觸高度，CD為由一閘極堆疊的閘極間隔層到相鄰閘極堆疊的閘極間隔層的距離，W2為補償間隔層厚度(如果有的話)，及W1為界定源極/汲極區的寬度的距離。在一些情況下，接觸溝渠深度係於鰭高度的50%或更多的範圍，例示鰭高度(HF)係於範圍30至50奈米，但任何數量的鰭幾何均可以使用，本案並不限定至任何特定例。在一特定實施例中，接觸溝渠可以被蝕刻，以底切(undercut)閘極結構，以允許摻雜物佈植於該底切內。此一底切蝕刻與在源極/汲極區與通道區間的摻雜佈植可 以進一步協助降低MOS裝置整體電阻。例如，摻雜物可以被佈植於源極/汲極區中，及後續退火可以被執行，以將該摻雜物擴散向通道區。
注意，源極/汲極區可以為本地鰭材料或替換源極/汲極材料，其係被磊晶沈積或以其他方式加以提供。再注意，取決於處理節點與裝置密度，各個W1、W2及CD可以在各個實施例中有所不同。將了解的是，於此所提供的技術可以顯著加強接觸面積，特別是當裝置尺寸被縮小及更大深寬比鰭被使用時。在使用45nm鰭的一例示情況中，假設15nm的接觸溝渠開口，則接觸面積可以藉由使用補償間隔層技術，配合具有範圍20至30nm深或更深的接觸溝渠，增加多達4倍(4X)。該技術可以藉由降低接觸電阻，允許每瓦更佳的效能而提升裝置的效能。為此，模擬顯示相較於典型接觸架構，依據一些實施例組態之接觸，約17%或更佳的效能增益。
接觸溝渠的形狀可以各個實施例有所不同，並將取決例如所用之遮罩圖案及蝕刻化學品、被蝕刻的半導體材料、補償間隔層材料、及是否想要底切蝕刻(其中源極/汲極區延伸至少部份在閘極間隔層下及可能在閘極介電層下)的因素。蝕刻可以使用任何適當蝕刻技術完成，包含乾式及/或濕式蝕刻、等向及/或非等向、或一些其組合。再注意，在補償間隔層及/或閘極下可以有底切。也可能造成任意數量的接觸溝渠形狀(例如，正方、矩形、橢圓、圓形、角狀，以這幾個為例)。再注意，溝 渠形狀可以取決於所觀看的特定剖面圖而加以改變(例如，沿著平行於鰭及穿過鰭所取的剖面圖可能與垂直於鰭並穿過源極/汲極區所取的剖面圖看起來不同)。依據本案實施例形成之接觸結構可以例如使用穿透式電子顯微鏡及掃描式電子顯微鏡或其他適當成像技術加以檢測，以顯示延伸入將要被作成接觸的半導體材料的金屬接觸。
方法與架構
圖1a與1b例示具有依據本案實施例組態的接觸架構的非平坦半導體裝置的剖面圖。更明確地說，圖1a顯示垂直於鰭並通過源極/汲極區所取的剖面圖，而圖1b顯示平行鰭並通過鰭與閘極區所取的剖面圖。注意，並非所有典型裝置特性被顯示，以允許針對該接觸架構。該裝置可以例如具有多數MOS電晶體，例如FinFET或奈米線架構的積體電路裝置或者可以一般使用鰭狀半導體主體的其他非平坦裝置。FinFET為建構在半導體材料的薄帶(通常稱為鰭)旁的電晶體。電晶體包含標準場效電晶體(FET)節點，包含在通道上的閘極、源極區及汲極區。裝置的導電通道內佇在該閘極下的鰭的外側上及/或之內。明確地說，電流沿著鰭的側壁及/或之內流動(側係為垂直於基板表面)，及沿著鮨的頂及/或之內流動(側係平行於基板表面)。因為此等架構的導電通道基本上沿著鰭的三個不同外平坦區域或其內內佇，所以此一FinFET設計有時也被稱為三閘FinFET。其他類型FinFET 組態也是可用，例如，所謂雙閘FinFET，其中導電通道主要沿著鰭的兩側壁及/或之內佇留(而非沿著鰭的頂部)。奈米線電晶體(有時也稱為全包覆式(gate-all-around)FET)係被很類似地組態，但不同於鰭，奈米線或奈米帶(取決於線的厚度)被使用，及閘極材料通常在所有側上包圍通道區域。取決於特定設計，奈米線電晶體具有例如多達四個作用閘極。於此所提供之接觸技術可以與任何此非平坦電晶體組態一起使用，但其他組態也可以獲得利益。
可以由圖1a及1b看出，該裝置包含鰭101，其上形成有多數閘極結構109，與源極/汲極區105在各個閘極的兩側。如同典型所作的，該裝置的通道大致在閘極之下與在源極及汲極區之間。各個閘極結構109大致包含閘極間隔層109a、閘極電極109b、及閘極介電質109c。將了解的是，取決於想要的製程流程，閘極結構109可以為虛擬閘極(多晶矽電極)或實際金屬閘結構，該虛擬閘極將隨後在替換金屬閘極(RMG)製程中被替換。
可以進一步看出，補償間隔層111係被設在接觸溝渠開口處，及金屬接觸107係被形成在各個源極/汲極區105的接觸溝渠中。接觸延伸入源極/汲極區105的半導體材料內一距離HC。在圖1a中，注意源極/汲極區105有效地佔用於相鄰隔離層103間的整個空間。於隔離層103間的距離係被指定為W1。另外，參考圖1b，在此例示實施例中，注意源極/汲極區105有效地佔用於相鄰 閘極結構109間的整個空間。於閘極結構109間的距離被指定為CD。其他實施例也可以包含在S/D區105與閘極結構109間的其他絕緣體材料。依據本案將了解，這些尺寸HC、W1、CD可以依據實施例用以估計接觸結構的接觸面積。鰭高度HF也可以相對於蝕刻深度列入考量。
用以作成所示電晶體裝置的各種特性的材料可以在各實施例中有所不同，及本案並不想要限制至任何特定材料系統。例如，一些實施例可以以矽、鍺、矽鍺(SiGe)、或III-V族材料(例如，砷化鎵、砷化銦等等)基板加以實施，該基板上形成若干鰭101。其他實施例可以使用絕緣層上有半導體(SOI)或多層基板結構，以提供具有某些想要品質(例如，低鰭下洩漏)的鰭。一般來說，任何在其上可以形成例如FinFET及奈米線電晶體的非平坦裝置的適當基板均可以依據實施例加以使用。
鰭101可以對基板為本地或是為凹陷及替換製程所提供的替換鰭，該製程包含移除本地犧牲鰭材料並以任意組成的想要材料將之替換。例如，在一例示情況中，基板為單體矽基板及鰭100為本地矽鰭，或矽鍺(SiGe)替換鰭，或III-V族替換鰭，或本地及替換鰭的組合。再回想，在一些例示實施例中，鰭100可以被蝕刻或以其他方式處理為在通道區中之一或更多奈米線或帶，以提供全包覆式裝置。注意，在本文中提及的奈米線或線係想要包含線與帶或線的其他衍生物。再注意，帶典型為相當薄的線。
閘極結構可以以標準材料及形成技術加以實施。例如，閘極間隔層109a可以為氧化矽或氮化矽或任何其他適當間隔層材料。閘極介電質109c可以例如由如二氧化矽或高-k介電材料所形成。高-k閘極介電材料的例子包含例如氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋁、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、及鈮酸鉛鋅。閘極電極109b材料可以為犧牲材料(例如多晶矽)，其如前所述之RMG製程的部份中被隨後移除，或者，閘極電極材料，例如鋁、鎢、鈦、鉭、鎳、鉑、高摻雜矽、這些之一的矽化物(例如矽化鈦、矽化鎳等等)或此等材料層的組合。
取決於想要裝置組成，源極/汲極區105也可以是本地鰭材料或替換材料。在一例示實施例中，源極/汲極區105為本地矽或其他基板材料，其係被摻雜以提供想要極性(PMOS或NMOS)。依據本案將了解到，依據一些此等實施例，該摻雜可以在接觸溝渠蝕刻執行後被執行，使得摻雜將不會阻礙蝕刻製程。在另一例示實施例中，源極/汲極區105為SiGe的磊晶沈積入或至用於PMOS裝置的本地矽鰭台座上，及為III-V族材料(例如，砷化銦)的磊晶沈積入或至用於NMOS裝置的本地矽鰭台座上。在一些情況下，磊晶沈積佔用了具有為寬度W1與臨界尺寸CD所界定的區域的空間。注意CD在作用上為由一透視(平行於鰭所取的剖面)的源極/汲極區105 的寬度，W1在作用上為由另一透視(垂直於鰭所取的剖面)的源極/汲極區105的寬度。例如，磊晶沈積的深度可以例如為到鰭的底部或者通過鰭的底部至下層基板，或至在鰭的底部上的一些位置(以留下磊晶所座落的鰭台座)。任何數量的源極/汲極組態均可以使用，及本案並不想要為任何特定類型所限定。
補償間隔層111材料可以是任何材料，其將提供一程度的蝕刻選擇性或者以其他方式在給定蝕刻化學品下，以較源極/汲極區105的半導體材料為慢方式蝕刻。例如，在一例示實施例中，補償間隔層111被以氮化矽(SiN)實施，其具有較使用標準蝕刻化學品的矽為慢的蝕刻率。注意，在一些實施例中，補償間隔層111材料可以與閘極間隔層109a材料相同，但也可不必如此並在其他實施例中也可以是不同材料。若干氧化物或氮化物或其他適當的補償間隔層材料也可以用以實施該補償間隔層111。
接觸金屬107例如可以與閘極電極109b相同金屬，例如，鋁、鎢、鈦、鉭、鎳、鉑、高摻雜矽、這些之一的矽化物(例如，矽化鈦、矽化鎳等等)，或此等材料層的組合，但在含鍺的源極/汲極區105的情況下，也可以是不同，例如鍺化物(例如鍺化鈦、鍺化鎳等等)。任何數量的接觸金屬材料均可以使用，及本案並不限定至任何特定接觸金屬方案中。只要於源極/汲極區105與接觸金屬107間的接觸面積介面可以如在此所述地加大即 可。
在圖1a-b所示之例示實施例中，接觸金屬107在所示之兩剖面分佈圖中的形狀均相當於矩形。然而，取決於材料、遮罩圖案及所使用蝕刻方案，各種溝渠形狀均可能造成，並且，任何此等形狀均可以用以如在此所述地提供加強接觸面積。因此，例如，在圖1b的剖面圖中所示之矩形溝渠形狀可能例如由方向性非等向蝕刻所造成，同時，如於圖2b的剖面圖所示之彎角壁的溝渠形狀可能例如由等向性蝕刻所造成。注意，在這些實施例中，示於圖1a及2a的溝渠的剖面圖看起來一樣。另外注意，在此特定實施例中，補償間隔層111在圖1a及2a所示的剖面圖中並不可見，而在其他實施例中，補償間隔層111在該剖面圖中為可見，並將隨後加以說明。圖2a及2b的其他特性係類似於圖1a及1b所示者，及先前相關說明係可等效應用至圖2a及2b。
圖3a至3d各個例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。可以由圖3a看出，所用的接觸溝渠蝕刻提供類似於圖1b所示之溝渠形狀，除了底切蝕刻被進一步利用，使得在源極/汲極區105中之該蝕刻區域延伸超出在補償間隔層111中之開口外。例如，此底切蝕刻可以想要進一步擴充在接觸溝渠的底部的接觸區域。例如，底切蝕刻圖案可以藉由初始方向性蝕刻以通過補償間隔層，跟隨進行一等向蝕刻。或者，底切蝕刻圖案可以為材料及所選擇蝕刻化學品的函 數，例如，當給定蝕刻化學品被使用以蝕刻間隔層補償材料較其蝕刻源極/汲極材料遠不強烈。例如，氫氧化鉀(KOH)可以用以蝕刻含矽源極/汲極區105相當強烈以通過SiN補償間隔層111，以提供如所示之底切圖案。圖3b顯示以較少方向性較多等向性蝕刻完成的類似圖案。圖3c及3d各自顯示可能造成的另一例示蝕刻圖案。有或沒有底切特性的各種其他可能蝕刻圖案將是明顯並且本案並不是想要限定至任何特定者。
圖4a及4b各個例示具有依據本案實施例的接觸架構與選擇摻雜源極/汲極區的非平坦半導體裝置的剖面圖。如前所解釋，通常，摻雜半導體材料可能較未摻雜半導體材料更難蝕刻。因此，使用於此所提供的摻雜方案可以允許接觸溝渠蝕刻製程以更有效方式加以執行。例如，參考圖4a，源極/汲極區105係被提供有漸變摻雜物濃度，使得其範圍由在源極/汲極區105的頂部的無摻雜或輕摻雜到朝向源極/汲極區105的底部的目標摻雜位準。在圖4b的例子中，源極/汲極區105係被組態有頂未摻雜部份及較低摻雜部份。摻雜目標可以根據想要應用及效能目標加以設定。接觸溝渠可以通過半導體材料的未摻雜或輕摻雜部份，並在目標摻雜物位準開始的位置處或附近停止。在另一實施例中(例如圖5f中所示者)，源極/汲極區105可以在溝渠蝕刻製程執行後但在接觸金屬被沈積前被摻雜。依據本案各種摻雜方案將是明顯的。
圖5a至5g一起例示一種依據本案實施例之 製作半導體接觸架構的方法。注意，圖5a-g顯示平行於鰭並切過該鰭及閘極區所取的剖面圖。可以由圖5a看出，例示結構係被顯示在製程中的點，其中作出源極/汲極區105的半導體材料係於其定位，不管該半導體材料為本地鰭材料或替換半導體材料。在源極/汲極區105中之半導體材料可以被摻雜、未摻雜或使得一部份未摻雜或輕摻雜。通常，與接觸金屬107接觸的S/D 105半導體材料將最後被摻雜。例如，在一些實施例中，未摻雜半導體可以為初始使用以促成接觸溝渠蝕刻，其中未摻雜S/D 105半導體材料可以隨後被摻雜後溝渠形成，並將隨後以圖5f加以討論。如前所述，任何數量的材料系統與形成製程均可以使用以實施該結構。在一例示實施例中，在源極/汲極區105中之半導體材料係被使用凹槽蝕刻與替換製程加以提供，其中本地犧牲矽鰭作動為佔位層，其係被移除並以例如鍺、SiGe或III-V族材料的磊晶沈積加以替換。在一些實施例中，多重鰭組成可以提供在基板上，例如，用於PMOS裝置的SiGe鰭及/或用於NMOS裝置的本地矽鰭及/或用於NMOS裝置的III-V族材料鰭。
圖5b顯示依據一實施例之源極/汲極區105被凹陷後的所得結構。取決於所在材料系統並將了解的是，凹陷可以使用任何適當乾式及/或濕式蝕刻加以執行。蝕刻可以對作成源極/汲極區105的半導體材料以外的材料有選擇性(即，蝕刻源極/汲極區105，但不蝕刻閘極結構109材料及任何其他曝露非目標材料)。或者，閘極結構 109及任何其他非目標表面可以在源極/汲極區105的凹陷期間被遮罩。在一例示情況下，蝕刻可以使用非等向(或等向)KOH蝕刻加以執行，以凹陷矽源極/汲極區105，閘極間隔層109a為氮化矽及閘極電極109b為多晶矽或其他對KOH有選擇性的金屬。也可以使用各種其他蝕刻及材料方案。注意，在此例示實施例中，源極/汲極區105佔用整個距離CD並可以具有如想要並適用於給定裝置目標所設定的寬度W1。其他實施例也可以具有不同S/D區105尺寸。
一旦源極/汲極區105被凹陷，則依據一實施例，製程持續以沈積補償間隔層材料111，如圖5c所示。此沈積可以使用任何數量適當補償間隔層材料及沈積製程加以執行。在一例示情況中，例如，使用低壓化學氣相沈積(LPCVD)或電漿加強化學氣相沈積(PECVD)製程，將SiN沈積入凹陷中。也可以使用各種其他沈積與材料方案。注意，所沈積補償間隔層111係被顯示為在本質上保角，但這並不是必要的。可以由此例示情況中看出，補償間隔層111具有W2的厚度。在一特定例示情況中，閘極間隔層109a SiN與補償間隔層也是SiN，其使用LPCVD或PECVD製程被選擇性沈積入凹陷中，但只在閘極間隔層109a材料上。在此一實施例中，示於圖5d中的間隔層材料111蝕刻可能不必要。
圖5d顯示依據一實施例，在保角或以其他方式沈積的補償間隔層材料111被蝕刻後以提供圈環狀補償 間隔層111的所得結構。圈環可以覆蓋溝渠開口的所有表面，以在一些實施例中，提供連續的材料環，但在其他實施例中，則補償間隔層111只有在溝渠開口的某些表面上，例如，如前參考圖5c所述之溝渠的閘極間隔層109部份。例示補償間隔層111組態的其他細節將隨後參考圖6a至8d加以討論。取決於所在的材料系統及並將了解的是，此蝕刻可以使用任何適當乾式及/或濕式蝕刻加以執行。該蝕刻可以對補償間隔層材料111以外的材料有選擇性(即，蝕刻補償間隔層材料111，但並不蝕刻閘極結構109材料或其他曝露非目標材料)。或者，在補償間隔層材料111的凹陷期間，閘極結構109也可以被遮罩。在一例示情況中，蝕刻可以使用具有N2的CHF3經由乾式非等向電漿蝕刻加以執行，以閘極間隔層109a為二氧化矽及閘極電極109b為多晶矽或對CHF3有選擇性的其他金屬。也可以使用各種其他適當蝕刻與材料方案。
一旦補償間隔層111於定位，該方法可以持續以蝕刻接觸溝渠進入源極/汲極區105的半導體材料。圖5e顯示依據一實施例，在接觸溝渠已經被蝕刻後的所得結構。取決於所在材料系統並將了解，蝕刻可以使用任何適當乾式及/或濕式蝕刻加以執行。蝕刻深度在不同實施例間有所不同。例如，在一些實施例中，溝渠的深度係對應源極/汲極區的總垂直長度的至少25%，或者，總垂直長度的30%、或總垂直長度的35%、或總垂直長度的40%、或總垂直長度的45%、或總垂直長度的50%、或總 垂直長度的55%、或總垂直長度的60%、或總垂直長度的65%、或總垂直長度的70%、或總垂直長度的75%、或總垂直長度的80%、或總垂直長度的85%、或總垂直長度的90%、或總垂直長度的95%、或總垂直長度的100%。注意，用以形成接觸溝渠的蝕刻可以類似於用以凹陷源極汲極區的蝕刻，及先前有關圖5b的相關討論也可以等效應用於此。在一例示情況中，蝕刻係使用非等向KOH蝕刻加以執行，以凹陷矽源極/汲極區105，以閘極間隔層109a及補償間隔層111為氮化矽，及閘極電極109b為多晶矽或其他對KOH有選擇性的金屬。在另一例示情況中，蝕刻係使用非等向六氟化硫(SF6)或三氟化氮(NF3)加以執行，閘極間隔層109a及補償間隔層111為氮化矽及閘極電極109b為多晶矽或任何其他對SF6或NF3有選擇性的金屬。將了解的是，也可以使用各種其他適當蝕刻及材料方案。可以由此例示情況更了解，注意到補償間隔層111的厚度W2可以由於蝕刻而加以修改，通常如圖5e所示改為W2’。一般來說，補償間隔層的整個形狀可能由於蝕刻而修改，及在一些例示實施例中，補償間隔層111係由於蝕刻而被整個移除或以其他方式消除。然而，其他實施例也可以不修改厚度W2。
圖5f顯示依據一實施例受到處理的結構，其中摻雜物被佈植入該蝕刻源極/汲極區105及然後執行退火，以提高在半導體-金屬介面的接觸摻雜。摻雜材料可以根據想要極性，如典型所完成地加以選擇。在一例示實 施例中，該蝕刻源極/汲極區105係在溝渠形成後以離子或電漿佈植處理加以摻雜，並使用低溫退火及/或SPER(固相磊晶再成長，solid phase epitaxial regrowih)加以活化。也可以使用任何數量的已知佈植及退火技術。在其他實施例中，如同在先前所解釋，想起該源極/汲極區105的半導體層可以被組態以摻雜及未摻雜部份，或具有漸變摻雜物濃度。
圖5g顯示依據一實施例，在接觸金屬被沈積與研磨後的所得結構。此沈積可以使用任意數量的適當金屬接觸材料與沈積製程加以執行。接觸金屬也可以例如經由濺鍍或CVD加以沈積。沈積後退火可以使用以引發於金屬與在源極/汲極區105中的下層半導體材料間的反應(例如，矽化物或鍺化物形成)。先前提到例示材料可以被使用，或者，使用接觸層的組合。也可以使用各種架構。注意，接觸金屬填入整個接觸溝渠，但填充也可以例如為了由於非故意孔或其他缺陷的理由而不整個填滿(其中溝渠被100%填滿)。為此，在此稱”大致”填滿接觸溝渠係想要包含完整填滿及不完整填滿，其具有若干程度(例如，10%或更少，或5%或更少，或2%或更少，或1%或更少)的溝渠未被填入接觸材料。
圖6a及6b例示具有依據本案的另一實施例加以組態的接觸架構的非平坦半導體裝置的剖面圖。此實施例係類似於圖2a-b所示之實施例，除了補償間隔層111組態與通道組態之外，並將隨後加以說明。先前相關討論 係可等效地應用於保留此兩實施例所共有的特性上。有關於差異，注意本例示實施例之補償間隔層111在溝渠開口形成連續環，並將可以由圖6a的剖面圖所見。相對地，示於圖2a-b的實施例只包含在接觸溝渠的閘極間隔層109a部份上或不在溝渠的隔離103部份上的補償間隔層111材料。另外，此例示實施例包含通道區，其係被組態有如圖6b所示之線或帶102，而不是在圖2b中所示之鰭101。雖然在圖6b的特定剖面圖中，顯示有兩線，但其他實施例也可以包含更少線(1線)或更多線(例如，三、四或更多線)。如先前所解釋，線可以為本地基板材料或替換材料(例如，在矽基板之上的SiGe奈米線)。
圖6c顯示示於圖6a及6b的例示實施例之透視圖。在此例示情況中，各個接觸金屬107及補償間隔層111在接觸溝渠開口處具有球形(雖然可以造成任何幾何形狀，例如正方或矩形，但仍取決遮罩圖案與蝕刻方案而定)。可以進一步看出，各個補償間隔層111靠著對應閘極間隔層109a，及對應通道的頂奈米線/帶102接觸就在補償間隔層111下的源極/汲極區105。再注意，於此例示實施例中，部份的源極/汲極105係以基板本地的半導體材料(鰭101a)實施，而其他的源極/汲極105則以不是基板本地的半導體材料(鰭101b)實施。再注意，在此例示組態中，非本地鰭101b係座落於基板100的溝渠中。其他實施例可以令源極/汲極區105替換材料座落對齊基板100表面(而不是在凹陷中)，或者在本地於基板 100的台座鰭上。可以進一步了解，在閘極下的通道也可以具有若干組態，包含鰭、線或帶結構。在一些具有多重電晶體裝置的實施例中，組合各種通道組態可以被使用，例如，在圖6c所示者。對於線及帶通道組態，注意可以提供多重線及/或帶。如前所說明，注意通道材料可以為基板100本地或替換材料，如同源極/汲極區105。依據本案各種通道組態與材料系統方案將是明顯的。
圖6d例示依據一些此等實施例之圖6a至6c所示之補償間隔層111及接觸金屬107可以具有的例示形狀的各種俯視圖。在各個情況中，注意，補償間隔層111的連續環狀結構。再注意，用於補償間隔層111及接觸107的任意數量的幾何形狀可以作成圖案及本案並不想要限定於任何特定形狀組態。
圖7a及7b例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。此實施例係類似於圖2a-b所示之實施例，除了通道組態之外。先前相關討論係可等效應用至兩實施例所共用的特徵。注意，本例示實施例之補償間隔層111並不是在溝渠開口的連續環，而是在溝渠開口的閘極間隔層109部份上，如同圖7a及7b的剖面圖所示的。有關通道組態，此例示實施例包含被組態有如圖7b所示之線或帶102的通道區域，並類似於圖6b所示之通道組態。先前有關於奈米線/帶102通道組態的相關討論係可以等效應用於此。
圖7c顯示示於圖7a及7b的例示實施例之透 視圖。在此例示情況中，各個接觸金屬107及補償間隔層111在接觸溝渠開口具有矩形(雖然任何幾何形狀可能如前所述造成)。進一步可看出，各個補償間隔層111靠著對應閘極間隔層109a，及對應通道的頂奈米線/帶102接觸就在補償間隔層111下的源極/汲極區105。先前有關本地及替換源極/汲極區105的相關討論可以等效應用於此。
圖7d例示依據一些此等實施例之示於圖7a至7c的補償間隔層111與接觸金屬107可能有的例示形狀的各種俯視圖。在各個情況下，注意補償間隔層111的非連續本質。在這些例示實施例中，補償間隔層111係大致在閘極間隔層109a上，但大致不在隔離層103上，使得接觸金屬107可以直接靠著隔離層103。然而，注意，在一些此等例示實施例中，襯墊或擴散阻障層可以設於接觸金屬107與隔離層103之間。再注意，補償間隔層111與接觸107的任意數量幾何形狀可以被作出圖案，及本案並不想要被限定至任何特定形狀組態。
圖8a及8b例示具有依據本案另一實施例組態的接觸架構的非平坦半導體裝置的剖面圖。此實施例係類似於圖2a-b所示之實施例，除了通道組態以及補償間隔層111已經被移除或以其他方式整個消除的事實之外。先前相關討論係可以等效地應用於兩實施例所共用的特徵。注意，在本案例示實施例之補償間隔層111可以被完全移除，但並不必作此限定，在一些此等實施例中，為一 較薄版本的原始提供補償間隔層111。注意，具有較少補償間隔層111者允許較大面積的半導體-金屬介面，這可以更進一步降低接觸電阻。如前所述，補償間隔層111可以於接觸溝渠蝕刻及/或目標為移除補償間隔層111的專用蝕刻期間移除。有關於通道組態，此例示實施例包含通道區域，其被組態以如圖7b所示之線或帶102，並且，係類似於圖6b所示之通道組態。先前有關於奈米線/帶102的通道組態的相關說明係被等效應用於此。
圖8c顯示示於圖7a及7b的例示實施例的透視圖。在此例示情況中，各個接觸金屬107在接觸溝渠開口處具有正方形(但也可能如先前所述造成任何幾何形狀)及在一些此等組態中，未保留補償間隔層111。可以進一步看出，接觸金屬107的各個上正方形狀部份填滿整個溝渠開口並持續進入源極/汲極區105的半導體材料，以提供更大接觸表面積，及對應通道的頂奈米線/帶102接觸就在上正方形部份下的源極/汲極區105。先前有關本地及替換源極/汲極區105的相關討論可以等效地應用於此。
圖8d例示依據一些此等實施例的在圖8a至8c所示之接觸金屬107可能有的例示形狀的各種俯視圖。在這些例示實施例中，補償間隔層111已經被移除或者以其他方式整個消除，使得接觸金屬107可以直接靠著隔離層103與閘極間隔層109a。然而，注意在一些此等例示實施例中，襯墊或阻障層可以設於接觸金屬107與隔 離層103與閘極間隔層109a之間。再注意，用於接觸107的任何數量幾何形狀可以作成圖案，及本案並不想要限定為任何特定形狀組態。
例示系統
圖9例示以依據本案實施例組態的一或更多積體電路結構所實施的計算系統。可以看出，計算系統1000包圍住主機板1002。主機板1002可以包含若干元件，包含但並不限於處理器1004及至少一通訊晶片1006(在此例子中示出兩個)，各個通訊晶片1006可以實體及電耦接至主機板1002，或以其他方式積集於其內。可以了解，主機板1002可以例如是任何印刷電路板，不論是主板、安裝在主板上的子板、或只有系統1000的板等等。取決於其應用，計算系統1000可以包含一或更多其他元件，其可以或可不實體及電耦接至主機板1002。這些其他元件可以包含但並不限於揮發記憶體(例如，DRAM)、非揮發記憶體(例如，ROM)、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、喇叭、攝影機、及大量儲存裝置(例如硬碟機、光碟(CD)、數位多功能光碟(DVD)等等)。包含在計算系統1000中的任何元件可以包含如在此所提供的組態有接觸結構的一或更多積體電 路結構。在一些實施例中，多重功能可以被整合入一或更多晶片中(例如，注意通訊晶片1006可以為處理器1004的一部份或以其他方式整合入處理器1004)。
通訊晶片1006致能無線通訊，用以傳送資料進出計算系統1000。用語”無線”及其衍生可以用以描述電路、裝置、系統、方法、技術、通訊通道等，其可以透過非實體媒體使用調變電磁輻射傳送資料者。用語並不是表示相關裝置並不包含任何線，但在一些實施例中可能是如此。通訊晶片1006可以實施若干無線標準或協定之任一，包含但並不限於Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、及其衍生，及被指定為3G、4G、5G及其以後的任何其他無線協定。計算系統1000可以包含多數通訊晶片1006。例如，第一通訊晶片1006可以專用於短距無線通訊，例如Wi-Fi及藍芽，而第二通訊晶片1006可以專用於長距無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。計算系統1000的處理器1004包含封裝在處理器1004內的積體電路晶粒。在本案的一些此等例示實施例中，該處理器1004的積體電路晶粒可以包含含有於此所提供的接觸結構的一或更多鰭為主電晶體。用語”處理器”可以表示任何裝置或裝置的一部份其可以處理例如來自暫存器及/或記憶體的電子資料，以將電子資料轉換為其他 可以被儲存在暫存器及/或記憶體中之其他電子資料者。
通訊晶片1006也可以包含封裝在通訊晶片1006內的積體電路晶粒。依據一些此等例示實施例，通訊晶片1006的積體電路晶粒包含具有在此所提供的接觸結構的一或更多鰭為主的電晶體(例如，三閘電晶體、奈米線電晶體、奈米帶電晶體)。將依據本案了解，注意多標準無線能力也可以直接積集至處理器1004(例如，任何晶片1006的功能係被積集入處理器1004，而不是具有分開的通訊晶片)。再者，注意處理器1004也可以為具有此無線能力的晶片組。簡言之，任何數量的處理器1004及/或通訊晶片1006均可以使用。同樣地，任一晶片或晶片組均可以具有多數功能積集在其中。
在各種實施法中，計算裝置1000可以為膝上型電腦、小筆電、筆記型電腦、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、攜帶式音樂播放器、或數位視訊記錄器。在其他實施法中，計算系統1000可以是任何其他電子裝置，其處理資料或利用被組態有在此所述之接觸結構的電晶體裝置與其他電子裝置(例如，二極體)。將依據本案了解到，本案的各種實施例可以被用以改良在任何製程節點製造的產品(例如，在微米範圍、或次微米及更超出者)上的效能，藉由允許在相同晶粒上，使用具有更高客製遷移率及各樣通道組態(例如，Si、SiGe、Si/SiGe、 III-V及/或其組合)的鰭為主電晶體。
其他例示實施例
以下例子屬於其他實施例，各種替代與組態將由這些實施例了解。
例子1為一種半導體裝置，包含：基板，其被組態有由該基板延伸的鰭，該鰭包含通道區；在該通道區之上的閘極電極，其中閘極介電層係設在該閘極電極與該通道區之間，及閘極間隔層係設在該閘極電極的側上；源極與汲極區係在該鰭之中或之上並鄰接通道區並包含半導體材料；延伸入該源極與汲極區的溝渠；及在各個源極與汲極區中該溝渠內的接觸金屬。
例子2包含例子1的標的，其中各個溝渠具有底部與頂部，及該裝置更包含補償間隔層，在各個溝渠的頂部。
例子3包含例子2的標的，其中各個該溝渠持續通過對應補償間隔層，及該接觸金屬實質填滿各個所述溝渠。
例子4包含例子2或3的標的，其中各個補償間隔層係在該源極與汲極區的該半導體材料的頂部上。
例子5包含例子2至4的任一的標的，其中各個補償間隔層係與設在該閘極電極的側上的所述閘極間隔層接觸。
例子6包含例子2至5的任一的標的，其中 所述補償間隔層與設在該閘極電極的側上的閘極間隔層包含相同材料。
例子7包含例子1至6的任一的標的，其中該鰭包含不是該基板本地的半導體材料。
例子8包含例子1至7的任一的標的，其中該源極與汲極區的半導體材料不是該基板本地的。
例子9包含例子1至8的任一的標的，其中該鰭包含一或更多線或帶在該通道區中。
例子10包含例子1至9的任一的標的，其中該源極與汲極區係被提高，使得它們延伸超出該鰭的頂部。
例子11包含例子1至10的任一的標的，其中該源極與汲極區各個被組態有漸變摻雜方案，其在對應溝渠通過的區域中包含較低摻雜及在其他區域則有較高摻雜。
例子12包含例子1至10的任一的標的，其中該源極與汲極區各個包含摻雜部份與未摻雜部份。
例子13包含例子1至12的任一的標的，其中各個所述溝渠通過該對應未摻雜部份並在接近該摻雜部份或於該摻雜部份中結束。
例子14包含例子1至13的任一的標的，更包含多重閘極結構，各個在該鰭的對應通道區域上，各個閘極結構包含對應閘極電極、閘極介電質、及閘極間隔層，其中於相鄰閘極結構間的距離實質界定對應源極或汲 極區域的寬度，該寬度係在與該鰭平行的方向。
例子15包含例子1至14的任一的標的，其中該裝置為計算裝置的一部份。
例子16包含例子1至15的任一的標的，其中該計算裝置為行動計算裝置。該行動計算裝置可以例如平板電腦、智慧手機、膝上型電腦、或具有電池或其他可更新電源的其他行動裝置。
例子17為一種積體電路裝置，包含：基板，被組態有由該基板延伸的鰭，該鰭包含多數通道區；多數閘極結構，各個閘極結構在所述通道區之對應通道區上並包含閘極電極、閘極介電質、及閘極間隔層；多數配對源極與汲極區，各個配對鄰近所述通道區的對應通道區並包含半導體材料；延伸入各個所述源極與汲極區的溝渠，各個溝渠具有底部與頂部，並更具有對應源極/汲極區的總垂直長度的至少25%的深度；及接觸金屬實質填入在各個所述源極與汲極區中的所述溝渠。
例子18包含例子17的標的，更包含：補償間隔層，在各個溝渠的該頂部，其中各個所述溝渠持續通過對應補償間隔層，其中各個補償間隔層係於相鄰閘極結構的閘極間隔層之間，及該補償間隔層與所述閘極間隔層的兩者接觸。
例子19包含例子18的標的，其中所述補償間隔層與所述閘極間隔層包含相同材料。
例子20包含例子17至19的任一之標的，其 中該鰭包含不是該基板本地的半導體材料。
例子21包含例子17至20的任一之標的，其中該源極與該汲極區的該半導體材料並不是該基板本地的。
例子22包含例子17至21的任一之標的，其中該鰭包含一或更多線或帶在該通道區中。
例子23包含例子17至22的任一之標的，其中該源極及汲極區被提高，使得它們延伸超出該鰭的該頂部。
例子24包含例子17至23的任一之標的，其中該源極與汲極區各個被組態有漸變摻雜方案，其在對應溝渠通過的區域中包含較低摻雜及在其他區域中有較高摻雜。
例子25包含例子17至23的任一之標的，其中該源極與汲極區各個包含摻雜部份與未摻雜部份。
例子26包含例子25的標的，其中各個所述溝渠通過對應未摻雜部份並在接近該摻雜部份或在該摻雜部份結束。
例子27包含例子17至26的任一之標的，其中在相鄰閘極結構間的距離實際界定對應源極或汲極區的寬度，及該寬度係在平行於該鰭的方向。
例子28包含例子17至27的任一之標的，其中該裝置為計算裝置的一部份。
例子29包含例子28的標的，其中該計算裝 置為行動計算裝置。
例子30為一種形成半導體接觸的方法，該方法包含：設有一基板，其被組態有由該基板延伸的鰭，該鰭包含通道區；設有閘極電極在該通道區之上，其中閘極介電層係被設在該閘極電極與該通道區之間及一閘極間隔層係設在該閘極電極的側上；提供源極與汲極區，在該鰭中並鄰近該通道區並包含半導體材料；蝕刻溝渠進入各個該源極與汲極區；及以接觸金屬實質填充在各個該源極與汲極區中的該溝渠。
例子31包含例子30的標的，其中各個溝渠具有底部與頂部，及該方法更包含在各個溝渠的該頂部形成補償間隔層。
例子32包含例子31的標的，其中各個所述溝渠繼續通過對應補償間層，及該接觸金屬也實質填充該溝渠的該補償間隔層部份。
例子33包含例子31或32的標的，其中各個補償間隔層係在該源極與汲極區的該半導體材料的頂部。
例子34包含例子31至33的任一之標的，其中各個補償間隔層與設在該閘極電極的側上的閘極間隔層接觸。
例子35包含例子31至34的任一之標的，其中設在該閘極電極的側上的該補償間隔層與該閘極間隔層包含相同材料。
例子36包含例子30至35的任一之標的，其 中該鰭包含不是該基板本地的半導體材料。
例子37包含例子30至36的任一之標的，其中該源極與汲極區的該半導體材料不是該基板本地的。
例子38包含例子30至37的任一之標的，其中該鰭包含一或更多線或帶在該通道區中。
例子39包含例子30至38的任一之標的，其中該源極及汲極區係被提高，使得它們延伸超出該鰭的該頂部。
例子40包含例子30至39的任一之標的，其中該源極與汲極區各個被組態有漸變摻雜方案，其在該對應溝渠通過的區域中具有較低摻雜及在其他區域有較高摻雜。
例子41包含例子30至39的任一之標的，其中該源極與汲極區各個包含摻雜部份與未摻雜部份。
例子42包含例子41的標的，其中各個所述溝渠通過對應的未摻雜部份並在接近該摻雜部份或在該摻雜部份中結束。
例子43包含例子30至42的任一之標的，其中在蝕刻該溝渠進入各個該源極與汲極區之後但在實質填充該溝渠之前，該方法更包含摻雜該源極與汲極區的該半導體材料。
例子44包含例子43的標的，其中摻雜該源極及汲極區的該半導體材料包含佈植物摻雜與退火方案。
例子45包含例子30至44的任一之標的，其 中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少25%。
例子46包含例子30至45的任一之標的，其中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少50%。
例子47包含例子30至46的任一之標的，其中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少60%。
例子48包含例子30至47的任一之標的，其中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少70%。
例子49包含例子30至48的任一之標的，其中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少80%。
例子50包含例子30至49的任一之標的，其中蝕刻該溝渠進入各個該源極與汲極區包含蝕刻所述溝渠，使得各個溝渠的深度係對應源極/汲極區的總垂直長度的至少90%。
本案的例示實施例之前述說明已經為例示與 說明目的加以呈現。其並不是用以窮盡或限定本案至所揭露之精確形式。依據本案各種修改與變化係有可能。吾人想要本案的範圍並不是由這些詳述細節所限定，而是由隨附申請專利範圍所限定。
101‧‧‧鰭
103‧‧‧隔離層
105‧‧‧源極/汲極區
107‧‧‧接觸金屬
109‧‧‧閘極結構
109a‧‧‧閘極間隔層
109b‧‧‧閘極電極
109c‧‧‧閘極介電質
111‧‧‧補償間隔層

Claims (23)

  1. 一種半導體裝置，包含：基板，被組態有由該基板延伸的鰭，該鰭包含通道區；在該通道區之上的閘極電極，其中閘極介電層係設在該閘極電極與該通道區之間，及閘極間隔層係設在該閘極電極的側上；源極與汲極區，在該鰭之中或之上並鄰近該通道區並包含半導體材料；溝渠，延伸入各個所述源極與汲極區；及在各個所述源極與汲極區中的溝渠內的接觸金屬，其中該源極與汲極區各個被組態有漸變摻雜方案，其在對應溝渠穿過的區域中包含較低摻雜及在其他區域具有較高摻雜。
  2. 如申請專利範圍第1項之裝置，其中各個溝渠具有底部與頂部，及該裝置更包含補償間隔層在各個溝渠的該頂部。
  3. 如申請專利範圍第2項之裝置，其中各個所述溝渠持續通過對應補償間隔層，及該接觸金屬實質填充各個所述溝渠。
  4. 如申請專利範圍第2項之裝置，其中各個補償間隔層係在該源極與汲極區的該半導體材料的頂部上。
  5. 如申請專利範圍第2項之裝置，其中各個補償間隔層係與設在該閘極電極的側上的該閘極間隔層接觸。
  6. 如申請專利範圍第2項之裝置，其中所述補償間隔層與設在該閘極電極的側上的該閘極間隔層包含相同材料。
  7. 如申請專利範圍第1項之裝置，其中該鰭包含不是該基板本地的半導體材料。
  8. 如申請專利範圍第1項之裝置，其中該源極與汲極區的該半導體材料不是該基板本地的。
  9. 如申請專利範圍第1項之裝置，其中該鰭包含一或更多線或帶在該通道區中。
  10. 如申請專利範圍第1項之裝置，其中該源極與汲極區係被提高，使得它們延伸超出該鰭的該頂部。
  11. 如申請專利範圍第1項之裝置，其中該源極與汲極區各個包含摻雜部份與未摻雜部份。
  12. 如申請專利範圍第11項之裝置，其中各個所述溝渠通過該對應未摻雜部份並接近或在該摻雜部份結束。
  13. 如申請專利範圍第1項之裝置，更包含多重閘極結構，各個在該鰭的對應通道區之上，各個閘極結構包含對應閘極電極、閘極介電質、及閘極間隔層，其中於相鄰閘極結構間的距離實質界定對應源極或汲極區的寬度，該寬度係為在平行於該鰭的一方向。
  14. 如申請專利範圍第1至13項中任一項之裝置，其中該裝置為計算裝置的一部份。
  15. 如申請專利範圍第14項之裝置，其中該計算裝置為行動計算裝置。
  16. 一種積體電路裝置，包含：基板，被組態有由該基板延伸的鰭，該鰭包含多數通道區；多數閘極結構，各個閘極結構在該等通道區的對應通道區之上並包含閘極電極、閘極介電質、及閘極間隔層；多數配對源極與汲極區，各個配對鄰近所述通道區的對應通道區並包含半導體材料；溝渠，延伸入各個所述源極與汲極區，各個溝渠具有底部與頂部，並更具有為對應源極/汲極區的總垂直長度的至少25%的深度；及接觸金屬，實質填充在各個所述源極與汲極區中的該溝渠，其中該源極與汲極區各個被組態有漸變摻雜方案，其在對應溝渠穿過的區域中包含較低摻雜及在其他區域具有較高摻雜。
  17. 如申請專利範圍第16項之裝置，更包含：補償間隔層，在各個溝渠的該頂部，其中各個所述溝渠持續通過對應補償間隔層；其中各個補償間隔層係在相鄰閘極結構的閘極間隔層之間，及該補償間隔層係與這些閘極間隔層的兩者接觸。
  18. 一種形成半導體接觸的方法，該方法包含：設有一基板，其被組態有由該基板延伸的鰭，該鰭包含通道區；在該通道區之上，設有閘極電極，其中閘極介電層係 設在該閘極電極與該通道區之間，及閘極間隔層係設在該閘極電極的側上；在該鰭中與鄰近該通道區設有包含半導體材料之源極與汲極區；蝕刻溝渠進入各個所述源極與汲極區；及以接觸金屬實質填充在各個該源極與汲極區中的所述溝渠，其中在蝕刻該溝渠進入各個該源極與汲極區之後但在實質填充該溝渠之前，該方法更包含摻雜該源極與汲極區的該半導體材料，及其中該源極與汲極區各個被組態有漸變摻雜方案，其在對應溝渠穿過的區域中包含較低摻雜及在其他區域具有較高摻雜。
  19. 如申請專利範圍第18項之方法，其中各個溝渠具有底部與頂部，及該方法更包含在各個溝渠的所述頂部形成補償間隔層。
  20. 如申請專利範圍第19項之方法，其中各個所述溝渠持續通過對應補償間隔層，及所述接觸金屬也實質填充該溝渠的該補償間隔層部份。
  21. 如申請專利範圍第19項之方法，其中各個補償間隔層係在該源極與汲極區的該半導體材料的頂部上。
  22. 如申請專利範圍第19項之方法，其中各個補償間隔層係與設在該閘極電極的側上的所述閘極間隔層接觸。
  23. 如申請專利範圍第18項之方法，其中摻雜該源極 與汲極區的該半導體材料包含佈植物摻雜與退火方案。
TW105126786A 2015-09-25 2016-08-22 具有增加接觸面積的半導體裝置及其形成方法 TWI705487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/052330 WO2017052617A1 (en) 2015-09-25 2015-09-25 Semiconductor device contacts with increased contact area
WOPCT/US15/52330 2015-09-25

Publications (2)

Publication Number Publication Date
TW201724213A TW201724213A (zh) 2017-07-01
TWI705487B true TWI705487B (zh) 2020-09-21

Family

ID=58386979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126786A TWI705487B (zh) 2015-09-25 2016-08-22 具有增加接觸面積的半導體裝置及其形成方法

Country Status (5)

Country Link
US (1) US10896963B2 (zh)
EP (1) EP3353813A4 (zh)
CN (1) CN108028277B (zh)
TW (1) TWI705487B (zh)
WO (1) WO2017052617A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896963B2 (en) 2015-09-25 2021-01-19 Intel Corporation Semiconductor device contacts with increased contact area
EP3394898B1 (en) * 2015-12-24 2023-09-20 Intel Corporation Methods of forming self aligned spacers for nanowire device structures
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11411096B2 (en) * 2017-12-28 2022-08-09 Intel Corporation Source electrode and drain electrode protection for nanowire transistors
US11189694B2 (en) 2018-10-29 2021-11-30 Mediatek Inc. Semiconductor devices and methods of forming the same
CN109960438B (zh) * 2019-03-19 2021-04-23 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
US11756997B2 (en) * 2019-10-31 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US11837641B2 (en) 2019-12-18 2023-12-05 Intel Corporation Gate-all-around integrated circuit structures having adjacent deep via substrate contacts for sub-fin electrical contact
US11699742B2 (en) 2020-05-29 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with varying numbers of channel layers and method of fabrication thereof
KR102576497B1 (ko) * 2020-05-29 2023-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 수의 채널 층을 가진 반도체 디바이스 및 그 제조 방법
US20210408258A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated circuit structures including a titanium silicide material
US20230163180A1 (en) * 2021-11-22 2023-05-25 International Business Machines Corporation Non-self-aligned wrap-around contact in a tight gate pitched transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733249A (en) * 2005-12-16 2007-09-01 Freescale Semiconductor Inc Transistor with immersed contacts and methods of forming thereof
TW201526238A (zh) * 2013-10-03 2015-07-01 Intel Corp 奈米線電晶體之內部間隔物及其製造方法
TW201535714A (zh) * 2013-12-23 2015-09-16 Intel Corp 非同質半導體基材上之寬能隙電晶體及其製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
US7102951B2 (en) 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
KR100707200B1 (ko) * 2005-07-22 2007-04-13 삼성전자주식회사 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
US7384838B2 (en) 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
DE102005047058B4 (de) * 2005-09-30 2009-09-24 Qimonda Ag Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
US20080124874A1 (en) * 2006-11-03 2008-05-29 Samsung Electronics Co., Ltd. Methods of Forming Field Effect Transistors Having Silicon-Germanium Source and Drain Regions
KR100781580B1 (ko) * 2006-12-07 2007-12-03 한국전자통신연구원 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US20080217775A1 (en) * 2007-03-07 2008-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plugs for eliminating tungsten seam issue
KR20090044582A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2009072983A1 (en) * 2007-12-07 2009-06-11 Agency For Science, Technology And Research Memory cell and methods of manufacturing thereof
US7863143B2 (en) * 2008-05-01 2011-01-04 International Business Machines Corporation High performance schottky-barrier-source asymmetric MOSFETs
US7888729B2 (en) * 2008-08-26 2011-02-15 International Business Machines Corporation Flash memory gate structure for widened lithography window
US8269273B2 (en) * 2008-09-25 2012-09-18 Force Mos Technology Co., Ltd. Trench MOSFET with etching buffer layer in trench gate
KR101497546B1 (ko) * 2008-11-06 2015-03-03 삼성전자주식회사 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
DE102009006881B4 (de) * 2009-01-30 2011-09-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
DE102010029533B3 (de) * 2010-05-31 2012-02-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
US8358012B2 (en) 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
CN102446765B (zh) * 2010-10-12 2013-08-21 无锡华润上华半导体有限公司 Mos器件制造方法
CN102487014B (zh) * 2010-12-03 2014-03-05 中国科学院微电子研究所 一种半导体结构及其制造方法
US8735991B2 (en) 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
US9142642B2 (en) 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US8847401B2 (en) * 2012-10-31 2014-09-30 International Business Machines Corporation Semiconductor structure incorporating a contact sidewall spacer with a self-aligned airgap and a method of forming the semiconductor structure
US9076759B2 (en) * 2013-01-10 2015-07-07 United Microelectronics Corp. Semiconductor device and manufacturing method of the same
US9691882B2 (en) 2013-03-14 2017-06-27 International Business Machines Corporation Carbon-doped cap for a raised active semiconductor region
US9219062B2 (en) 2013-05-24 2015-12-22 GlobalFoundries, Inc. Integrated circuits with improved source/drain contacts and methods for fabricating such integrated circuits
US9349812B2 (en) * 2013-05-27 2016-05-24 United Microelectronics Corp. Semiconductor device with self-aligned contact and method of manufacturing the same
US9379106B2 (en) * 2013-08-22 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
US9059002B2 (en) * 2013-08-27 2015-06-16 International Business Machines Corporation Non-merged epitaxially grown MOSFET devices
US9337195B2 (en) 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN204271088U (zh) * 2014-10-11 2015-04-15 深圳市锐骏半导体有限公司 一种新型沟槽mosfet单元
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10896963B2 (en) 2015-09-25 2021-01-19 Intel Corporation Semiconductor device contacts with increased contact area

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733249A (en) * 2005-12-16 2007-09-01 Freescale Semiconductor Inc Transistor with immersed contacts and methods of forming thereof
TW201526238A (zh) * 2013-10-03 2015-07-01 Intel Corp 奈米線電晶體之內部間隔物及其製造方法
TW201535714A (zh) * 2013-12-23 2015-09-16 Intel Corp 非同質半導體基材上之寬能隙電晶體及其製造方法

Also Published As

Publication number Publication date
EP3353813A4 (en) 2019-05-01
US20180248011A1 (en) 2018-08-30
WO2017052617A1 (en) 2017-03-30
CN108028277A (zh) 2018-05-11
TW201724213A (zh) 2017-07-01
US10896963B2 (en) 2021-01-19
CN108028277B (zh) 2021-12-21
EP3353813A1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI705487B (zh) 具有增加接觸面積的半導體裝置及其形成方法
US11894465B2 (en) Deep gate-all-around semiconductor device having germanium or group III-V active layer
US11139400B2 (en) Non-planar semiconductor device having hybrid geometry-based active region
US10026829B2 (en) Semiconductor device with isolated body portion
US9812524B2 (en) Nanowire transistor devices and forming techniques
TWI706477B (zh) 金屬氧化物半導體裝置結構用之鰭狀物的形成方法
US11894262B2 (en) Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
US8710490B2 (en) Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
US9029221B2 (en) Semiconductor devices having three-dimensional bodies with modulated heights
US20200295190A1 (en) High-voltage transistor with self-aligned isolation
TWI815890B (zh) 半導體裝置、半導體裝置處理方法及計算系統