TWI701650B

TWI701650B - 畫素電路

Info

Publication number: TWI701650B
Application number: TW108123857A
Authority: TW
Inventors: 鄭貿薰; 洪濬成; 蔡永坤; 廖建凱; 洪嘉澤
Original assignee: 友達光電股份有限公司
Priority date: 2019-07-05
Filing date: 2019-07-05
Publication date: 2020-08-11
Also published as: TW202103135A

Abstract

一種畫素電路包含電流源、重置電路、補償電路和發光控制電路。電流源包含第一電晶體。補償電路包含第二電晶體。重置電路用以根據重置訊號選擇性地導通以輸出初始電壓。第一電晶體的第一端或控制端用以接收初始電壓。第二電晶體的第一端和第一電晶體的控制端耦接於一節點。第二電晶體的控制端用以接收具有可調變的脈波寬度的補償訊號。發光控制電路用以根據發光訊號選擇性地導通以提供系統高電壓或第一參考電壓至電流源，進而使第一電晶體輸出驅動電流至發光元件。其中驅動電流的大小負相關於脈波寬度。

Description

畫素電路

本揭示內容是關於一種畫素電路，且特別是有關於一種主動式有機發光二極體之畫素電路。

主動式有機發光二極體顯示裝置(Active Matrix Organic Light Emitting Display，AMOLED)因具有自發光、高亮度、高發光率、高對比、反應速度快、廣視角以及可使用溫度範圍大等優點，因此在數位顯示裝置的市場上的應用極為廣泛。

由於外在環境的光線較亮時，顯示裝置所需要顯示的亮度也要提高。為了維持較大範圍的資料電壓以產生高亮度顯示畫面，功率消耗也因此增加。

本揭示內容的一態樣係關於一種畫素電路。畫素電路包含電流源、重置電路、補償電路和發光控制電路。電流源包含第一電晶體。補償電路包含第二電晶體。重置電路用以根據重置訊號選擇性地導通以輸出初始電壓。第一電晶體的第一端或控制端用以接收初始電壓。第二電晶體的第一端和第一電晶體的控制端耦接於一節點。第二電晶體的控制端用以接收具有可調變的脈波寬度的補償訊號。發光控制電路用以根據發光訊號選擇性地導通以提供系統高電壓或第一參考電壓至電流源，進而使第一電晶體輸出驅動電流至發光元件。其中驅動電流的大小負相關於脈波寬度。

100、100a、100b、100c‧‧‧畫素電路

110‧‧‧電流源

120‧‧‧重置電路

140‧‧‧補償電路

160‧‧‧發光控制電路

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13‧‧‧電晶體

C_ST‧‧‧電容

OLED‧‧‧發光元件

G、S、A‧‧‧節點

OVDD、OVDD1、OVDD2‧‧‧系統高電壓

OVSS、OVSS1、OVSS2‧‧‧系統低電壓

INT‧‧‧初始電壓

REF、REF1、REF2‧‧‧參考電壓

RST‧‧‧重置訊號

COMP‧‧‧補償訊號

DATA‧‧‧資料訊號

EM‧‧‧發光訊號

V_OVDD、V_OVDD1、V_OVDD2‧‧‧系統高電壓準位

V_OVSS、V_OVSS1、V_OVSS2‧‧‧系統低電壓準位

V_INT‧‧‧初始電壓準位

V_REF、V_REF1、V_REF2‧‧‧參考電壓準位

V_DATA‧‧‧資料電壓準位

P1、P2‧‧‧期間

V_S、V_G‧‧‧節點電壓

V_TH‧‧‧臨界電壓值

△V₁‧‧‧電壓差值

t_N‧‧‧時間

t_B‧‧‧脈波寬度

M0、M1、M2‧‧‧模式

第1圖係根據本揭示內容之部分實施例繪示一種畫素電路的方塊示意圖。

第2圖係根據本揭示內容之部分實施例繪示一種畫素電路的示意圖。

第3圖係根據本揭示內容之部分實施例繪示一種畫素電路的訊號時序示意圖。

第4A圖和第4B圖係根據本揭示內容之部分實施例繪示一種畫素電路的電壓範圍示意圖。

第5圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路的示意圖。

第6圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路的訊號時序示意圖。

第7圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路的示意圖。

第8圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路的訊號時序示意圖。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭示內容亦不僅以於此說明書所示出的各種實施例為限。

在本文中所使用的用詞『包含』、『具有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。

請參考第1圖。第1圖係根據本揭示內容之部分實施例繪示一種畫素電路100的示意圖。在部分實施例中，畫素電路100可用於主動式有機發光二極體顯示裝置(Active Matrix Organic Light Emitting Display，AMOLED)。顯示裝置中可包含多個如第1圖所示的畫素電路100以組成完整的顯示畫面。

如第1圖所示，在部分實施例中，畫素電路100包含電流源110、重置電路120、補償電路140、發光控制電路160和發光元件OLED。電流源110用以根據資料訊號提供對應大小的驅動電流至發光元件OLED。發光元件OLED用以根據接收到的驅動電流產生對應的亮度。重置電路120用以根據重置訊號選擇性地導通以輸出初始電壓至電流源110。補償電路140用以根據補償訊號選擇性地導通，以依據電流源110的元件特性變異適應性地調整電流源110，進而使驅動電流免疫於電流源110的元件特性變異。發光控制電路160用以根據發光訊號選擇性地導通以提供系統高電壓或參考電壓至電流源110，進而致能或禁能電流源110。

在本實施例中，補償電路140所接收的補償訊號具有可調變的脈波寬度。此補償訊號的脈波寬度的長短將影響電流源110所提供的驅動電流的大小，進而影響發光元件OLED對應產生的亮度。具體而言，畫素電路100輸出至發光元件OLED的驅動電流的大小負相關於補償訊號的脈波寬度的長短。也就是說，當補償訊號COMP中的脈波寬度越長，則畫素電路100輸出至發光元件OLED的驅動電流越小，畫素電路100進行顯示的亮度越低。當補償訊號COMP中的脈波寬度越短，則畫素電路100輸出至發光元件OLED的驅動電流越大，畫素電路100進行顯示的亮度越高。關於如何藉由調整補償訊號的脈波寬度以改變顯示亮度的詳細內容將於以下段落以各種畫素電路的實施例進行說明。

請參考第2圖。第2圖係根據本揭示內容之部分實施例繪示一種畫素電路100a的示意圖。在部分實施例中，第1圖中的畫素電路100可由第2圖中的畫素電路100a實作。如第2圖所示，電流源110包含電晶體T1。重置電路120包含電晶體T3。補償電路140包含電晶體T2和電晶體T5。發光控制電路160包含電晶體T4和電晶體T6。此外，畫素電路100a包含電容C_ST。

結構上，電晶體T1之第一端耦接節點S，電晶體T1之控制端和電晶體T2之第一端耦接於節點G，電晶體T1之第二端透過電晶體T4耦接發光元件OLED之陽極。電晶體T2之控制端用以接收補償訊號COMP，電晶體T2之第二端耦接電晶體T1之第二端。電容C_ST之第一端用於接收系統高電壓OVDD，電容C_ST之第二端耦接節點G。

電晶體T3之第一端耦接節點G，電晶體T3之控制端用以接收重置訊號RST，電晶體T3之第二端用以接收初始電壓INT。電晶體T4之第一端耦接電晶體T1之第二端，電晶體T4之控制端用以接收發光訊號EM，電晶體T4之第二端耦接發光元件OLED之陽極。發光元件OLED之陰極用於接收系統低電壓OVSS。

電晶體T5之第一端用以接收資料訊號DATA，電晶體T5之控制端用以接收補償訊號COMP，電晶體T5之第二端耦接電晶體T1之第一端(節點S)。電晶體T6之第一端用於接收系統高電壓OVDD，電晶體T6之控制端用以接收發光訊號EM，電晶體T6第二端耦接電晶體T1之第一端(節點S)。

實作上，電晶體T1、電晶體T2、電晶體T3、電晶體T4、電晶體T5、以及電晶體T6可以用各種合適種類的P型電晶體來實現，例如薄膜電晶體(Thih-film transistor，TFT)或是金氧半場效電晶體等等。

為便於說明起見，關於畫素電路100a當中各個元件的具體操作將於以下段落中搭配圖式進行說明。請一併參考第2圖和第3圖。第3圖係根據本揭示內容之部分實施例繪示一種畫素電路100a的訊號時序示意圖。如第3圖所示，畫素電路100a操作於重置期間P1、補償期間P2、以及補償期間P2之後的顯示發光階段(圖中未示)。

在部分實施例中，在重置期間P1，重置訊號RST為邏輯高電位(Logical high)，例如對於P型電晶體而言為低電壓準位。因此，畫素電路100a中的重置電路120的電晶體T3導通並輸出初始電壓INT，使得節點G的電壓準位V_G重置為初始電壓INT的初始電壓準位V_INT。此外，在重置期間P1，補償訊號COMP和發光訊號EM皆為邏輯低電位(Logical low)，例如對於P型電晶體而言為高電壓準位。因此，電晶體T2、T4、T5、T6關斷，節點S為浮接(floating)狀態。

在補償期間P2，重置訊號RST和發光訊號EM皆為邏輯低電位，例如對於P型電晶體而言為高電壓準位。因此，電晶體T3、T4、T6關斷。在補償期間P2，補償訊號COMP維持邏輯高電位一脈波寬度(如第3圖中t_B所示)。在脈波寬度t_B對應的期間內，電晶體T2和電晶體T5將導通，電晶體T5將輸出資料訊號DATA至節點S，使得節點S位於資料訊號DATA的資料電壓準位V_DATA。此時，畫素電路100a中的電晶體T1的第一端和控制端的電壓差為資料電壓準位V_DATA減去初始電壓準位V_INT，此電壓差(V_DATA-V_INT)大於電晶體T1的臨界電壓V_TH而將電晶體T1導通。

導通後的電晶體T1將根據電晶體T1其第一端的資料訊號DATA的資料電壓準位V_DATA對電晶體T1的第二端及控制端充電，使電晶體T1的第一端與控制端之間的電壓差逐漸縮小。一般而言，若補償訊號COMP維持邏輯高電位的時間足夠長，則電晶體T1的第一端與控制端之間的電壓差會縮小直到穩定在電晶體T1的臨界電壓值V_TH。舉例來說，若補償訊號COMP維持邏輯高電位的時間大於等於第3圖中的t_N，則電晶體T1的控制端的電壓將等於V_DATA-｜V_TH｜。其中，t_N為電晶體T1的第一端與控制端之間的電壓差開始縮小直到穩定在臨界電壓值V_TH之間的時間長度。

在本實施例中，補償訊號COMP維持邏輯高電位的脈波寬度t_B短於時間t_N。當補償訊號COMP的脈波寬度t_B短於時間t_N時，電晶體T1的第一端與控制端之間的電壓差會負相關於脈波寬度。具體而言，如第3圖中所示，若脈波寬度為t_N，則電晶體T1的控制端的電壓為V_DATA-｜V_TH｜，而電晶體T1的第一端及控制端的電壓差值為｜V_TH｜。若脈波寬度為t_B，則電晶體 T1的控制端的電壓為V_DATA-｜V_TH｜-△V₁，而電晶體T1的第一端及控制端的電壓差值為｜V_TH｜+△V₁。換言之，當脈波寬度越短(t_B<t_N)，電晶體T1的第一端及控制端的電壓差值就越大((｜V_TH｜+△V₁)>｜V_TH｜)。

如此一來，透過調變補償訊號COMP中維持邏輯高電位的脈波寬度，便能改變電晶體T1的第一端及控制端的電壓差值。也就是說，縮短補償訊號COMP中的脈波寬度t_B，便能提高電晶體T1的第一端及控制端的電壓差值。在部分實施例中，舉例來說，補償期間P2可約為100微秒，使電晶體T1的第一端與控制端之間的電壓差穩定在臨界電壓值V_TH的時間t_N可約為10微秒，脈波寬度t_B可約為3~7微秒。

接著，在補償期間P2之後的顯示發光階段，發光訊號EM轉為邏輯高電位，重置訊號RST和補償訊號COMP為邏輯低電位，因此，電晶體T1、T4、T6導通而電晶體T2、T3、T5關斷，使得發光元件OLED根據接收到的驅動電流產生對應的亮度以進行顯示。具體而言，節點S的電壓準位因電晶體T6導通而變成系統高電壓準位V_OVDD。電晶體T1根據下式(1)產生驅動電流：

傳統上，若補償訊號COMP維持邏輯高電位的時間大於等於t_N，補償後的電晶體T1的控制端(節點G)的電壓將等於V_DATA-｜V_TH｜，則驅動電流如下式(2)中Id所示：

在本案中，以補償訊號COMP維持邏輯高電位的時間為脈波寬度t_B，電晶體T1的控制端(節點G)的電壓為V_DATA-｜V_TH｜-△V₁為例，則驅動電流如下式(3)中Id所示：

由此可見，藉由縮短補償訊號COMP中的脈波寬度為t_B，便能使電晶體T1的控制端的電壓提高△V₁，並使補償後的驅動電流由

k(OVDD-V_DATA)²增加為

k(OVDD-V_DATA+△V₁)²。換言之，電晶體T1的第一端與控制端之間的電壓差的大小會負相關於脈波寬度的長短，而驅動電流的大小正相關於電晶體T1的第一端與控制端之間的電壓差的大小。因此，當補償訊號COMP中的脈波寬度越短，畫素電路100輸出至發光元件OLED驅動電流越大，發光元件OLED的顯示亮度則越高。

值得注意的是，雖然在第3圖中僅繪示出一個脈波寬度t_B，但不用以限制本案。在其他部分實施例中，畫素電路100的補償訊號COMP可根據不同模式包含不同時間長度的脈波寬度。舉例來說，畫素電路100可包含多段亮度，如：高亮度模式和超高亮度模式。在高亮度模式中，補償訊號COMP的脈波寬度可約為7微秒，在超高亮度模式中，補償訊號COMP的脈波寬度可約為3微秒。換言之，在高亮度模式的脈波寬度大於超高亮度模式的脈波寬度，而高亮度模式的驅動電流的最大值小於超高亮度模式的驅動電流的最大值。

請參考第4A圖。第4A圖係根據本揭示內容之部分實施例繪示一種畫素電路100的電壓範圍示意圖。具體而言，在產生相同顯示亮度(即，驅動電流相同)的條件下，根據上述式(2)和式(3)，模式M0代表補償訊號COMP維持邏輯高電位的時間大於第3圖中的t_N(即，未調整補償訊號COMP)時，畫素電路所需要產生的電壓範圍為△(V_OVDD-V_DATA0)，而模式M1代表補償訊號COMP具有脈波寬度t_B時，畫素電路100所需要產生的電壓範圍為△(V_OVDD-V_DATA1)。如第4A圖所示，由於縮短補償訊號COMP中的脈波寬度為t_B將使畫素電路100產生的電壓範圍擴大±△V₁，因此所需要產生的電壓範圍較小。換言之，在產生相同顯示亮度的條件下，模式M1所對應的資料電壓範圍△V_DATA1小於模式M0所對應的資料電壓範圍△V_DATA0。

如此一來，在相同的顯示亮度的需求下，藉由調整補償訊號COMP中的脈波寬度t_B，便不需要擴大資料電壓準位的範圍。換另一個角度而言，在維持相同的資料電壓準位的範圍下，透過調整補償訊號COMP中的脈波寬度為t_B，即可產生較高的顯示亮度。

值得注意的是，在部分實施例中，在不同亮度模式下，畫素電路100的系統高電壓OVDD的系統高電壓準位V_OVDD和系統低電壓OVSS的系統低電壓準位V_OVSS可以是固定的。在其他部分實施例中，在一般亮度模式(如第4B圖中的模式M0)時，畫素電路100的系統高電壓OVDD可具有第一系統高電壓準位V_OVDD1，系統低電壓OVSS可具有第一系統低電壓準位V_OVSS1。而在高亮度模式(如第4B圖中的模式M2)時，畫素電路100的系統高電壓OVDD可具有第二系統高電壓V_OVDD2，系統低電壓OVSS可具有第二系統低電壓V_OVSS2。其中，第二系統高電壓準位V_OVDD2和第二系統低電壓準位V_OVSS2之間的系統電壓差值，大於第一系統高電壓準位V_OVDD1和第一系統低電壓準位V_OVSS1之間的系統電壓差值。即，(V_OVDD2-V_OVSS2)>(V_OVDD1-V_OVSS1)。

相似地，在一般亮度模式(如第4B圖中的模式M0)時，畫素電路100用以接收第一組資料電壓。在高亮度模式(如第4B圖中的模式M2)時，畫素電路100用以接收第二組資料電壓。其中，第二組資料電壓與第一組資料電壓不完全相同。具體而言，第二組資料電壓的範圍大於第一組資料電壓的範圍。

請參考第5圖。第5圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路100b的示意圖。在其他部分實施例中，第1圖中的畫素電路100可由第5圖中的畫素電路100b實作。於第5圖所示實施例中，與第2圖的實施例中相似的元件係以相同的元件符號表示，其結構或操作已於先前段落說明者，於此不再贅述。如第5圖所示，電流源110包含電晶體T1。重置電路120包含電晶體T3。補償電路140包含電晶體T2和電晶體T7。發光控制電路160包含電晶體T4和電晶體T8。此外，畫素電路100b亦包含電容C_ST。

相比於第2圖的實施例，在第5圖之實施例中，結構上，電晶體T7之第一端用以接收資料訊號DATA，電晶體 T7之控制端用以接收補償訊號COMP，電晶體T7之第二端耦接電容C_ST之第一端(如第5圖中的節點A)。電晶體T8之第一端用於接收參考電壓REF，電晶體T8之控制端用以接收發光訊號EM，電晶體T8之第二端耦接電容C_ST之第一端(如第5圖中的節點A)。

實作上，電晶體T7以及電晶體T8可以用各種合適種類的P型電晶體來實現，例如薄膜電晶體(Thih-film transistor，TFT)或是金氧半場效電晶體等等。

為便於說明起見，關於畫素電路100b當中各個元件的具體操作將於以下段落中搭配圖式進行說明。請一併參考第5圖和第6圖。第6圖係根據本揭示內容之部分實施例繪示一種畫素電路100b的訊號時序示意圖。於第6圖所示實施例中，與第3圖的實施例中相似的訊號、準位、時間長度係以相同的符號表示，其操作已於先前段落說明者，於此不再贅述。

在重置期間P1，重置訊號RST為邏輯高電位。因此，畫素電路100a中的重置電路120的電晶體T3導通並輸出初始電壓INT，使得節點G的電壓準位V_G重置為初始電壓INT的初始電壓準位V_INT。

在補償期間P2，補償訊號COMP維持邏輯高電位一脈波寬度(如第5圖中t_B所示)。因此，在脈波寬度t_B對應的期間內，電晶體T2和電晶體T7導通，電晶體T7將輸出資料訊號DATA至節點A，使得節點A位於資料電壓準位V_DATA。此時，畫素電路100b中的電晶體T1的第一端(節點S)位在系統高電壓準位V_OVDD，電晶體T1的控制端(節點G)位在初始電壓準位V_INT。由於電晶體T1的第一端和控制端之間的電壓差(V_OVDD-V_INT)大於電晶體T1的臨界電壓V_TH，因此電晶體T1將導通。

導通後的電晶體T1將根據電晶體T1其第一端的系統高電壓OVDD對電晶體T1的第二端及控制端充電，使電晶體T1的第一端與控制端之間的電壓差逐漸縮小。當補償訊號COMP具有脈波寬度t_B時，電晶體T1的控制端的電壓為V_OVDD-｜V_TH｜-△V₁，而電晶體T1的第一端及控制端的電壓差值為｜V_TH｜+△V₁。換言之，相似於第3圖之實施例，當脈波寬度越短(t_B<t_N)，電晶體T1的控制端的電壓就越低((V_OVDD-｜V_TH｜-△V₁)<(V_OVDD-｜V_TH｜))，電晶體T1的第一端及控制端的電壓差值就越大((｜V_TH｜+△V₁)>｜V_TH｜)。

接著，在補償期間P2之後的顯示發光階段，發光訊號EM轉為邏輯高電位，重置訊號RST和補償訊號COMP為邏輯低電位，因此，電晶體T1、T4、T8導通而電晶體T2、T3、T7關斷，使得發光元件OLED根據接收到的驅動電流產生對應的亮度以進行顯示。具體而言，節點A的電壓準位因電晶體T8導通而變成資料電壓準位V_DATA減去參考電壓準位V_REF。因此，驅動電流如下式(4)中Id所示：

由此可見，相似於第3圖之實施例，藉由縮短補償訊號COMP中的脈波寬度t_B，便能使電晶體T1的控制端的電壓提高△V₁，並使補償後的驅動電流由

k(V_DATA-V_REF)²增加為

k(V_DATA-V_REF+△V₁)²。換言之，電晶體T1的第一端與控制端之間的電壓差的大小會負相關於脈波寬度的長短，而驅動電流的大小正相關於電晶體T1的第一端與控制端之間的電壓差的大小。如此一來，透過將畫素電路100b中補償訊號COMP中的脈波寬度縮短，便能使驅動電流增加進而提高顯示亮度。

請參考第7圖。第7圖係根據本揭示內容之其他部分實施例繪示另一種畫素電路100c的示意圖。在其他部分實施例中，第1圖中的畫素電路100可由第7圖中的畫素電路100c實作。於第7圖所示實施例中，與第2圖、第5圖的實施例中相似的元件係以相同的元件符號表示，其結構或操作已於先前段落說明者，於此不再贅述。如第7圖所示，電流源110包含電晶體T1。重置電路120包含電晶體T9。補償電路140包含電晶體T2和電晶體T11。發光控制電路160包含電晶體T10和電晶體T12。此外，畫素電路100b亦包含電容C_ST。在其他部分實施例中，畫素電路100b可更進一步包含電晶體T13。

相比於第2圖、第5圖的實施例，在第7圖之實施例中，結構上，電晶體T1之第二端耦接發光元件OLED之陽極。電晶體T2之第二端用以接收資料訊號DATA。電容C_ST之第一端耦接節點A，電容C_ST之第二端耦接電晶體T1之第一端(節點S)。

電晶體T9之第一端用以接收初始電壓INT，電晶體T9之控制端用以接收重置訊號RST，電晶體T9之第二端耦接電晶體T1之第一端(節點S)。電晶體T10之第一端用於接收系統高電壓OVDD，電晶體T10之控制端用以接收發光訊號EM，電晶體T10之第二端耦接電晶體T1之第一端(節點S)。

電晶體T11之第一端用於接收參考電壓REF1，電晶體T11之控制端用以接收補償訊號COMP，電晶體T11之第二端耦接電容C_ST之第一端(節點A)。電晶體T12之第一端耦接電容C_ST之第一端(節點A)，電晶體T12之控制端用以接收發光訊號EM，電晶體T12之第二端耦接節點G。

電晶體T13之第一端用於接收參考電壓REF2，電晶體T13之控制端用以接收補償訊號COMP，電晶體T13之第二端耦接發光元件OLED之陽極。操作上，電晶體T13根據補償訊號COMP選擇性地導通以透過電晶體T13之第二端將發光元件OLED之陽極的電壓準位重置到參考電壓REF2的參考電壓準位V_REF2。如此一來，藉由電晶體T13控制發光元件OLED之陽極的電壓準位，使得發光元件OLED在非發光顯示的階段維持關斷。在部分實施例中，參考電壓REF1的參考電壓準位V_REF1和參考電壓REF2的V_REF2可為相同或相異的電壓準位。

實作上，電晶體T9、電晶體T10、電晶體T11、電晶體T12、以及電晶體T13可以用各種合適種類的P型電晶體來實現，例如薄膜電晶體(Thih-film transistor，TFT)或是金氧半場效電晶體等等。

為便於說明起見，關於畫素電路100c當中各個元件的具體操作將於以下段落中搭配圖式進行說明。請一併參考第7圖和第8圖。第8圖係根據本揭示內容之部分實施例繪示一種畫素電路100c的訊號時序示意圖。相似於第3圖的實施例，於第8圖所示實施例中，畫素電路100c操作於重置期間P1、補償期間P2、以及補償期間P2之後的顯示發光階段(圖中未示)。

在重置期間P1，重置訊號RST為邏輯高電位，因此，畫素電路100c中的重置電路120的電晶體T9導通並輸出初始電壓INT，使得節點S的電壓準位V_S重置為初始電壓INT的初始電壓V_INT。此外，在重置期間P1，補償訊號COMP和發光訊號EM皆為邏輯低電位，因此，電晶體T2、T10、T11、T12、T13關斷，節點G為浮接狀態。

在補償期間P2，重置訊號RST和發光訊號EM皆為邏輯低電位，因此，電晶體T9、T10、T12關斷。在補償訊號COMP維持邏輯高電位的脈波寬度t_B內，畫素電路100c中的電晶體T2、電晶體T13和電晶體T11導通，電晶體T11將參考電壓REF1輸出至節點A，使得節點A位於參考電壓準位V_REF1。此時，畫素電路100c中的電晶體T1的第一端(節點S)位在初始電壓準位V_INT，電晶體T1的控制端(節點G)位在資料電壓準位V_DATA。由於畫素電路100c中的電晶體T1的第一端和控制端之間的電壓差(V_INT-V_DATA)大於電晶體T1的臨界電壓V_TH，因此電晶體T1將導通。

導通後的電晶體T1將根據電晶體T1其第一端的初始電壓INT對電晶體T1的第二端及控制端充電，使電晶體T1的第一端與控制端之間的電壓差逐漸縮小。當補償訊號COMP具有脈波寬度t_B時，電晶體T1的控制端的電壓為V_DATA+｜V_TH｜+△V₁，而電晶體T1的第一端及控制端的電壓差值為｜V_TH｜+△V₁。換言之，相似於第3圖之實施例，當脈波寬度越短(t_B<t_N)，電晶體T1的控制端的電壓就越高((V_DATA+｜V_TH｜+△V₁)<(V_DATA+｜V_TH｜))，電晶體T1的第一端及控制端的電壓差值就越大((｜V_TH｜+△V₁)>｜V_TH｜)。

接著，在補償期間P2之後的顯示發光階段，發光訊號EM轉為邏輯高電位，重置訊號RST和補償訊號COMP為邏輯低電位，因此，電晶體T1、T10、T12導通而電晶體T2、T9、T11關斷，使得發光元件OLED根據接收到的驅動電流產生對應的亮度以進行顯示。具體而言，節點S的電壓準位因電晶體T10導通而變成系統高電壓準位V_OVDD，而節點A因電晶體T12導通而變成資料電壓準位V_DATA電壓準位減去參考電壓準位V_REF1。因此，驅動電流如下式(5)中Id所示：

由此可知，相似於第3圖之實施例，藉由縮短補償訊號COMP中的脈波寬度t_B，便能使電晶體T1的控制端的電壓提高△V₁，並使補償後的驅動電流由

k(V_DATA-V_REF)²增加為

k(V_DATA-V_REF+△V₁)²。換言之，電晶體T1的第一端與控制端之間的電壓差的大小會負相關於脈波寬度的長短，而驅動電流的大小正相關於電晶體T1的第一端與控制端之間的電壓差的大小。如此一來，透過將畫素電路100c中補償訊號COMP中的脈波寬度縮短，便能使驅動電流增加進而提高顯示亮度。

雖然本文將所公開的方法示出和描述為一系列的步驟或事件，但是應當理解，所示出的這些步驟或事件的順序不應解釋為限制意義。例如，部分步驟可以以不同順序發生和/或與除了本文所示和/或所描述之步驟或事件以外的其他步驟或事件同時發生。另外，實施本文所描述的一個或多個態樣或實施例時，並非所有於此示出的步驟皆為必需。此外，本文中的一個或多個步驟亦可能在一個或多個分離的步驟和/或階段中執行。

綜上所述，本案透過應用上述各個實施例中，藉由調整補償訊號COMP中的脈波寬度t_B的時間長度，改變畫素電路100中的電晶體T1的第一端或控制端的電壓準位，使得畫素電路100的提供發光元件OLED的驅動電流得以提高，進而產生更高的顯示亮度。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素電路

110‧‧‧電流源

120‧‧‧重置電路

140‧‧‧補償電路

160‧‧‧發光控制電路

OLED‧‧‧發光元件

Claims

一種畫素電路，包含：一重置電路，用以根據一重置訊號選擇性地導通以輸出一初始電壓；一電流源，包含一第一電晶體，該第一電晶體包含一第一端、一第二端和一控制端，該第一電晶體的該第一端或該第一電晶體的該控制端用以接收該初始電壓；一補償電路，包含一第二電晶體，該第二電晶體包含一第一端、一第二端和一控制端，其中該第二電晶體的該第一端和該第一電晶體的該控制端耦接於一節點，該第二電晶體的該控制端用以接收一補償訊號，該補償訊號具有可調變的一脈波寬度；以及一發光控制電路，用以根據一發光訊號選擇性地導通，以提供一系統高電壓或一第一參考電壓至該電流源，進而使該第一電晶體輸出一驅動電流至一發光元件，其中該驅動電流的大小負相關於該脈波寬度。
如請求項1所述之畫素電路，其中該第一電晶體該第一端和該第一電晶體的該控制端之間的電壓差值負相關於該脈波寬度，該第一電晶體該第一端和該第一電晶體的該控制端之間的電壓差值正相關於該驅動電流的大小。
如請求項2所述之畫素電路，其中該重置電路包含一第三電晶體，該第三電晶體的一第一端用以接收該初始電壓，該第三電晶體的一控制端用以接收該重置訊號，該第三電晶體的一第二端耦接於該節點，該發光控制電路包含一第四電晶體，該第四電晶體的一第一端耦接該第一電晶體的該第二端和該第二電晶體的該第二端，該第四電晶體的一控制端用以接收該發光訊號，該第四電晶體的一第二端耦接該發光元件。
如請求項3所述之畫素電路，其中該電流源更包含一電容，該電容包含一第一端和一第二端，該電容的該第二端耦接該節點；該補償電路更包含一第五電晶體，該第五電晶體的一第一端用以接收一資料訊號，該第五電晶體的一控制端用以接收該補償訊號，該第五電晶體的一第二端耦接該第一電晶體的該第一端；以及該發光控制電路更包含一第六電晶體，該第六電晶體的一第一端耦接該電容的該第一端，該第六電晶體的一控制端用以接收該發光訊號，該第六電晶體的一第二端耦接該第一電晶體的該第一端。
如請求項3所述之畫素電路，其中該電流源更包含一電容，包含一第一端和一第二端，該電容的該第二端耦接該節點；該補償電路更包含一第七電晶體，該第七電晶體的一第一端用以接收一資料訊號，該第七電晶體的一控制端用以接收該補償訊號，該第七電晶體的一第二端耦接該電容的該第一端；以及該發光控制電路更包含一第八電晶體，該第八電晶體的一第一端用以接收一參考電壓，該第八電晶體的一控制端用以接收該發光訊號，該第八電晶體的一第二端耦接該電容的該第一端。
如請求項2所述之畫素電路，其中該重置電路包含一第九電晶體，該第九電晶體的一第一端用以接收該初始電壓，該第九電晶體的一控制端用以接收該重置訊號，該第九電晶體的一第二端耦接於該第一電晶體的該第一端，該發光控制電路包含一第十電晶體，該第十電晶體的一第一端用以接收一系統高電壓，該第十電晶體的一控制端用以接收該發光訊號，該第十電晶體的一第二端耦接該第一電晶體的該第一端。
如請求項6所述之畫素電路，其中該電流源更包含一電容，包含一第一端和一第二端，該電容的該第二端耦接該第一電晶體的該第一端；該補償電路更包含一第十一電晶體，該第十一電晶體的一第一端用以接收一參考電壓，該第十一電晶體的一控制端用以接收該補償訊號，該第十一電晶體的一第二端耦接該電容的該第一端；以及該發光控制電路更包含一第十二電晶體，該第十二電晶體的一第一端耦接該電容的該第一端，該第十二電晶體的一控制端用以接收該發光訊號，該第十二電晶體的一第二端耦接該節點。
如請求項1所述之畫素電路，包含一第一模式和一第二模式，其中該第一模式的該脈波寬度大於該第二模式的該脈波寬度，該第一模式的該驅動電流的最大值小於該第二模式的該驅動電流的最大值。
如請求項8所述之畫素電路，其中在該第一模式時，該畫素電路用以接收一第一組資料電壓，在該第二模式時，該畫素電路用以接收一第二組資料電壓，該第二組資料電壓的範圍小於該第一組資料電壓的範圍。
如請求項8所述之畫素電路，其中在該第一模式時，該畫素電路的一第一系統高電壓和該畫素電路的一第一系統低電壓之間具有一第一系統電壓差值，在該第二模式時，該畫素電路的一第二系統高電壓和該畫素電路的一第二系統低電壓之間具有一第二系統電壓差值，其中該第二系統電壓差值大於該第一系統電壓差值。